JP3523588B2

JP3523588B2 - 半導体装置およびその製造方法

Info

Publication number: JP3523588B2
Application number: JP2000330336A
Authority: JP
Inventors: 寛仁菰渕; 吉和茶谷; 隆博山田; 利恵子西尾; 浩明魚住; 雅之桝山; ▲琢▼己山口; 順一尾上
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-11-01
Filing date: 2000-10-30
Publication date: 2004-04-26
Anticipated expiration: 2020-10-30
Also published as: JP2001210877A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。本発明は、特に熱電変換機能を
有する半導体装置に関し、セキュリティの確保のため
に、またはＩＴＳ（Intelligent Transportation Syste
m）分野において使用される熱画像入力装置に好適な技
術を開示するものである。

【０００２】

【従来の技術】熱検出を効率良く行うためには、熱（赤
外線）検出部からの放熱を抑制する必要がある。放熱の
抑制には、空気を多量に含んだ断熱層が適している。従
来、かかる断熱層を熱検出部の下方に形成するべく、シ
リコン基板をエッチングすることにより、基板内に、中
空構造を有する熱分離領域を形成することが提案されて
いる（例えば特開平８−１２２１６２号公報）。シリコ
ン基板のエッチングには、ＫＯＨ、ヒドラジン等のアル
カリ系エッチング液のような異方性エッチング液が用い
られる。

【０００３】しかし、シリコン基板のエッチングは、長
時間を要するために生産性が上がらない。汚染の問題も
生ずるため、シリコン半導体を用いたデバイス量産工程
との整合性も良くない。しかも、異方性エッチング液を
用いると、シリコンの（１００）面のエッチング速度が
（１１１）面より速い。このため、（１００）面方位の
シリコン基板を用いると、中空構造の側壁の角度が主平
面に対して約５４度となり、側壁にテーパーがかかって
しまう。このような側壁の傾斜を見込んで、熱検出部の
下方に熱分離領域を設けようとすると、熱検出部よりも
大きい領域をエッチングしなければならない。したがっ
て、１素子あたりの専有面積が大きくならざるを得な
い。１素子あたりの面積が大きくなると、高密度での熱
検出部（熱センサ）の配置が困難となり、可視光センサ
とのオンチップ混載も容易ではなくなる。

【０００４】特に、ゼーベック形センサのように冷接点
および温接点を要する熱センサでは、感度を良くしよう
とすると、冷接点と温接点との距離を大きくすることが
望ましい。しかし、接点間の距離を大きくとると、それ
につれて側壁がテーパーを有する熱分離領域の基板表面
における面積もさらに大きくなる。このため、素子の大
型化および光学系の大口径化による製造コスト高がさら
に問題となる。

【０００５】

【発明が解決しようとする課題】そこで、本発明は、熱
検出部の高密度配置を可能とする半導体装置を提供する
ことを目的とする。また、本発明は、熱検出部の高密度
配置を可能とする半導体装置の製造方法であって、シリ
コン半導体を用いたデバイス量産工程との整合性に優れ
た方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、シリコン基板と、前記シリ
コン基板上に形成された、シリコン酸化膜を含む断熱層
と、前記断熱層上に形成された熱検出部とを含み、前記
断熱層が、空洞または開口の径よりも内部の径が大きい
孔を有し、前記空洞または前記孔の少なくとも一部が前
記シリコン酸化膜内に形成されていることを特徴とす
る。本発明の別の半導体装置は、シリコン基板と、前記
シリコン基板上に形成された、シリコン酸化膜を含む断
熱層と、前記断熱層上に形成された熱検出部とを含み、
前記断熱層が、前記熱検出部一つに対して複数個の空洞
または開口の径よりも内部の径が大きい孔を有し、前記
空洞または前記孔の少なくとも一部が前記シリコン酸化
膜内に形成されていることを特徴とする。

【０００７】本明細書では、空洞は、断熱層の表面につ
ながる開口が存在せず、表面上方の外気から遮断された
閉じた空間を意味する。これに対し、孔は、断熱層の表
面につながる開口を有する凹部である。

【０００８】上記半導体装置の断熱層は孔または空洞を
含んでおり、断熱性に優れている。この孔は、層表面近
傍の開口よりも内部において幅広となっているため、熱
検出部の高密度配置に有利である。空洞を形成すれば、
断熱層の全表面を利用できるため、熱検出部の高密度配
置についてさらに有利となる。

【０００９】また、本発明の半導体装置の製造方法は、
シリコン基板上にシリコン酸化膜を形成する工程と、前
記シリコン酸化膜上にシリコン多結晶膜を形成する工程
と、前記シリコン多結晶膜および前記シリコン酸化膜に
ドライエッチングにより孔を形成する工程と、少なくと
も前記シリコン多結晶膜の前記孔の開口に接する部分を
酸化して、前記開口を閉塞するか、または前記開口の径
を内部の径よりも小さくする工程と、少なくとも前記シ
リコン酸化膜を含む層を断熱層として、この断熱層上に
熱検出部を形成する工程と、を含むことを特徴とする。

【００１０】この製造方法によれば、ＫＯＨ、ヒドラジ
ン等のアルカリ系エッチング液を用いずに、いわゆるシ
リコン量産プロセスとの整合性が高い工程のみを用いて
上記半導体装置を製造することができる。

【００１１】

【発明の実施の形態】以下、本発明の好ましい実施形態
を説明する。上記のように、本発明の好ましい実施形態
では、断熱層が空洞を有する。この断熱層は、少なくと
もシリコン酸化膜を含み、このシリコン酸化膜の一部が
除去されて空洞（または孔）の少なくとも一部が形成さ
れている。

【００１２】断熱層は、典型的な実施形態では、空洞の
上方に配置された、部分的に酸化されたシリコン多結晶
膜を含んでいる。また、断熱層が孔を含む場合には、断
熱層が部分的に酸化されたシリコン多結晶膜を含み、孔
の開口が、このシリコン多結晶膜の酸化部分によって囲
まれている。半導体装置の空洞または孔は、シリコン多
結晶膜の部分酸化を含む方法により形成可能であるが、
この方法により形成した結果、空洞や内部が幅広となっ
た孔は、上記のような形態のシリコン多結晶膜を含むこ
とになる。シリコン多結晶膜として形成された膜は、実
質的にすべてが酸化され、最終的にシリコン酸化膜とな
っていてもよい。この場合は、空洞の上方に（または孔
の開口を囲むように）、もう一つのシリコン酸化膜（追
加のシリコン酸化膜）が存在することになる。

【００１３】断熱層は、シリコン酸化膜上に形成された
シリコン窒化膜を含むことが好ましい。シリコン窒化膜
は、強度が高く、孔または空洞を形成した層の強度を保
つ上で好適である。シリコン窒化膜は、空洞が形成され
ている場合には、例えば空洞の上方において開口を有
し、孔が形成されている場合には、例えば孔の開口が膜
を貫通している。この開口は、典型的な実施形態では、
ドライエッチングの適用に由来して形成される。シリコ
ン窒化膜上には、さらに、部分的に酸化されたシリコン
多結晶膜が形成されていてもよい。空洞または孔の幅広
となった内部と、シリコン多結晶膜との間にシリコン窒
化膜を形成すると、空洞などの上方においてシリコン多
結晶膜がシリコン窒化膜により支えられた構造も実現で
きる。この構造は、強度上有利である。なお、ここで
も、部分的に酸化されたシリコン多結晶膜は、その全部
が酸化されたシリコン酸化膜であってもよい。

【００１４】本発明の半導体装置は、断熱層と熱検出部
との間に、有機材料および多孔質材料から選ばれる少な
くとも一方からなる中間層をさらに含んでいてもよい。
断熱性が向上するからである。また、熱検出部は、ボロ
メータ効果およびゼーベック効果から選ばれる少なくと
も一方を有する材料からなることが好ましい。

【００１５】本発明の半導体装置では、空洞または開口
のシリコン酸化膜内に形成された部分の断熱層厚さ方向
における径が１０ｎｍ以上１μｍ以下であることが好ま
しい。径が小さすぎると十分な断熱性が得られない場合
がある。一方、必要以上に大きな径を有する断熱層を形
成しても断熱性に大きく寄与せず、逆に製造効率の低下
などが問題となる。空洞または孔のシリコン酸化膜内に
形成された部分の断熱層の面内方向における径は、０．
３μｍ以上０．８μｍ以下が好適である。本発明の典型
的な一形態では、シリコン酸化膜内における径が断熱層
内における面内方向の最大径となる。

【００１６】なお、赤外線検出用の半導体装置は、真空
パッケージに封入された状態で用いられることが多い。
この場合は、対流による放熱は問題にならない。

【００１７】断熱層は、複数の空洞または孔を含むこと
が好ましい。この複数の空洞または孔は、互いに独立に
存在してもよいが、断熱層内で互いにつながっていても
よい。複数の空洞または孔を所定のパターンに配列し、
このパターンに沿って熱検出部を形成すると効率的に断
熱効果を得ることができる。パターンに沿って空洞など
が内部で互いに導通していてもよい。

【００１８】上記半導体装置は、例えば固体撮像装置と
して利用できる。この利用分野では、シリコン基板上に
複数の断熱層および熱検出部が行列状（マトリックス
状）に配置され、断熱層および熱検出部の積層構造が所
定の数の行および列を有するマトリックスを構成する。
この場合には、熱検出部ごとに光検出部を隣接して配置
することが好ましい。この好ましい例では、熱検出部に
よる熱電変換機能と、光検出部による光電変換機能とを
利用した画像を形成できる。上記半導体装置は、基本的
に、断熱層形成のための余分の領域（デッドスペース）
を必要としない。したがって、それだけ光電変換部を配
置する領域を確保しやすい。

【００１９】上記固体撮像装置では、行列（マトリック
ス）状に配置した各熱検出部からの信号が、まず、熱検
出部の列に沿って垂直方向に伝達される。この伝達を行
う垂直方向信号伝達手段としては、いわゆるＣＣＤ型の
固体撮像装置では、電荷結合素子（ＣＣＤ）が用いられ
る。もっとも、固体撮像装置は、垂直方向信号伝達手段
として相補型ＭＯＳ（Ｃ−ＭＯＳ）を用いた読み出し構
成を採用したいわゆるＭＯＳ型としてもよい。

【００２０】上記半導体装置では、熱検出部ごとに、電
荷蓄積部と、熱検出部で生成した電気信号に応じてこの
電荷蓄積部から電荷を読み出す電荷読み出し部とが配置
されていることが好ましい。電荷蓄積部を用いると、電
圧変動などの影響を排除した安定した信号出力を得やす
くなる。この電荷蓄積部は、例えば容量素子として、熱
検出部に隣接した領域に配置することが好ましい。上記
半導体装置は、熱検出部の形成に余分な領域を必要とし
ないため、電荷蓄積部の形成に必要な領域を確保する上
でも有利である。

【００２１】本発明の半導体装置の製造方法では、シリ
コン多結晶膜の酸化により、孔の開口が少なくとも狭小
化されるが、さらに酸化を継続して開口を閉塞してもよ
い。この場合は、ドライエッチングにより形成した孔の
一部が空洞となって断熱層内部に残存することになる。

【００２２】また、孔を形成した後に、ウェットエッチ
ングにより孔に接するシリコン酸化膜の内壁を後退させ
て、孔の内部の径を開口の径よりも大きくする工程をさ
らに実施してもよい。この工程を行うと、開口と内部と
の径差を拡大できる。このウェットエッチングは、通常
のシリコン量産プロセスに適合する液体、例えばバッフ
ァードフッ酸を用いて実施できる。

【００２３】少なくとも孔の開口に接する内壁に追加の
シリコン多結晶膜を付着させる工程をさらに実施しても
よい。開口の狭小化ないし閉塞を効率的かつ確実に行え
るからである。より具体的には、シリコン多結晶膜の酸
化後に、少なくとも孔の開口に接する内壁に追加のシリ
コン多結晶膜を付着させ、少なくともこの内壁に付着し
た上記追加のシリコン多結晶膜を酸化する工程を少なく
とも１回行うことにより、孔の開口を閉塞してもよい。

【００２４】ドライエッチングにより形成する孔の径
は、０．３μｍ以上０．４μｍ以下が好適である。シリ
コン酸化膜の膜厚は、径の適切な大きさを考慮すると、
１０ｎｍ以上１μｍ以下が適当である。

【００２５】シリコン窒化膜を形成する場合には、シリ
コン多結晶膜を形成する前に、シリコン酸化膜上にシリ
コン窒化膜を形成する工程をさらに実施するとよい。ま
た、シリコン多結晶膜の酸化後、熱検出部の形成前に、
シリコン多結晶膜上に有機材料および多孔質材料から選
ばれる少なくとも一方からなる中間層を形成する工程を
さらに実施してもよい。

【００２６】上記半導体装置の製造方法では、ドライエ
ッチングにより複数の孔を形成することが好ましい。こ
の場合はさらにウェットエッチングを行って、複数の孔
の間のシリコン酸化膜からなる内壁の少なくとも一部を
除去して複数の孔を互いにつなげる工程をさらに実施し
てもよい。また、複数の孔を所定のパターンに沿って形
成し、このパターンに沿って熱検出部を形成してもよ
い。さらに、シリコン基板上に複数の断熱層および熱検
出部を行列状に形成してもよい。なお、ドライエッチン
グにより複数の孔を形成する場合、最終的に一部が空洞
として、残部が孔として残存していてもよい。このよう
に、上記半導体装置では、空洞と孔とが混在していても
構わない。

【００２７】以下、図面を参照しながら本発明をさらに
説明する。図１は、本発明の半導体装置の製造方法の一
例を示す工程図である。まず、熱酸化により、シリコン
基板１０の表面に選択的にシリコン酸化膜（LOCOS）１
を形成する（図１（ａ））。シリコン酸化膜１上に、シ
リコン窒化膜２およびシリコン多結晶膜３をこの順に形
成する（図１（ｂ））。シリコン窒化膜およびシリコン
多結晶膜は、例えば減圧ＣＶＤ法により成膜すればよ
い。

【００２８】シリコン多結晶膜３表面の所定の領域に、
ドライエッチングによって、孔４を形成する（図１
（ｃ））。この孔４は、少なくともシリコン多結晶膜３
およびシリコン窒化膜２を貫通するように形成する。図
示したように、孔は、好ましくはシリコン酸化膜１とシ
リコン基板１０との界面に達する深さを有する。エッチ
ングは、シリコン基板１０の表面に凹部が形成される程
度まで継続して実施しても構わない。

【００２９】次いで、ウェットエッチングによって、孔
４の内部を拡大する（図１（ｄ））。このウェットエッ
チングには、例えばバッファードフッ酸を用いることが
できる。バッファードフッ酸を用いると、シリコン多結
晶膜およびシリコン窒化膜に対するシリコン酸化膜の選
択比が十分に大きいエッチングを行うことができるた
め、孔の内壁は、シリコン酸化膜からなる孔の下方にお
いて大きく後退する。このサイドエッチングにより、孔
４の断面形状は、図示したように、開口よりも内部にお
いて幅広となる。この形状をボトルと見れば、孔の開口
はボトルのネック部分に相当する。このネック部分は、
通常、シリコン酸化膜１よりも上方に存在する。

【００３０】サイドエッチングによる孔の内壁の後退幅
は、孔内部の径ｄ₂と孔開口の径ｄ₁の差の１／２により
示すことができる。１回のエッチングによって十分な径
の差が得られなければ、ウェットエッチングを繰り返し
行ってもよい。しかし、一般に用いられている２０：１
程度のバッファードフッ酸を適用する工程では、サイド
エッチングによる後退幅（（ｄ₂−ｄ₁）／２）は、０．
２μｍ程度以下である。図示した形態では、孔４の間に
シリコン酸化膜の隔壁１１が残されている。しかし、ド
ライエッチングにより形成する孔の間隔を狭くすれば、
ウェットエッチングにより孔を互いにつなげることも可
能である。

【００３１】さらに、シリコン多結晶の薄膜６を減圧Ｃ
ＶＤ法などにより成膜する（図１（ｅ））。引き続き、
シリコン多結晶膜の酸化を行う（図１（ｆ））。シリコ
ン多結晶膜の酸化によって孔の開口が閉じ、その結果、
孔は空洞５となる。空洞の上方には、空洞と上方の空間
との間を遮蔽する遮蔽膜７が形成される。図１（ｆ）で
は、シリコン多結晶膜のすべてが酸化されて遮蔽膜とな
った状態を表示したが、この膜は、表面が部分的に酸化
された不均質なシリコン多結晶膜であってもよい。例え
ば、遮蔽膜は、図３に示すように、表面および空洞の上
方の一部が部分的に酸化されてシリコン酸化膜９となっ
たシリコン多結晶膜６である。なお、空孔６の内部に
も、シリコン多結晶膜が完全に酸化されずにシリコン酸
化膜中に残存する場合がある。この場合には、図３に示
すように、空洞を含むシリコン酸化膜１にはシリコン多
結晶膜６の一部が混在している状態となることがある。

【００３２】こうして形成された空孔を含むシリコン酸
化膜、シリコン窒化膜および遮蔽膜からなる断熱層上
に、熱検出部８を形成する（図１（ｇ））。この断熱構
造は、１０００℃程度の後工程には十分耐え得るものと
なる。したがって、適用する熱検出材料は広い範囲から
選択できる。例えば、バナジウム酸化物（ＶＯｘ）、チ
タン等のボロメータ材料、ゼーベック効果を有するクロ
メル・アルメル熱電対（chromel-alumel thermocoupl
e）、シリコン多結晶体等を使用できる。

【００３３】上記一連の工程において、シリコン窒化膜
２は必須の膜ではない。しかし、シリコン窒化膜は、内
部が幅広となった孔や空洞の上方の膜の強度を確保する
ためには、成膜することが好ましい。追加のシリコン多
結晶膜６も同様に必須ではない。この場合、シリコン多
結晶膜３の少なくとも表層が酸化される。しかし、追加
のシリコン多結晶膜６は、酸化による孔の閉塞を迅速か
つ確実に行うためには成膜することが好ましい。

【００３４】孔の開口は、望ましい断熱構造を実現する
ためには閉塞することが好ましいが、必ずしも完全に閉
じなくてもよい。この場合、断熱層には、空孔５ではな
く、開口の径が内部の径よりも小さくなった孔が残存す
ることになる。また、ウェットエッチングは、内部と開
口との径の差を大きくするためには行うことが好ましい
が、必ずしも実施する必要はない。すなわち、ドライエ
ッチングの後、ウェットエッチングを行うことなく孔の
開口の狭小化のための酸化を実施しても構わない。

【００３５】ドライエッチングにより形成する孔の径ｄ
₁は、０．３〜０．４μｍが適当である。したがって、
ウェットエッチングを経て拡大する孔の径ｄ₂は、ウェ
ットエッチングによる径の適当な拡大幅（〜０．２μ
ｍ）を考慮すると、０．３〜０．８μｍ程度である。シ
リコン酸化膜の膜厚は、１０ｎｍ以上１μｍ以下の範囲
が好適である。径の（開口を除く）内部または空洞の断
熱層厚さ方向の径を上記適切な範囲に調整できるからで
ある。

【００３６】以上説明した方法では、熱分離領域となる
断熱層を一般的なシリコン量産プロセスとの整合性に優
れた工程により形成することとしている。内部の孔また
は空孔は、μｍレベルで精度良く形成できる。この断熱
層は、その後の高温処理にも耐え得るものとなる。

【００３７】上記半導体装置では、図２に示したように
断熱層２０と熱検出部８との間に中間膜２１を介在させ
てもよい。中間膜２１として利用できる材料は、特に限
定されないが、ポリイミド、シロキサン変性ポリイミ
ド、シロキサン等のＳｉＨ基を含んだＳＯＧ膜、多孔質
ナノフォームポリイミド、アエロジル膜等を例示でき
る。この材料には、低誘電体材料として開発されたいわ
ゆるナノフォーム材料が含まれる。この場合は、中間膜
の材料に応じて、熱検出部の形成などの後工程における
適用温度を例えば３００〜９００℃程度とするとよい。

【００３８】上記半導体装置は、さらに他の層を含んで
いてもよく、中間膜を多層膜としてもよい。孔または空
洞を含む断熱層を、遮蔽膜を介して複数層積層してさら
に断熱効果を高めても構わない。

【００３９】図４は、上記で説明したドライエッチング
に用いるマスクの一例である。このマスク３１を用いる
と、開口３２に対応して、シリコン酸化膜に縦横に規則
的に配列した孔が形成される。この孔にさらにウェット
エッチングを適用すると、図５に示す孔３３（または空
洞）が形成される。しかし、ドライエッチングには、図
６に示すように開口４２を所定のパターンに配列したマ
スク４１を用い、孔または空洞が、断熱層の表面に所定
のパターンとなるように配置してもよい。この場合、図
７に示すように、開口のパターンを、断熱層上に形成す
る熱検出部４４のパターンと一致させるとよい。規則的
に配置した孔を単に拡大していくとやがて断熱層の強度
が維持できなくなるが、所定のパターンを描く空洞４３
に沿って熱検出部４４を形成すると、層の強度を維持し
ながら効率的に断熱することができる。

【００４０】図７に示した形態では、熱検出部４４に沿
って空洞が断熱層の内部において互いに導通している。
断熱層は、空洞の周囲および空洞間の隔壁４５により陥
没することなく熱検出部４４を支持している。上記製造
方法を適用すると、断熱層の所定領域の内部に孔または
空洞を形成できるため、断熱層の構造を適切に設計でき
る。熱検出部４４は、特に限定されないが、狭い面積に
おいて長さを確保するべく、典型的には図示したよう
に、所定方向に沿って往復しながら折り畳まれて形成さ
れる。

【００４１】上記で説明した断熱構造を有する熱検出部
（熱センサ）は、熱画像表示機能を有する固体撮像装置
に応用できる。この固体撮像装置は、図８に示すよう
に、熱センサを形成した画素１００を列および行方向に
所定個数マトリックス状に配列し、熱センサの列と列と
の間に垂直（方向）信号伝達手段１０４が配置されてい
る。熱センサにより熱電変換された電気信号は、垂直信
号伝達手段からさらに水平（方向）信号伝達手段１０５
により伝達されていく。図９に示すように、熱センサ１
０３の下部には空洞１０２を有する断熱層１０１が配置
されている。各画素からの電気信号は、垂直信号伝達手
段１０４、水平信号伝達手段１０５、出力アンプ１０６
を順次経由して外部に読み出される。

【００４２】図１０および図１１に、上記固体撮像装置
の別の形態を示す。この固体撮像装置では、熱検出画素
２００と光検出画素２１０とが垂直方向に交互に配置さ
れている。この固体撮像装置でも、熱センサ（赤外線セ
ンサ）２０３の下部に空洞２０２を有する断熱層２０１
が配置されている。各画素からの電気信号は、垂直信号
伝達手段２０４、水平信号伝達手段２０５、出力アンプ
２０６を順次経由して外部に読み出される。光センサ
（可視光センサ）としては、シリコン基板内に形成した
フォトダイオードを用いればよい。この固体撮像装置
は、熱電変換機能に加え、光電変換機能を有する画像形
成装置となる。また、上記断熱層を利用した熱センサの
小型化により、フォトダイオードの面積、換言すれば感
度を確保しやすい構造を備えている。

【００４３】図１２〜図１６を参照して熱センサの構造
およびこのセンサからの信号の出力についてさらに説明
する。ここでは、赤外線検出材料としてボロメータ材料
を用い、垂直信号伝達手段としてＣＣＤ（ＶＣＣＤ）を
採用している。

【００４４】熱センサを形成した各画素３０３には、ク
ロックを与えるφＶ_R３０１と基準電位を与えるＶ_L（例
えばＧＮＤ）３０２が供給される。タイミングチャート
（図１６）およびポテンシャル図（図１５）に示したよ
うに、まず、期間（3d-1）において、ＶＣＣＤ端に設け
られたｎ型拡散領域３１１に接続されたφＶ_S端子３０
４より電荷注入を行う。このとき、φＶ₁３１６には例
えば１５Ｖを印加して読み出しゲート３０７をon状態と
して、蓄積容量部３０８を電荷で満たす。φＶ_S３０４
の印加電圧は例えば１５Ｖである。

【００４５】読み出しゲート３０７をoff状態として期
間(3d-2)においてＶＣＣＤの高速掃き出しを行った後、
期間(3d-3)で画素からの信号読み出しを行う。画素から
の信号の読み出しは、検出アンプのゲート電圧に応じた
信号電荷Ｑsigが蓄積容量部３０８から読み出されるこ
とによって行われる。期間(3d-4)において、φＶ₁３１
６、φＶ₂３１７、φＶ₃３１８、φＶ₄３１９への所定
の電圧パルスの印加によって信号電荷の転送が行われ
る。

【００４６】なお、ここで、ゲート間容量３０９は、検
出アンプ３０６のドレインと読み出しゲート３０７との
間において形成された容量である。

【００４７】ボロメータ材料を用いた熱センサ３１０
は、赤外線照射領域３１４（点Ａ〜点Ｂ）と赤外線遮断
領域３１５（点Ｂ〜点Ｃ）との２つの領域にかけて形成
されている。この両領域の境界近傍の点Ｂから取り出さ
れる電位Ｖ_Gは、以下の式（１）により表示される。

【００４８】Ｖ_G＝（Ｒ₁／（Ｒ₁＋Ｒ₂））Ｖ_RH （１）

【００４９】ここで、Ｖ_RHは図１６に示されているφＶ
_Rに印加されるパルス電圧、Ｒ₁、Ｒ ₂はそれぞれ赤外線
照射領域および赤外線遮断領域における熱センサの抵抗
値である。Ｒ₁およびＲ₂は、以下の式（２）、（３）に
よりそれぞれ示すことができる。

【００５０】Ｒ₁＝Ｒ_1(300K)（１＋α（Ｔ₁−３００Ｋ）（２）Ｒ₂＝Ｒ_2(300K)（１＋α（Ｔ₂−３００Ｋ）（３）

【００５１】ここで、Ｒ_1(300K)およびＲ_2(300K)は、そ
れぞれ温度３００ＫにおけるＲ₁およびＲ₂の抵抗値、Ｔ
₁およびＴ₂は、それぞれ抵抗Ｒ₁およびＲ₂の温度、αは
ＴＣＲ（Temperature Coefficient of Resistance）で
ある。

【００５２】熱センサの感度を上げるためには、αが高
い材料を用い、センサの構造を赤外線の照射によってＴ
₁とＴ₂との差異が生じやすい構造とすることが望まれ
る。この熱センサでは、空孔を有する断熱層により温度
差が保たれやすい構造がとられているため、高感度を得
る上で有利である。

【００５３】また、上記断熱層は、余分の広い領域を要
することなく形成できるため、上記で説明したように、
固体撮像装置の各画素内に、電荷を蓄積するための蓄積
容量部３０８を配置する領域を確保しやすい。蓄積容量
部に蓄積した電荷を読み出す構成とすると、電源のノイ
ズや電圧変動の影響を受けにくくなり、安定した動作を
得ることができる。蓄積容量部の容量は大きいほうが高
い感度を得やすい。この点でも、断熱層の形成のための
みに用いられる無駄な領域を排除できる上記固体撮像装
置は有利である。

【００５４】図１６のタイミングチャートにおける各電
圧を以下に例示する。熱センサに印加される電圧：Ｖ_RH＝２０Ｖ、Ｖ_RL＝５ＶＶＣＣＤに印加される電圧：Ｖ_H＝１５Ｖ、Ｖ_M＝０Ｖ、
Ｖ_L＝−７ＶＶＣＣＤ端のソースに印加される電圧：Ｖ_SH＝１５Ｖ、
Ｖ_SL＝３Ｖ

【００５５】固体撮像装置の別の形態を、図１７〜図２
１を参照して説明する。この固体撮像装置では、熱セン
サにゼーベック材料を用いている。ここでも、垂直信号
伝達手段にはＣＣＤ（ＶＣＣＤ）を用いている。熱セン
サとしては、ｎ型多結晶シリコン４１０ａとｐ型多結晶
シリコン４１０ｂとを交互に複数個（例えば各々２個以
上）直列に接続して構成したサーモパイル４１０が用い
られている。

【００５６】単位画素を構成する各熱検出画素４０１に
は、基準電圧Ｖref４０２とソース電圧４０３とが供給
される。タイミングチャート（図２１）およびポテンシ
ャル図（図２０）に示したように、まず、期間(4d-1)に
おいて、ソース電極４０４をφＶ_S＝Ｖ_SLとして、基準
ゲート４０５のゲート下チャネルを通じ、蓄積容量部４
０６に電荷が注入される。

【００５７】次に、期間(4d-2)において、ソース電極４
０４の電位はφＶ_S＝Ｖ_SHとなり、蓄積容量部４０６の
表面電位は、基準ゲートのゲート下チャネル電位に合わ
せ込まれる。期間(4d-3)では、φＶ₁＝Ｖ_Hとなり、読み
出しゲート４０９がon状態となる。ゲートがon状態の
間、赤外線照射によるゼーベック効果による電位変動Δ
Ｖに応じて、蓄積容量部４０６に蓄えられていた電荷が
ＶＣＣＤに読み出されて信号電荷Ｑsigとなる。このあ
と、期間（4d-4）ではφＶ₁４１３、φＶ₂４１４、φＶ
₃４１５、φＶ₄４１２への所定の電圧パルスの印加によ
って信号電荷の転送が行われる。

【００５８】サーモパイル４１０は、赤外線照射領域４
２０に存在するｐｎ接合と赤外線遮断領域に存在するｐ
ｎ接合とが交互に連続している。このセンサで発生する
点Ａと点Ｂとの間のΔＶは、式（４）により表示でき
る。

【００５９】ΔＶ＝Ｎ・α・ΔＴ（４）

【００６０】ここで、Ｎはｐｎ接合の段数、αはゼーベ
ック係数、ΔＴはセンサ部分の温度変化である。

【００６１】図２１のタイミングチャートにおけるサー
モパイルの点Ａに印加される電圧は、例えば、Ｖ_SL＝
２．５Ｖ、Ｖ_SH＝４．０Ｖ、Ｖref＝３．０Ｖである。

【００６２】固体撮像装置のまた別の形態を、図２２〜
図２４を参照して説明する。この固体撮像装置では、信
号の読み出しにＣ−ＭＯＳを用い、各画素にはボロメー
タ材料を用いている。

【００６３】この固体撮像装置では、赤外線照射画素５
１６の行と赤外線遮断画素５１７の行とが垂直（列）方
向に交互に配置されている。ここでも赤外線遮蔽画素
は、タングステンシリサイド等の遮光膜により覆われて
いる。熱センサ５１８は、赤外線照射画素５１６からこ
れに隣接する赤外線遮断画素５１７にわたって形成され
ている。この一対の画素５１６，５１７からは、これら
の画素に照射される赤外線の量に応じて定まる検出用Ｆ
ＥＴ５１４，５１５のゲート電位に応じた信号が外部に
読み出される。また、この一対の画素には、φＶ_D５０
１および基準電位Ｖref５０４が供給されている。

【００６４】第ｎ行、第（ｎ＋１）行第（ｎ＋２）
行，，，の画素行には、順次、第ｎ選択線５０５，第
（ｎ＋１）選択線５０６、第（ｎ＋１）選択線５０
７，，，が接続している。各選択線は、垂直シフトレジ
スタ（Ｖ−ＳＣＡＮ）５０２から選択用ＦＥＴ５１２，
５１３のゲートに電圧φＶselを印加してこのＦＥＴをo
n状態とすることにより、当該画素行を選択する。この
状態で、水平転送レジスタ（Ｈ−ＳＣＡＮ）５０３によ
り、各列ごとに配置されたＦＥＴ（ＦＥＴ−ＳＷ）５０
９によって、所定の画素行からの信号出力が、列ごとに
出力アンプ５１０を経て順次読み出されていく。

【００６５】各選択線に印加される電圧パルスのパター
ンと、得られる信号出力の一例を図２４に示す。期間
（5d-1）（5d-3）では赤外線照射画素群からの信号出力
が、期間（5d-2）（5d-4）では、赤外線遮蔽画素群から
の信号出力が、それぞれ得られている。この固体撮像装
置でも、基本的には、式（１）〜式（３）に示したボロ
メータ材料による電位変化が利用されている。

【００６６】固体撮像装置のさらに別の形態を、図２５
〜図２８を参照して説明する。この固体撮像装置では、
信号の読み出しにＣ−ＭＯＳを用い、各画素にはゼーベ
ック型の熱センサーを用いている。

【００６７】ここでも、赤外線照射画素６１６の行と赤
外線遮断画素６１７の行とが垂直（列）方向に交互に配
置している。ここでも赤外線遮蔽画素は、タングステン
シリサイド等の遮光膜により覆われている。熱センサ６
１８は、ｎ型多結晶シリコンとｐ型多結晶シリコンとが
交互に直列に接続して構成されており、ｐｎ接合は、１
つおきに冷却領域（cool area）６１９に配置されてい
る。この領域６１９の下方には、断熱層が配置されてい
ない。したがって、相対的に速く基板への放熱が行われ
る。この一対の画素６１６，６１７からは、これらの画
素に照射される赤外線の量に応じて定まる検出用ＦＥＴ
６１４，６１５のゲート電位に応じた信号が外部に読み
出される。また、各画素には、φＶ_D６０１および基準
電位Ｖref６０４が供給されている。

【００６８】第ｎ行、第（ｎ＋１）行第（ｎ＋２）
行，，，の画素行には、順次、第ｎ選択線６０５，第
（ｎ＋１）選択線６０６、第（ｎ＋１）選択線６０
７，，，が接続している。各選択線は、垂直シフトレジ
スタ（Ｖ−ＳＣＡＮ）６０２から選択用ＦＥＴ６１２，
６１３のゲートに電圧φＶselを印加してこのＦＥＴをo
n状態とすることにより、当該画素行を選択する。この
状態で、水平転送レジスタ（Ｈ−ＳＣＡＮ）６０３によ
り、各列ごとに配置されたＦＥＴ（ＦＥＴ−ＳＷ）６０
９によって、所定の画素行からの信号出力が、列ごとに
出力アンプ６１０を経て順次読み出されていく。

【００６９】各選択線に印加される電圧パルスのパター
ンと、得られる信号出力の一例を図２８に示す。期間
（6d-1）（6d-3）では赤外線照射画素群からの信号出力
が、期間（6d-2）（6d-4）では、赤外線遮蔽画素群から
の信号出力が、それぞれ得られている。この固体撮像装
置でも、基本的には、式（４）に示したゼーベック効果
を有する電位変化が利用されている。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
熱検出部を高密度に配置できる半導体装置を提供でき
る。また、この半導体装置を、シリコン量産プロセスと
の整合性に優れた方法により製造できる。本発明の半導
体装置は、例えば赤外光から可視光までを取り扱える固
体撮像素子として利用できる。

【図面の簡単な説明】

【図１】本発明の製造方法の一例を示す工程図であ
る。

【図２】本発明の半導体装置の一例を示す断面図であ
る。

【図３】本発明の半導体装置の別の一例を示す断面図
である。

【図４】本発明の製造方法においてドライエッチング
に用いるマスクの一例を示す平面図である。

【図５】図４のマスクを用いて製造した半導体装置の
孔の配列を示す斜視図である。

【図６】本発明の製造方法においてドライエッチング
に用いるマスクの別の例を示す平面図である。

【図７】図６のマスクを用いて製造した半導体装置の
孔の配列を熱検出部の配列とともに示す平面図である。

【図８】本発明を適用した固体撮像装置の一例を示す
平面図である。

【図９】図８の固体撮像装置の部分切り取り斜視図で
ある。

【図１０】本発明を適用した固体撮像装置の別の一例
を示す平面図である。

【図１１】図１０の固体撮像装置の部分切り取り斜視
図である。

【図１２】本発明を適用した固体撮像装置の別の一例
を示す平面図である。

【図１３】図１２の固体撮像装置の部分拡大図であ
る。

【図１４】図１２の固体撮像装置の等価回路を示す図
である。

【図１５】図１２の固体撮像装置のポテンシャル変化
を示す図である。

【図１６】図１２の固体撮像装置の駆動に用いられる
タイミングチャートを示す図である。

【図１７】本発明を適用した固体撮像装置のまた別の
一例を示す平面図である。

【図１８】図１７の固体撮像装置の部分拡大図であ
る。

【図１９】図１７の固体撮像装置の等価回路を示す図
である。

【図２０】図１７の固体撮像装置のポテンシャル変化
を示す図である。

【図２１】図１７の固体撮像装置の駆動に用いられる
タイミングチャートを示す図である。

【図２２】本発明を適用した固体撮像装置のさらに別
の一例を示す平面図である。

【図２３】図２２の固体撮像装置の部分拡大図であ
る。

【図２４】図２２の固体撮像装置の駆動に用いられる
タイミングチャートを信号出力とともに示す図である。

【図２５】本発明を適用した固体撮像装置のまた別の
一例を示す平面図である。

【図２６】図２５の固体撮像装置の部分拡大図であ
る。

【図２７】図２５の固体撮像装置の部分拡大図であ
る。

【図２８】図２５の固体撮像装置の駆動に用いられる
タイミングチャートを信号出力とともに示す図である。

【符号の説明】

１シリコン酸化膜（ＬＯＣＯＳ）２シリコン窒化膜３シリコン多結晶膜４孔５空洞６（追加の）シリコン多結晶膜７遮蔽膜８熱検出部１０シリコン基板２０断熱層２１中間層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 35/32 Ｈ０１Ｌ 37/02 35/34 27/14 Ｋ 37/02 Ｂ (72)発明者西尾利恵子大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者魚住浩明大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者桝山雅之大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者山口 ▲琢▼己大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者尾上順一大阪府門真市大字門真1006番地松下電器産業株式会社内 (56)参考文献特開平９−246508（ＪＰ，Ａ) 特開平11−132860（ＪＰ，Ａ) 特開平10−19666（ＪＰ，Ａ) 特開平11−141362（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 35/02 G01J 1/02 G01J 5/48 H01L 35/32 H01L 35/34 H01L 37/02

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板と、前記シリコン基板上に
形成された、シリコン酸化膜を含む断熱層と、前記断熱
層上に形成された熱検出部とを含み、前記断熱層が、空
洞または開口の径よりも内部の径が大きい孔を有し、前
記空洞または前記孔の少なくとも一部が前記シリコン酸
化膜内に形成されていることを特徴とする半導体装置。
【請求項２】断熱層が空洞を有する請求項１に記載の
半導体装置。
【請求項３】断熱層が、空洞の上方に配置された、部
分的に酸化されたシリコン多結晶膜または追加のシリコ
ン酸化膜を含む請求項２に記載の半導体装置。
【請求項４】断熱層が、部分的に酸化されたシリコン
多結晶膜または追加のシリコン酸化膜を含み、孔の開口
が、前記シリコン多結晶膜の酸化部分または前記追加の
シリコン酸化膜により囲まれている請求項１に記載の半
導体装置。
【請求項５】断熱層が、シリコン酸化膜上に形成され
たシリコン窒化膜を含む請求項１に記載の半導体装置。
【請求項６】シリコン窒化膜が空洞の上方において開
口を有する請求項５に記載の半導体装置。
【請求項７】シリコン窒化膜を孔の開口が貫通してい
る請求項５に記載の半導体装置。
【請求項８】シリコン窒化膜上に、部分的に酸化され
たシリコン多結晶膜または追加のシリコン酸化膜が形成
されている請求項５〜７のいずれかに記載の半導体装
置。
【請求項９】断熱層と熱検出部との間に、有機材料お
よび多孔質材料から選ばれる少なくとも一方からなる中
間層をさらに含む請求項１〜８のいずれかに記載の半導
体装置。
【請求項１０】熱検出部が、ボロメータ効果およびゼ
ーベック効果から選ばれる少なくとも一方を有する材料
からなる請求項１〜９のいずれかに記載の半導体装置。
【請求項１１】空洞または孔のシリコン酸化膜内に形
成された部分の断熱層厚さ方向における径が１０ｎｍ以
上１μｍ以下である請求項１〜１０のいずれかに記載の
半導体装置。
【請求項１２】空洞または孔のシリコン酸化膜内に形
成された部分の断熱層面内方向における径が０．３μｍ
以上０．８μｍ以下である請求項１〜１１のいずれかに
記載の半導体装置。
【請求項１３】断熱層が、複数の空洞または孔を含む
請求項１〜１２のいずれかに記載の半導体装置。
【請求項１４】複数の空洞または孔が、断熱層内で互
いにつながっている請求項１３に記載の半導体装置。
【請求項１５】複数の空洞または孔が所定のパターン
に配列し、前記パターンに沿って熱検出部が形成されて
いる請求項１３または１４に記載の半導体装置。
【請求項１６】シリコン基板上に複数の断熱層および
熱検出部が行列状に配置された請求項１〜１５のいずれ
かに記載の半導体装置。
【請求項１７】熱検出部ごとに光検出部を隣接して配
置した請求項１６に記載の半導体装置。
【請求項１８】熱検出部の列に沿って信号を伝達する
垂直方向信号伝達手段として、電荷結合素子（ＣＣＤ）
を配置した請求項１６または１７に記載の半導体装置。
【請求項１９】熱検出部の列に沿って信号を伝達する
垂直方向信号伝達手段として、相補型ＭＯＳ（Ｃ−ＭＯ
Ｓ）を用いた読み出し構成を配置した請求項１６または
１７に記載の半導体装置。
【請求項２０】熱検出部ごとに、電荷蓄積部と、前記
熱検出部で生成した電気信号に応じて前記電荷蓄積部か
ら電荷を読み出す電荷読み出し部とを配置した請求項１
６〜１９のいずれかに記載の半導体装置。
【請求項２１】シリコン基板上にシリコン酸化膜を形
成する工程と、前記シリコン酸化膜上にシリコン多結晶
膜を形成する工程と、前記シリコン多結晶膜および前記
シリコン酸化膜にドライエッチングにより孔を形成する
工程と、少なくとも前記シリコン多結晶膜の前記孔の開
口に接する部分を酸化して、前記開口を閉塞するか、ま
たは前記開口の径を内部の径よりも小さくする工程と、
少なくとも前記シリコン酸化膜を含む層を断熱層とし
て、この断熱層上に熱検出部を形成する工程と、を含む
ことを特徴とする半導体装置の製造方法。
【請求項２２】シリコン多結晶膜の酸化により孔の開
口を閉塞して空洞を形成する請求項２１に記載の半導体
装置の製造方法。
【請求項２３】孔を形成した後に、ウェットエッチン
グにより前記孔に接するシリコン酸化膜の内壁を後退さ
せて前記孔の内部の径を開口の径よりも大きくする工程
をさらに含む請求項２１または２２に記載の半導体装置
の製造方法。
【請求項２４】ウェットエッチング後に、少なくとも
孔の開口に接する内壁に追加のシリコン多結晶膜を付着
させる工程をさらに含む請求項２３に記載の半導体装置
の製造方法。
【請求項２５】シリコン多結晶膜の酸化後に、少なく
とも孔の開口に接する内壁に追加のシリコン多結晶膜を
付着させ、少なくとも前記内壁に付着した前記追加のシ
リコン多結晶膜を酸化する工程を少なくとも１回行うこ
とにより、前記開口を閉塞する請求項２３に記載の半導
体装置の製造方法。
【請求項２６】ドライエッチングにより形成する孔の
径を０．３μｍ以上０．４μｍ以下とする請求項２１〜
２５のいずれかに記載の半導体装置の製造方法。
【請求項２７】シリコン酸化膜の膜厚を１０ｎｍ以上
１μｍ以下とする請求項２１〜２６のいずれかに記載の
半導体装置の製造方法。
【請求項２８】シリコン多結晶膜を形成する前に、シ
リコン酸化膜上にシリコン窒化膜を形成する工程をさら
に含む請求項２１〜２７のいずれかに記載の半導体装置
の製造方法。
【請求項２９】シリコン多結晶膜の酸化後、熱検出部
の形成前に、シリコン多結晶膜上に有機材料および多孔
質材料から選ばれる少なくとも一方からなる中間層を形
成する工程をさらに含む請求項２１〜２８のいずれかに
記載の半導体装置の製造方法。
【請求項３０】ドライエッチングにより複数の孔を形
成する請求項２１〜２９のいずれかに記載の半導体装置
の製造方法。
【請求項３１】ウェットエッチングにより複数の孔の
間に存在するシリコン酸化膜からなる内壁の少なくとも
一部を除去して前記複数の孔を互いにつなげる工程をさ
らに含む請求項３０に記載の半導体装置の製造方法。
【請求項３２】複数の孔を所定のパターンに沿って形
成し、前記パターンに沿って熱検出部を形成する請求項
２１〜３１のいずれかに記載の半導体装置の製造方法。
【請求項３３】シリコン基板上に複数の断熱層および
熱検出部を行列状に形成する請求項２１〜３２のいずれ
かに記載の半導体装置の製造方法。
【請求項３４】シリコン基板と、前記シリコン基板上
に形成された、シリコン酸化膜を含む断熱層と、前記断
熱層上に形成された熱検出部とを含み、前記断熱層が、
前記熱検出部一つに対して複数個の空洞または開口の径
よりも内部の径が大きい孔を有し、前記空洞または前記
孔の少なくとも一部が前記シリコン酸化膜内に形成され
ていることを特徴とする半導体装置。