WO2000060419A1 - Appareil electronique et procede de commande d'un appareil electronique - Google Patents

Appareil electronique et procede de commande d'un appareil electronique Download PDF

Info

Publication number
WO2000060419A1
WO2000060419A1 PCT/JP2000/002089 JP0002089W WO0060419A1 WO 2000060419 A1 WO2000060419 A1 WO 2000060419A1 JP 0002089 W JP0002089 W JP 0002089W WO 0060419 A1 WO0060419 A1 WO 0060419A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
supply voltage
power
electronic device
voltage
Prior art date
Application number
PCT/JP2000/002089
Other languages
English (en)
French (fr)
Inventor
Teruhiko Fujisawa
Takashi Kawaguchi
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Publication of WO2000060419A1 publication Critical patent/WO2000060419A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G04G19/02—Conversion or regulation of current or voltage

Definitions

  • the present invention relates to an electronic device having a storage unit capable of rewriting data in one day and a control method thereof, and is particularly suitable for generating a rewriting voltage required for rewriting data in an analog clock or a digital clock.
  • the present invention relates to an electronic device and a control method thereof. Background art
  • the adjustment of the rate (the amount of time in the watch that differs from the standard time; seconds / day) is performed by measuring the rate in a circuit block or movement state, and then using the nonvolatile memory according to the test results. Adjustment for adjusting the rate was done by writing the evening.
  • Such an analog electronic timepiece has a battery with a terminal voltage of about 1.5 V, and uses the battery voltage as the power supply voltage to supply power to the drive circuit of the drive mode that drives the hands and the time measurement circuit that measures time. are doing.
  • the rewriting voltage required when rewriting data in a nonvolatile memory depends on the manufacturing process, but is usually about 18 V. Therefore, it is necessary to boost the power supply voltage in order to generate the rewrite voltage.
  • an N-channel transistor having a plurality of gates and drains connected in common is connected in series, and one end of a capacitor is connected to the source of each N-channel transistor.
  • the first clock is supplied from the other end of the capacitor connected to the source of the N-channel transistor, and the second clock is supplied from the other end of the capacitor connected to the source of the even-numbered N-channel transistor.
  • the first clock and the second clock are signals that do not overlap each other.
  • one stage (one MOS transistor) (VDD—V th)).
  • the present invention has been made in view of the above-described circumstances, and provides an electronic device capable of generating a rewrite voltage without complicating or enlarging a circuit configuration, and a control method thereof. Aim. Disclosure of the invention
  • a power generation unit configured to convert external energy into electric energy to supply power
  • a power storage member configured to store power supplied by the power generation unit, and a power supply voltage supplied from the power storage member.
  • a booster that boosts the first power supply voltage and supplies it directly or indirectly to each part of the device as a second power supply voltage, and boosts the second power supply voltage to generate a third power supply voltage;
  • a storage unit that stores the first data and a third power supply voltage that is supplied as a rewrite voltage at the time of rewriting the data.
  • the booster in the first aspect of the present invention, includes a second power storage member that is stored at the second power supply voltage, and a third power supply voltage that boosts the second power supply voltage. And a second power supply voltage boosting section.
  • the second power supply storage member supplies the second power supply voltage directly or indirectly to each part of the device.
  • the booster in the first aspect of the present invention, includes a second power storage member that is stored at the second power supply voltage, and a second power supply voltage that normally boosts the first power supply voltage.
  • the second power storage member is supplied to the second power storage member when data is rewritten.
  • a first power supply voltage booster that boosts a second power supply voltage supplied by the second power supply voltage to generate a fourth power supply voltage
  • a second power supply voltage booster that boosts the fourth power supply voltage and generates a third power supply voltage
  • the boosting unit stops the boosting operation when the first power supply voltage exceeds a predetermined voltage.
  • the first booster executes the boosting operation only when rewriting data in the storage.
  • the booster when reading data, the booster is controlled to perform a boosting operation in accordance with the voltage of the power storage member, while the data is rewritten.
  • a control unit is provided for controlling the boosting unit so as to perform the boosting operation regardless of the voltage of the power storage member.
  • An eighth aspect of the present invention is characterized in that in the first aspect of the present invention, there is provided time display means which operates based on the power supplied from the first booster and displays time.
  • the booster performs the boosting operation in accordance with the voltage of the power storage member during a normal operation, while the booster performs the voltage boosting operation during data rewriting.
  • the boosting operation is performed regardless of the voltage.
  • a tenth aspect of the present invention is characterized in that the second power supply voltage booster is a charge pump circuit.
  • a eleventh aspect of the present invention provides a power generation unit that supplies electric power by converting external energy into electric energy, a power storage member that stores power with a second power supply voltage, and a power supply voltage that is normally supplied from the power generation unit.
  • a certain first power supply voltage is boosted and supplied directly or indirectly to each part of the device as a second power supply voltage, and the second power supply voltage supplied from the power storage member at the time of rewriting is boosted.
  • a storage unit to which a fourth power supply voltage is supplied.
  • the second booster is a charge pump circuit.
  • the storage unit is nonvolatile. .
  • a driving motor for driving an object and a motor coil of the driving motor are provided.
  • a receiving unit that receives externally supplied rewriting data and supplies the data to the storage unit.
  • a fifteenth aspect of the present invention provides a power generating unit that converts external energy into electric energy and supplies power, a power storage device that stores power supplied by the power generating unit, and a storage unit that stores data.
  • a first power supply voltage which is a power supply voltage supplied from a power storage device, is boosted and supplied directly or indirectly to each part of the device as a second power supply voltage
  • a boosting step of boosting the second power supply voltage to generate a third power supply voltage and a rewrite voltage supply step of supplying the third power supply voltage as a rewrite voltage when rewriting data.
  • a power generation unit that converts external energy into electric energy and supplies power
  • a power storage device that stores power with a second power supply voltage
  • a storage unit that stores data.
  • a first power supply voltage which is a power supply voltage normally supplied from a power generation unit
  • a first boosting step in which the second power supply voltage supplied from the power storage device is boosted at the time of data rewriting and a third power supply voltage is obtained, and a third power supply voltage is boosted to become the fourth power supply voltage at the time of data rewriting. It is characterized by comprising a second boosting step and a rewriting voltage supplying step of supplying supplying a fourth power supply voltage as a rewriting voltage at the time of rewriting for a while.
  • FIG. 1 is a schematic configuration block diagram of an analog electronic timepiece according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram of the charge pump circuit according to the first embodiment.
  • FIG. 3 is a block diagram of the power supply unit according to the first embodiment.
  • FIG. 4 is a diagram illustrating a detailed configuration of the booster circuit according to the first embodiment.
  • FIG. 5 is a diagram illustrating a switch state with respect to a boost ratio of the booster circuit according to the first embodiment.
  • FIG. 6 is a diagram illustrating a state of the p-parallel connection when the boosting factor of the booster circuit according to the first embodiment is three times.
  • FIG. 7 is a diagram illustrating a state of the seria1 connection when the boosting factor of the boosting circuit according to the first embodiment is three times.
  • FIG. 8 is a graph illustrating a boosting operation of the booster circuit according to the first embodiment.
  • FIG. 9 is an explanatory diagram of the operation in the normal mode of the second embodiment.
  • FIG. 10 is an explanatory diagram of the operation in the rewrite mode according to the second embodiment.
  • FIG. 11 is an explanatory diagram of a more specific configuration of the second embodiment.
  • FIG. 12 is a schematic configuration diagram of a main part of an analog electronic timepiece using the thermogenerator of the third embodiment.
  • FIG. 13 is an operation explanatory diagram of the third embodiment in the normal mode.
  • FIG. 14 is an explanatory diagram of the operation in the rewrite mode of the third embodiment.
  • FIG. 15 is an explanatory diagram of a more specific configuration of the third embodiment. BEST MODE FOR CARRYING OUT THE INVENTION
  • a wristwatch-type analog electronic timepiece will be described as an example of the electronic device.
  • the present invention is not limited to this.
  • the present invention is applicable to any external adjustment device that performs communication and adjustment with an electronic device having a driving motor coil for driving a hand).
  • FIG. 1 shows a schematic block diagram of an analog electronic timepiece.
  • the analog electronic clock 10 is composed of a clock circuit 11, a motor coil 12 for driving the hands, a receiving circuit 13, a serial-to-parallel conversion circuit 14, and a nonvolatile memory 1 for storing the adjustment data.
  • power supply It comprises a power supply section 16 for generating the voltage VDD2, a charge pump circuit 17, a frequency adjustment circuit 18 and a control circuit 19.
  • the receiving circuit 12 is a circuit for detecting a voltage induced in the coil 12 by a signal transmitted from the outside, and a comparator circuit or a comparator for comparing the induced voltage with one or more voltages. It is composed of an inverter circuit and the like.
  • the clock circuit 11 oscillates the reference oscillation signal CLK using the crystal oscillator X, oscillates the frequency dividing circuit, and drives the driving motor for movement based on the divided signal.
  • a driving circuit for generating a driving pulse signal therefor.
  • the oscillation constant and the division ratio of the oscillation frequency dividing circuit can be adjusted by the frequency adjusting circuit 18.
  • the motor coil 12 is a part of the hand driving motor.
  • the mobile coil 12 in the rewrite mode for rewriting the adjustment data, is electromagnetically coupled to the coil of the external adjustment device, and also functions as an antenna for transmitting and receiving various data.
  • the receiving circuit 13 is connected to the motor coil 12 and receives adjustment data supplied from an external adjustment device.
  • the serial-to-parallel conversion circuit 14 is connected to the reception circuit 13 and converts received serial data into parallel data.
  • the adjustment time is a time generated by measuring the rate of the analog clock 10 using an external adjustment device in advance and based on the measurement result. Used to adjust the division ratio.
  • the non-volatile memory 15 is provided with an EPROM and a sense amplifier for data readout, and stores the parallel adjustment data. This non-volatile memory 15 stores 1 when reading the adjustment data.
  • the power supply section 16 Operates with a power supply voltage VDD2 of about 5 V. However, when erasing adjustment data or writing adjustment data, a programming voltage Vp of about 18 V is required.
  • the power supply section 16 is controlled by the first to third control signals CTL1 to CTL3 supplied from the control circuit 19, and generates the power supply voltage VDD2.
  • the power supply unit 16 includes a charging circuit for charging the large-capacity capacitor with the voltage generated by the generator and a booster circuit for boosting the voltage of the large-capacity capacitor.
  • the boosting ratio is determined by the first control signal CTL1 and the second control signal CT1. It is controlled by L2, and the charging operation is controlled by a third control signal CTL3.
  • the power supply voltage VDD2 is normally adjusted to approximately 1.2 V to 2.5 V, but when the adjustment data is erased and written, the power supply voltage VDD2 is adjusted to 4.5 V.
  • the charge pump circuit 17 includes N-channel transistors M1 to M6 and capacitors C1 to C6.
  • the odd-numbered capacitors C 1, C 3,... Are supplied with the first clock CLK 1 through the gate circuit G 1, and the even-numbered capacitors C 2, C 4,. It is supplied via a gate circuit G2.
  • the first clock CLK 1 and the second clock CLK 2 are signals that do not overlap with each other, and the gate circuits G 1 and G 2 receive the fourth control signal CTL 4 which is at the H level only in the rewrite mode. It is supplied from the control circuit 19. Therefore, the charge pump circuit 17 operates in the rewrite mode and does not operate in the normal mode.
  • the capacitor C6 in the last stage functions as a power storage member for storing the boosted voltage.
  • the reason why the number of stages of the charge pump circuit 17 is not as small as 6 is that the boosting ratio is adjusted in the power supply unit 16 so that the power supply voltage VDD2 becomes 4.5 V during the writing of the adjustment data. . As a result, the circuit scale of the charge pump circuit 17 can be reduced, and the chip area occupied by the IC can be significantly reduced.
  • the frequency adjustment circuit 18 is configured to read the adjustment data stored in the non-volatile memory 15 and control the oscillation frequency and the division ratio of the oscillation frequency dividing circuit based on the adjustment data. This makes it possible to adjust the frequency characteristics of the oscillation frequency divider circuit, which differs depending on the product, so that extremely high-precision timekeeping can be performed.
  • control circuit 19 is connected to each component, and controls the entire analog electronic timepiece 10 based on the reference oscillation signal CLK supplied from the oscillation frequency dividing circuit of the clock circuit 11.
  • the control circuit 19 constantly monitors the voltage value of the power supply voltage VDD1 (details will be described later). If the voltage value exceeds a predetermined voltage, the control circuit 19 instructs a voltage increase. When the voltage falls below a predetermined voltage, a first control signal CTU for instructing a voltage reduction is generated, and a second control signal CTL2 for instructing the boosting ratio to be maximum at the time of writing / erasing of the adjustment data is generated.
  • FIG. 3 is a block diagram showing a detailed configuration of the power supply unit.
  • the power supply section 16 is roughly composed of a generator 100, a charging circuit 20, a large-capacity capacitor 30, a booster circuit 40, and an auxiliary capacitor 50.
  • the reference potential GND is set to VSS (low voltage side).
  • the reference potential GND may be set to V DD (high voltage side).
  • the generator 100 includes a stage 1 12 around which a coil 110 is wound, and a disk-shaped mouth 1 1 4 magnetized with two poles.
  • the rotary weight 1 16 rotates and the movement rotates the mouth 1 1 4 by the wheel train mechanism 1 18. ing. Therefore, according to such a generator 100, AC power is generated between the terminals AG1 and AG2 located at both ends of the coil 110 due to the turning of the rotary weight 116. Become. When a large-amplitude electromagnetic wave is transmitted from the external adjustment device in the rewrite mode, AC power is excited in the coil 110.
  • the charging circuit 20 is configured to charge the large-capacity capacitor 30 by full-wave rectification or half-wave rectification of the AC power generated by the generator 100.
  • the charging circuit 20 may be configured using a plurality of active elements such as diodes or transistors.
  • the booster circuit 40 is configured to boost the power supply voltage VDD1 to generate the power supply voltage VDD2 based on the first control signal CTL1 and the second control signal CTL2, and to charge this to the auxiliary capacitor 50.
  • FIG. 4 showing a detailed configuration example of the boosting circuit
  • FIG. 5 showing an example of a switch state with respect to the boosting factor of the boosting circuit.
  • the booster circuit 40 has switches SW1, SW2, SW3, SW4, SW11, SW12, SW13, SW14, SW21, and boost capacitors Ca and Cb.
  • the case where the boosting ratio shown in FIG. 5 is 3 times will be described as an example.
  • the voltage can be boosted by the same method as in the case of 3 times described above.
  • the control circuit 19 sets the logic level of the fourth control signal CTL4 to L level, and stops the operation of the charge pump circuit 17. As a result, the power consumed by the charge pump circuit 17 is reduced.
  • the control circuit 19 measures the power supply voltage VDD1, which is the terminal voltage of the large-capacity capacitor 30, and based on the measurement result, increases the voltage of the booster circuit 40.
  • the pressure magnification is controlled.
  • the case where the power supply voltage VDD1 increases will be described as an example.
  • the boosting ratio of the booster circuit 40 is changed based on the voltage value of the power supply voltage VDD1.
  • FIG. 8 is a graph showing the boosting operation of the booster circuit.
  • the booster circuit 40 is in a non-operating state.
  • the control circuit 19 controls the booster circuit 40 to perform the triple boosting operation.
  • the booster circuit 40 performs the triple boosting operation, and the triple boosting operation is continued until the power supply voltage VDD1 becomes 0.62 V.
  • the charging voltage of the auxiliary capacitor 50 becomes 1.35 V or more, and each part of the analog electronic timepiece 10 can operate using the power supply voltage VDD2.
  • the control circuit 19 controls the booster circuit 40 to perform the double boosting operation.
  • the booster circuit 40 performs a double boosting operation, and this double boosting operation is continued until the power supply voltage VDD1 becomes 0.83 V.
  • the charging voltage of the auxiliary capacitor 50 becomes 1.24 V or more, and each part of the analog electronic timepiece 10 can operate using the power supply voltage VDD2.
  • the control circuit 19 controls the booster circuit 40 to perform a 1.5-fold boost operation.
  • the booster circuit 40 performs a 1.5-fold boost operation, and this 1.5-fold boost operation is continued until the power supply voltage VDD1 becomes 1.23 V.
  • the charging voltage of the auxiliary capacitor 50 becomes 1.24 V or more, and each part of the analog electronic timepiece 10 can operate using the power supply voltage VDD2.
  • the control circuit 19 when the power supply voltage VDD1 exceeds 1.23 V, the control circuit 19 finally causes the booster circuit 40 to perform a 1x boost operation (short mode), that is, a non-boost operation. I do.
  • the control circuit 19 outputs the third control signal CTL3 for instructing the stop of the charging operation to the charging circuit 20.
  • the charging circuit 20 forms a detour of the charging path to the large-capacity capacitor 30, thereby diverting the generated current from the generator 100 and preventing the large-capacity capacitor 30 from being charged. This prevents excessive generated voltage from being applied to the large-capacity capacitor 30.
  • the analog electronic timepiece 10 is arranged close to the external adjustment device so that various data can be transmitted and received, and the coil 12 and the coil of the external adjustment device are electromagnetically coupled.
  • the receiving circuit 13 of the analog electronic timepiece 10 receives the signal from the motor coil 12 and receives the received data. Output to control circuit 19 as evening. Thereafter, the control circuit 19 identifies the pulse pattern of the received data, detects that the received data is a rewrite mode transition signal, and outputs the second control signal CTL2 and the fourth control signal CTL4. Set the logic level to H level (active).
  • the booster circuit 40 sets the boost ratio to 3 regardless of the voltage value of the power supply voltage VDD2. As a result, the booster circuit 40 operates at the maximum boost ratio.
  • a large-amplitude electromagnetic wave is transmitted from the external adjustment device.
  • an electromotive voltage is excited in the coil 110 of the generator 100, and the charging circuit 20 charges the large-capacity capacitor 30 with electric power based on the electromotive voltage.
  • the power supply voltage VDD1 which is the voltage between the terminals of the large-capacity capacitor 30, gradually increases, and the voltage value of the power supply voltage VDD1 reaches approximately 1.5 V in a steady state.
  • the booster circuit 40 boosts the power supply voltage VDD1 at a boosting factor of 3 times.
  • the voltage value of the power supply voltage VDD2 which is the voltage between the terminals of the auxiliary capacitor 50, becomes 4.5 V.
  • the charge pump circuit 17 starts the boosting operation, boosts the power supply voltage VDD2, and stores the programming voltage Vp in the capacitor C6.
  • the charge pump circuit 17 is composed of six stages, and its boosting ratio is approximately four times. Generates 18 V programming voltage Vp based on power supply voltage VDD2.
  • the external adjustment device stops transmission of the electromagnetic wave for power generation, and thereafter, start data for instructing the start of transmission of adjustment data is transmitted to the analog electronic timepiece 10. Then, the control circuit 19 detects the start time and prepares for receiving the adjustment data. Thereafter, when the external adjustment device transmits the adjustment data in a serial data format, the receiving circuit 13 receives the adjustment data via the motor coil 12. The received adjustment data is converted to a parallel format by the serial-to-parallel conversion circuit 14 and supplied to the nonvolatile memory 15.
  • the nonvolatile memory 15 erases the adjustment data written using the program voltage Vp, and then writes new adjustment data. This completes the rewriting of the adjustment date.
  • the booster circuit 40 is not only used as a circuit for generating the power supply voltage VDD2 required to operate the clock circuit 11 and the like, but also used as a program. Since it is also used to generate the use voltage Vp, the boosting factor of the charge pump circuit 17 can be reduced. As a result, the number of stages of the charge pump circuit 17 can be reduced, and the circuit scale can be significantly reduced. Furthermore, when the charge pump circuit 17 is built in the IC, the occupied chip area can be reduced, and the manufacturing cost can be reduced.
  • the output of the booster circuit 4 ° is supplied as a power supply to the control circuit 19 or the driving circuit 11A during the writing of the adjustment data (program voltage Vp supply).
  • the control circuit 19 or the drive circuit 11 A is supplied with the output of the large-capacity capacitor 30 as the power supply to drive.
  • a voltage booster circuit is also used as a program voltage Vp generation circuit for the nonvolatile memory 15. Therefore, in the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the analog electronic timepiece 1 OA includes an inverter INV that inverts and outputs a second control signal CTL2, a control circuit 19 of a power supply voltage VDD1, and a driving circuit.
  • the first switch SW1 which is provided on the supply path for the circuit 11A and is controlled by the inverted signal of the second control signal CTL2, and is provided on the supply path for the control circuit 19 and the drive circuit 11A for the power supply voltage VDD2 And a second switch SW2 controlled by a second control signal CTL2.
  • a display unit 12 A drives a pointer by a motor coil 12 to display time.
  • FIG. 11 shows a specific circuit configuration.
  • the first switch SW1 is actually constituted by a P-channel MOS transistor MP1, and an inverted signal of the second control signal CTL2 is input to a gate terminal thereof.
  • the second switch SW2 is actually constituted by a P-channel MOS transistor MP2, and the second control signal CTL2 is input to the gate terminal thereof.
  • the charge pump circuit 17 is not operating.
  • the second control signal CTL2 is at the “L” level, and the P-channel MOS transistor MP1, which is the first switch SW1, is turned off.
  • the charging circuit 20 When power is generated by the generator '100, the charging circuit 20 performs rectification and charges the large-capacity capacitor 30.
  • the booster circuit 40 boosts the power supply voltage VDD1, which is the output of the large-capacity capacitor 30, to generate the power supply voltage VDD2, and charges this to the auxiliary capacitor 50.
  • the power supply voltage VDD2 is supplied to the control circuit 19 and the drive circuit 11A, the control circuit 19 controls the entire analog electronic timepiece 1OA, and the drive circuit 11A The coil 12 is driven, and the time is displayed on the display unit 12A.
  • the second control signal CTL2 is at the “H” level
  • the P-channel MOS transistor MP1 which is the first switch SW1 is turned on
  • the second switch is turned on.
  • SW2 the P-channel MOS transistor MP2, is off.
  • the charging circuit 20 When power is generated by the generator 100, the charging circuit 20 performs rectification and charges the large-capacity capacitor 30.
  • the booster circuit 40 boosts the power supply voltage VDD1, which is the output of the large-capacity capacitor 30, to generate the power supply voltage VDD2, and charges this to the auxiliary capacitor 50.
  • the charge pump circuit 17 boosts the power supply voltage VDD2 supplied from the auxiliary capacitor 50, generates a program voltage Vp, and supplies it to the nonvolatile memory 15.
  • the power supply voltage VDD1 is supplied to the control circuit 19 and the drive circuit 11A, the control circuit 19 controls the entire analog electronic timepiece 1OA, and the drive circuit 11A drives the mobile coil 12 Then, the time is displayed on the display unit 12A.
  • the nonvolatile memory 15 erases the adjustment data written using the program voltage Vp under the control of the control circuit 19, and then writes new adjustment data and adjusts the adjustment data. The evening rewrite ends.
  • the booster circuit 40 for driving the analog electronic timepiece can also be used as the programming voltage Vp generation circuit of the nonvolatile memory 15 and the charge pump circuit
  • the circuit scale can be reduced, and the IC chip size can be reduced, and the cost can be reduced.
  • the first and second embodiments described above are embodiments in which a magnetic generator having a relatively large electromotive force is used as the generator 100
  • the third embodiment is applied to a thermoelectric generator. This is an embodiment in which a generator having a relatively small electromotive force is used.
  • FIG. 12 is a schematic configuration diagram of an analog electronic timepiece when a thermoelectric generator is used.
  • the analog electronic timepiece 10B using the thermoelectric generator has a thermoelectric generator 10 OA that generates electric power using the temperature difference, a case 101 for storing each mechanism, and a windshield for protecting the hands.
  • the heat transmitted from the back side 103 side is quickly transmitted to the case 101 side, and the thermal gradient between the temperature of the back side 103 side of the heat generator 101A and the temperature of the case 101 side.
  • a heat conducting part 105 for generating the following.
  • the thermal generator 10 OA is connected to a large-capacity capacitor 3 OA via a booster circuit 4 OA at the subsequent stage.
  • thermoelectric generator 100A rises via the back side 103.
  • the temperature on the case side of the heat generator 100A is radiated to the atmosphere via the heat conducting part 105 and the case 101, and the temperature on the back side 103 side of the heat generator 101A and the case 101 A thermal gradient is generated between the temperature and the side temperature, and the thermoelectric generator 100A generates electric power.
  • the generated voltage of the thermal generator 100A is boosted and stored in the large capacity capacitor 30A as the power supply voltage VDD1.
  • the generated voltage of such a summer generator 100A is usually about 0.4 [V] to 0.5 [V] when it is normally carried. Since the operating power supply voltage of the electronic watch is about 1.4 [V:] to 3 [V], the generated voltage is boosted three to eight times by the booster circuit 40A and stored in the large capacity capacitor 30A. You do it. [3.2] Configuration of Third Embodiment
  • the analog electronic timepiece 10B of the second embodiment includes an inverter INV that inverts and outputs the second control signal CTL2, and a power supply of the booster circuit 40A from the charging circuit 20.
  • a first switch SW1 provided in the supply path and controlled by an inverted signal of the second control signal CTL2; and a first switch SW1 provided in the supply path of the power supply of the large-capacity capacitor 3OA from the booster circuit 4OA and the second switch signal CTL2.
  • a second switch SW2 controlled by the inversion signal a third switch SW3 provided in a power supply path from the booster circuit 4 OA to the power supply of the large-capacity capacitor 3 OA and controlled by the second control signal CTL2; 4OA, and a fourth switch SW4 provided on a power supply path between the charge pump circuit 17 and controlled by a second control signal CTL2.
  • Fig. 15 shows a specific circuit configuration.
  • the first switch SW1 is actually composed of a P-channel MOS transistor MP3, and has its gate terminal supplied with an inverted signal of the second control signal CTL2.
  • the second switch SW2 is actually constituted by a P-channel MOS transistor MP4, and an inverted signal of the second control signal CTL2 is input to its gate terminal.
  • the third switch SW3 is actually constituted by a P-channel MOS transistor MP5, and the second control signal CTL2 is input to its gate terminal.
  • the fourth switch SW4 is actually constituted by a P-channel MOS transistor MP6, and the second control signal CTL2 is input to its gate terminal.
  • the second control signal CTL2 is at the “L” level, and the P-channel MOS transistor P1, which is the first switch SW1, is turned on.
  • the P-channel MOS transistor, which is the second switch SW2, turns on MP4, and the P-channel M ⁇ S transistor, which is the third switch SW3, is turned on.
  • the power switch MP5 is turned off, and the P-channel MOS transistor MP6, which is the fourth switch SW4, is turned off.
  • the charging circuit 20 When power is generated by the generator 100, the charging circuit 20 performs rectification and supplies the rectified power to the booster circuit 4OA.
  • the booster circuit 4OA boosts the output voltage of the charging circuit 20 to the power supply voltage VDD1 and supplies the boosted voltage to the large-capacity capacitor 3OA to charge the large-capacity capacitor 3OA.
  • the power supply voltage VDD1 is supplied to the control circuit 19 and the drive circuit 11A, and the control circuit 19 controls the entire analog electronic timepiece 1OA, and the drive circuit 11A controls the motor coil 12 Then, the time is displayed on the display unit 12A.
  • the second control signal CTL2 is at the “H” level, and the P-channel MOS transistor MP3, which is the first switch SW1, is turned off.
  • the P-channel MOS transistor MP4, which is the switch SW2, is turned off, the P-channel MOS transistor MP5, which is the third switch SW3, is turned on, and the P-channel MOS transistor, which is the fourth switch SW4, is turned on.
  • MP 6 is on.
  • boosting circuit 4 OA is c charge pump circuit 1 7 supplies to the charge pump circuit 1 7 boosts the power supply voltage VDD1 is a large-capacity capacitor 3 OA output voltage until the power supply voltage VDD2, the power supply voltage VDD2 To generate a programming voltage Vp and supply it to the nonvolatile memory 15.
  • the power supply voltage VDD1 is supplied to the control circuit 19 and the drive circuit 11A, the control circuit 19 controls the entire analog electronic timepiece 10A, and the drive circuit 11A drives the motor coil 12, The time is displayed on the display unit 12A.
  • the nonvolatile memory 15 erases the adjustment data that has been written using the programming voltage Vp under the control of the control circuit 19, and then writes a new adjustment data and rewrites the adjustment data. finish.
  • the booster circuit 40A that boosts the power generation voltage of the thermal generator to generate the power supply voltage for driving the analog electronic timepiece is provided by the nonvolatile memory It can also be used as the programming voltage Vp generation circuit of the memory 15 and the number of boosting stages of the charge pump circuit 17 can be reduced, making it possible to reduce the circuit scale. Costs can be reduced.
  • the charge pump circuit 17 is used to generate the program voltage Vp.
  • the nonvolatile memory 15 is manufactured using an improved manufacturing process, and the program voltage Vp is generated. If p can be reduced, the charge pump circuit 17 may be omitted.
  • the booster circuit 40 performs the boosting operation based on the voltage value of the power supply voltage VDD1 at the time of reading out the adjustment data by the first control signal CTL1 and the second control signal CTL2. On the other hand, when writing the adjustment data, set the boost ratio to 3 times regardless of the voltage value of the power supply voltage VDD1.
  • the charge pump circuit 17 may have a limiting function.
  • the control circuit 19 sets the logic level of the control signal to L level and stops the boosting operation. This prevents the voltage value of the programming voltage Vp from exceeding the withstand voltage of the nonvolatile memory 15.
  • the generator 100 has been described as an example of the power generation mechanism.
  • the present invention is not limited to this, and any power generation unit that generates electric power by converting external energy into electric energy can be used. Anything can be applied.
  • any power generation unit that generates electric power by converting external energy into electric energy can be used. Anything can be applied.
  • it may be a power generation device that generates electric power by its effect.
  • a source that generates electric power by photoelectric conversion using light energy such as sunlight It may be an electric device (solar cell).
  • thermo energy equivalent to external energy
  • an electromagnetic induction power generator that receives floating electromagnetic waves such as broadcast and communication radio waves and uses the energy (corresponding to external energy).
  • the analog electronic timepiece 10 has been described as an example.
  • the present invention is not limited to this, and may be a digital timepiece, a pocket watch, or the like. Also, it can be applied to various electronic devices such as electric toothbrush, electric shaving, calculator, mobile phone, portable personal computer, electronic organizer, portable radio and portable VTR.
  • the adjustment data is stored in the non-volatile memory 15.
  • an ID number various adjustment data of a sensor or a detection circuit may be stored.
  • data can be written not only during the adjustment process at the factory, but also at the store or after-sales service.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromechanical Clocks (AREA)
  • Dc-Dc Converters (AREA)

Description

明 现 曞 電子機噚および電子機噚の制埡方法 技術分野
本発明は、 デ䞀倕の曞換可胜な蚘憶郚を有する電子機噚およびその制埡方法に 係り、 特にアナログ時蚈やディゞタル時蚈においお、 デ䞀倕曞換に必芁ずされる 曞換電圧を発生させるのに奜適な電子機噚およびその制埡方法に関する。 背景技術
埓来のアナログ電子時蚈においお、 歩床 時蚈の時間が暙準時間ず異なっおい る量秒/日 の調敎は、 回路ブロックたたはムヌブメント状態においお、 歩床 の蚈枬を行い、 怜査結果に応じお䞍揮発性メモリに歩床を調敎するための調敎デ —倕を曞き蟌むこずにより行われおいた。
このようなアナログ電子時蚈では、 端子間電圧が 1 . 5 V皋床の電池を備えお おり、 電池電圧を電源電圧ずしお、 指針を駆動する駆動モヌ倕の駆動回路や時間 を蚈枬する蚈時回路に絊電しおいる。
ずころで、 䞍揮発性メモリのデ䞀倕を曞き換える際に必芁ずされる曞換電圧は 、 その補造プロセスによるが、 通垞、 1 8 V皋床である。 このため、 曞換電圧を 生成するために電源電圧を昇圧する必芁がある。
埓来チャヌゞポンプ回路は、 䟋えば、 耇数個のゲヌトおよびドレむンを共通接 続した Nチャンネル型トランゞス倕を盎列に接続し、 各 Nチダンネル型トランゞ ス倕の゜ヌスにコンデンサの䞀端を接続し、 奇数番目の Nチャンネル型トランゞ ス倕の゜ヌスに接続されたコンデンサの他端から第 1クロックを䟛絊し、 偶数番 目の Nチャンネル型トランゞスタの゜ヌスに接続されたコンデンサの他端から第 2クロックを䟛絊する。
ここで、 第 1クロックず第 2クロックは互いにォ䞀バヌラップしない信号であ る。
以䞊の構成によれば、 1段 M O S トランゞスタ 1個 あたり V D D— V t h ) だけ電圧を昇圧させるこずができる。
しかしながら、 昇圧段数が倚くなるず、 Nチャンネル型トランゞスタの閟倀電 圧 V t hがバックゲヌト効果によっお次第に倧きくなるので、 段数が増加すれば するほど昇圧効率が䜎䞋しおたう。 この結果、 1 . 5 Vの電池電圧を昇圧しお 1 8 Vの曞換電圧を発生させるためには、 2 0段以䞊の昇圧段数を必芁ずする。 こ のようなチャヌゞポンプ回路を I Cに内蔵するには、 2 0個以䞊のコンデンサを I Cチップ䞊に圢成する必芁があるので、 チップサむズが極めお倧きくなり、 補 造コス トが倧幅に䞊昇しおしたうずいった問題があった。
本発明は䞊述した事情に鑑みおなされたものであり、 回路構成を耇雑化あるい は倧芏暡化するこずなく曞換電圧を生成するこずが可胜な電子機噚およびその制 埡方法を提䟛するこずを目的ずする。 発明の開瀺
本発明の第 1の態様は、 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を䟛 絊する発電郚ず、 発電郚によっお䟛絊された電力を蓄電する蓄電郚材ず、 蓄電郚 材から䟛絊される電源電圧である第 1電源電圧を昇圧しお第 2電源電圧ずしお盎 接的あるいは間接的に機噚の各郚分に䟛絊するずずもに、 第 2電源電圧を昇圧し お第 3電源電圧を生成する昇圧郚ず、 デ䞀倕を蚘憶するずずもに、 デ䞀倕の曞換 時に曞換電圧ずしお第 3電源電圧が䟛絊される蚘憶郚ず、 を備えたこずを特城ず しおいる。
本発明の第 2の態様は、 本発明の第 1の態様においお、 昇圧郚は、 第 2電源電 圧で蓄電される第 2電源蓄電郚材ず、 第 2電源電圧を昇圧しお第 3電源電圧ずす る第 2電源電圧昇圧郚ず、 を備えたこずを特城ずしおいる。
本発明の第 3の態様は、 本発明の第 3の態様においお、 第 2電源蓄電郚材は、 第 2電源電圧を盎接的あるいは間接的に機噚の各郚分に䟛絊するこずを特城ずし おいる。
本発明の第 4の態様は、 本発明第 1の態様においお、 昇圧郚は、 第 2電源電圧 で蓄電される第 2電源蓄電郚材ず、 通垞時には第 1電源電圧を昇圧しお第 2電源 電圧ずしお、 第 2電源蓄電郚材に䟛絊し、 デヌタの曞換時には第 2電源蓄電郚材 により䟛絊される第 2電源電圧を昇圧しお第 4電源電圧ずする第 1次電源電圧昇 圧郚ず、 第 4電源電圧を昇圧しお第 3電源電圧ずする第 2次電源電圧昇圧郚ず、 を備えたこずを特城ずしおいる。
本発明の第 5の態様は、 本発明の第 1の態様においお、 昇圧郚は、 第 1電源電 圧が予め定められた電圧を䞊回るず昇圧動䜜を停止するこずを特城ずしおいる。 本発明の第 6の態様は、 本発明の第 1の態様においお、 第昇圧郚は、 蚘憶郚の デヌタを曞き換えるずきにのみ、 昇圧動䜜を実行するこずを特城ずしおいる。 本発明の第 7の態様は、 本発明の第 1の態様においお、 デヌタを読み出すずき には、 蓄電郚材の電圧に応じお昇圧動䜜を行うように昇圧郚を制埡する䞀方、 デ —倕を曞き換えるずきには、 蓄電郚材の電圧にかかわらず昇圧動䜜を行うように 昇圧郚を制埡する制埡郚を備えるこずを特城ずしおいる。
本発明の第 8の態様は、 本発明の第 1の態様においお、 第 1昇圧郚から䟛絊さ れる電源に基づいお動䜜し、 時刻を衚瀺する時刻衚瀺手段を備えるこずを特城ず しおいる。
本発明の第 9の態様は、 本発明の第 1の態様においお、 昇圧郚は、 通垞の動䜜 時においお蓄電郚材の電圧に応じお昇圧動䜜を実行する䞀方、 デヌタの曞換時に おいお蓄電郚材の電圧にかかわらず昇圧動䜜を実行するこずを特城ずしおいる。 本発明の第 1 0の態様は、 第 2電源電圧昇圧郚は、 チャヌゞポンプ回路である こずを特城ずしおいる。
本発明の第 1 1の態様は、 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を 䟛絊する発電郚ず、 第 2電源電圧で蓄電される蓄電郚材ず、 通垞時に発電郚から 䟛絊される電源電圧である第 1電源電圧を昇圧しお第 2電源電圧ずしお盎接的あ るいは間接的に機噚の各郚分に䟛絊するずずもに、 デ䞀倕曞換時に蓄電郚材から 䟛絊される第 2電源電圧を昇圧しお第 3電源電圧ずする第 1昇圧郚ず、 デ䞀倕曞 換時に第 3電源電圧を昇圧しお第 4電源電圧ずする第 2昇圧郚ず、 デヌタを蚘憶 するずずもに、 デヌタの曞換時に曞換電圧ずしお第 4電源電圧が䟛絊される蚘憶 郚ず、 を備えたこずを特城ずしおいる。
本発明の第 1 2の態様は、 本発明の第 1 1の態様においお、 第 2昇圧郚は、 チ ダヌゞポンプ回路であるこずを特城ずしおいる。 本発明の第 1 3の態様は、 本発明の第 1の態様たたは本発明の第 1 1の態様に おいお、 蚘憶郚は䞍揮発性であるこずを特城ずしおいる。 。
本発明の第 1 4の態様は、 本発明の第 1の態様たたは本発明の第 1 1の態様に おいお、 被察象物を駆動する駆動モヌ倕ず、 駆動モヌ倕のモヌ倕コむルを介しお 倖郚から䟛絊される曞換甚のデヌタを受信しお蚘憶郚に䟛絊する受信郚ずを備え たこずを特城ずしおいる。
本発明の第 1 5の態様は、 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を 䟛絊する発電郚ず、 発電郚によっお䟛絊された電力を蓄電する蓄電装眮ず、 デ䞀 倕を蚘憶する蚘憶郚ず、 を備えた電子機噚の制埡方法においお、 蓄電装眮から䟛 絊される電源電圧である第 1電源電圧を昇圧しお第 2電源電圧ずしお盎接的ある いは間接的に機噚の各郚分に䟛絊するずずもに、 第 2電源電圧を昇圧しお第 3電 源電圧を生成する昇圧工皋ず、 デヌタの曞換時に曞換電圧ずしお第 3電源電圧を 䟛絊する曞換電圧䟛絊工皋ず、 を備えたこずを特城ずしおいる。
本発明の第 1 6の態様は、 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を 䟛絊する発電郚ず、 第 2電源電圧で蓄電される蓄電装眮ず、 デ䞀倕を蚘憶する蚘 憶郚ず、 を備えた電子機噚の制埡方法においお、 通垞時に発電郚から䟛絊される 電源電圧である第 1電源電圧を昇圧しお第 2電源電圧ずしお盎接的あるいは間接 的に機噚の各郚分に䟛絊するずずもに、 デ䞀倕曞換時に蓄電装眮から䟛絊される 第 2電源電圧を昇圧しお第 3電源電圧ずする第 1昇圧工皋ず、 デ䞀倕曞換時に第 3電源電圧を昇圧しお第 4電源電圧ずする第 2昇圧工皋ず、 デ䞀倕の曞換時に曞 換電圧ずしお第 4電源電圧を䟛絊する曞換電圧䟛絊工皋ず、 を備えたこずを特城 ずしおいる。 図面の簡単な説明
図 1は、 本発明の第 1実斜圢態に係るアナログ電子時蚈の抂芁構成ブロック図 である。
図 2は、 第 1実斜圢態のチャヌゞポンプ回路の回路図である。
図 3は、 第 1実斜圢態の電源郚のプロック図である。
図 4は、 第 1実斜圢態に係る昇圧回路の詳现構成を瀺す図である。 図 5は、 第 1実斜圢態に係る昇圧回路の昇圧倍率に察するスィッチ状態を瀺す 図である。
図 6は、 第 1実斜圢態に係る昇圧回路の昇圧倍率を 3倍にしたずきの p a r a l i e 1接続の状態を瀺す図である。
図 7は、 第 1実斜圢態に係る昇圧回路の昇圧倍率を 3倍にしたずきの s e r i a 1接続の状態を瀺す図である。
図 8は、 第 1実斜圢態に係る昇圧回路の昇圧動䜜を瀺すグラフである。
図 9は、 第 2実斜圢態の通垞モ䞀ド時の動䜜説明図である。
図 1 0は、 第 2実斜圢態の曞換モヌド時の動䜜説明図である。
図 1 1は、 第 2実斜圢態のより具䜓的な構成説明図である。
図 1 2は、 第 3実斜圢態の熱発電機を甚いたアナログ電子時蚈の䞻芁郚の抂芁 構成図である。
図 1 3は、 第 3実斜圢態の通垞モヌド時の動䜜説明図である。
図 1 4は、 第 3実斜圢態の曞換モヌド時の動䜜説明図である。
図 1 5は、 第 3実斜圢態のより具䜓的な構成説明図である。 発明を実斜するための最良の圢態
次に本発明の奜適な実斜圢態に぀いお図面を参照しお説明する。 なお、 本実斜 圢態にあっおは、 電子機噚ずしお腕時蚈タむプのアナログ電子時蚈を䞀䟋ずしお 説明するが、 本発明をこれに限定する趣旚ではなく、 駆動甚モ䞀倕コむル アナ 口グ電子時蚈における運針甚駆動モヌ倕コむルに盞圓 を有する電子機噚ず駆動 甚モヌ倕コむルを介しお通信を行い、 調敎を行う倖郚調敎装眮であれば、 本発明 の適甚が可胜である。
[ 1 . ] 第 1実斜圢態
[ 1 . 1 ] アナログ電子時蚈の抂芁構成]
たず、 アナログ電子時蚈の抂芁構成に぀いお説明する。
図 1にアナログ電子時蚈の抂芁構成ブロック図を瀺す。 アナログ電子時蚈 1 0 は、 時蚈回路 1 1、 運針甚駆動モ䞀倕のモヌ倕コむル 1 2、 受信回路 1 3、 シリ アル䞀パラレル倉換回路 1 4、 調敎デ䞀倕を蚘憶する䞍揮発性メモリ 1 5、 電源 電圧 VDD2を生成する電源郚 1 6、 チャヌゞポンプ回路 1 7、 呚波数調敎回路 1 8 および制埡回路 1 9から倧略構成されおいる。
ここで、 受信回路 1 2は、 倖郚から送信された信号によっおモ䞀倕コむル 1 2 に誘起された電圧を怜出する回路であり、 誘起された電圧を䞀たたは耇数の電圧 ず比范するコンパレヌタ回路たたはィンバ䞀倕回路などにより構成されおいる。 たず、 時蚈回路 1 1は、 氎晶振動子 Xを甚いお基準発振信号 C L Kを発振させ 、 これを分呚する発振分呚回路、 分呚された信号に基づいお運針甚駆動モ䞀倕を 駆動するための駆動パルス信号を生成する駆動回路等を備えおいる。 なお発振分 呚回路の発振定数や分呚比は呚波数調敎回路 1 8によ぀お調敎できるようにな぀ おいる。
次に、 モヌ倕コむル 1 2は、 運針甚駆動モ䞀倕の䞀郚である。 たたモ䞀倕コィ ル 1 2は、 調敎デヌタを曞き換える曞換モヌドにおいお倖郚調敎装眮のコむルず 電磁結合し、 各皮のデ䞀倕を送受信するためのアンテナずしおも䜜甚する。
次に、 受信回路 1 3は、 モヌ倕コむル 1 2に接続され倖郚調敎装眮から䟛絊さ れる調敎デヌタを受信する。 シリアル䞀パラレル倉換回路 1 4は、 受信回路 1 3 ず接続され、 受信したシリアルデヌタをパラレルデ䞀倕に倉換する。 なお、 調敎 デ䞀倕は、 アナログ時蚈 1 0の歩床を倖郚調敎装眮を甚いお予め枬定し、 この枬 定結果に基づいお生成されたデ䞀倕であっお、 発振分呚回路の発振呚波数や分呚 比を調敎するために甚いられる。
次に、 䞍揮発性メモリ 1 5は、 E E P R O Mおよびデ䞀倕読出甚のセンスァ ンプなどを備えお構成されパラレル圢匏の調敎デ䞀倕を蚘憶する。 この䞍揮発性 メモリ 1 5は、 調敎デ䞀倕を読み出す際には 1
. 5 V皋床の電源電圧 VDD2で動䜜するが、 調敎デヌタを消去するずき、 あるいは 調敎デヌタを曞き蟌む際には 1 8 V皋床のプログラム甚電圧 V pを必芁ずする。 次に、電源郚 1 6は、制埡回路 1 9から䟛絊される第 1〜第 3制埡信号 CTL1〜C TL3によっお制埡され、 電源電圧 VDD2を生成する。 なお、 電源郚 1 6の詳现な構成 に぀いおは埌述するが、 電源郚 1 6は発電機によっお発電された発電電圧を倧容 量コンデンサに充電する充電回路ず倧容量コンデンサの電圧を昇圧する昇圧回路 等から構成されおおり、 その昇圧倍率が第 1制埡信号 CTL1および第 2制埡信号 CT L2によっお制埡され、 充電動䜜が第 3制埡信号 CTL3によっお制埡されるようにな ぀おいる。 これにより、 通垞時は電源電圧 VDD2が略 1. 2 V〜2. 5 Vに調敎さ れるが、 調敎デヌタの消去曞蟌時には、 電源電圧 VDD2が 4. 5Vになるように調 敎される。
次に、 チダ䞀ゞポンプ回路 1 7の回路図を図 2に瀺す。 図に瀺すようにチダ䞀 ゞポンプ回路 1 7は、 Nチャンネル型トランゞスタ M 1〜M6ずコンデンサ C 1 〜C 6から構成されおいる。 たた、 奇数番目のコンデンサ C 1、 C 3、  には第 1クロック CL K 1がゲヌト回路 G 1を介しお䟛絊され、 偶数番目のコンデンサ C 2、 C4、  には第 2クロック CLK 2がゲヌト回路 G 2を介しお䟛絊される ようにな぀おいる。 ここで、 第 1クロック CLK 1ず第 2クロック CLK 2ずは 互いにオヌバ䞀ラップしない信号であり、 ゲヌト回路 G 1 ,G 2には曞換モ䞀ド においおのみ Hレベルずなる第 4制埡信号 CTL4が制埡回路 1 9から䟛絊される ようにな぀おいる。 したがっお、 チダ䞀ゞポンプ回路 1 7は、 曞換モヌドで動䜜 し、 通垞モヌドでは動䜜しない。 たた、 最終段のコンデンサ C 6は、 昇圧された 電圧を蓄電する蓄電郚材ずしお䜜甚する。
チャヌゞポンプ回路 1 7の段数が 6段ず少ないないのは、 電源郚 1 6においお 調敎デ䞀倕の曞蟌時に電源電圧 VDD2が 4. 5Vになるように昇圧倍率を調敎しお いるからである。 これにより、 チャヌゞポンプ回路 1 7の回路芏暡を小さくする こずができ、 I C化したずきに占有するチップ面積を倧幅に削枛するこずが可胜 ずなる。
次に、 呚波数調敎回路 18は、 䞍揮発性メモリ 1 5に蚘憶された調敎デヌタを 読み出し、 調敎デヌタに基づいお発振分呚回路の発振呚波数や分呚比を制埡する ように構成されおいる。 これにより、 個々の補品によっお異なる発振分呚回路の 呚波数特性を調敎するこずができるので、 極めお高粟床の蚈時を行うこずが可胜 ずなる。
次に、 制埡回路 19は各構成郚分ず接続され、 時蚈回路 1 1の発振分呚回路か ら䟛絊される基準発振信号 C LKに基づいおアナログ電子時蚈 1 0党䜓を制埡す る。 特に、 制埡回路 1 9は電源電圧 VDD1 (詳现は埌述する の電圧倀を垞時監芖 しおおり、 圓該電圧倀が所定電圧を䞊回るず電圧アップを指瀺し、 圓該電圧倀が 所定電圧を䞋回るず電圧ダりンを指瀺する第 1制埡信号 CTUを生成するずずもに 、調敎デ䞀倕の曞蟌消去時に昇圧倍率が最倧ずなるように指瀺する第 2制埡信号 C TL2を生成する。 たた、 電源電圧 VDD2の電圧倀を怜出し、 電圧倀が 2 . 5 Vを越え るず Hレベルずなる第 3制埡信号 CTL3を生成する。 さらに、 曞換モヌドにおいお のみ Hレベルずなる第 4制埡信号 CTL4を生成する。
[ 1 . 2 ] 電源郚の構成]
次に、 電源郚 1 6の構成に぀いお説明する。 図 3は電源郚の詳现な構成を瀺す ブロック図である。 電源郚 1 6は、 発電機 1 0 0、 充電回路 2 0、 倧容量コンデ ンサ 3 0、 昇圧回路 4 0および補助コンデンサ 5 0から倧略構成される。 なお、 この䟋では、 基準電䜍 GNDを VSS (䜎電圧偎 に蚭定しおいるが、 基準電䜍 GNDを V DD (高電圧偎 に蚭定しおもよいこずは勿論である。
この図に瀺されるように、 発電機 1 0 0は、 コむル 1 1 0が巻回されたステ䞀 倕 1 1 2ず、 2極磁化されたディスク状の口䞀倕 1 1 4ずを備えおおり、 通垞モ —ドにおいお腕時蚈を装着したナヌザが手を振るず、 回転錘 1 1 6が旋回運動し 、 圓該運動が茪列機構 1 1 8によっお口䞀倕 1 1 4を回転させる構成ずなっおい る。 したがっお、 このような発電機 1 0 0によれば、 回転錘 1 1 6の旋回によ぀ おコむル 1 1 0の䞡端に䜍眮する端子 A G 1、 A G 2の間に亀流電力が発生する こずずなる。 たた、 曞換モヌドにおいお倖郚調敎装眮から倧振幅の電磁波が送信 されるず、 コむル 1 1 0に亀流電力が励起される。
充電回路 2 0は、 発電機 1 0 0によっお発電された亀流電力を党波敎流たたは 半波敎流しお倧容量コンデンサ 3 0に充電するように構成されおいる。 この堎合 においお、 充電回路 2 0は、 ダむオヌドあるいはトランゞスタなどのような胜動 玠子を耇数個䜿甚しお構成するようにしおもよい。
ただし、 第 3制埡信号 CTL3の論理レベルが Hレベルになったずきには、 倧容量 コンデンサ 3 0ぞの充電経路の迂回路を構成するこずで発電機 1 0 0からの発電 電流を迂回させ、 倧容量コンデンサ 3 0ぞの充電を防止するように構成されおい る。 たた、 昇圧回路 4 0は第 1制埡信号 CTL1ず第 2制埡信号 CTL 2に基づいお、 電 源電圧 VDD1を昇圧しお電源電圧 VDD2を生成し、 これを補助コンデンサ 5 0に充電 するように構成されおいる。 ここで、 昇圧回路 40の昇圧制埡に぀いお、 昇圧回路の詳现構成䟋を瀺す図 4 および昇圧回路の昇圧倍率に察するスィツチ状態䟋を瀺す図 5を参照しお説明す る。
図 4に瀺すように、 昇圧回路 40は、 スィッチ SW1, SW2 , SW3 , SW 4, S W 1 1 , SW12, SW13, SW14, S W 21および昇圧コンデンサ Ca Cbを有しおいる。 ここでは、 図 5に瀺す昇圧倍率が 3倍の堎合を䟋ずし お、 以䞋に説明する。
p a r a 11 e 1接続の堎合は、 SW1 SW3 , SW 1 1 , SW13を ON にするこずにより、 図 6の状態図に瀺すように倧容量コンデンサ 30、 昇圧コン デンサ C aおよび昇圧コンデンサ Cbが䞊列に結合される。
䞀方、 s e r i a 1接続の堎合は、 SW2, SW21 , SW14を ONにする こずにより、 図 7の状態図に瀺すように倧容量コンデンサ 30、 昇圧コンデンサ Ca、 昇圧コンデンサ Cbおよび補助コンデンサ 50が盎列に結合される。 para l l e l接続ず s er i a 1接続を所定の呚波数で、 切り替えるこず により、 補助コンデンサ 50の䞡端子間の電圧を昇圧しないずきの電圧に比べお 3倍の電圧に昇圧するこずができる。
たた、 図 3に瀺す昇圧倍率が 2倍、 1. 5倍、 昇圧なしの堎合にも、 䞊述した 3倍の堎合ず同様の方法により昇圧するこずができる。
[1. 3] 第 1実斜圢態の動䜜
次に、 アナログ電子時蚈の動䜜を図面を参照し぀぀説明する。 なお、 以䞋の説 明では、 ナヌザがアナログ電子時蚈を䜿甚する通垞モ䞀ドず調敎デヌタの曞き換 えを行う曞換モヌドずに堎合を分かち説明する。
[1. 3. 1] 通垞モヌド
通垞モヌドにおいおは、 調敎デ䞀倕の曞換を行われないので、 プログラム甚電 圧 Vpを生成する必芁はない。 そこで、 制埡回路 19は第 4制埡信号 CTL4の論理 レベルを Lレベルに蚭定し、 チャヌゞポンプ回路 17の動䜜を停止させおいる。 これにより、 チダ䞀ゞポンプ回路 17で消費される電力を削枛しおいる。
たた、 このモヌドでは、 制埡回路 19によっお倧容量コンデンサ 30の端子電 圧である電源電圧 VDD1が蚈枬され、 この蚈枬結果に基づいお、 昇圧回路 40の昇 圧倍率が制埡される。 以䞋、 電源電圧 VDD1が䞊昇する堎合を䞀䟋ずしお説明する が、 電源電圧 VDD1が䞋降する堎合も電源電圧 VDD1の電圧倀に基づいお、 昇圧回路 4 0の昇圧倍率が倉曎される。
図 8は、 昇圧回路の昇圧動䜜を瀺すグラフである。 たず、 倧容量コンデンサ 3 0の電源電圧 VDD1が 0 . 4 5 V未満の堎合には、 昇圧回路 4 0は非動䜜状態にあ る。 そしお、 電源電圧 VDD1が 0 . 4 5 Vを越えるず、 制埡回路 1 9が昇圧回路 4 0に 3倍昇圧動䜜を行わせるべく制埡を行う。 これにより昇圧回路 4 0は、 3倍 昇圧動䜜を行い、 この 3倍昇圧動䜜は、 電源電圧 VDD1が 0 . 6 2 Vずなるたで継 続される。 この結果、 補助コンデンサ 5 0の充電電圧は 1 . 3 5 V以䞊ずなり、 電源電圧 VDD2を甚いおアナログ電子時蚈 1 0の各郚分が動䜜可胜ずなる。
次に、 電源電圧 VDD1が 0 . 6 2 Vを越えるず、 制埡回路 1 9は昇圧回路 4 0に 2倍昇圧動䜜を行わせるべく制埡を行う。 これにより昇圧回路 4 0は、 2倍昇圧 動䜜を行い、 この 2倍昇圧動䜜は、 電源電圧 VDD1が 0 . 8 3 Vずなるたで継続さ れる。 この結果、 補助コンデンサ 5 0の充電電圧は、 1 . 2 4 V以䞊ずなり、 電 源電圧 VDD2を甚いおアナログ電子時蚈 1 0の各郚分が動䜜可胜ずなる。
次に、 電源電圧 VDD1が 0 . 8 3 Vを越えるず、 制埡回路 1 9は昇圧回路 4 0に 1 . 5倍昇圧動䜜を行わせるべく制埡を行う。 これにより昇圧回路 4 0は、 1 . 5倍昇圧動䜜を行い、 この 1 . 5倍昇圧動䜜は、 電源電圧 VDD1が 1 . 2 3 Vずな るたで継続される。 この結果、 補助コンデンサ 5 0の充電電圧は、 1 . 2 4 V以 䞊ずなり、 電源電圧 VDD2を甚いおアナログ電子時蚈 1 0の各郚分が動䜜可胜ずな る。
次に、 電源電圧 VDD1が 1 . 2 3 Vを越えるず、 制埡回路 1 9は昇圧回路 4 0に 最終的には 1倍昇圧動䜜 ショヌトモヌド 、 すなわち、 非昇圧動䜜を行わせる ベく制埡を行う。
この埌、 電源電圧 VDD2が 2 . 5 Vを超過するず、 制埡回路 1 9は充電動䜜の停 止を指瀺する第 3制埡信号 CTL3を充電回路 2 0に出力する。 するず、 充電回路 2 0は、 倧容量コンデンサ 3 0ぞの充電経路の迂回路を構成するこずで発電機 1 0 0からの発電電流を迂回させ、 倧容量コンデンサ 3 0ぞの充電を防止する。 これにより、 過倧な発電電圧が倧容量コンデンサ 3 0に印加されるこずがなく なり、 倧容量コンデンサ 3 0の耐圧を越えた電圧が印加されるこずによる倧容量 コンデンサ 3 0の砎損、 ひいおは、 アナログ電子時蚈 1 0の砎損を防止するこず が可胜ずなっおいる。
[ 1 . 3 . 2 ] 曞換モヌド
次に、 曞換モヌドの動䜜に぀いお説明する。
曞換モヌドにおいおは、 各皮のデヌタを送受信できるようにアナログ電子時蚈 1 0を倖郚調敎装眮ず近接しお配眮し、 モ䞀倕コむル 1 2ず倖郚調敎装眮のコィ ルを電磁結合させる。
次に、 倖郚調敎装眮から曞換モ䞀ドぞの移行を指瀺する曞換モヌド移行信号を 送信するず、 アナログ電子時蚈 1 0の受信回路 1 3はモヌ倕コむル 1 2はこれを 受信しお受信デ䞀倕ずしお制埡回路 1 9に出力する。 この埌、 制埡回路 1 9は、 受信デ䞀倕のパルスパタヌンを識別しお、 受信デ䞀倕が曞換モヌド移行信号であ るこずを怜知しお、 第 2制埡信号 CTL2ず第 4制埡信号 CTL4の論理レベルを Hレべ ル ァクティブ に蚭定する。
Hレベルの第 2制埡信号 CTL2が昇圧回路 4 0に䟛絊されるず、 昇圧回路 4 0は 電源電圧 VDD2の電圧倀にかかわらず、 昇圧倍率を 3倍に蚭定する。 これにより、 昇圧回路 4 0は最倧の昇圧倍率で動䜜するこずになる。
次に、 倖郚調敎装眮から倧振幅の電磁波を送信する。 するず、 発電機 1 0 0の コむル 1 1 0に起電圧が励起され、 充電回路 2 0が起電圧に基づいお電力を倧容 量コンデンサ 3 0に充電する。 これにより、 倧容量コンデンサ 3 0の端子間電圧 である電源電圧 VDD1が次第に䞊昇し、 定垞状態においお電源電圧 VDD1の電圧倀が 略 1 . 5 Vに達する。
次に、 昇圧回路 4 0が電源電圧 VDD1を 3倍の昇圧倍率で昇圧する。 この結果、 補助コンデンサ 5 0の端子間電圧である電源電圧 VDD2の電圧倀は 4 . 5 Vずなる 次に、 Hレベルの第 4制埡信号 CTL4がチャヌゞポンプ回路 1 7に䟛絊されるず 、 チャヌゞポンプ回路 1 7は昇圧動䜜を開始し、 電源電圧 VDD2を昇圧しおコンデ ンサ C 6にプログラム甚電圧 V pを蓄電する。 䞊述したようにチャヌゞポンプ回 è·¯ 1 7は 6段で構成されおおり、 その昇圧倍率は略 4倍であるから、 4 . 5 Vの 電源電圧 VDD2に基づいお 1 8 Vのプログラム甚電圧 V pを生成する。
次に、 倖郚調敎装眮は発電甚の電磁波の送信を停止し、 この埌、 調敎デヌタの 送信の開始を指瀺するスタヌトデヌタをアナログ電子時蚈 1 0に向けお送信され る。 するず、 制埡回路 1 9はスタヌトデ䞀倕を怜知しお、 調敎デヌタの受信に備 える。 この埌、 倖郚調敎装眮が調敎デヌタをシリアルデヌタ圢匏で送信するず、 受信回路 1 3はモヌ倕コむル 1 2を介しお調敎デヌタを受信する。 受信された調 敎デヌタはシリアル䞀パラレル倉換回路 1 4によっおパラレル圢匏に倉換され、 䞍揮発性メモリ 1 5に䟛絊される。
次に、 䞍揮発性メモリ 1 5はプログラム甚電圧 V pを甚いお曞き蟌たれおいる 調敎デ䞀倕を消去した埌、 新たな調敎デヌタを曞き蟌む。 これにより、 調敎デヌ 倕の曞換が終了する。
[ 1 . 4 ] 第 1実斜圢態の効果
[ 1 . 4 . 1 ] 本第 1実斜圢態によれば、 昇圧回路 4 0を時蚈回路 1 1等を動 䜜させるために必芁ずされる電源電圧 VDD2を発生させる回路ずしお甚いるだけで なく、 プログラム甚電圧 V pを生成するためにも甚いるので、 チャヌゞポンプ回 è·¯ 1 7の昇圧倍率を小さくするこずができる。 この結果、 チャヌゞポンプ回路 1 7の段数を削枛するこずができ、その回路芏暡を倧幅に小さくするこずができる。 さらに、 チャヌゞポンプ回路 1 7を I Cに内蔵する堎合に、 占有するチップ面積 を削枛するこずができ、 補造コストを䞋げるこずができる。
[ 1 . 4 . 2 ] たた、 チャヌゞポンプ回路 1 7はデ䞀倕の曞換時のみ動䜜させ るようにしたので、 そこで消費される電力を削枛するこずができる。 この結果、 アナ口グ電子時蚈 1 0の継続動䜜時間を長時間化するこずが可胜ずなる。
[ 2 ] 第 2実斜圢態
[ 2 . 1 ] 第 2実斜圢態の構成
次に図 9ないし図 1 1を参照しお本発明の第 2実斜圢態に぀いお説明する。 本第 2実斜圢態は、 通垞時は、 制埡回路 1 9あるいは駆動回路 1 1 Aに察し、 昇圧回路 4◊の出力を電源ずしお䟛絊し、 調敎デ䞀倕の曞き蟌み時 プログラム 甚電圧 V p䟛絊時 には、 制埡回路 1 9あるいは駆動回路 1 1 Aに察し、 倧容量 コンデンサ 3 0の出力を電源ずしお䟛絊するこずにより、 アナログ電子時蚈駆動 甚の昇圧回路を䞍揮発性メモリ 1 5のプログラム甚電圧 Vp発生回路ずしお兌甚 する堎合の実斜圢態である。 埓っお、 本第 2実斜圢態においお、 第 1実斜圢態ず 同様の郚分には同䞀の笊号を付し、 その詳现な説明を省略する。
本第 2実斜圢態のアナログ電子時蚈 1 OAは、 図 9に瀺すように、 第 2制埡信 号 CTL2を反転しお出力するむンバ䞀倕 I NVず、 電源電圧 VDD1の制埡回路 1 9及 び駆動回路 1 1 Aに察する䟛絊経路に蚭けられ、 第 2制埡信号 CTL2の反転信号に より制埡される第 1スィツチ SW1ず、 電源電圧 VDD2の制埡回路 1 9及び駆動回 è·¯ 1 1 Aに察する䟛絊経路に蚭けられ、 第 2制埡信号 CTL2により制埡される第 2 スィツチ SW2ず、 を備えお構成されおいる。 図 9においお、 衚瀺郚 1 2 Aは、 モヌ倕コむル 1 2により指針を駆動し、 時刻衚瀺を行うものである。
図 1 1により具䜓的な回路構成を瀺す。
第 1スィッチ SW 1は、 実際には、 Pチャネル M OS トランゞスタ MP 1によ り構成され、 そのゲヌト端子に第 2制埡信号 CTL2の反転信号が入力されおいる。 たた、 第 2スィッチ SW2は、 実際には、 Pチャネル MO Sトランゞスタ MP 2 により構成され、 そのゲヌト端子に第 2制埡信号 CTL2が入力されおいる。
[2. 2] 第 2実斜圢態の動䜜
[2. 2. 1] 第 2実斜圢態の通垞モヌド時の動䜜
この堎合においお、 チダ䞀ゞポンプ回路 1 7は動䜜しおいない。
通垞モヌド時においおは、 図 9に瀺すように、 第 2制埡信号 CTL2が " L" レべ ルずなっおおり、 第 1スィツチ S W 1である Pチャネル MO S トランゞスタ MP 1がオフ状態ずなり、 第 2スィッチ SW2である Pチャネル MOS トランゞスタ MP 2がオン状態ずなっおいる。
発電機' 1 00により発電がなされるず、 充電回路 20は、 敎流を行っお、 倧容 量コンデンサ 30を充電するこずずなる。
これに䌎い昇圧回路 40は、 昇圧回路 40は、 倧容量コンデンサ 30の出力で ある電源電圧 VDD1を昇圧しお電源電圧 VDD2を生成し、 これを補助コンデンサ 50 に充電する。
これにより、 電源電圧 VDD2は制埡回路 19及び駆動回路 1 1 Aに䟛絊され、 制埡 回路 1 9は、 アナログ電子時蚈 1 OA党䜓を制埡し、 駆動回路 1 1 Aは、 モヌ倕 コむル 1 2を駆動し、 衚瀺郚 12 Aにおいお、 時刻衚瀺を行うこずずなる。
[2. 2. 2] 第 2実斜圢態の曞換モヌド時の動䜜
曞換モヌドにおいおは、 図 10に瀺すように、 第 2制埡信号 CTL2が " H" レべ ルずなっおおり、 第 1スィッチ SW1である Pチャネル MO S トランゞスタ MP 1がオン状態ずなり、 第 2スィヅチ S W2である Pチャネル MO S トランゞスタ MP 2がオフ状態ずなっおいる。
発電機 1 00により発電がなされるず、 充電回路 20は、 敎流を行っお、 倧容 量コンデンサ 30を充電するこずずなる。
これに䌎い昇圧回路 40は、 昇圧回路 40は、 倧容量コンデンサ 30の出力で ある電源電圧 VDD1を昇圧しお電源電圧 VDD2を生成し、 これを補助コンデンサ 50 に充電する。
さらにチダ䞀ゞポンプ回路 1 7は、 補助コンデンサ 50から䟛絊された電源電 圧 VDD2を昇圧しおプログラム甚電圧 Vpを生成しお䞍揮発性メモリ 1 5に䟛絊す る。
䞀方、 電源電圧 VDD1は制埡回路 19及び駆動回路 1 1 Aに䟛絊され、 制埡回路 19は、 アナログ電子時蚈 1 OA党䜓を制埡し、 駆動回路 1 1 Aは、 モ䞀倕コィ ル 1 2を駆動し、 衚瀺郚 12 Aにおいお、 時刻衚瀺を行うこずずなる。
これにらより䞍揮発性メモリ 1 5は、 制埡回路 1 9の制埡䞋でプログラム甚電 圧 Vpを甚いお曞き蟌たれおいる調敎デ䞀倕を消去した埌、 新たな調敎デヌタを 曞き蟌み、 調敎デ䞀倕の曞換が終了する。
[2. 3] 第 2実斜圢態の効果
以䞊の説明のように、 本第 2実斜圢態によれば、 アナログ電子時蚈駆動甚の昇 圧回路 40を䞍揮発性メモリ 1 5のプログラム甚電圧 Vp発生回路ずしお兌甚す るこずができ、 チャヌゞポンプ回路 1 7の昇圧段数を䜎枛しお、 回路芏暡を小さ くするこずが可胜ずなり、 ひいおは、 I Cチップサむズを瞮小し、 コス トダりン を図るこずができる。
[3] 第 3実斜圢態
以䞊の第 1及び第 2実斜圢態は、 発電機 1 00ずしお比范的起電力の倧きな電 磁発電機を甚いた堎合の実斜圢態であ぀たが、 本第 3実斜圢態は、 熱発電装眮に 代衚される比范的起電力の小さな発電機を甚いた堎合の実斜圢態である。
すなわち、 本第 3実斜圢態は、 比范的起電力の小さな発電機を甚いる堎合、 埌 段の昇圧回路においお昇圧を行っおから充電を行っおいるので、 このような構成 を採る堎合においお、 昇圧回路を䞍揮発性メモリのプログラム甚電圧の生成に兌 甚する堎合の実斜圢態である。
[3. 1] 第 3実斜圢態のアナログ電子時蚈の抂芁構成
図 1 2に熱発電装眮を甚いた堎合のアナログ電子時蚈の抂芁構成図である。 熱発電装眮を甚いたアナログ電子時蚈 10 Bは、 枩床差を利甚しお発電を行う 熱発電機 1 0 OAず、 各機構郚を収玍するためのケヌス 10 1ず、 指針を保護す るための颚防ガラス 102ず、 ケヌス 10 1ず察をな぀お各機構郚を収玍する裏 ブ倕 1 03ず、 ケヌス 1 0 1ず裏ブ倕 1 03ずの間の熱䌝導を阻止するための断 熱郚材 104ず、 裏ブ倕 103偎から䌝達された熱をケヌス 1 0 1偎に玠早く䌝 達し、 熱発電機 10 1 Aの裏ブ倕 103偎の枩床ずケヌス 1 0 1偎の枩床ずの間 で熱募配を発生させるための熱䌝導郚 1 05ず、 を備えお構成されおいる。
そしお、 熱発電機 10 OAは、 埌段の昇圧回路 4 OAを介しお、 倧容量コンデ ンサ 3 OAに接続されおいる。
ここで、 熱発電装眮を甚いたアナログ電子時蚈 1 0 Bの抂芁動䜜を説明する。 アナログ電子時蚈 10 Bをナヌザが装着するず、 裏ブ倕 103を介しお熱発電 機 100Aの裏ブ倕偎の枩床が䞊昇するこずずなる。
他方、 熱発電機 100Aのケヌス偎の枩床は、 熱䌝導郚 1 05及びケヌス 1 0 1を介しお倧気䞭に攟熱され、 熱発電機 10 1 Aの裏ブ倕 1 03偎の枩床ずケヌ ス 10 1偎の枩床ずの間で熱募配が発生し、 熱発電機 100Aは、 発電を行うこ ずずなる。
そしお熱発電機 100Aの発電電圧は昇圧されお、 電源電圧 VDD1ずしお倧容量 コンデンサ 30Aに蓄電されるこずずなる。
このような倏発電機 100Aの発電電圧は、 通垞携垯時は、 0. 4 [V] 〜0. 5 [V] 皋床である。 電子時蚈の動䜜電源電圧は、 1. 4 [V] 〜 3 [V] 皋床 であるので、 発電電圧を昇圧回路 40 Aで 3倍から 8倍の昇圧を行っお倧容量コ ンデンサ 30Aに蓄電するのである。 [3. 2] 第 3実斜圢態の構成
次に図 1 3ないし図 1 5を参照しお本発明の第 3実斜圢態に぀いお説明する。 本第 3実斜圢態においお、 第 2実斜圢態ず同様の郚分には同䞀の笊号を付し、 その詳现な説明を省略する。
本第 2実斜圢態のアナログ電子時蚈 10 Bは、 図 13に瀺すように、 第 2制埡 信号 CTL2を反転しお出力するむンバ䞀倕 I NVず、 充電回路 20から昇圧回路 4 0 Aの電源の䟛絊経路に蚭けられ、 第 2制埡信号 CTL2の反転信号により制埡され る第 1スィッチ SW 1ず、 昇圧回路 4 OAから倧容量コンデンサ 3 OAの電源の 䟛絊経路に蚭けられ、 第 2制埡信号 CTL2の反転信号により制埡される第 2スィッ チ SW2ず、 昇圧回路 4 OAから倧容量コンデンサ 3 OAの電源の䟛絊経路に蚭 けられ、 第 2制埡信号 CTL2により制埡される第 3スィッチ SW3ず、 昇圧回路 4 OAず、 チャヌゞポンプ回路 1 7ずの間の電源䟛絊経路に蚭けられ、 第 2制埡信 号 CTL2により制埡される第 4スィツチ SW4ず、 を備えお構成されおいる。 図 1 5により具䜓的な回路構成を瀺す。
第 1スィッチ SW 1は、 実際には、 Pチャネル MOS トランゞスタ MP 3によ り構成され、 そのゲヌト端子に第 2制埡信号 CTL2の反転信号が入力されおいる。 たた、 第 2スむッチ SW2は、 実際には、 Pチャネル MO S トランゞスタ MP 4により構成され、 そのゲヌト端子に第 2制埡信号 CTL2の反転信号が入力されお いる。
たた、 第 3スィッチ SW3は、 実際には、 Pチャネル MOS トランゞスタ MP 5により構成され、 そのゲ䞀ト端子に第 2制埡信号 CTL2が入力されおいる。 たた、 第 4スィッチ SW4は、 実際には、 Pチャネル MO S トランゞスタ MP 6により構成され、 そのゲ䞀ト端子に第 2制埡信号 CTL2が入力されおいる。
[3. 3] 第 3実斜圢態の動䜜
[3. 3. 1] 第 3実斜圢態の通垞モヌド時の動䜜
通垞モヌド時においおは、 図 1 3に瀺すように、 第 2制埡信号 CTL2が " L" レ ベルずなっおおり、 第 1スィツチ SW1である Pチャネル MO S トランゞス倕^ P 3がオン状態ずなり、 第 2スィツチ SW2である Pチャネル MO Sトランゞス 倕 MP 4がオン状態ずなり、 第 3スィツチ SW3である Pチャネル M〇 Sトラン ゞス倕 MP 5がオフ状態ずなり、 第 4スィツチ SW4である Pチャネル MO S ト ランゞス倕 M P 6がオフ状態ずなっおいる。
発電機 1 00により発電がなされるず、 充電回路 20は、 敎流を行っお、 昇圧 回路 4 OAに䟛絊する。
昇圧回路 4 O Aは、 充電回路 20の出力電圧を電源電圧 VDD1ずなるたで昇圧し お倧容量コンデンサ 3 OAに䟛絊しお、 倧容量コンデンサ 3 OAを充電する。 これにより、 電源電圧 VDD1は制埡回路 19及び駆動回路 1 1 Aに䟛絊され、 制 埡回路 19は、 アナログ電子時蚈 1 O A党䜓を制埡し、 駆動回路 1 1 Aは、 モ䞀 倕コむル 1 2を駆動し、 衚瀺郚 1 2Aにおいお、 時刻衚瀺を行うこずずなる。
[3. 3. 2] 第 3実斜圢態の曞換モヌド時の動䜜
曞換モヌド時においおは、 図 14に瀺すように、 第 2制埡信号 CTL2が " H" レ ベルずなっおおり、 第 1スィツチ SW 1である Pチャネル MO Sトランゞスタ M P 3がオフ状態ずなり、 第 2スィツチ SW2である Pチャネル MO Sトランゞス 倕 MP 4がオフ状態ずなり、 第 3スィツチ SW3である Pチャネル MO S トラン ゞス倕 MP 5がオン状態ずなり、 第 4スィツチ SW4である Pチャネル MO S ト ランゞス倕 MP 6がオン状態ずなっおいる。
これにより昇圧回路 4 OAは、 倧容量コンデンサ 3 OAの出力電圧である電源 電圧 VDD1を電源電圧 VDD2ずなるたで昇圧しおチャヌゞポンプ回路 1 7に䟛絊する c チャヌゞポンプ回路 1 7は、 電源電圧 VDD2を昇圧しおプログラム甚電圧 Vpを 生成しお䞍揮発性メモリ 1 5に䟛絊する。
たた、 電源電圧 VDD1は制埡回路 19及び駆動回路 1 1 Aに䟛絊され、 制埡回路 19は、 アナログ電子時蚈 1 0A党䜓を制埡し、 駆動回路 1 1 Aは、 モヌ倕コィ ル 12を駆動し、 衚瀺郚 12 Aにおいお、 時刻衚瀺を行うこずずなる。
これらにより䞍揮発性メモリ 1 5は、 制埡回路 1 9の制埡䞋でプログラム甚電 圧 Vpを甚いお曞き蟌たれおいる調敎デヌタを消去した埌、 新たな調敎デ䞀倕を 曞き蟌み、 調敎デヌタの曞換が終了する。
[3. 4] 第 3実斜圢態の効果
以䞊の説明のように、 本第 3実斜圢態によれば、 熱発電機の発電電圧を昇圧し おアナログ電子時蚈駆動甚の電源電圧を生成する昇圧回路 40 Aを䞍揮発性メモ リ 1 5のプログラム甚電圧 V p発生回路ずしお兌甚するこずができ、 チャヌゞポ ンプ回路 1 7の昇圧段数を䜎枛しお、 回路芏暡を小さくするこずが可胜ずなり、 ひいおは、 I Cチップサむズを瞮小し、 コス トダりンを図るこずができる。
[ 4 ] 倉圢䟋
本発明は、 䞊述した実斜圢態に限定されるものではなく、 䟋えば、 以䞋に述べ る各皮の倉圢が可胜である。
[ 4 . 1 ] 第 1倉圢䟋
䞊述した実斜圢態にあっおは、 プログラム甚電圧 V pを生成するためにチダ䞀 ゞポンプ回路 1 7を甚いたが、 改良した補造プロセスを甚いお䞍揮発性メモリ 1 5を補造し、 プログラム甚電圧 V pを䞋げるこずができる堎合には、 チャヌゞポ ンプ回路 1 7を省略しおもよい。 この堎合、 昇圧回路 4 0は、 第 1制埡信号 CTL1 ず第 2制埡信号 CTL2によっお、 調敎デ䞀倕の読出時には電源電圧 VDD1の電圧倀に 基づいお昇圧動䜜を実行する。 䞀方、 調敎デヌタの曞蟌時には電源電圧 VDD1の電 圧倀にかかわらず昇圧倍率を 3倍に蚭定する。
[ 4 . 2 ] 第 2倉圢䟋
䞊述した実斜圢態においお、 チャヌゞポンプ回路 1 7はリミッ倕機胜を備えた ものであっおあっおもよい。 この堎合、 制埡回路 1 9は電源電圧 VDD2が予め定め られた電圧を䞊回るず、 制埡信号の論理レベルを Lレベルに蚭定しお昇圧動䜜を 停止させる。 これにより、 プログラム甚電圧 V pの電圧倀が䞍揮発性メモリ 1 5 の耐圧を越えるこずがなくなる。
[ 4 . 3 ] 第 3倉圢䟋
䞊述した実斜圢態では、 発電機構の䞀䟋ずしお発電機 1 0 0を取り䞊げ説明し たが、 本発明はこれに限定されるものではなく倖郚゚ネルギヌを電気゚ネルギヌ に倉換しお発電する発電郚であれば、 いかなるものであっおも適甚するこずがで きる。 䟋えば、 れンマむの埩元力 倖郚゚ネルギヌに盞圓 により回転運動を生 じさせ、 該回転運動で起電力を発生させる発電装眮や、 倖郚あるいは自励による 振動たたは倉䜍を圧電䜓に加えるこずにより、 圧電効果によっお電力を発生させ る発電装眮であっおもよい。
さらに倪陜光等の光゚ネルギヌを利甚した光電倉換により電力を発生させる発 電装眮 倪陜電池 であっおも良い。
さらにたた、 ある郚䜍ず他の郚䜍ずの枩床差 熱゚ネルギヌ倖郚゚ネルギヌ に盞圓 による熱発電により電力を発生させる発電装眮であっおも良い。
たた、 攟送、 通信電波などの浮遊電磁波を受信し、 その゚ネルギヌ 倖郚゚ネ ルギ䞀に盞圓 を利甚した電磁誘導型発電装眮を甚いるように構成するこずも可 胜である。
たた、 異なる発電装眮を耇数甚いた構成を採るこずも可胜である。
[ 4 . 4 ] 第 4倉圢䟋
䞊述した実斜圢態では、 アナログ電子時蚈 1 0を䞀䟋ずしお説明したが、 本発 明はこれに限定されるものではなく、 デゞタル時蚈や懐䞭時蚈などであっおもよ い。 たた、 電動歯ブラシ、 電動ひげ剃り、 電卓、 携垯電話、 携垯甚パヌ゜ナルコ ンピュヌ倕、 電子手垳、 携垯ラゞオ、 携垯型 V T Rなどの各皮電子機噚に適応す るこずもできる。
[ 4 . 5 ] 第 5倉圢䟋
䞊述した実斜圢態では、 䞍揮発性メモリ 1 5に調敎デ䞀倕を蚘憶させるように したが、 I D番号、 センサや怜出回路の各皮調敎デヌタを蚘憶させるようにしお もよい。 たた、 デ䞀倕の曞蟌は、 工堎における調敎過皋でのデヌタ曞蟌ばかりで なく、 販売店の店頭やアフタヌサヌビス時のデヌタ曞蟌も可胜である。

Claims

請 求 の 範 囲
1 . 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を䟛絊する発電郚ず、 前蚘発電郚によっお䟛絊された電力を蓄電する蓄電郚材ず、
前蚘蓄電郚材から䟛絊される電源電圧である第 1電源電圧を昇圧しお第 2電源電 圧ずしお盎接的あるいは間接的に機噚の各郚分に䟛絊するずずもに、 前蚘第 2電 源電圧を昇圧しお第 3電源電圧を生成する昇圧郚ず、
デヌタを蚘憶するずずもに、 前蚘デヌタの曞換時に曞換電圧ずしお前蚘第 3電 源電圧が䟛絊される蚘憶郚ず、
を備えたこずを特城ずする電子機噚。
2 . 範囲第 1項蚘茉の電子機噚においお、
前蚘昇圧郚は、 前蚘第 2電源電圧で蓄電される第 2電源蓄電郚材ず、 前蚘第 2電源電圧を昇圧しお前蚘第 3電源電圧ずする第 2電源電圧昇圧郚ず、 を備えたこずを特城ずする電子機噚。
3 . 請求の範囲第 2項蚘茉の電子機噚においお、
前蚘第 2電源蓄電郚材は、 前蚘第 2電源電圧を盎接的あるいは間接的に機噚の 各郚分に䟛絊するこずを特城ずする電子機噚。
4 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘昇圧郚は、 前蚘第 2電源電圧で蓄電される第 2電源蓄電郚材ず、 通垞時には前蚘第 1電源電圧を昇圧しお前蚘第 2電源電圧ずしお、 前蚘第 2電 源蓄電郚材に䟛絊し、 前蚘デヌタの曞換時には前蚘第 2電源蓄電郚材により䟛 絊される前蚘第 2電源電圧を昇圧しお第 4電源電圧ずする第 1次電源電圧昇 圧郚ず、
前蚘第 4電源電圧を昇圧しお前蚘第 3電源電圧ずする第 2次電源電圧昇圧郚 ず、
を備えたこずを特城ずする電子機噚。
5 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘昇圧郚は、 前蚘第 1電源電圧が予め定められた電圧を䞊回るず昇圧動䜜を 停止するこずを特城ずする電子機噚。
6 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘第昇圧郚は、 前蚘蚘憶郚のデ䞀倕を曞き換えるずきにのみ、 昇圧動䜜を実 行するこずを特城ずする電子機噚。
7 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘デヌタを読み出すずきには、 前蚘蓄電郚材の電圧に応じお昇圧動䜜を行う ように前蚘昇圧郚を制埡する䞀方、 前蚘デ䞀倕を曞き換えるずきには、 前蚘蓄電 郚材の電圧にかかわらず昇圧動䜜を行うように前蚘昇圧郚を制埡する制埡郚を備 えるこずを特城ずする電子機噚。
8 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘第 1昇圧郚から䟛絊される電源に基づいお動䜜し、 時刻を衚瀺する時刻 衚瀺手段を備えるこずを特城ずする電子機噚。
9 . 請求の範囲第 1項蚘茉の電子機噚においお、
前蚘昇圧郚は、 通垞の動䜜時においお前蚘蓄電郚材の電圧に応じお昇圧動䜜 を実行する䞀方、 前蚘デヌタの曞換時においお前蚘蓄電郚材の電圧にかかわらず 昇圧動䜜を実行するこずを特城ずする電子機噚。
1 0 . 請求の範囲第 2項蚘茉の電子機噚においお、
前蚘第 2電源電圧昇圧郚は、 チャヌゞポンプ回路であるこずを特城ずする電子
1 1 . 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を䟛絊する発電郚ず、 第 2電源電圧で蓄電される蓄電郚材ず、
通垞時に前蚘発電郚から䟛絊される電源電圧である第 1電源電圧を昇圧しお 前蚘第 2電源電圧ずしお盎接的あるいは間接的に機噚の各郚分に䟛絊するずずも に、 デ䞀倕曞換時に前蚘蓄電郚材から䟛絊される前蚘第 2電源電圧を昇圧しお第 3電源電圧ずする第 1昇圧郚ず、
前蚘デヌタ曞換時に前蚘第 3電源電圧を昇圧しお第 4電源電圧ずする第 2昇 圧郚ず、
デ䞀倕を蚘憶するずずもに、 前蚘デヌタの曞換時に曞換電圧ずしお前蚘第 4電 源電圧が䟛絊される蚘憶郚ず、
を備えたこずを特城ずする電子機噚。
1 2 . 請求の範囲第 1 1項蚘茉の電子機噚においお、
前蚘第 2昇圧郚は、 チャヌゞポンプ回路であるこずを特城ずする電子機噚。
1 3 . 請求の範囲第 1項たたは第 1 1項蚘茉の電子機噚においお、 前蚘蚘憶郚は䞍揮発性であるこずを特城ずする電子機噚。
1 4 . 請求の範囲第 1項たたは第 1 1項蚘茉の電子機噚においお、 被察象物を駆動する駆動モヌ倕ず、
前蚘駆動モヌ倕のモ䞀倕コむルを介しお倖郚から䟛絊される曞換甚のデ䞀倕を 受信しお前蚘蚘憶郚に䟛絊する受信郚ず
を備えたこずを特城ずする電子機噚。
1 5 . 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を䟛絊する発電郚ず、 前蚘発電郚によっお䟛絊された電力を蓄電する蓄電装眮ず、 デ䞀倕を蚘憶する蚘 憶郚ず、 を備えた電子機噚の制埡方法においお、
前蚘蓄電装眮から䟛絊される電源電圧である第 1電源電圧を昇圧しお第 2電 源電圧ずしお盎接的あるいは間接的に機噚の各郚分に䟛絊するずずもに、 前蚘第 2電源電圧を昇圧しお第 3電源電圧を生成する昇圧工皋ず、
前蚘デヌタの曞換時に曞換電圧ずしお前蚘第 3電源電圧を䟛絊する曞換電圧䟛 絊工皋ず、
を備えたこずを特城ずする電子機噚の制埡方法。
1 6 . 倖郚゚ネルギヌを電気゚ネルギヌに倉換しお電力を䟛絊する発電郚ず、 第 2電源電圧で蓄電される蓄電装眮ず、 デ䞀倕を蚘憶する蚘憶郚ず、 を備えた電 子機噚の制埡方法においお、
通垞時に前蚘発電郚から䟛絊される電源電圧である第 1電源電圧を昇圧しお 前蚘第 2電源電圧ずしお盎接的あるいは間接的に機噚の各郚分に䟛絊するずずも に、 デヌタ曞換時に前蚘蓄電装眮から䟛絊される前蚘第 2電源電圧を昇圧しお第 3電源電圧ずする第 1昇圧工皋ず、
前蚘デヌタ曞換時に前蚘第 3電源電圧を昇圧しお第 4電源電圧ずする第 2昇 圧工皋ず、
前蚘デヌタの曞換時に曞換電圧ずしお前蚘第 4電源電圧を䟛絊する曞換電圧䟛 絊工皋ず、 を備えたこずを特城ずする電子機噚の制埡方法。
PCT/JP2000/002089 1999-04-01 2000-03-31 Appareil electronique et procede de commande d'un appareil electronique WO2000060419A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/95502 1999-04-01
JP9550299 1999-04-01

Publications (1)

Publication Number Publication Date
WO2000060419A1 true WO2000060419A1 (fr) 2000-10-12

Family

ID=14139383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/002089 WO2000060419A1 (fr) 1999-04-01 2000-03-31 Appareil electronique et procede de commande d'un appareil electronique

Country Status (1)

Country Link
WO (1) WO2000060419A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291296A (ja) * 1987-05-22 1988-11-29 Sharp Corp 䞍揮発性半導䜓メモリ装眮
JPS63292497A (ja) * 1987-05-25 1988-11-29 Nec Corp 䞍揮発性半導䜓メモリ装眮
JPS641472A (en) * 1987-06-22 1989-01-05 Seiko Epson Corp Booster circuit
JPH0589689A (ja) * 1991-03-18 1993-04-09 Mitsutoyo Corp の曞蟌電圧発生回路
JPH09171086A (ja) * 1988-01-25 1997-06-30 Seiko Epson Corp 発電装眮付電子腕時蚈
DE19814178A1 (de) * 1997-03-31 1998-10-15 Seiko Instr Inc Hochgenaue Uhr
JPH1189121A (ja) * 1997-09-01 1999-03-30 Seiko Epson Corp 小型発電機及びそれを備えた携垯電子機噚

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291296A (ja) * 1987-05-22 1988-11-29 Sharp Corp 䞍揮発性半導䜓メモリ装眮
JPS63292497A (ja) * 1987-05-25 1988-11-29 Nec Corp 䞍揮発性半導䜓メモリ装眮
JPS641472A (en) * 1987-06-22 1989-01-05 Seiko Epson Corp Booster circuit
JPH09171086A (ja) * 1988-01-25 1997-06-30 Seiko Epson Corp 発電装眮付電子腕時蚈
JPH0589689A (ja) * 1991-03-18 1993-04-09 Mitsutoyo Corp の曞蟌電圧発生回路
DE19814178A1 (de) * 1997-03-31 1998-10-15 Seiko Instr Inc Hochgenaue Uhr
JPH1189121A (ja) * 1997-09-01 1999-03-30 Seiko Epson Corp 小型発電機及びそれを備えた携垯電子機噚

Similar Documents

Publication Publication Date Title
EP0952500B1 (en) Electronic device and method for controlling electronic device
JP3472879B2 (ja) 過充電防止方法、充電回路、電子機噚および時蚈
JP3678075B2 (ja) 電源装眮およびその制埡方法、携垯型電子機噚、蚈時装眮およびその制埡方法
WO1998021815A1 (fr) Dispositif d'alimentation en energie et materiel electronique portatif
JP3449357B2 (ja) 電子機噚及び電子機噚の制埡方法
JP2021192060A (ja) 電子制埡匏機械時蚈、電子制埡匏機械時蚈の制埡方法および電子時蚈
JP3534071B2 (ja) 電子機噚及び電子機噚の制埡方法
US7327638B2 (en) Electronic timepiece
JP3601375B2 (ja) 携垯甚電子機噚及び携垯甚電子機噚の制埡方法
JP3525897B2 (ja) 電子機噚および電子機噚の制埡方法
WO2000060419A1 (fr) Appareil electronique et procede de commande d'un appareil electronique
JP3632495B2 (ja) 電子機噚および電子機噚の制埡方法
JP4349388B2 (ja) 電子機噚、電子機噚の制埡方法、蚈時装眮、および蚈時装眮の制埡方法
JP3525644B2 (ja) 電力䟛絊装眮、発電装眮、電子機噚、電力䟛絊方法および電力䟛絊装眮の制埡方法
JP2000346966A (ja) 電子機噚及び電子機噚のデヌタ送受信方法
JP3906720B2 (ja) 携垯甚電子機噚及び携垯甚電子機噚の制埡方法
JP3680697B2 (ja) 電子時蚈およびその駆動制埡方法
JP4055446B2 (ja) 電子機噚、電子機噚の制埡方法、蚈時装眮、および蚈時装眮の制埡方法
JP4311394B2 (ja) 蚈時装眮、携垯甚電子機噚および蚈時装眮の制埡方法
JP2000266872A (ja) 蚈時装眮および蚈時装眮の制埡方法
JP2003029852A (ja) 電源装眮およびその制埡方法、携垯型電子機噚、蚈時装眮およびその制埡方法
JP2003294872A (ja) 電子機噚及び電子機噚の制埡方法
JP2000236636A (ja) 電子機噚および電子機噚の制埡方法
JPH01114333A (ja) 電源回路
JP2000284841A (ja) 電䜍固定回路及びこの回路を甚いた電子機噚、電子時蚈

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase