WO2000030314A1

WO2000030314A1 - Procede de transmission de donnees et systeme de jeu fonctionnant selon ledit procede

Info

Publication number: WO2000030314A1
Application number: PCT/JP1999/006391
Authority: WO
Inventors: Naoki Niizuma; Atunori Himoto; Hirokazu Hama
Original assignee: Sega Enterprises, Ltd.
Priority date: 1998-11-16
Filing date: 1999-11-16
Publication date: 2000-05-25

Description

明細書

デ一夕伝送方法及びこれを用いたゲームシステム技術分野

本発明は、データ処理を行うデータ処理装置と情報の入出力等を行う周辺装置との相互間を接続するイン夕フェース技術に関し、特に、ゲーム装置とその周辺装置との接続に関する新規なィンタフヱ一スの技術規格の提案に関する。背景技術

情報処理装置の本体とその周辺装置間におけるデータ通信に用いられるデー夕伝送方法として次のようなものがある。

フイリップス（PHILIPS)社、 I ² Cバス方式

シリアルデータと、シリアルクロヅクの 2ワイヤによって伝送する方式である。この方式は、データとクロックを物理的に分離しており、最も単純にデ一夕の送受、再生が可能である。 I ² Cバスについては、例えば、フイリヅプス社の I ² Cバス仕様説明書（ 1 9 9 2年 1月）によって説明されている。

S G S — トムソン（Thomson) 社 D S リンク方式

デ一夕信号、ストローブ信号の 2ワイヤによって伝送する方式である。この方式はデータ信号、ストローブ信号によってクロック信号を再生する。伝送デ一夕が異なる値に遷移する場合には、デ一夕信号のみが変化する。また、伝送デ一夕が同一の値の場合は、ストローブ部信号のみが変化する。例えば、デ一夕信号の伝送デ一夕が「0」 → 「 1」、「 1」 → 「0」と遷移する場合はスト口ープ信号は変化しない。デ一夕信号の伝送データが「0」→「0」、「 1」→「1」と遷移しない場合はストロープ信号のみが変化する。この結果、デ一夕信号とストロ一ブ信号の排他的論理和をとることにより、クロック信号を再生することが可能となる。 D Sリンク方式については、例えば、日経エレクトロニクス第 6 7 5号（ 1 9 9 6年 1 1月 4曰、 1 6 7頁〜 1 7 1頁）に紹介記事がある。ゲーム装置のようなコンシュ一マ向けの機器では、低価格で実現可能なデ一夕伝送方式ゃィン夕フェースの接続規格が必要とされる。

しかしながら、上述した I ²B U S方式では、デ一夕信号の遷移エッジがクロヅクの遷移エッジと同一タイミングであるため、データの再生（復調）側では、このクロック信号をそのまま利用することは出来ない。また、後者の D Sリンク方式では、デ一夕信号とストローブ信号との排他的論理和をとり、同期用のクロックを再生する。このクロックを用いて更にデータ信号のサンプリングを行わなければならない。このため、インタフェースの回路構成の簡単さの程度力低価格がきわめて要求される家庭用ゲーム装置の条件を十分に満足させるものではない。発明の概要

よって、本発明の目的とするところは、家庭用ゲームシステムのような情報処理装置に適用できる、安価に回路構成可能なィン夕フェースのデータ伝送方式を提供することである。

また、本発明の他の目的は、デ一夕を担う信号からより簡単な回路構成でデ —夕を分離できる、ィン夕フェースのデ一夕伝送方式を提供することである。また、本発明の他の目的は、デ一夕を担う信号からより簡単な回路構成でデ一夕を分離できる、イン夕フェースを備えるゲーム装置及びその周辺装置を提供することである。

また、本発明の他の目的は、ゲーム装置と周辺装置との間の新たなインタフエース技術を提案することにより、多種多様な周辺装置を開発する基盤技術を提供することである。

さらに、本発明の別の目的は、これらのゲーム装置あるいは周辺機器などの本発明に適用される付属装置を適用することである。前記目的を達成ずるために、本発明に係わるデータ伝送方法は、デ一夕を第

1及び第 2のデータ信号に分配してシリアル伝送するデータ伝送方法であって、前記第 1及び第 2のデータ信号は、それそれスタートパターン部、データパ夕 —ン部及びェンドパターン部を含む伝送フォーマッ卜で定義されるデータフレ —ムによって構成されており、前記スタートパターン部は、前記第 1のデ一夕信号が一定電位レベルに維持されている間に前記第 2のデ一夕信号を第 1のパルス列信号として送出するフォーマツ卜で構成され、前記第 1及び第 2のデ一夕信号のデータパターン部は、それそれ、クロック信号成分を含むパルス列と各パルス間に配置された前記分配されたデータのデータビットを含み、前記第

1及び第 2のデータ信号のパルス列信号に含まれるク口ック信号成分は互いに時間軸上の位置を所定値だけずらして配置され、一方のデ一夕信号のクロック信号成分のタイミングに対応して他方のデータ信号のデータビッ卜が夫々位置するように伝送されるフォーマットで構成され、前記エンドパターン部は、前記第 2のデータ信号が一定電位レベルに維持されている間に前記第 1のデータ信号を第 2のパルス列信号として送出するフォーマツトで構成される、ことを特徴とする。

この伝送方法において、前記一定電位レベルは、電源電位あるいは接地電位のいずれか一方である。前記第 1及び第 2のパルス列信号は、それそれ異なる数のパルス列により構成されている。前記第 1及び第 2のデ一夕信号を受信した側は、一方のデータ信号のクロック信号成分のタイミングで、他方のデータ信号の電位レベルをラッチすることを順次行うことによって、受信したデ一夕信号に重畳されたデ一夕を分離する。前記クロック信号成分の検出は、パルス列における各パルスの立ち上がり又は立ち下がりの一方のェッジ部分によって行われる。

また、本発明に係わるゲーム装置は、周辺装置から信号伝送路を介してゲームに必要な情報を収集して使用するゲーム装置であって、周辺装置に情報の送信を要求するデータは第 1及び第 2のデータ信号に分配して送信され、第 1及び第 2のデータ信号はそれそれス夕一トパターン部、データパターン部及びェンドパターン部を含む伝送フォーマツトで定義されるフレームによって構成されており、前記スタートパターン部は、前記第 1のデータ信号が第 1の期間中一定電位レベルに維持されているタイミングに対応して、第 1のパルス列信号を含む前記第 2のデータ信号を前記第 1の期間中に送出するように構成され、前記周辺装置に送信すべきデータを第 1及び第 2のデ一夕列に分け、前記第 1 のデ一夕信号のデータパターン部は第 1のクロック信号を含み、前記第 1のデ —夕列のデータビットを第 1のクロック信号の各パルス間にそれそれ挿入して前記第 1のデータ信号を構成し、前記第 2のデータ信号のデータパターン部は前記第 1のクロック信号と所定の位相差を有する同周期の第 2のクロック信号を含み、前記第 2のデータ列のデータビットを前記第 2のクロック信号の各パルス間にそれそれ挿入して前記第 2のデータ信号を構成し、これにより前記第 1及び第 2のデ一夕信号のデータパターン部はそれそれ一方のデ一夕信号のク口ック信号成分のタイミングに対応して他方のデ一夕信号のデ一夕ビットがそれそれ位置するように伝送されるフォーマツ卜で構成され、前記ェンドパ夕一ン部は、前記第 2のデータ信号が第 2の期間中一定電位レベルに維持されているタイミングに対応して、第 2のパルス列信号を含む前記第 1のデータ信号を前記第 2の期間中に送出するように構成され、前記スタートパターン部、前記デ—夕パターン部及び前記ェンドパ夕一ン部を含む 2つのデータ信号で表されるフレームを送信単位として前記周辺装置に送出する。

このゲーム装置において、前記第 1及び第 2のデ一夕列は、それぞれシリアルデ一夕であり、前記第 1のデータ列は前記送信すべきデータの奇数ビッ卜のデ一夕列、前記第 2のデータ列は前記送信すべきデータの偶数ビットのデ一夕列である。前記ゲーム装置は、周辺装置を接続する複数の入出力ポートを有し、前記ゲーム装置から信号伝送路を介して前記入出力ポ一トに接続された周辺装置に伝送される前記データパターン部はコマンドコード及びパラメ一夕を含み、前記パラメ一夕はデータの送信先を表す送信先ァドレスと、データの送信元を表す送信元ァドレスとデ一夕とを含み、前記送信先ァドレス及び送信元ァドレスは当該周辺装置が接続された入出力ポートに関する情報を含む。前記信号伝送路は、一対のデータ信号線を含み、前記第 1及び第 2のデ一夕信号は前記一対のデータ信号線に分配して伝送される。前記信号伝送路は、周辺装置において分離可能な一対のキヤリァ成分を含む無線通信信号あるいは光通信信号であり前記第 1及び第 2のデータ信号は前記一対のキヤリァ成分に含ませて分配して伝送される。前記信号伝送路は、一対の無線通信チャンネルあるいは一対の光通信チャンネルによって構成され、前記第 1及び第 2のデータ信号は前記一対のチャンネルに分配して伝送される。

本発明は、また、前記ゲーム装置から送信される前記第 1及び第 2のデ一夕信号を受信し、ゲーム装置からの要求に応じてデ一夕を送信する周辺装置であつて、この周辺装置は、前記第 1及び第 2のデ一夕信号のデ一夕パターン部から送信されて来たデータを再生し、これに含まれているデータ送信要求に応答して周辺装置から前記ゲーム装置にデ一夕を送信するように構成されており、この周辺装置からゲーム装置へ送信されるデータは、第 3及び第 4のデータ信号に分配して送信され、第 3及び第 4のデ一夕信号はそれそれスタートパターン部、デ一夕パターン部及びェンドパターン部を含む伝送フォーマツ卜で定義されるフレームによって構成されており、前記第 3及び第 4のデ一夕信号の前記スタートパターン部は、前記第 3のデ一夕信号が第 3の期間中一定電位レべルに維持されているタイミングに対応して、第 3のパルス列信号を含む前記第 4のデ一夕信号を前記第 3の期間中に送出するように構成され、この周辺装置から送信すべきデータを第 3及び第 4のデ一夕列に分け、前記第 3のデータ信号のデ一夕パターン部は第 3のクロック信号を含み、前記第 3のデ一夕列のデ —夕ビットを第 3のクロック信号の各パルス間にそれそれ挿入して前記第 3のデ一夕信号を構成し、前記第 4のデータ信号のデータパターン部は前記第 3のクロック信号と所定の位相差を有する同周期の第 4のクロック信号を含み、前記第 4のデータ列のデータビットを前記第 4のクロック信号の各パルス間にそれそれ挿入して前記第 4のデータ信号を構成し、これにより前記第 3及び第 4 のデータ信号のデ一夕パターン部はそれそれ一方のデ一夕信号のクロヅク信号成分のタイミングに対応して他方のデータ信号のデータビットがそれそれ位置するように伝送されるフォーマットで構成され、前記エンドパターン部は、前記第 4のデータ信号が第 4の期間中一定電位レベルに維持されているタイミングに対応して、第 4のパルス列信号を含む前記第 3のデ一夕信号を前記第 4の期間中に送出するように構成され、前記第 3及び第 4のデ一夕信号は、前記スタートパターン部、前記デ一夕パターン部及び前記ェンドパ夕一ン部を含む 2 つのデ一夕信号で表されるフレームを送信単位として前記周辺装置から送出される、ように構成されてなることを特徴とする。

本発明は、また、ゲーム装置に信号伝送路を介してゲームに必要な情報を送る周辺装置であって、周辺装置から送信するデ一夕は第 1及び第 2のデータ信号に分配して送信され、第 1及び第 2のデ一夕信号はそれそれス夕一トパ夕一ン部、データパターン部及びェンドパターン部を含む伝送フォーマツトで定義されるフレームによって構成されており、前記スタートパターン部は、前記第 1のデータ信号が第 1の期間中一定電位レベルに維持されているタイミングに対応して、第 1のパルス列信号を含む前記第 2のデータ信号を前記第 1の期間中に送出するように構成され、前記ゲーム装置に送信すべきデータを第 1及び第 2のデータ列に分け、前記第 1のデータ信号のデ一夕パターン部は第 1のク口ック信号を含み、前記第 1のデータ列のデータビットを第 1のクロック信号の各パルス間にそれそれ挿入して前記第 1のデータ信号を構成し、前記第 2のデ一夕信号のデータパターン部は前記第 1のクロック信号と所定の位相差を有する同周期の第 2のクロック信号を含み、前記第 2のデータ列のデータビットを前記第 2のクロック信号の各パルス間にそれぞれ挿入して前記第 2のデ一夕信号を構成し、これにより前記第 1及び第 2のデータ信号のデ一夕パターン部はそれそれ一方のデ一夕信号のクロック信号成分のタイミングに対応して他方のデータ信号のデータビットがそれそれ位置するように伝送されるフォ一マッ卜で構成され、前記エンドパターン部は、前記第 2のデータ信号が第 2の期間中一定電位レベルに維持されているタイミングに対応して、第 2のパルス列信号を含む前記第 1のデータ信号を前記第 2の期間中に送出するように構成され、前記スタートパターン部、前記データパターン部及び前記ェンドパターン部を含む 2つのデータ信号で表されるフレームを送信単位として前記ゲーム装置に送出する、ことを特徴とする。

この周辺装置の発明において、前記ゲーム装置は、周辺装置を接続する複数の入出力ポートを有し、周辺装置が接続された前記入出力ポー卜に関する情報が前記ゲーム装置から通知され、前記デ一夕パターン部はコマンド及びパラメ —夕を含み、前記パラメ一夕は、少なくとも通知された入出力ポートに関する情報に基づき生成された当該周辺装置に関するァドレスを含むように構成されている。また、前記ゲーム装置は周辺装置を接続する複数の入出力ポートを有し、前記入出力ポートのそれそれは特有のポート情報で定義されており、前記周辺装置は少なくとも一つの機能デバイスを含み、前記データパターン部はコマンド及びパラメ一夕を含み、前記パラメータは周辺装置の前記信号伝送路上のァドレスを表す送信元ァドレスを含み、この送信元ァドレスは前記機能デバイスの種類を表す情報と前記機能デバイスの接続状態を表す情報と前記ゲーム装置から通知される当該周辺装置が接続された入出力ポートのポート情報とに基づいて生成されるように構成されてなる。

本発明は、さらに、ゲーム装置に周辺装置を伝送路を介して接続して使用するゲームシステムであり、周辺装置は少なくとも一つの機能デバイスを含み、ゲーム装置と機能デバイスの間のデ一夕伝送は、送信側デ一夕を一対のデ一夕信号に分配してそれそれシリアル伝送し、受信側では受信した一対のデ一夕信号からデータを再生することにより行われ、前記一対のデ一夕信号は、それそれ 1 フレームがスタートパターン部、データパターン部及びェンドパ夕一ン部を含む伝送フォーマツ卜で構成されており、前記スタートパターン部では、前記一対のデ一夕信号の一方が一定電位レベルに維持されているタイミングに対応して他方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出開始を認識し、前記エンドパターン部では、前記他方のデ一夕信号が前記一定電位レベルに維持されているタイミングに対応して前記一方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出終了を認識し、前記データパターン部では、前記一対のデ一夕信号はそれそれ順次送出されるクロック信号を含み、一方のデ一夕信号のクロック信号のタイミングに対応してデータビッ卜を表す信号レベルを他方のデータ信号として送出することを交互に行うことにより、送出されるデ一夕が前記一対のデータ信号に分配されて順次送出され、受信側は受信した前記一対のデ一夕信号からデ一夕ビットを表す信号レベルを順次検出して送信側が送信したデータを再生するように構成してなることを特徴とする。このゲームシステムにおいて、受信側は、受信した前記一対のデータ信号のデータパ夕一ン部において、一方のデータ信号のクロック信号の夕ィミングに対応して他方のデータ信号の信号レベルを検出することを順次交互に行い、これを時間軸上で合成して送信側から送出されたデ一夕を再生するように構成されてなる。前記スタートパターン部の複数のパルスの数と前記ェンドパターン部の複数のパルスの数は、異なるように構成されてなることを特徴とする。

本発明は、また、前記ゲームシステムで使用する周辺装置であって、前記ゲーム装置から伝送されるデ一夕パターン部は前記機能デバイスにデータの伝送を要求するコマンドを含み、前記機能デバイスは、受信した前記一対のデ一夕信号のデータパターン部から前記ゲーム装置から伝送されて来たデ一夕を再生し、このデータに含まれる前記データ伝送要求コマンドに応答して、前記機能デバイスで生成されたゲームに必要なデータを前記構成のデ一夕パターン部に分配して一対のデ一夕信号として前記伝送路を介して前記ゲーム装置に伝送するように構成されてなる。この周辺装置の発明の実施形態において、前記ゲーム装置は周辺装置を接続する複数の入出力ポ一トを有し、前記入出力ポートのそれそれは特有のポート情報で定義されており、前記周辺装置は少なくとも一つの機能デバイスを含み、前記デ一タパ夕一ン部はコマンド及びパラメ一夕を含み、前記パラメータは周辺装置の前記信号伝送路上のァドレスを表す送信元ァドレスを含み、この送信元ァドレスは前記機能デバイスの種類を表す情報と前記ゲーム装置から通知ざれる当該周辺装置が接続された入出力ポートのポート情報とに基づいて生成されて周辺装置内に記憶され、前記ゲーム装置から伝送されるデ一夕信号のデータパターン部に含まれている送信先ァドレスを周辺装置内で生成した送信元ァドレスと比較して一致したときに、当該機能デバィスで生成されたデータを前記送信元ァドレスとともに前記信号伝送路を介してゲーム装置に伝送する、ように構成されてなる。

本発明は、またゲーム装置の入出力ポートに接続して使用する周辺装置であつて、この周辺装置は、ゲーム装置の入出力ポートに着脱自在に接続されるコネク夕と、コネクタに接続された一対のデ一夕線を含むケーブルとを有し、ゲ —ム装置及び周辺装置は、送信側がデータを一対のデータ信号に分配して前記一対のデータ線を介してシリアル伝送し、受信側が受信した一対のデータ信号からデ一夕を再生するように構成されており、前記一対のデ一夕信号は、それそれ 1 フレームがデ一夕送出の開始を知らせるスタートパターン部、デ一タパターン部及びデータ送出の終了を知らせるエンドパターン部を含む伝送フォーマットで構成されており、前記データパターン部では、前記一対のデータ信号はそれそれ一方が他方に対し一定時間ずれて順次送出されるクロック信号を含み、一方のデ一夕信号のクロック信号のタイミングに対応してデ一夕ビットを表す信号レベルを他方のデ一夕信号として送出することを交互に行うことにより、送出されるデータが前記一対のデータ信号に分配されて順次送出され、受信側は一方のデータ信号のク口ック信号のタイミングで他方のデータ信号の電位レベルを検出することを順次交互に実行することにより、受信した前記一対のデータ信号から送信側が伝送したデータを再生するように構成されており、前記ゲーム装置はデ一夕パターン部にデータ伝送を要求するコマンドを含むデ —夕信号を周辺装置に送出し、当該周辺装置はデータ伝送要求コマンドに応答して周辺装置で生成されるデ一夕をデ一夕パターン部に含めゲーム装置に伝送するように構成されてなる。

この周辺装置の発明において、前記スタートパターン部では、前記一対のデ一夕信号の一方が一定電位レベルに維持されているタイミングに対応して他方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出開始を認識し、前記エンドパターン部では、前記他方のデータ信号が前記一定電位レベルに維持されているタイミングに対応して前記一方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出終了を認識するように構成されてなる。また、前記一定電位レべルは、電源電位あるいは接地電位のいずれか-一方の電位であり、前記スタートパターン部に含まれる前記複数個のパルスは連続する 4個のパルスにより構成され、前記ェンドパターン部に含まれる前記複数個のパルスは連続する 2個のパルスにより構成されてなる。前記ゲーム装置は、複数の入出力ポートを有し、前記周辺装置のコネクタは前記入出力ポートのいずれかに着脱自在に接続され、前記周辺装置は少なくとも一つの機能デバイスを含み、前記ゲーム装置は、接続された周辺装置に対し、当該周辺装置が接続された入出力ポートのポート番号及び当該入出力ポートに割り当てられた機能デバイスの識別番号を含むデー夕を通知し、前記機能デバイスは、機能デバイスの前記伝送路上のアドレスを表す送信元アドレスを含み、この送信元アドレスは、当該周辺装置が予め保持している周辺装置の種類を表す周辺装置識別情報と、前記ゲーム装置から通知される当該周辺装置が接続された入出力ポート番号及び機能デバイスの識別番号の情報とに基づいて生成されるように構成されてなる。また、前記ゲーム装置は、複数の入出力ポートを備えており、前記周辺装置が前記伝送路を介して前記入出力ポートのいずれかに接続されたとき前記ゲーム装置から当該入出力ポートを表す入出力ポート情報が通知されるように構成されており、前記周辺装置は、さらに拡張周辺装置を前記伝送路に接続するための拡張コネクタを備え、自己が前記ゲーム装置に直接的に接続されるべき種類の基本周辺装置あることを表す周辺装置識別情報を予め記憶しており、前記周辺装置識別情報と、前記ゲーム装置から通知される前記入出力ポート情報と、拡張コネクタへの拡張周辺装置の接続の有無を判別して得られる拡張周辺装置の接続状態を表す接続情報とに基づき送信元ァドレスを生成し、前記拡張コネクタに拡張周辺装置が接続されており、前記ゲーム装置から送出されるデータ信号が送信先ァドレスとして前記拡張周辺装置を指定する情報を含んでいるとき前記伝送路を介して前記ゲーム装置と前記拡張周辺装置との間のデータ通信を可能にする、ように構成されてなる。

また、この周辺装置の実施形態は、前記拡張周辺装置によってバイアス電圧が供給されるようになされたレベルシフト回路が接続された前記拡張コネクタの特定の端子の電圧レベルを弁別することによって前記拡張ソケッ卜への接続の有無を判別するように構成されてなる。

本発明は、また、前記周辺装置に前記拡張コネクタを介して接続される拡張周辺装置であって、前記拡張コネクタへの接続後に該拡張コネクタを介して前記周辺装置から通知される当該拡張コネクタに関する拡張コネクタ識別情報と、該拡張周辺装置内に予め保持されている拡張コネクタに接続されるべき種類の周辺装置であることを表す拡張周辺装置情報と、前記ゲーム装置から通知される前記伝送路が接続された入出力ポートを表す入出力ポート情報とに基づき当該拡張周辺装置の送信元ァドレスを生成して保持し、前記ゲーム装置から送出されるデータ信号に含まれる送信先ァドレスが当該拡張周辺装置が保持する送信元ァドレスと一致するとき、ゲーム装置の要求に応答して前記送信元ァドレス及び拡張周辺装置で生成されたデ一夕を含むデータ信号を前記伝送路に送出する、ように構成されてなる。

本発明は、さらに、前記周辺装置を前記ゲーム装置のバスコネクタ部に接続するためのプラグコネクタであって、前記ゲーム装置はバスコネクタ部を備えた入出力ポートを有し、各バスコネクタ部は基台と基台を挟んで対向する 2面の一方に電源電位供給端子及び接地電位端子が配置され、前記 2面の他方に一対のデ一夕信号伝送用端子が設けられており、前記基台が挿入されるように構成された溝部と、溝部の対向する 2内壁面が前記基台の 2面に対応して設けられ、 2内壁面の一方には前記基台上の電源電位供給端子及び接地電位端子に対応して電源電位供給端子及び接地電位端子が設けられ、 2内壁面の他方には前記基台上の一対のデータ信号伝送用端子に対応して一対のデータ信号伝送用端子が設けられており、前記ブラグコネクタの一対のデ一夕信号伝送用端子には前記伝送路を構成するデータ線がそれそれ接続され、前記データ信号は前記一対の伝送用端子を介して分配してそれそれ伝送されるように構成されてなる。このプラグコネクタの実施形態は、前記一対のデ一夕伝送用端子の中間部にシールド用端子がさらに設けられてなる。

本発明は、さらに、前記拡張周辺装置を前記基本周辺装置に接続するためのプラグコネクタであって、前記基本周辺装置は、拡張コネクタ部を備え、拡張コネクタ部は平坦な面を有する横長の第 1基台と該第 1基台の横長延長方向に並んで配置され平坦な内壁面を有する横長の第 1溝部とを有し、前記第 1基台は平坦な面に配置された複数の接続端子を含む第 1端子群を備え、前記第 1溝部は平坦な内壁面に配置された複数の接続端子を含む第 2端子群を備えており、前記第 1端子群及び第 2端子群は、それそれ、拡張周辺装置からゲーム装置への一方向のデータ伝送を担う一対のデータ線に接続された一対の第 1デ一夕供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデ一夕伝送を担う一対のデータ線に接続された一対の第 2データ供給接続端子を備えており、前記プラグコネクタは、前記第 1基台が挿入される平坦な内壁面を有する横長の第 2溝部と、該第 2溝部の横長延長方向に並んで配置され前記第 1溝部に挿入される平坦な面を有する横長の第 2基台と、前記第 1端子群に対応して前記第 2 溝部の平坦な内壁面に配置された複数の接続端子を含む第 3端子群と、前記第 2端子群に対応して前記第 2基台の平坦な面に配置された複数の接続端子を含む第 4端子群とを備え、前記第 3端子群及び第 4端子群は、前記第 1端子群及び第 2端子群に対応して、拡張周辺装置からゲーム装置への一方向のデ一夕伝送を担う一対のデータ線に接続される一対の第 1データ供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデ一夕伝送を担う一対のデータ線に接続される一対の第 2デ一夕供給接続端子をそれそれ備えており、前記第 3端子群及び第 4端子群に接続されるデータ線の群がそれそれ副データ伝送路として機能するように構成されてなる。

本発明は、また、前記周辺装置を基本周辺装置としてこれに拡張周辺装置を接続するための、既述の構成を備えるプラグコネクタである。

本発明は、また、前記ゲーム装置に接続して使用する周辺装置であって、前記周辺装置は、自己がランダムに出力を発生する種類の周辺装置であるとの情報をゲーム装置に通知し、接続された周辺装置がランダムに出力を発生する種類の周辺装置であることを認識したゲーム装置は伝送路占有パターンを当該周辺装置に送信して当該周辺装置が接続されている入出力ポートが伝送路占有モ一ドになったことを通知し、前記周辺装置は伝送路占有パターンの期間の任意の夕ンミングで出力データを伝送することができるように構成されてなる。この周辺装置において、前記伝送路占有パターンは、前記第 1及び第 2のデ一夕信号のうち一方が前記一方の電位レベルに維持されているタイミングに対応して他方のデータ信号として連続した複数のパルス列を伝送するパターンにより構成されている。前記伝送路占有モードに入ると、周辺装置は、伝送路占有モードの期間の任意のタイミングで出力を送出することが可能となり、周辺装置が操作されるとトリガ信号をゲーム装置に送出するように構成されてなる, 前記伝送路占有モ一ドはビデオ信号の 1ィン夕一バルの画面描画期間である。本発明は、また前記周辺装置が模擬銃であることを特徴とする。この周辺装置の実施形態では、光線銃である。

前記周辺装置の実施形態は、ゲーム装置に直接接続される種類の基本周辺装置を介して前記ゲーム装置とデータ伝送の授受を行う種類の拡張周辺装置である。

また、本発明は、コンピュータシステムを前記ゲーム装置として動作させるプログラムを記憶した情報記憶媒体である。また、本発明は、コンビュ一夕システムを前記周辺装置として動作させるプログラムを記憶した情報記憶媒体である。

本発明の伝送方法によって、少ないデータ線の数（ 2本）で変調 '復調の回路が比較的に簡単に構成可能な通信ィン夕フェースを形成することが可能となる。前記記第 1及び第 2のデータ信号のうちのいずれか一方のデ一夕信号のク口ヅク信号成分のパルスエツジで、他方のデ一夕信号のレベルをラツチすることによって、重畳されたデータを分離することによって、簡単な回路構成で重畳されたデ一夕を分離することが出来る。

上記データパターンを表す 2つのデータ信号のうちの一方のデータ信号に含まれるク口ック信号のパルスエツジが時間軸上において他方のデ一夕信号のデ一夕部分に位置し、上記他方のデ一夕信号に含まれるクロック信号のパルスェヅジが時間軸上において上記一方のデータ信号のデータ部分に位置するように定められることにより、一方のクロックによって他方のデータ信号に重畳しているデ一夕を簡単に分離することができる。 1つ又は複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポートに接続されるデータ伝送路を介して、上記ゲーム装置とデータ通信を行う周辺装置において、周辺装置の種類を表す周辺装置の識別情報を予め記憶する第 1 の記憶手段と、上記ゲーム装置から通知される、上記データ伝送路が接続された入出力ポートを表す入出力ポート情報を記憶する第 2の記憶手段と、上記周辺装置識別情報と上記入出力ポート情報とに基づいて、上記ゲーム装置に送信すべきデ一夕に加える自己の送信元ァドレスを形成する送信元ァドレス形成手段と、を備えることによって、ゲーム装置は、受信した送信データから周辺装置のデ一夕伝送路上のァドレスと周辺装置のタイプを知ることができる。

上記基本周辺装置及び上記拡張周辺装置の各々は、周辺装置の種類や装置固有の情報を含む固有情報を保持し、上記ゲーム装置は、この固有情報を上記デ —夕通信によって読み出すことによって、ゲーム装置は、固有情報を参照してゲームアプリケ一シヨンと周辺装置との適合性を判別することによって、いわゆるプラグ &プレイやアプリケーションと適合しない周辺装置の使用回避を可能とする。

拡張周辺装置は、複数の入出力ポートを備えるゲーム装置とのデータ通信を、入出力ポートのいずれかに並列接続される複数の拡張コネクタを有する周辺装置（基本周辺装置）を介して行い、そして、データ通信において使用する送信元ァドレスを、ゲーム装置から通知される入出力ポートの情報及び周辺装置から通知される使用拡張コネクタの情報を用いて形成し、送信元ァドレスは単なるアドレスではなく、一定の情報を含む、ような周辺装置の機能は、プラグァンドプレイ等に好適である。

ゲーム装置に周辺装置を着脱自在に接続して使用するゲームシステムにおいて、上記周辺装置は少なくとも一つの機能デバイスを含む。このような構成のゲームシステムにおけるゲーム装置及び周辺装置相互間のデータ通信は、 2つのデータ信号の両方又はいずれかが伝送クロック成分を含むので、スタートパ夕一ン、エンドパターンの検出や、データパターンからのデータの分離が容易である。変調 ·復調回路の構成が比較的に簡単に済む。

図面の簡単な説明

図 1は、ホスト（ゲーム装置） 1と周辺装置 2及び拡張周辺装置 3の例を説明する説明図である。図 2は、ホストの制御系を説明するブロック図である。図 3は、ホストとデバイスの接続関係を説明するブロック図である。図 4は、ホスト、上位デバイス及び下位デバイスの関係を説明するブロック図である。図 5は、絶対位置の割当てを説明するブロック図である。図 6は、ホストから見たデバイスが位置透過性を持つことを説明するブロック図である。図 7は、転送デ一夕の 1フレームの構成を説明する説明図である。図 8は、ソフトウェアの側面からインタフェースの構成を説明するブロック図である。図 9は、ホストとデバイス間の通信プロトコルの階層を説明するプロック図である。図 1 0 は、デ一夕の伝送方式を説明する説明図である。図 1 1は、伝送フレームの標準フォーマツトを説明する説明図である。図 1 2は、伝送フレームの C R Cォプシヨン付きフォーマツトを説明する説明図である。図 1 3は、同期パターンの、スタートパターン（a ) と、エンドパターン（b ) を説明する説明図である。図 1 4は、 C R Cオプションスタートパターンを説明する説明図である。図 1 5は、 S D C K B占有許可パターンを説明する説明図である。図 1 6は、リセットパターンを説明する説明図である。図 1 7は、ホストとデバイスファンクシヨン間の交信の態様を説明する説明図である。図 1 8 ( a ) は、ホストからのコマンドに対して各デバイスファンクションが応答する形式でデ一夕通信が間欠的に行われる Mバス上の様子を説明する説明図である。同図（b ) は、送信すべきデータが長いときに、複数の送信フレームを使用してデ一夕を間欠的に送信する例を説明する説明図である。図 1 9は、デバイスにおける動作を概略的に説明する説明図である。図 2 0は、絶対位置（A P ) 設定の手順を説明する説明図である。図 2 1は、ホスト用 M I Eを説明するプロック回路図である。図 2 2は、フレームエンコーダの動作原理を説明するブロック回路図である。図 2 3は、フレームエンコーダの動作を説明するタイミング図である。図 2 4は、オル夕ネィトシフトレジス夕の動作原理を説明するプロック回路図である。図 2 5は、オル夕ネィトシフトレジス夕（パラレル . シリアル変換）の動作を説明するタイミング図である。図 2 6は、フレームデコーダの動作原理を説明するブロック回路図である。図 2 7は、フレームデコーダの動作を説明するタイミング図である。図 2 8は、オル夕ネィトシフトレジス夕（シリァル ·パラレル変換）の動作原理を説明するプロヅク回路図である。図 2 9は、オルタネイトシフトレジス夕の動作を説明するタイミング図である。図 3 0は、標準コントローラの全体の構成を概略的に示すプロック図である。図 3 1は、標準コントローラの M I Eを説明するブロック図である。図 3 2は、デ一夕の透過（位置透過）なバス切替部を説明するブロック図である。図 3 3は、 U— デバイスの M I Eを説明するブロック回路図である。図 3 4は、 L—デバイスの M I Eを説明するプロック回路図である。図 3 5は、 M I Eにおける送信パターンの判別を説明するフローチヤ一トである。図 3 6は、標準フォーマツトのフレーム信号の形成を説明するフローチャートである。図 3 7は、 C R Cォプシヨン付きフォーマツ卜のフレーム信号の形成を説明するフローチヤ一卜である。図 3 8 S D C K B占有パターンによる動作を説明するフローチャートである。図 3 9は、リセットパターンの送出を説明するフローチヤ一トである。図 4 0は、 M I Eにおける受信動作を説明するフローチャートである。図 4 1 は、ス夕一トパターンを検出した場合の処理を説明するフローチャートである。図 4 2は、 C R C付きスタートパターンを検出した場合の処理を説明するフロ一チャートである。図 4 3は、ホストがデバイスに保持される固有情報を読出す例を説明するフローチャートである。図 4 4は、ホストと、基本デバイス、拡張デバイスの接続の複数の態様について説明する説明図である。図 4 5は、ホストとファンクション（基本デバイス、拡張デバイス）との関係を概念的に説明する説明図である。図 4 6は、ホストと基本及び拡張デバイスとの間のデ —夕通信を階層化モデルで説明する説明図である。図 4 7は、基本デバイスと各拡張デバイスとの接続関係を説明する説明図である。図 4 8は、フレームデ一夕の構成を説明する説明図である。図 4 9は、タイムアウトを説明する説明図である。図 5 0は、 S D C K A信号及び S D C K B信号によるデータ伝送を説明する説明図である。図 5 1は、スタートパターン及びエンドパターンを説明する説明図である。図 5 2は、 S D C K B占有許可パターンを説明する説明図である。図 5 3は、リセットパターンを説明する説明図である。図 5 4は、フレームのフォーマツトを説明する説明図である。図 5 5は、ホストと周辺装置（基本デバイス、拡張デバイス）間のデ一夕伝送の概略を説明する説明図である。図 5 6 ( a ) は、ホストからデバイスに送られたコマンドに対して各デバイスが応答する形式でデ一夕通信が間欠的に行われることを説明する説明図である。同図（b ) は、送信すべきデータが 1送信フレームで送れる量よりも大きい場合に、該デ一夕を複数のデ一夕に分割し、複数の送信フレームで間欠的に送信する例を説明する説明図である。図 5 7は、ホスト、各基本デバイス、各拡張デバイスの全 A P値を説明する説明図である。図 5 8は、基本デバイスの A P設定（絶対アドレス）の手順を説明する説明図である。図 5 9は、拡張デバイスの A P設定（絶対ァドレス）手順を説明する説明図である。図 6 0は、ホスト、基本デバイス、拡張デバイス間のフレームデータ転送を説明する説明図である。図 6 1は、ホストと基本デバイス（あるいは拡張デバイス）との通常の交信手順を説明する説明図である。図 6 2は、ホストと基本デバイス間の S D C K B占有手順を説明する説明図である。図 6 3は、ホストの M I Eを説明するブロック図である。図 6 4は、基本デバイスの構成を説明するブロック図である。図 6 5は、基本デバイスの M I Eの構成を説明するブロック図である。図 6 6は、基本デバイスと拡張デバイスの接続を説明するブロック図である。図 6 7は、基本デバイスがホストからデ一夕を受信する場合の手順を説明する説明図である。図 6 8は、基本デバイスがホストから送受信バッファ以上のデータを受信する場合の手順を説明する説明図である。図 6 9は、基本デバイスからホストにデ一夕を送信する場合の手順を説明する説明図である。図 7 0は、基本デバイスからホストに M I Eの送受信バッファの容量以上のデータを送信する場合の手順を説明する説明図である。図 7 1は、コマンド" Device Request"を説明する説明図である。図 6 8は、コマンド" All Status Request" を説明する説明図である。図 7 3は、コマンド" Device Reset"を説明する説明図である。図 7 4は、コマンド" Device Kill"を説明する説明図である。図 7 5は、コマンド" Date Transfer"を説明する説明図である。図 7 6は、コマンド" Get Condition"を説明する説明図である。図 7 7は、コマンド" Get Media Info"を説明する説明図である。図 7 8は、コマンド" Block Read"を説明する説明図である。図 7 9は、コマンド" Block Write"を説明する説明図である。図 8 0は、コマンド" Get Last Error"を説明する説明図である。図 8 1は、相対アドレスの基本デバイス（ゲームコントローラ）の例を示すブロヅク図である。図 8 2は、絶対アドレスの基本デバイス（ゲームコントローラ）の例を示すブロック図である。図 8 3は、相対ァドレスの拡張デバイス（L C Dカートリッジ）の例を示すブロック図である。図 8 4は、絶対アドレスの拡張デバイス（L C Dカートリッジ）の例を示すブロック図である。図 8 5は、相対アドレスの拡張デバイス（メモリカートリッジ）の例を示すブロック図である。図 8 6は、絶対ァドレスの拡張デバイス（メモリカートリッジ）の例を示すブロック図である。図 8 7は、相対アドレスの拡張デバイス（振動力一トリヅジ）の例を示すプロヅク図である。図 8 8は、絶対アドレスの拡張デバイス（振動カートリッジ）の例を示すブロック図である。図 8 9は、相対アドレスの拡張デバイス（ライトガンカートリッジ）の例を示すプロック図である。図 9 0は、絶対アドレスの拡張デバイス（ライトガンカートリッジ）の例を示すブロック図である。図 9 1は、相対アドレスの拡張デバイス（音声入力カートリッジ）の例を示すブロック図である。図 92は、絶対アドレスの拡張デバイス（音声入力カートリヅジ）の例を示すブロック図である。図 93は、相対アドレスの拡張デバイス (音声出力カートリッジ）の例を示すプロヅク図である。図 94は、絶対アドレスの拡張デバイス（音声出力カートリッジ）の例を示すブロック図である。図 95は、 Mバスをワイヤレス（無線通信）で構成する例を説明する説明図である。図 9 6は、 Mバスをワイヤレス（光通信）で構成する他の例を説明する説明図である。図 97 (a) は、ゲームコントローラの Mバスコネクタを説明する説明図である。同図（b) は、ゲームコントローラの LMバスコネクタを説明する説明図である。図 98は、他のゲームコントローラの例を説明する説明図である。図 99は、 Mバスコネクタのソケット例を説明する正面図である。図 100 (a) は、 Mバスコネクタのプラグを説明する側面図、同図（b) は同プラグの上面図、同図（ c) は同プラグの正面図である。図 1 0 1は、 Mバスケ一ブルの周辺装置（基本デバイス）側に設けられるコネクタの説明図である。図 102 (a) は、 LMバスコネクタのソケットの上面図、同図（b) は、同プラグの正面図である。図 1 03 (a) は、 LMバスコネクタのプラグの上面図、同図（b) は、同プラグの正面図である。図 1 04は他のゲーム装置の例を示す斜視図である。図 1 05は同ゲーム装置を示す背面図である。図 10 6は他のゲーム装置の制御系を示すブロック図である。図 1 07は、本発明が適用されるネットワークシステムのブロック図である。図 1 08は、他のネットワークシステムのプロヅク図である。発明を実施するための好適な形態

まず、システム構成の概略を図 1及び図 2を参照して説明する。図 1は、コンピュー夕システムとしてのゲーム装置を説明する説明図である。図 2は、このゲーム装置の制御系を説明するプロック図である。

ゲーム装置（ホスト） 1は、ゲームプログラム等を実行する CPU 1 a、ゲーム装置としての制御プログラム、データ、 0 S等を記憶する R O M 1 b、ゲ —ムアプリケーションプログラムやデータを記憶する C D— R O M装置 1 c、 C P U 1 aと各部間のデータ転送を制御するバスコントローラ 1 d、 C P U 1 aのプログラムやデータを保持し、データ処理に使用される R A M 1 e、描画データから画像信号を形成する描画プロセッサ 1 f 、音声デ一夕から音声信号を形成する音響プロセッサ 1 g、 C P U 1 a及び外部の周辺装置相互間のデ一夕転送を中継するペリフェラルイン夕フヱース 1 h、等によって構成される。 R A M 1 eの一部の領域はペリフエラルデ一夕処理のためのワーク R A Mとして使用され、いわゆる D M A動作が可能になされている。画像信号及び音声信号はモニタ 4、例えばテレビジョンに供給され、映像と音声が出力される。周辺装置は、基本周辺装置 2と拡張周辺装置 3とからなる。基本周辺装置 2はコネクタ 1 iを介してべリフヱラルコントローラ l hと接続され、拡張周辺装置 3は基本周辺装置 2に接続される。基本周辺装置 2及び拡張周辺装置 3は、ホストに対して電気的（あるいは論理構造的）には並列に接続される。基本周辺装置 2は、例えば、ゲームコントローラであり、拡張周辺装置 3は、例えば、音声入力装置、音声出力装置、光線銃モジュール、振動装置、メモリ装置等である。

ただし、次に述べる第 1の実施の形態（第 1のイン夕フェース規格）では、周辺装置は、その果たす機能の観点から検討され、 Uデバイスファンクション及び Lデバイスファンクションに分類されている。この分類は、一つの周辺装置に一つの機能が形成される場合だけでなく、一つの周辺装置内に複数の機能が形成される場合や、一つのファンクションが複数の周辺装置によって実現される場合があることを考慮したものである。

一方、後述する第 2の実施の形態（第 2のィン夕フェース規格）においては、周辺装置は、装置相互の接続関係から基本周辺装置及び拡張周辺装置に分類されている。本発明の実施の形態は、大別して、第 1の実施の形態と、第 2の実施の形態とに分けられる。

(第 1の実施の形態）まず、本願の第 1のインタ一フェース規格で使用する用語の意味について図面を参照して説明する。

まず、データを時系列上に展開したデータを「シリアルデ一夕」と称する。シリアルデ一夕でデ一夕のやりとりを行う信号線を「シリアルバス」と称する。本願のィン夕フェース規格を採用する、ゲーム装置と周辺装置とを接続するシリアルバスを Mバス（M— B u s ) と称する。

周辺装置の各デバイスファンクションに最初から割当てられている、登録制の認識番号を「デバイス I D」と称する。デバイス I Dは、複数種類、例えば、 2 5 6種類を用意できる。一つのポ一卜に同じデバイス番号が複数あってもよい。

ゲーム装置のぺリフエラルコントローラと周辺装置と Mバスで接続する箇所をを「ポート」と称する。 Mバスでは複数のポートを能動的に接続することが可能である。例えば、 1 6ポートをサポート可能であるが、実施例では、 4つのポート（ポート A、ポート B、ポート C、ポート D ) をサポートする例で説明している。

図 3に示すように、ゲーム装置側を「ホスト」、これに接続する周辺装置の機能の一つを「デバイスファンクション」と称する。デバイスファンクションは、装置（製品）そのものではなく、装置の機能を指し示すため、一つの装置によつて一機能が実現される場合の他、一つの装置の機能を複数に分割し、夫々をデバイスファンクションとすることが出来る。 Mバスでは、ホストは 1台で、それにデバイスファンクションがツリー状に接続される。そして、各デバイスファンクションは、同一 Mバス上に存在するように見える。一つのポートには、複数のデバイスファンクション、例えば、 1 4個のデバイスファンクションが接続可能である。デバイスファンクションは、例えば、ゲーム装置の周辺装置を、ゲームコントローラ、ゲームパッド、ジョイスティヅク、キーボ一ド、模擬操縦装置、模擬銃、記憶装置、音声装置等として機能させる。

図 4に示すように、各デバイスファンクションは、「上位（U ) デバイスファンクシヨン」と「下位（L ) デバイスファンクション」との 2種類に分類される。 U—デバイスファンクションは、ホストと接続出来る。また、 U—デパイスフアンクシヨンは L—デバイスファンクションをコントロールする能力を持つ。 L—デバイスファンクションは、 U—デバイスファンクションに接続している、あるいは接続することを前提とするデバイスファンクションである。 U -デバイスフアンクシヨンから L—デバイスファンクションに繋がる Mバスを「L Mバス」と称する。

一つのポートに必ず一つの U—デバイスフアンクションがないと、そのポートは使用できない。そして、主として、ゲーム装置のゲームコントローラを U 一デバイスファンクション、拡張（周辺接続）装置を L—デバイスファンクシヨンとする。例えば、 Mバスには、最大 1 4個の L—デバイスファンクションを接続できる。

また、 U—デバイスファンクションに U—デバイスファンクションを接続することが可能である。この場合、接続した U—デバイスファンクションは、 L 一デバイスフアンクシヨンとなる。 U—デバイスフアンクシヨンと L—デバイスフアンクシヨンとは物理的に分離している必要はなく、 U—デバイスファンクシヨンの中に論理的に分離した別のデバイスファンクションを L一デバイスファンクションとすることが出来る。

例えば、周辺装置のデバイスファンシヨンを制御する I C (例えば、マイク口コンピュータ）の中に機能別に、デジタル制御部を U—デバイスファンクシヨン、アナログ制御部を L—デバイスファンクションとすることができ、 L一デバイスフアンクションすなわちアナログ制御部を使用しないときには、その部分を使用不可にすることも可能である。図 5に示すように、ホス卜の各ポー卜において複数のデバイスファンクションのいずれにも、ホストが直接的にアクセスできるように、個々のデバイスフアンクシヨンにポート Aから順に番号が割振られる。このデバイスファンクシヨン毎に割振られるアクセスのための識別番号（あるいは符号）を「絶対位置

(AP)j と称する。

Mバスでは、ホストの 1つのポートに複数のデバイスファンクションが割当てられる。 Mバスのポート数と APの数の関係は、次式で表される。

(最大ポート数） X ( 1ポートに割当てられる最大 AP数） =一定値実施例の Mバスでは、「一定値」を 1バイ卜で表現することにする。この場合、

(4ポート（max l 6ポ一ト）） X (最大ポート 1 6個の AP) = 1バイトとなる。

1 6個の APのうち、ポートに APがーつ予約されるため、 1ポートに割り当てられる A Pは最大 1 5個になる。これより、 1ポートに最大 1 5デバイスファンクションまで使用可能となる。また、 1ポートに U—デパイスフアンクシヨンが 1つ接続されるので、 L—デバイスファンクションは最大 14デバイスフアンクシヨンとなる。

デバイスファンクションに割当てられる APは、ポート毎に使用可能な数字の範囲が定められる。例えば、 A Pの構成は、次のようになる。

ビット 765432 10

A P pppp****

ここで、 " p p p p，，はポート番号（ポート A = " 0000 "、ポート B = " 0 00 1"、ポート C = "00 1 0"、ポート D= "00 1 1") に相当し、 "** **" は連番（"0000" ( 1 0進数の "0") 〜 "： L 1 1 1" ( 1 0進数の " 1 5")) である。よって、 1つのポートで最大 1 5デバイスフアンクションの A Pが定められる。

2進数表示にすると、デバイスファンクションの A P値は、ポート Aでは" 0 0000 00 1 " ~ "0 0 0 0 1 1 1 1 " の範囲、ポート Bでは " 0 00 1 0

0 0 1 " 〜 "00 0 1 1 1 1 1，，の範囲、ポート Cでは " 0 0 1 00 0 0 1，， - "00 1 0 1 1 1 1" の範囲、ポート Dでは、 " 00 1 1 000 1" 〜 "◦ 0

1 1 1 1 1 1 1" の範囲である。

これ等を、 1 0進数表示にすると、それそれ、 1〜： L 5、 1 7〜3 1、 3 3 〜4 7、 4 9〜6 3と表される。また、 1 6進数表示にすると、それそれ、 #

0 1〜# 0 F、 # 1 1〜： L F、 # 2 1 ~ 2 F、 # 3 1〜# 3 Fと表される。デバイスファンクションから見たホストの各ポートの APは、常に、そのポ —トで使用できる APの最小値で、ポート Aでは # 00 ( 0)、ポート Bでは #

1 0 ( 1 6 )、ポート Cでは # 2 0 ( 3 2 )、ポート Dでは # 3 0 ( 4 8 ) となる。デバイスファンクション及びホストは、 A Pの上位 4ビットからその接続されているポートが判別できる。デバイスファンクションへのアクセスは、この APでアクセスするデバイスフアンクションを指定する。

各デバイスファンクション毎に割り当てられている A P指定することで、 1 つのデバイスファンクションが指定されるため、ホストは、周辺装置の各デバイスファンクションにダイレク卜にアクセスできる。このため、図 6に示すように、ホストから見て、ホストと各デバイスファンクションとは何も経由せずに接続されているように見える。別言すれば、各デバイスが同一バス上に接続されているように見える。

ホストとデバイスフアンクションのデ一夕のやりとりは、従来のような一方通行的なものではなく、その場その時に適したデータの送信受信が出来るように、ある決った命令を用いてデータのやりとりを行う。この命令のことを「コマンド」と称する。コマンドのデータを「パラメ一夕」と称する。

一回の送信データは、図 7に示すように、コマンド +パラメ一夕の 1フレーム（例えば、 2 5 6バイト）で構成される。パラメ一夕には、 APデータ、デ —夕のサイズ、データが含まれるが、データを含まない場合もある。原則的に、ホストがコマンドを発行してデバイスファンクションにアクセスする。デバイスファンクションはそれに対応するデ一夕を用意した後、ホストにコマンドを発行してデ一夕を送る。 Mバスでは、例えば、最大 2 5 4個のコマンドを用意可能であり、最大 2 5 3バイトのデータの転送が可能である。周辺装置、例えば、ゲーム操作入力装置としてのゲームコントローラの機能を拡張するための拡張装置を接続する場所を「拡張ソケット」と称する。拡張ソケットには、原則として、 L—デバイスを接続する。標準的なゲームコントローラでは、例えば、 2つの拡張ソケットを持つ。 Mバスでは、拡張ソケットの数は L—デバイスファンクションの個数と同じ数、例えば、実施例では 1 4 個まで持つことが出来る。

あるデ一夕を Mバス用のシリアルデータに変換し、 Mバス上で送受信できるようにする回路あるいは機能デバイスを「Mバス I / Fエンジン（M I E )」と称する。 Mバス規格の機器は、全てこの M I Eを持つ。ホストにはホスト用の M I E、 U—デバイスファンクションには U—デバイスファンクション用の M I E、 L一デバイスファンクションには L—デバイスファンクション用の M I Eを組込む。

図 8に示すように、ホストがデバイスファンクションにアクセスするためには、必ずデバイスファンクションを統括するソフト「Mバスドライバ」を介しなければならない。デバイスファンクションは、 Mパスドライバによって、制御 '管理される。 Mバスドライバは、デバイス I D (機能識別番号）、 A P (絶対位置）、ポート等の管理、コマンドの受信 '発信、データ形式の制御、管理等を行う。 Mバスドライバを改良（改版）、追加していくことにより、コマンドを増すことが出来る。

Mバスにおいて、全ての周辺装置は、所定フォーマットによる装置に特有の情報（固有情報）を記録しなけれはならない。このデバイスファンクション情報のことを「デバイスステイタス」と称する。デバイスステイタスは、管理データとして、製品名、デバイス I D、ライセンス、モデルナンバー、仕向地、 LM—バス数等を、電気的データ（ハードウエア情報）として、スタンバイ消費電流、最大消費電流等を記録する。デバイスステイタスは、 Mバスドライバ及びアプリケーション ' プログラム 'イン夕フェース（AP I ) にて管理活用され、例えば、周辺装置の製品名や接続許容の判別、最大消費電流に基づくポート全体の電流制御等を可能とする。

図 9は、本インタフヱ一ス規格が提案する範囲を概略的に示している。ホスト上で実行されているアプリケ一ションソフトは、周辺装置のデバイスファンクシヨンとのデータ通信を AP Iというソフトウエアを介して、あるいは直接に Mバスドライバにィンストラクションを与えて行う。 Mバスドライバによつてインストラクションに対応して形成されるコマンドはホス卜の MI E、ケ一ブル、周辺装置の M I E、 M I Eコントローラを介して、周辺装置のデバイスファンクションの中核となるコントロールソフトに伝えられる。該コントロ一ルソフトは当該コマンドに対する応答を、 M I Eコントローラ、周辺装置の M I E、ケーブル、ホストの M I E、 Mバスドライバを介してホスト上で実行されているアプリケーションソフ卜に返す。周辺装置には、複数のデバイスファンクシヨンを設けることが出来るが、この場合には、各デバイスファンクションは M I Eを共用することが可能である。ここで、 MI E、接続ケーブル等は物理的階層、 Mバスドライバ、 M I Eコントローラは論理的階層に相当する。次に、 Mバス上のデータの伝送について説明する。

Mバスにおいては、データ伝送は同期シリアル方式で行われる。接続ケープルは、電力線対（Vcc、 GND)、データ線対（SD CKA、 SD CKB :双方向）の計 4線を使用する。必要により、ノイズ防止のために接続ケーブルをシールドするシールド線が追加される。デ一夕の送受信は双方向通信の半二重とし、適当なデータ転送速度、例えば、 2 Mbpsに設定される。

図 10を参照して、伝送原理について説明する。デ一夕は、デ一夕線を伝搬するシリアルデータクロヅク（S D C K ) A及びシリアルデータクロック（S D C K ) Bによって伝送される。シリアルデ一夕クロヅク A及び Bは、デ一夕伝送時には、クロック成分を含み、同図に示すように、交互にネガティブエツジ（立ち下がりエッジ）となる。すなわち、図 1 1のデ一夕パターン部に示すように、伝送クロックのパルス列の各パルス間にデ一夕のビットが揷入され、シリアルデータクロック A及び B相互間は時間軸上において適当な量（一方の信号のパルスエッジが他方の信号のデ一夕部分に位置するような時間）だけシフトされている。る。受信側では、一方の信号の、波形のネガティブエッジの夕イミングにおいて他方の信号のデ一夕部分をラツチし、これを読取りデ一夕 (再生デ一夕）とする。信号のデ一夕部分は、信号のレベル変化可能な部分であり、 Lレベル（「0」）、あるいは Hレベル（「 1」）を担う。 Lレベルは、相対的に低い第 1の電位レベル（例えば、接地電位）であり、 Hレベルは相対的に高い第 2の電位レベル（例えば、電源電位）である。デ一夕は、例えば、最上位桁（M S B ) 側から転送される。このようなデータ伝送を行う回路は比較的に簡単に構成することができる。なお、デ一夕ラッチのタイミングは、ポジテイブエッジ（立ち上がりエッジ）を使用することとしても良い。

この方式によれば、 I ²B U Sや D S—リンク方式に比べてデ一夕伝送路の伝送周波数を下げることが可能となる。例えば、 I ²B U Sや D S —リンク方式では、 1 0 Mビット/秒のデ一夕伝送速度を送るには、デ一夕伝送媒体を 1 0 M H zで動作させる必要がある。これに対し、本方式では、 1 0 Mビットのデ一夕を 2本のデータ線でそれそれ 5 Mビットずつ分担して伝送するので、理論的にはデータ線の 5 M H zのデ一夕伝送クロックで 1 0 Mビッ卜/秒のデ一夕伝送速度を得ることが可能となる。また、クロックパルス間にデータを挿入することによってパルス幅が長くなるので、当該部分では伝送周波数が等価的に低下する。より低い伝送速度で済むことは回路設計を容易にする。

図 1 1及び図 1 2は、信号の伝送フォーマツトの例を示している。伝送フォ一マットは、スタートパターン、デ一夕パターン、エンドパターンによって構成され、必要により、 C R C (Cyclic Redundancy Check)チエックビットが付加される。

図 1 1は、標準の伝送フォーマットを示している。データ伝送は、フレーム単位（最小単位）で行われる。標準フォーマットの 1フレームの構成は、デー夕伝送の開始を示すスタート（S TART) パターンから始り、 256バイト長のデ一夕（DATA) パターン、そしてエンド（END) パターンで構成される。デ一夕パターン中に示される「D」は、データの「0」 ·「 1」のビヅト情報を担っている部分を示している。

図 1 2は、標準データフォーマヅ卜にエラ一訂正機能を付加した CRCォプシヨン付フォーマットの例を示している。エラー訂正方法としては、例えば、巡回冗長検査（CR C) を使用することが出来る。 CRCオプション付のデ一夕伝送時は、図 1 2のデ一夕パターンに示すように、 CRCの対象となったデ一夕の後に CR Cコードのパターンが付加される。

上述した伝送フォーマツト中のデータパターン以外の部分は、特定の情報を担う情報パターンとなっている。情報パターンは、データ線 SD CKA及び S D CKBのいずれかが、「L」レベル状態の間に他方の信号線を伝搬する信号パルス（伝送クロック）数によって定義される。情報パターンとしては、例えば、同期パターン、データ線占有許可パターン、リセットパターン等がある。

同期パターンには、図 1 3 (a) に示すスタートパターン、同図（b) に示すエンドパターン、図 14に示す CR Cオプション付きスタートパターンがある。

スタートパターンは、上述したデータパターンに先立ち伝送される同期パ夕 —ンである。受信側の M I Eが、データ線 S D CKAが「； L」レベルの期間にデ一夕線 SD CKBの 4ネガティブエッジを検出すると、以降のパ夕一ンをデ —夕パターンとして解読し、メモリに取込むバッファリングを行う。エンドパターンは、デ一夕パターンの終了を示す。受信側の M I Eが、デ一夕線 SD CKBが「L」レベルの期間にデ一夕線 S D CKAの 2ネガティブェッジを検出すると、デ一夕パターンの終了を確認して正常終了とする。

CR Cォプション付ス夕一トパターンは、 CR Cオプションを付加するときの STARTパターンである。受信側の M I Eは、デ一夕線 SD CKAが「L」レベルの期間に S D CKBラインの 6ネガティブェヅジを検出すると、 CR C オプション付のデ一夕伝送と認識する。そして、 E NDパターン以前の 1 6ビヅトを CRCデ一夕として、データ部分に対してエラー検査を行う。

図 1 5は、ホス卜が受信側にデータ線のうちの 1本の占有を許容するデ一夕線占有許可パターンの例を示している。データ線 SD CKBの占有許可パターンは、 S D C K Aが「 L」の期間に S D C K Bラインが 8ネガティブエッジを有する。受信側の M I Eが S D C KB占有許可パターンを検出した場合、次の SD CKAのネガティブエッジより SD CKAが「L」の期間 SD CKBを占有することが出来る。その後、 S D C K Aのポジティブエッジにより S D C K Bの占有を解除する。

例えば、デ一夕線 SD CKBを占有して、シュ一ティングゲーム装置に使用される光線銃（Light-Gun)の出力デ一夕をゲーム装置に送ることが出来る。デ一夕線 S D C KBのみを使用してデ一夕が転送され、データ線 SD CK Aは占有の時間（期間）を示している。

図 1 6は、リセットパターンを示している。リセットパターンは、デ一夕線 SD CKAが「L」レベルの状態でデータ線 S D CKBラインが 14ネガティブエッジを有する。受信側の M I Eがリセットパターンを検出した場合は、ホスト側からのリセット要求と判断する。デバイスは、 MI Eの初期化、 APの抹消を行う。その他のデ一夕の初期化は行わない。

次に、ホス卜とデバイス間のデータ通信における伝送プロ卜コルについて図 1 7を参照して説明する。まず、原則として、コマンド送信の優先権はホスト側にある。ホストからのコマンドに該当するデバイスファンクションが応答する形で交信が行われる。従って、ホストからのコマンド送信によって全ての通信プロトコルは開始する。図 1 8 ( a ) はこの様子を説明するものである。データ通信は必要が生じたときにホス卜からデバイスファンクションに対して行われる。従って、 Mバス、 L Mバス上では、ホス卜と複数のデバイスファンクションの各々との間で間欠的なデータ通信が行われる。なお、送信すべきデ一夕が、 1送信フレームとして定められた長さを超える場合には、図 1 8 ( b ) に示すように、送信すべきデータは複数に分割され、分割された各デ一夕が複数の送信フレームによって送信される（後述図 7 0参照）。

ホス卜のアプリケーシヨンプログラムが特定の周辺装置のデバイスフアンクシヨンからデ一夕を入手するべくバスドライバにアクセスする。ドライバはあて先としての A P、コマンドを形成し、 M I Eは A P、コマンドを担うフレームデ一夕を Mバスに送出する。バス接続されているデバイスフアンクシヨンは通常状態においては、待機状態にあり、ホストからのコマンドを待受けている。周辺装置の M I Eがフレームデータを受信し、デバイスファンクションのコントロールプログラムに M I Eコントロ一ラを介してコマンドを渡す。コント口 —ルプログラムは、自己の A Pを検出すると、当該コマンドに対する応答を M I Eコントローラを介して M I Eに返答する。 M I Eは、返信コマンドとホス卜の A Pを含むフレームデ一夕を形成し、バスに出力する。ホストは、該フレ —ムデ一夕を受信して送信コマンドに対する応答を得る。デバイスファンクションはコマンドの待受け状態に戻る。

このようにして、ホストは、必要な情報をデバイスファンクションから入手することができる。

次に、デバイスファンクションにおける処理の概略を図 1 9を参照して説明する。周辺装置に電源線が接続され、電源が供給されると、デバイスファンクシヨンはハードウェアの初期値設定等を行う初期化を実行する。次に、後述する、デバイスファンクションに A P値を設定する A Pセット処理を行う。 A P セット処理では、接続デバイスファンクションの認識、デバイスファンクションへの A Pの割当て等が行われる。デバイスファンクションが A Pを保持することにより、ホストとデバイスファンクション間の交信が A Pによって可能となり、通常の動作状態となる。

通常動作状態において、デバイスファンクションがホス卜からリセットコマンドを受信すると、 A Pの再設定を行う（ソフトリセット）。バスリセヅトコマンドを受信すると、該当するポートのバスに接続された全てのデバイスファンクシヨンを初期化し、 A Pの設定し直しを行う（ハードリセット）。ホストは、各デバイスファンクションにコマンドを送出して動作の禁止や停止を指令することも出来る。

デバイスフアンクションへの A Pセット処理について図 2 0を参照して説明する。

A Pセットは、ポ一卜に接続されているデバイスファンクションの認識と A Pの割当てを行う処理である。

(1) ホストは、初期化終了後、ポートにデバイスファンクションが接続されているかどうかを確認するために、ポ一ト Aから順々にデバイスリクェスト（Device Request) を送信する。デバイスリクエストは A Pが割当てられていないデバイスフアンクションに対して、デバイス固有の情報であるデバイススティタス（Device Status)を返すように要求するコマンドである。送出はポート Aから順に行い、ポート Dで終了する。

(2) U—デバイスファンクションは、初期化終了後、 L Mバスを Mバスから切り離し、ホス卜からのデバイスリクエストを待つ。ホス卜からデバイスリクエストを受取ると、それに応答してデバイススティタスをホス卜に返す。この時点でのデバイスリクエストを受取れるデバイスファンクシヨンは、 1回に付きポートで 1つだけである。 A Pを割当てられたデバイスファンクションは反応しない。

(3) ホストは、デバイスファンクションからデバイススティタスを受取ると、このデ一夕を基に接続関係と、デバイスの属性を把握し、デバイスファンクシヨンに A Pを割振り、割振った A P値を担う A Pアサイン（AP Assign) をデバイスファンクションに送る。 A Pは、各ポートで設定されている範囲内で連番で割振られ、ホストは A Pとデバイスファンクションの関係を把握する。デバイスファンクションの属性がアプリケ一シヨンソフトの予定しない（使用対象外）ものであった場合は、デバイスファンクションの動作を停止させるコマンド、デバイスキル (Device Kill) を送り、そのデバイスファンクションの動作を停止することが出来る。当該デバィスフアンクシヨンが U—デパイスファンクションである場合は、それに接続される L—デバイスファンクションも停止し、そのポ一ト全体を動作不可にすることが出来る。

(4) デバイスファンクションは、ホストからの A Pアサインを受取り、割当てれた A Pを記憶して、ホストにデバイスファンクションからの返信としてデバイスリプライ（Device Reply)を返す。これ以後、ホス卜からデバイスファンクションへのアクセスは、デバイス I Dから、 A Pを用いて行われる。

(5) ホストは、今セッティングしているデバイスファンクションの L Mバスの本数を、デバイスステイタスで把握しているので、 L Mバスがある場合には、デバイスファンクションに L Mバスの 1つを接続するように、 L Mバスコネクト（LM-Bus Connect)を送る。 L Mバスコネク卜がない場合には、後述の処理（10)を行う。

(6) U—デバイスファンクションは、 L Mバスコネクトを受取ると、 L N スの 1本を Mバスと接続する。そして、ホストにデバイスリプライを返す。

(7) ホストは、デバイスリプライを受取ると、デバイスリクエストを送る。

このとき、 U—デバイスファンクションは既に A Pが割当てられているので反応しない。

(8) L一デバイスファンクションは、ホストからデバイスリクエストを受取ると、それに応答してデバイスステイタスをホス卜に送る。

(9) L Mバスが全て接続される（全てのデバイスファンクションに A Pが割当てられる）まで、（3)以降の処理を繰返す。

(10) ホストは、各デバイスファンクションの動作を開始させるために、ファンクシヨンスタート（Function Start)を送る。

(11) デバイスファンクションは、ファンクションスタートを受けとると、 A Pセッ卜の動作から、通常の動作に移行する。移行した後、デバイスフアンクションはホストにデバイスリプライを返す。

(12) ホストは、デバイスリプライを受取ると、次の A Pにファンクションスタートを送る。

(13) (11)と（12)の処理を繰返して各デバイスフアンクションを順次活性化し、最後の A Pのデバイスフアンクションがデバイスリプライを返して、 A Pセヅ卜の処理を終了する。

(14) 各デバイスファンクションは、通常動作に移行し、ホストは次のポートの A Pのセットを行う。

(15) このようにして、あるポートに接続された各デバイスファンクションへの A P設定が行われる。

次に、ホストが動作中にケーブルの抜き差しが発生した場合（活線挿抜）の処理について説明する。

(1) ホストは、各ポートに一定間隔でデバイスリクエストを送出する。使用しないポートはアクセスの対象から除くことが出来る。 (2) 接続されていなかったポ一卜からデバイススティタスが返ってくれば、ホストはデバイスファンクションが接続されたと認識する。認識後、そのポ一トに対してリセットパターンを出力し、全デバイスファンクションの A Pを抹消する。その後、 A Pセット処理を行い、 A P の更新と接続関係の再構築を行う。

(3) ホストは、デバイスファンクションにコマンドを送信し、デバイスフアンクションから応答がなければ、そのデバイスファンクションは切断されたものとして認識する。切断されたデバイスファンクションは、ホストにて A Pの抹消、接続関係の再構築を行う。

通常動作におけるデータの送信 ·受信の処理について説明する。

(1) コマンド送信の優先権コマンドは、最初に必ずホストから送り、デパイスフアンクションがそれに返答する。最初にデバイスファンクション側からホストにコマンドを送ることは、認められていない。コマンドの再送は、デバイスファンクション側からリクエストがない限り、ホスト側からは行わない。

(2) データ形式送信 '受信のデ一夕は、コマンドとパラメ一夕（A Pデータ、データサイズ、デ一夕）から成り立つ。実際にデ一夕線に送出される信号には、 M I Eにて、コマンドの前にスタートパターン、パラメ一夕の最後尾にエンドパターンが付加される。そして、「スタートパターン」 +

「コマンドパターン」 + 「A Pデ一夕」 + 「デ一夕サイズ」 + 「デ一夕」 + 「ェンドパターン」の順番で 1つのフレームが構成され、送信される。受信側の M I Eにてフレームは解析され、スタートパターンとェンドパターンを確認する。コマンドとパラメ一夕の詳細は後述される。

(3) ホストホスト用 M I Eは、 Mバスドライバによって管理される。デバイスフアンクションのデ一夕の取得は M I Eで自動的には行われずに、 M バスドライバを介して各ソフトウェアが行う。ここで、各ソフトウェアとは、 Mバスのドライバの上位のソフトウェア、例えば、ライブラリソフトゃゲームソフトウェアをいう。 1回のアクセスで A P指定した 1個のデバイスファンクションと通信できる。 1 I N T中に複数のデバイスファンクションからデ一夕を取得するには、その数だけデバィスフアンクシヨンにアクセスする。 1 I N T (interrup は、 T V画面の書換タイミングの単位時間であり、約 1 / 6 0秒である。ポートの接続チェックは、未接続ポートに対してデバイスリクエストを送信して、反応があれば「接続」とする。ポートは送信時以外は、常に入力（受信）状態である。どのコマンドを使用するかは、デバイスファンクションとその時その場面によって異なるため、各デバイスファンクションの仕様に従う。

(4) デバイスファンクション周辺装置用 M I Eは、 M I Eコントローラを介して、デバイスファンクションのプログラムを実行する C P U等によつてコントロールされる。デバイスファンクションは、ホストからコマンドが送られてくるまで、受信状態を維持する。そして、デバイスファンクシヨンは、交信のために必要な自己のデ一夕を作成する。また、ホス卜からのアクセスとは非同期で、デバイスファンクションは当該デバィスフアンクシヨン（例えば、コントロールパッド及びジョイステック等の操作入力装置）として出力すべきデータを作成する。ホストから要求があれば、規定時間内にデータを送出する。ホストからは、同じポートに接続されている全てのデバイスファンクションに同じコマンドが送られる。デバイスファンクションは、受信したコマンドとパラメ一夕を解析し、自己の A Pと一致した場合のみ、コマンドを返信する。自己の A Pと一致しない場合には、ホストに対して反応してはならない。どのコマンドを使用するかは、デバイスファンクションとその時その場面によつて異なるため、詳細はデバイスファンクションの仕様に従う。

(5) 禁止事項同じポー卜内のデバイスファンクションからデバイスファンクシヨンへの、デバイスファンクション同士の直接のアクセスは禁止される。デバイスファンクション同士の交信はホストを介さなければならない。また、デバイスファンクションは、ホストのみが発行できるコマンドを使用してはならない。

例外処理について説明する。例外処理は、デ一夕送受信がコマンドでコントロール出来ない機器のために用意されている特別の処理である。このような機器の例としては、シュ一ティング ' ゲームに使用されるライトガン（光線銃、 Light- GUN)がある。

(1) ホストは、デバイスファンクションがライトガンのデバイス I Dを持つことを認識した場合は、 Mバスを通常モードから SDCKB占有モードに切替える。デバイスファンクション側からモード切替は出来ない。ホストは、切替える前に、モードチェンジを送出して、ライトガンが接続されているかを確認した後、 S D C KB占有パターンにて、 Mバスモ一ドを切替える。 SD CKB占有モードになると、そのポートの全デバイスが S DC KB占有モードになり、 SD CKB占有モードで動作するデバイスファンクション以外はコマンドを受付けない。例えば、ポート A に、ライトガン、メモリカード及び振動ユニットが接続されている場合、 S D C KB占有モードで動作するデバイスファンクションはライトガンだけである。占有モードにすると、ライトガンだけがホストから制御され、他のデバイスファンクションであるメモリ力一ドゃ振動ュニヅトは動作しない（ホストから制御できない）。

(2) SD CKB占有モードから戻るためには、ホストにて解除処理を行う。

SD C KB占有モード終了後は、直ぐに通常モードになる。

(3) ライトガンの場合、 1 I N Tの画面書替えの時間のうち、垂直プランキング期間を除いた時間、すなわち、 TV画面を描画している期間が S D CKB占有モードとなる。画面を描画している期間が終り、プランキング期間になったとき、直ぐに通常モードに切替えて、その他のポートのデバイスファンクションに対してデータの送信とデ一夕の受信を行う。 (4) ライトガンの機能を実現するためには、受光素子を持つ部分を 1デバイスフアンクシヨンとし、トリガーや方向キー、アナログキ一等の部分を別の 1デバイスファンクションとする。こうすると、従来、ライトガンを使用するときには、方向キーが使用できない、という不具合を解消可能となる。また、ライトガンが単体のデバイスファンクションとなるので、他の拡張装置との接続も可能となる。これにより、新たな機能のゲ —ムアプリケ一ションの提供が可能となる。

次に、コマンドの例について説明する。コマンドには、大別して、コント口 —ルコマンドとエラーコマンドとがある。

コントロールコマンドには、基本コマンドとして、デバイスリクエスト (Device Request)^ ステイタスリクエスト（Status Request), オールステイタスリクエスト（All Status Request)、 A Pアサイン（AP Assign)、 L Mパスコネクト (LM-Bus Connect), ファンクションスタート（Function Starり、ホストデ一夕トランスミヅト（Host Data Transmit)ヽデータリクエスト（Data Request)^ ォ —ルデ一夕リクエスト（All Data Request)、モードチェンジ (Mode Change)、デバイススリ一プ (Device Sleep)、デバイスリセット（Device Reset). デバイスキル (Device Kill),デバイスステイタス（Device Status)、デバイスリプライ（Device Reply) ^ デバイスデータトランスミツト（Device Data Transmit)、等がある。この他に基本コマンドに属しない拡張コマンドがある。拡張コマンドは、デパイスフアンクシヨン、 Mバスドライバによって異なる。

デバイスリクエスト（Device Request)は、ホス卜が、 A Pが割当てられていなぃデバイスフアンクシヨンに対して、デバイスステイタスを返すように要求するコマンドである。

ステイタスリクエスト（Status Request)は、ホストが、 A Pで指定されるデバイスファンクションに対し、デバイスステイタス（デ一夕は固有デバイス情報 (Fixed Device Status)) を返すように要求するコマンドである。

オールステイタスリクエスト（All Status Request)は、ホストが、 A Pで指定されるデバイスフアンクシヨンに対して、全てのデバイスステイタス（固有デバイス情報 (Fixed Device Status)と自由デバイス情報 (Free Device Status)の両方）を要求するコマンドである。デバイスファンクションからは、デバイスデ一夕トランスミツト（Device Data Trandsmit)で、固有デバイス情報デ一夕の後に自由デバィス情報デ一夕を返す。

A Pアサイン (AP Assign)は、ホストが、デバイスファンクションに対して、 A Pを割当てるコマンドである。 A Pセヅト処理内でのみ発行可能である。デバイスファンクションは、通常動作の間においては受理せずにコマンドリフユ —ザル（拒否、 Command Refusual)を返す。

L Mバスコネクト（LM-Bus Connect)は、ホストが、デバイスフアンクシヨンに対して、 L Mバスの 1本を Mバスに接続することを要求するコマンドである。デバイスファンクションは、 L Mバスコネクトを受信する度に所持している L Mバスを 1本ずつ接続していく。デバイスファンクションが通常動作の間は処理せずに、コマンドリフューザルを返す。

ファンクシ 3ンスタート（Function Starりは、ホス卜が A Pで指定したデバイスフアンクシヨンを通常動作させるコマンドである。このコマンドを受け、デバイスの通常動作になったら、デバイスリプライを返す。初期化はされない。デバイスフアンクシヨンが通常動作の間は、受理せずにコマンドリフユ一ザルを返す。

ホストデ一夕トランスミツト（Host Data Transmit)は、ホス卜からデバイスファンクションにデ一夕を転送するコマンドである。データの内容は各デバイスフアンクシヨンによって異なる。データの詳細は各デバイスファンクションの仕様によって定められる。デ一夕サイズが 0の場合、デバイスファンクションは受信せずに、コマンドリフユ一ザルを返す。 A Pセットの間は、デバイスファンクションは受理せずにコマンドリフユ一ザルを返す。

デ一夕リクエスト（Data Request;)は、ホス卜がデバイスファンクションに指定したデータを送信するように要求するコマンドである。デ一夕領域に複数の要求デ一夕の番号を指定することが出来る。デ一夕サイズが 0 0 hの場合は、デバイスフアンクションはこのコマンドを受理せずにコマンドリフューザルを返す。 A Pセットの間は、デバイスファンクションはこのコマンドを受理せずにコマンドリフューザルを返す。

オールデ—夕リクエスト（All Data Re quest;)は、ホス卜がデバイスファンクシヨンに全てのデ一夕を送信するように要求するコマンドである。 A Pセット処理の間は、デバイスファンクションは、受理せずにコマンドリフューザルを返す。

モードチェンジ（Mode Change)は、ホストが、ポートの Mバスのモードを切替えるコマンドである。 S D C K B占有モードにするときは、モードチェンジ発行後、デバイスリブラィを確認して特定ポ一トを S D C K B占有モードにする。デバイスフアンクションが S D C K B占有モ一ドでの動作に対応していないときは、デバイスファンクションはモードチェンジを受理せずにコマンドリフユ一ザルを返す。 A Pセット処理の間は、デバイスファンクションはモードチェンジ処理をせずにコマンドリフューザルを返す。

デバイススリープ (Device Sleep)は、ホス卜が指定デバイスを一時停止させるコマンドである。デバイスファンクションは停止後に、デバイスリプライを返し、以後、ファンクションスタートのみを受付ける。 A Pセヅト処理の間は、デバイスファンクションはデバイススリ一プを受理せずにコマンドリフユ一ザルを返す。

デバイスリセット（Device Reset)は、ホストが、特定デバィスフアンクシヨンにソフトリセヅトをかけ、初期化させるコマンドである。ソフトリセットは、 I cのリセット端子等のハードウェア機能を利用してリセット（初期化）を行うのではなく、例えば、プログラム（ソフトウェア）的に内部の R A Mやレジス夕を初期化するものである。ソフトリセットはプログラムでリセヅ卜の対象を選択できるので、初期化したくない箇所、例えば、 I Cの端子状態設定等は、保持可能である。既に割振られている A Pの値は初期化されない。初期化後、デバイスリプライを返し、通常動作になる。 A Pセット処理の間は、デバイスファンクションはデバイスリセットを受理せずにコマンドリフユ一ザルを返す。デバイスキル (Device Kill)、は、ホストが、デバイスファンクションに対して動作を認めないコマンドである。 A Pセヅト処理フローの A Pアサインの前でのみ、デバイスファンクションは受理できる。デバイスファンクションは、スタンバイ消費電流で待機し、コマンドを一切受付けない。動作させるためには、ハードリセットまたは電源を切る必要がある。ハードリセットは、 I Cのリセット端子等のハードウェア機能を利用してリセヅト（初期化）を行うものである。また、プログラムで同等の初期化処理を行う場合を含む。 I Cの初期化も行わなければならない電源投入の際のパワーオンリセットと同等処理を行う。ソフトリセットと異なり、初期化する箇所の選択はできない。デバイスファンクシヨンが通常動作の間は、受理せずにコマンドリフユ一ザルを返す。通常動作のときに、デバイスファンクションを一時停止させるには、デバイススリープを使用する。

デバイスステイタス（Device Status)は、デバイスファンクションが、ホストに対して固有デバイス情報を返すコマンドである。固有デバイス情報については後述する。

デバイスリプラィ（Device Reply)は、デバイスフアンクシヨンが、デバイスフアンクシヨンの返信として広範囲で使用する。データ内容の A Pは、デバイスファンクション自身の A Pを示し、発行元を明確にする。

デバイスデ一夕トランスミツト（Device Data Transmit)は、デバイスフアンクシヨンが、ホストからの要求に従って、データを転送するコマンドである。デ一夕の内容は各デバイスファンクションによって異なる。データサイズが 0

O h ( hは 1 6進数表示を表す）の場合は、ホストは受理せず、コマンドリフユーザルを返す。場合によって、再送信、デバイスステイタス等のコマンドが送信される。

次に、エラーコマンドについて説明する。エラ一コマンドには、基本コマンドとして、コマンドリフユ一ザル（ Command Refusual)、コマンドアンノウン ( Command Unknown )、トランスミツトァゲン (Transmit Again)、 L Mノスェラ一 (LM-Bus Error)、デパイスエラー (Device Error)等がある。この他に、デバイスファンクション、 Mバスドライバによって個性化された拡張コマンドがぁる。ここで、個性化されたとは、ドライバが標準で持っているコマンドではなく、特定のデバイスファンクション向けに用意されたコマンドをいう。

マンドリフューザル（Command Refusual) は、ホストあるいはデバイスフアンクシヨンが、送られてきたコマンドに対して、デ一夕の受渡しの拒否をするコマンドである。動作に適合しないコマンドが送られてきた場合にも、このコマンドを返信する。そして、不正なアクセスを禁止する。

コマンドアンノウン（Command Unknown) は、ホストから送られてきたコマンドがデバイスフアンクシヨン側に用意されていないものであるときに、デバイスファンクションがホス卜に返すコマンドである。

トランスミヅトァゲン（Transmit Again)は、ホストあるいはデバイスファンクシヨンが、送られてきたデ一夕に何らかのエラーがあるときに、もう一度同じデ一夕を送るように要求するコマンドである。

L Mバスエラー (LM-Bus Error)は、デバイスファンクションが、ホストに対して、 L Mバスでエラーが発生したことを告げるコマンドである。ホス卜から、 L Mバスコネクトを受信したが、接続する L Mバスがないとき等にホストに送るデバイスエラー (Device Error)は、デバイスファンクションが、デバイスファンクションで何らかのエラーが発生し、復帰中であることをホストに告げるコマンドである。

上述したデバイス固有の情報（デバイスステイタス）について説明する。デバイスステイタスは、書き替えたり、消去出来ないようにし、そのままのデ一夕を記録する。例えば、ある値を計算してステイタス値や文字にすることは禁止される。

デバイスステイタスには、固有デバイス情報 (Fixed Device Status)と自由デバイス情報 (Free Device Status)とがある。

固有デバイス情報は、絶対に記述しなければならない、例えば、全部で 1 0 8バイトのフォーマツ卜の決ったデバイススティタスである。全ての項目を記述しないと、動作、接続の保障がされない。

自由デバィス情報は、個々のデバイスフアンクシヨンによって自由に使用しても良いデバイスステイタスである。容量は、例えば、 1 4 8バイト以下でなければならない。

固有デバィス情報には、次のように項目が含まれる。

(1) デバイス I Dデバイスファンクションの I D、属性を記述する。各デバイスファンクションは、予め登録して I Dを取得することで、ホストが読取った I Dでどのような種類のデバイスファンクションが接続されたのかを判別可能とする。そこで、 Mバスを使用するものは、 Mバスのラィセンスを保有している者に対して、事前に製品別に登録する。

(2) 最大デ一夕サイズデバイスファンクションから出力されるデ一夕の最大サイズを記述する。

(3) L Mバス数デバイスファンクションが持つ L Mバスの数を記述する。

(4) 製品名製品名を英語またはローマ字で A S CII コードで記述する。実際の商品名と異なっていても良い。製品名も事前登録の対象となる。 (5) 仕向地コード製品の販売地域を記述する。例えば、北アメリカ、ョ一口ッパ、日本等である。このコードを、特定地域向けの周辺装置とゲームアプリケーションとの適合性を判断する等が可能となる。

(6) ライセンス製品のライセンス表示を英語またはローマ字で A S C II コ一ドで記述する。

(7) スタンバイ消費電流一時停止時の消費電流を 0 . 1 mA単位で記述する。

(8) 最大消費電流最大消費電流を 0 . 1 m A単位で記述する。

一方、自由デバイス情報 (Free Device Status)は、製品の企画者、開発者、設計者、プログラマ等が自由に記述できる領域の情報である。ホストは、オールデバイスリクエスト（All Device Request)コマンドでデバイスファンクションからこの情報を取得することが出来る。アプリケーションソフト等でこの領域を利用する場合には、データの配列等の対応を予めとつておく必要がある。ホス卜の M I Eを特にペリフェラルコントローラと称する。図 2 1は、ホストに設けられるペリフェラルコントローラのブロック回路図の例を示している。

同図において、クロックデバイダ (Clock Divider) 5 1は、夫々の処理ブロックへ供給するクロックをシステムクロックから作り出し、また、供給するクロックの分周比を変えることで、送信（転送）レートの変更等を行う。

インストラクシヨンレジス夕（Instruction Register) 5 2は、メインバスを介してアプリケ一ション等からぺリフエラルイン夕フェースへのインストラクションが書込まれる 3 2ビットのレジス夕である。書込まれた内容をポートコントロ一ラ 5 7、フレームコントローラ 5 8に渡す。

ライトバッファ（Write Buffer) 5 3は、転送するデ一夕を書込む 2 5 6バイトの R A Mである。

インタラプトコントローラ（Interrupt Controller) 5 4は、送信、受信、各種エラ一による割込みを制御するコントロ一ラである。

ステイタスレジス夕（Status Resister) 5 5は、本コントローラの状態を示す 3 2ビッ卜のレジス夕である。

リードノソファ (Read Buffer) 5 6は、受信したデ一夕を保持するための 25 6バイ卜の RAMである。

ポートコントローラ（Port Controller) 57は、送受信の対象となるポートを制御するコントロ一ラである。コマンドによって選択された送信ポ一卜の 3ステートバッファ 68を制御して、第 1及び第 2のセレクタ 64及び 65の各出力 SD CKA及び SD CKBを選択ポートに導出する。また、第 3及び第 4のセレク夕 6 6及び 67を制御して受信ポートの選択を行う。

フレームコントローラ（Frame Controller) 5 8は、出力パターン、デ一夕長等のフレーム構成を制御するコントローラである。

フレームェンコ一ダ (Frame Encoder) 5 9は、フレームコントローラ 58によつて制御され、情報パターンの生成、出力を行う。

オル夕ネィトシフトレジス夕（Alternate Shift Register) 60は、フレームコントローラによって制御され、ライトノッファ（Write Buffer)上のパラレルデー夕をシリアルデ一夕に変換（P/S) し、 SD CKA、 SD CKBにデータ、クロックを交互に出力するレジスタである。また、オルタネイトシフトレジス夕内には、 CRC演算部が設けられ、フレームコントローラの指令に従って、データに CRC処理を行う。

第 1のセレクタ 64は、フレームコントローラ 58によって制御されて、フレームエンコーダ 5 9の出力またはオルタネィトシフトレジス夕 60の出力を選択して SDCKAを出力する。

第 2のセレクタ 65は、フレームコントローラ 58によって制御されて、ォル夕ネィトシフトレジス夕 6 0の出力またはフレームエンコーダ 59の出力を選択して SDCKBを出力する。

第 3のセレクタ 66は、ポートコントローラ 5 7の指令に従って、受信ポ一トを選択し、バッファアンプ 6 9を介して受信した SD CKAをフレームデコ —ダ 6 1及びオル夕ネィトシフトレジス夕 62に供給する。

第 4のセレクタ 67は、ポートコントローラ 5 7の指令に従って、受信ポ一トを選択し、バッファアンプ 69を介して受信した SD CKBをフレームデコ —ダ 6 1及びオル夕ネィトシフトレジス夕 62に供給する。

フレームデコーダ (Frame Decoder) 6 1は、受信フレームの構成を解析し、スティタスレジス夕 55への反映、オルタネィトレジス夕 62の制御を行う。オル夕ネィトシフトレジス夕（Alternate Shift Register) 62は、フレームデコーダ 6 1によって制御され、受信シリアルデ一夕をパラレルデ一夕に変換する（S/P) レジス夕である。また、オルタネイトシフトレジス夕 62は、受信信号のエラ一検査 (Error Check)を行う C R C演算回路を備えている。

H V (水平/垂直）ラッチ信号コントローラ（HV Latch Signal Controller) は、フレームコントローラ 5 8によって活性化される。例えば、フレームコントロ一ラ 58が、 S D CKB占有許可パターンを送出した後、フレームデコ一ダを不活性化し、 HVラッチ信号コントローラを活性化する。 HVラッチ信号コントローラは、 SD CKB占有許可パターンを送出した後に SD CKBを受信すると、図示しない HVカウン夕にラッチ信号を与える。 HVカウン夕は、画面上の位置に対応した値を出力する、水平位置カウン夕と垂直位置カウン夕である。例えば、シュ一ティングゲームにおいて、テレビ画面に向けた銃がトリガされると、 SD CKBが銃から出力される。この SD CKBが銃の画面上の照準（射撃）位置を HVカウン夕で判別するために使用される。

図 22は、フレームエンコーダ 59の動作原理を説明する回路図である。同図において、 5 9 1はフリップフロップ、 5 92はカウン夕、 593はコンパレー夕、 594は論理ゲートである。

フレームエンコーダ 5 9にライトパルスが供給されると、本回路がァクティブ状態となる。ライトパルスが供給されると、その立上がりエッジでフリップフロヅプ 5 9 1の Q出力の SD CKAが「L ι レベルに設定される。 SD CK Aはカウン夕 59 2のィネーブル入力となっており、カウン夕 592は供給されるクロック C L Kの計数を開始する。カウン夕 5 92は、カウント値 CNT OUTを「0」、「 1」、「2」、 … 「7」、「8」と歩進する。このカウント値は、コンパレータ 5 9 3の比較入力 Aに供給される。コンパレ一夕 593の比較基準入力 Bには、出力パターン設定値 nが供給される。例えば、「スタートパターン」を発生させる場合には、コマンドをデコードしたフレームエンコーダ 59 によって、設定値 nとして「9」が与えられる。コンパレ一夕 593は、両入力が一致すると、出力端子 EQから出力 CMP OUTを出力し、フリップフロヅプ 59 1のプリセット端子/ PRに供給する。これにより、フリップフロヅプ 59 1の Q出力の SD CKAは、「H」レベルに設定される。 SD CKAと、クロック信号 CLKを（ 1/2) 分周した CL KB信号とを、オアゲート 59 4で合成して S D CKBを得る。

このように、スタートパターン、リセットパターン、エンドパターン等に対応した出力パターン設定値を与えて、ライトパルスを供給すると、 SDCKA が「L」レベルに設定され、 SD CKBが所定回数の立ち下がりエッジを有するパターン信号を得ることが出来る。

図 24は、オル夕ネィトシフトレジス夕 60の動作原理を説明する回路図である。同図において、 60 1はパラレルデータをシリアルデ一夕に変換するシフトレジス夕、 602は 2入力のセレクタ、 603はパラレルデータをシリアルデ一夕に変換するシフトレジス夕、 604は 2入力のセレクタである。

図 25は、オルタネイトシフトレジス夕 60の動作を説明するタイミングチヤートである。

送信する複数の偶数ビヅト D6、 D4、 D2、 DOをそれそれシフトレジスタ 6 0 1の複数の D入力端に与え、図示のタイミングのシフトクロヅク SH I FT CLKAにより、デ一夕をシフトさせ、出力端 Qよりシリアルデ一夕としてセレク夕 602の A入力端に供給する。セレクタ 6 02の B入力端には、図示のクロック C L K Aが入力されている。セレクタ 6 02は、シフトクロック SH I FT CLKAの「H」レベル対応して出力端 Qのシリアルデ一夕を、「L」レペルに対応してクロヅク C L CK Aを選択する。この結果、セレクタ 602の出力端 Yには、クロック C LKAにデ一夕 D6、 D4、 D2、 DOを一定の間隔で重畳した SD CKAを得る。

同様に、送信する複数の奇数ビット D7、 D5、 D3、 D1をそれそれシフトレジス夕 603の複数の D入力端に与え、図示のタイミングのシフトクロック S H I FT CLKBにより、データをシフ卜させ、出力端 Qよりシリアルデータとしてセレクタ 604の A入力端に供給する。セレクタ 604の B入力端には、図示のクロヅク C L KBが入力されている。セレクタ 604は、シフトクロヅク SH I FT CLKBの「H」レベル対応して出力端 Qのシリアルデータを、「L」レベルに対応してクロヅク CL CKBを選択する。この結果、セレクタ 604の出力端 Yには、クロヅク C L K Aにデータ D7、 D5、 D3、 D1を一定の間隔で重畳した SD CKBを得る。なお、信号 SD CKA及び SD CKBに示される「D0」〜「D7」の部分はデータの値によって「H」レベルまたは「L」レベルとなる。

図 26は、フレームデコーダ 6 1の構成例を示す回路図である。同図において、 6 1 1はカウンタ、 6 1 2は複数のフリップフロップによって構成される複合フリップフロップ、 6 1 3はカウンタ、 6 14は複数のフリップフロップによって構成される複合フリップフ口ヅプである。

図 27は、フレームデコーダ 6 1の動作を説明するタイミングチャートである o

ス夕一トパターンの検出には、回路図中のカウン夕 6 1 1と、フリップフロップ 6 1 2が動作する。 SD CKAが「H」レベルではカウン夕の動作はディスイネ一ブルされる。 SD CKAが「L」レベルになると、カウン夕の動作はイネ一ブルとなり、 SD CKBの立ち下がりエッジをカウントする。 SD CK Aが「L」レベルの期間中の S D C K Bの立ち下がり回数を計数すると、計数出力がフリヅプフ口ップに与えられる。 SD CK Aの立上がりエッジでカウン夕出力がフリップフロップ 6 1 2に取込まれる。図 27に示すように、 SD C KAが「L」レベルの期間中に SD CKBの立ち下がり回数が 4回のとき（ス夕一トパ夕一ン、図 13参照）、フリップフロップ 6 12はスタートパ夕一ン検出を出力する。

ェンドパターンを検出するために、カウン夕 6 13、フリップフロップ 6 1 4によって、 SD CKBが「L」レベルの期間中の S D C K Aの立ち下がり回数が計数される。 SDCKBの立上がりエッジにより、カウン夕 6 1 3の計数出力をフリップフロップ 6 14に取込む。図 27に示すように、 S D CKBが「L」レベル期間中に S D C K Aの 2回の立ち下がりを計数すると、フリップフロヅプ 6 12はェンドパターン検出を出力する。 SD CKBの「L」レベル期間中の S D C K Aの立ち下がり回数が未定義の計数回数である場合には、フリップフロヅプ 6 14はフレームエラー検出を出力する。通常の動作モードでは、上記 S D CKBの 4回の立ち下がりを含むスタートパターンの後に、デー夕パターン、上記 S D S K Aの 2回立ち下がりを含むェンドパターンが続く（図 1 1参照）。

なお、図 27には、示していないが、受信開始後、 30。1(八が「1^」レぺルの期間中にカウン夕 6 1 1が S D C KBの 6回の立ち下がりを検出すると、フリップフロップ 6 12は CR C付きスタートパターン（図 14参照）の検出を出力する。 CR C付きパターンの動作モードでは、 SD CKBの 6回の立ち下がりを含む CR Cスタートパターンの後に、デ一夕パターン、 CRCデ一夕、エンドパターンが続く（図 1 2参照）。

また、カウン夕 6 1 1が、 S D CK Aが「L」レベルの期間中に SD CKB の 8回の立ち下がりを検出すると、フリップフロップ 6 1 2は S CK B占有許可パターン（図 1 5参照）の検出を出力する。この場合には、 SD CKB占有モードに移行する。 SD CKB占有モードは、解除パターン（SD CKAの立ち上がり）によって解除される。

また、カウン夕 6 1 1が SD CKAが「L」レベルの期間中に SD CKBの 14回の立ち下がりを検出すると、フリップフロップ 6 1 2はリセットパ夕一ン（図 1 6参照）の検出を出力する。これにより、リセット動作が行われる。

D CKAの「L」レベル期間中の SD CKBの立ち下がり回数が未定義回数のとき、フリップフロップ 6 12はフレームエラーの検出を出力する。フリップフロヅプ 6 12及び 6 14によるパターン検出出力は、ステイタスレジス夕 55に保持される。

図 28は、オル夕ネィトシフトレジス夕 62の構成例を示している。同図において、シフトレジスタ 62 1のデ一夕入力端 Dには、シリアルデ一夕 SD C KBが供給され、シフトクロヅク入力には、 SD CKAが供給される。シフトレジス夕 62 1は、図 29に示すように、 S D CKAの立ち下がりエッジで S D C KBのデ一夕部分を逐次取込む。シフトレジス夕 62 1のパラレル出力端子 D7、 D5、 D3、 D1には、 S D C K Aの 4回のクロックエッジによって直並列変換デ一夕が揃う。

同様に、図 28に示すシフトレジス夕 622のデータ入力端 Dには、図 2 9 に示すシリアルデータ S D C K Aが供給され、シフトクロヅク入力には、 SD CKBが供給される。シフトレジス夕 622は SD CKBの立ち下がりエッジで S D C K Aのデ一夕部分を逐次取込む。シフトレジス夕 622のパラレル出力端子 D6、 D4、 D2、 DOには、 S D C K Bの 4回のクロックエッジによって直並列変換デ一夕が揃う。

図 30は、ゲームコントローラ、入力操作用コントローラ、あるいは操作入力装置等と呼ばれるゲーム装置に接続される周辺装置の概略全体プロ、ソク図である。ゲームコントローラとして説明する。ゲームコントローラに 2つの拡張ソケヅ卜が設けられて更に周辺装置（L一デバイスファンクション）を追加（結合）することが可能である。ゲームコントローラには、 1チップマイクロコントロ一ラ（one-chip micro-controller)が内蔵されている。また、ゲームコント口 —ラには、デジタル出力を発生する 1 1個のスィッチ、 4軸の出力を発生するアナログキーが設けられている。これ等のスィツチの出力はマイクロコント口 —ラ（micro-controller)によって処理され、 M I E部、 Mパスを介してホストに出力される。

図 3 1は、周辺装置の機能をデバイスファンクションとしてとらえ、デバイスフアンクシヨン側の M I Eの構成を概略的に説明するブロヅク図である。同図においては、図示しないホストに Mバスを介してゲームコントローラが接続されている。ゲームコントローラ内には、 Mバスを介してホストに接続される U—デバイスフアンクシヨンと、 L Mバスを介して U—デバイスファンクシヨンに接続される 2つの L—デバイスフアンクションとが設けられている。図 3 2は、図 3 1におけるバスの切替部（セレクタ）を説明するブロック回路図である。 U—デバイスファンクションから分岐する Mバスは 2つあり、それそれ L Mバス 1、 L Mバス 2と称する。 L Mバスと Mバスの接続、切断の切替は、 U—デバイスファンクション用の M I Eのセレクタが行う。

図 3 3は、 U—デバイスフアンクションのハ一ドウェア部分の概略ブロヅク図を示している。いわゆる 1チップマイクロコントローラ（one-chip microcontroller)によって、通信処理部、ソケヅトコントロール部、 C P U部、 I / O 部が構成される。通信処理ブロックは、ホストとのイン夕フェースを行う。 C P U部は、ゲームコントロ一ラ等の周辺装置内における信号処理を制御する。 I / O部は、デジタルボタン、アナログキ一等の外部入力インタフェースである。ソケットコントロール部は、拡張ソケットのコントロールを行う。この例では、 2つの L—デバイスフアンクション用のハードウェアの拡張ソケット（ 2 スロット）が用意されている。なお、図中の破線でかまれる U— D E V I C E 部分は、 1チップマイクロコントロ一ラとして構成可能な部分を示している。次図の L— DE V I CE部分も同様である。

図 34は、 L一デバイスファンクションの概略ブロック図である。 1チップマイコンによって、通信処理部、 CPU部、サポート機能部が構成される。通信処理部は、 U—デバイスファンクションとのイン夕フェースを行う（L—デバイスファンクション用 M I E)。 CPU部は、 L一デバイスファンクションとしての処理を担う部分である。サポート機能ブロックは、 L—デバイスファンクシヨンの機能を実現するものである。例えば、光線銃のトリガ機能、メモリ機能、振動機能等を果す回路である。

次に、デバイスフアンクション側の M I Eの動作について図 33及び図 34 を参照して説明する。 AP未割当ての初期においては、図 33に示すソケットコントローラにより 3ステ一トバッファが制御されて、拡張ソケット 1、拡張ソケット 2へ伝送される S D CKA OUT及び SD CKB OUTはディスィネーブル状態となっている。ここで、ソケットコントローラは、 LMバス 1コントローラと LMバス 2コントローラの機能を担っている。

SDCKA OUTがデイスイネ一ブル状態で、拡張ソケヅ卜に L—デバイスファンクションが接続されていないとき、 SD CKA OUTは、 3ステートバヅファの出力端に接続されたプルダウン抵抗によって、「L」レベルとなる。ソケヅ卜コントロ一ラはこの出力端の「L」レベルを検出することによって、 L 一デバイスファンクションの U—デバイスファンクションへの未接続を判別でき。

一方、図 34に示す L—デバイスファンクションのハ一ドウエアの SD CK AO UTの入力端にはブルアップ抵抗を介して電源が接続されている。このため、 L一デバイスファンクションのハードウエアが拡張ソケヅ卜に接続されと、図 33に示す相対的に高抵抗のプルダウン抵抗と低抵抗の上記プルアツプ抵抗によって SD CKA OUT端子（3ステートバッファは遮断状態）は「H」レベルに引上げられる。ソケットコントローラはこの出力端の「H」レベルを検出することによって、 Lーデバイスフアンクションを含むハ一ドウエアの U— デバイスフアンクシヨンを含むハ一ドウェアへの接続を判別できる。

ホストからの APアサインコマンドによって、 U—デバイスファンクションに APが割当てられ、 LMバスコネクトコマンドを受けると、拡張ソケット 1 の SD CKA OUT及び SD CKB 0 U Tをイネ一ブル状態とする。これにより、ホストからのコマンドは、 U—デバイスファンクション及び拡張ソケット 1に繋がる L—デバイスファンクションに伝送される。

ホス卜が拡張ソケヅト 1の L—デバイスファンクションに APを割当て、 U 一デバイスファンクションに LMバスコネクトコマンドを送信した場合、 U— デバイスファンクションは拡張ソケット 2の S D CK A OUT, SD CKB OUTをィネーブル状態とする。拡張ソケット 2の L一デバイスファンクションに APの割当て終了後、ホストからのコマンドは、 U—デバイスファンクシヨン、 L—デバイスファンクション全てに等しく伝送される。 U—デバイスフアンクシヨン、 L—デバイスフアンクシヨンはコマンドに含まれる A Pの値を参照し、自己が選択されているかを判別して、適切に応答する。

図 35乃至図 39は、 M I Eの送信における制御動作を説明するフローチヤ —トである。

ホス卜のアプリケーションから AP Iを介して、バスドライバソフトウエアに一連の処理命令が与えられる。バスドライバはこの処理命令を M I Eを制御するインストラクションに翻訳して、 M I Eのインストラクションレジス夕 5 2に設定する。

フレームコントローラ 58は、インストラクションレジス夕に設定されたコ —ド（インストラクション）が、標準の伝送フォーマヅトのパターンの信号の出力を命ずるものであるか（ S 12 )、 CR Cオプション付きフォーマヅ卜の信号の出力を命ずものであるか（S 1 4)、 SD CKB占有許可パターンの出力か ( S 1 6 )、リセットパターンの出力か（ S 18 )、を判別する。標準の伝送フォーマツトパターンの出力である場合（S 1 2， Y e s ) は、フレームコントローラ 5 8は、図 3 6に示すシーケンスに従って、セレクタ 6 4及び 6 5にフレームエンコーダ 5 9の出力を選択させ、フレームエンコーダ

5 9からスタートパターンを出力させる（S 2 1 )。次いで、セレクタ 6 4及び

6 5にオル夕ネィトシフトレジス夕 6 0の出力を選択させ、ライトバッファ 5 3から送信デ一夕をオル夕ネィトシフトレジスタ 6 0に読込ませ（S 2 2)、ォルタネイトシフトレジスタ 6 0からデ一夕パターンを出力させる（ S 2 3 )。フレームコントローラ 5 8は、送信したデ一夕が、例えば、 2 5 6バイトになつたかを確認する（S 2 4)。まだ、 2 5 6バイトに満たない場合には（ S 2 4 , N o ), ライトバッファからの読出（S 2 2 ) と、デ一夕出力（S 2 3 ) を繰返す。

2 5 6バイトを送出した場合には（S 2 4， Y e s ), セレクタ 6 4及び 6 5 にフレームエンコーダ 5 9の出力を選択させ、フレームエンコーダ 5 9にェンドパ夕一ンを送出させる。

このようにして、標準パターンでデータが送信される。

インストラクションレジス夕 5 2に設定されたコ一ドが、 C R Cォプション付きフォーマツ卜の信号の出力を命ずるものである場合（ S 1 4 , Y e s ), フレームコントローラ 5 8は、図 3 7に示すシーケンスに従って、セレクタ 6 4 及び 6 5にフレームエンコーダ 5 9の出力を選択させ、フレームエンコーダ 5 9から CR C付きス夕一卜パターンを出力させる（ S 3 1 )。次いで、セレクタ 6 4及び 6 5にオル夕ネィトシフトレジス夕 6 ◦の出力を選択させ、ライトノヽ' ッファ 5 3から送信データをオル夕ネィトシフトレジス夕 6 0に読込ませる ( S 3 2 )。また、フレームコントローラ 5 8はオル夕ネィトシフトレジス夕内の CR C演算部に、読込みデ一夕に対して CR C計算を行わせる（S 3 3)。ォル夕ネィトシフトレジスタ 6 0からデ一夕パターンを出力させる（ S 3 4 )。フレームコントローラ 5 8は、転送したデ一夕が、例えば、 2 5 6バイトになつたかを確認する（S 35)。まだ、 25 6バイトに満たない場合には（S 3 5 , No)、ライトバッファからの読出（S 32 )、 CR C計算（S 33 )、デー夕出力（S 34) を繰返す。

256バイ卜を送出した場合には（S 35 , Ye s), フレームコントローラ 58は、オル夕ネィトシフトレジス夕 6 0に、データに続いて CR Cデ一夕を送出させる（S 36)。セレクタ 64及び 6 5にフレームエンコーダ 59の出力を選択させ、フレームエンコーダ 59にェンドパターンを送出させる（ S 37 )。このようにして、 CR C付きパターンでデ一夕が送信される。

フレームコントローラ 58が、 SD CKB占有許可パターンの出力指令を判別する（S 1 6 , Y e s) と、図 38に示すシーケンスに従って、セレクタ 6 4及び 6 5にフレームエンコーダ 5 9の出力を選択させ、フレームエンコーダ 59に SD CKB占有許可パターンを出力させる（S 4 1 )。ポートコント口一ラ 57を介してバッファ 68を制御し、 SD CKBの送出を禁止する（ S 42 )。次に、フレームエンコーダ 5 9に SD CKAを「L」レベルに設定した S D C KB占有許可パターンを出力させる（S 43)。

その後、 HVラッチコントローラ 6 3をイネ一ブルにする。 HVラッチコントロ一ラ 63は SD CKBのラインを監視する（S 44)。

デバイス側から返信があると（S 44， Ye s), HVラッチコントローラ 6 3は HVカウン夕のラッチ出力を発生する（S 45 )。ラッチ出力の発生後（S 45)、あるいはデバイス側からの返信がない場合（S 44， No)、 S D C K B占有モードを設定するコマンドがまだレジス夕 52に存在するかを判別する (S 46)。存在する場合（S 46， No) には、ステップ S 44 ~S 46を繰返し、デバイス側からの返信に対応して逐次ラツチ出力を発生する。

SD CKB占有モードを設定するコマンド解除されると（S 46， Ye s), SD CKAを「H」レベルに戻し、 S D CKA、 S D C K Bを送信に使用可能な状態に戻す（S 47)。このようにして、 S D CKB占有モードが行われる。

フレームコントローラ 58は、コマンドレジス夕に設定されたコードが、リセットパターンの出力であることをを判別する（S 18) と、図 39のシーケンスに示されるように、フレームエンコーダ 5 9にリセットパターンの出力を行わせる（ S 5 1 )。

このようにして、各種フォーマットの信号が送出される。

次に、 M I Eの受信における動作について説明する。

図 40のシーケンスに示すように、フレームデコーダ 6 1は、受信した SD CKA及び SD CKBをデコードし、受信信号がスタートパターンか（S 62)、 CR C付きスター卜パターンか（S 64)、あるいはいずれにも属しないフレームエラ一か（ S 66 ) を判別する。

ス夕一トパターンを検出した場合（ S 62 , Ye s), 図 4 1のシーケンスに示すように、未定義のスタートパターンであるかを判別する（S 7 1 )。未定義のパターンである場合には（ S 7 1 , Y e s )、ステイタスレジス夕にフレームエラ一検出フラグを設定し、ドライバソフト等によって所定のフレームエラー検出処理を行う（S 72)。

予め定義されているス夕一トパ夕一ンである場合には（ S 7 1 , N 0 )、スティ夕スレジス夕にスタートパターンの検出フラグを設定する。これにより、ォル夕ネィトシフトレジスタ 62が活性化され、受信した SD CKA及び SD C KBからデータを逐次抽出し、抽出したシリアルデ一夕をパラレルデ一夕に復調する（S 73)。復調データをリードバッファ 5 6に書込む（S 74)。このデ一夕の復調 ·転送を、フレームデコーダ 6 1がェンドパターンを検出するまで繰返す（S 7 1〜S 75 )。ェンドパターンを検出した場合（S 75 , Ye s), ステイタスレジス夕 55にェンドパターン検出フラグを設定し、受信を終了する

一方、 C R C付きスタートパターンを検出した場合、図 42に示すように、未定義のスタートパ夕一ンであるかを判別する（ S 8 1 )。未定義のパターンである場合には（ S 8 1 , Ye s). ステイタスレジス夕にフレームエラ一検出フラグを設定し、ドライバソフト等によって所定のフレームエラ一検出処理を行う（S 82)。

予め定義されているスタートパターンである場合には（S 8 1， No)、スティ夕スレジス夕に CRC付きスタートパターンの検出フラグを設定する。これにより、オルタネイトシフトレジス夕 6 2が活性化され、受信した SD CKA 及び SD C KBからデ一夕を逐次抽出し、抽出したシリアルデータをパラレルデ一夕に復調する（S 83)。そして、復調データに対して CRC演算を行う（S 84)。復調データをリ一ドバヅファ 5 6に書込む（ S 85 )。このデータの復調 '転送を、フレームデコーダ 6 1がェンドパターンを検出するまで繰返す（ S 8 1〜S 86)。ェンドパターンを検出した場合（ S 86， Y e s), 受信デ一夕の CR C計算とデータ部の後に付加された CR Cデ一夕とを参照して、 CR Cエラーの有無を判別する（S 87)。

CRCエラ一を検出したとき（S 87, Ye s) は、ステイタスレジスタ 5 5に CR Cエラ一検出フラグを設定し、デ一夕の再送信要求（トランスミツトァゲイン）等の CR Cエラ一検出処理を可能とする。 CR Cエラーを検出しないときは、 CR C付きパターンによるデータ受信を終了する（S 87, N o)o 図 43は、ゲームプログラム等のアプリケーション（ソフトウェア）に組み込まれたプログラムによる周辺装置（デバイスファンクション）の固有情報の入手及びその利用を説明するフローチャートである。

CD— R OM等の情報記録媒体から供給されたアプリケ一シヨンのプログラムはメモリに記憶されて C P Uによって実行される。アプリケーションのプログラムは、デバイスファンクションに対してデバイスリクエストコマンドを送信させ（ S 102 )、デバイスフアンクシヨンからの返信を待つ。所定時間を経過してもデバイスファンクションから固有情報を受信しない場合には、バスにデバイスファンクションが接続されていないと判断し（S 1 0 4， N o )、未接続処理を行う（ S 1 0 6 )。

デバイスファンクションから固有情報を受信した場合には（ S 1 0 4 , Y e s )、許諾（ライセンス）表記情報（S 1 0 8 )、仕向地情報（S 1 1 0 )、デバイス I Dを C D— R O M等の情報記録媒体から供給されたゲームプログラム等のアプリケーションに含まれている情報と照合する（S 1 1 2 )。各照合が一致すれば（S 1 1 2， Y e s ), そのデバイスファンクションに A Pを割当てる処理を行う（S 1 1 4 )。

一方、照合に一致しないものがある場合には、接続デバイスファンクション (あるいは接続周辺装置）がアプリケ一ションに非対応であることをユーザに知らせる処理を行う（S 1 1 6 )。その後、当該デバイスファンクションをホストに接続しない処理（ S 1 0 6 ) を行って終了する。

このような機能は、周辺装置の P L (Product Liability)対策として有用である _c 例えば、シユーティングゲームでは模擬銃を使用するが、精巧に銃を模したものは本物の銃と間違われる恐れがある。例えば、ある国においては、そのような使用が問題にならない場合であっても、他の国においては問題となることも考えられる。そのような場合には、明らかに模擬銃と判るような外観の銃のみが当該国で使用される必要がある。

そこで、上述したデバイスの固有情報を利用することにより、ある国やある地域での慣習、事情等を考慮すべきアプリケーションでは、そのアプリケーションで使用できる周辺装置の種類や型式を限定することが可能となって好ましいものである。

このように、本発明に係るゲーム装置とこの周辺装置との接続規格によれば、少ない本数のバスラインでゲーム装置と複数の周辺装置とを接続可能である。また、ユーザーがゲーム用周辺装置をケ一ブル (cable wire)あるいはコードを介してゲーム装置に接続すると、ゲーム装置が自動的に接続機器を認識し、接続された周辺装置をアプリケーションに適応するように初期化して立ち上げるので、ユーザ一に特別の手順や設定を経させることがなくなり得、ゲーム装置の周辺装置の接続規格として好適である。

また、上記した実施例においては、各周辺装置はバスに接続された他の装置へのアクセス権を有せず、ゲーム装置からのアクセスに対応して周辺装置が応答する形式でデータ通信を行うので、ゲーム装置と複数の周辺装置相互間のァクセスタイミングの調整等が不要となる。また、周辺装置相互間のアクセスを禁止しているので、周辺装置相互間のアクセスタイミングの調整が不要となり、 I / Oのハードウエア、ソフトウエアの構成が比較的に簡単で済む。

また、複数かつ複数種類の周辺装置を容易に接続できる。例えば、ゲーム装置のコントローラ、ジョイスティック、キ一ボード、 C D— R O Mドライブ、 D V D ドライブ、音声入力/出力装置、メモリパック、 F D D装置、モデム、 I S D N端末装置等を接続することが可能である。

また、ゲーム装置と周辺装置との間でコマンド形式でデ一夕通信が行われるので、ゲームアプリケーションがゲームの進行に応じて、その時その場面で必要なデ一夕をゲームコントローラ（周辺装置）等から取得できる。

また、少ないデータ量と、間欠的なデータ転送を行うため、接続ケーブルから輻射されるノィズが少ない。

バスドライバによってデ一夕通信が制御されるために、ドライバの更新によつてコマンドの追加、新たな周辺装置の開発が容易である。

また、ゲーム装置と周辺装置相互間でデータ通信を行うことが出来るようになされているので、一対のケーブルで音声出力、音声入力、静止画、動画等のマルチメディアのデータ転送が可能である。

また、周辺装置の固有情報をゲーム装置器本体やアプリケ一シヨンが利用することが出来るので、複数接続されている周辺装置のうち、アプリケーションと組合わせて使用する周辺装置と、当該アプリケーションでは使用しない周辺装置とを区別でき、使用しない周辺装置の動作を停止させることが可能となつて好ましい。

(第 2の実施の形態）概要以下に、 Mバスの第 2のペリフエラルイン夕フエ —ス規格について説明する。本願の規格は、 Mバスの処理全体の中で、ホスト用 M I Eと Mバスドライバとのィン夕一フェイス仕様、ファンクションと M l Eコントローラとのイン夕一フェイス仕様、通信プロトコル仕様、データフォ一マットを定める。まず、上述した第 1のイン夕フェース規格の説明と同様の手順に従って、第 2のィン夕フヱースの物理トポロジーと論理トポロジーから説明する。

( 1 ) 物理接続トポロジー

図 4 4は、第 2の実施の形態の物理接続トポロジーを概略的に示している。物理的な接続形態は、ホスト—基本デバイス（周辺装置）一拡張デバイス（周辺装置）の形態をとる。基本デバイスはホストに直接接続されるハードウェア (周辺装置）である。拡張デバイスは基本デバイスを介してホストに接続されるハードウェア（周辺装置）である。 1システムでは、ホスト（例えば、ゲーム装置）は 1台である。ホストは、周辺装置を接続するポートを、最大 4つ持つことが出来る。 1 つのポートに 1 つの基本デバイスが接続される。基本デバィスには外部接続の拡張デバイスが、最大 4個まで接続できる。ホスト—基本デバイス間は規定のケーブルで接続する。ただし、以下の様な接続は予定していない。 a)ホス卜への拡張デバイスの直接接続、 b) 基本デバイスへの基本デパイスの接続、 c)拡張デバイスへの基本デバイスの接続、 d)拡張デバイスへの拡張デバイスの接続。なお、これ等の記述は、本発明を実施例に限定する意図のものではない。

( 2 ) 論理接続トポロジー

図 4 5は、第 2の実施の形態の論理接続トポロジーを説明する説明図である。同図に示されるように、各ファンクション（基本デバイス，拡張デバイスのハ —ドウエア上に構成される）とホストとの論理接続は、ホストを中心とした、いわゆるス夕一型接続である。信号の送受信の管理はホストが行う。レイヤ構成と、コミュニケーションフロー図 4 6は、ホストと、周辺装置とのレイヤ構成を説明する説明図である。同図に示されるように、ホスト及び周辺装置は相互間のデータ通信のために階層化された構造を持つ。

同図において、ファンクション ' レイヤは、周辺装置の各ファンクションを活用し、デ一夕フォーマットに従って、データの送受信を行う。周辺装置は最大 3つまでのファンクションを持つことが出来る。 I / O · コントロール · レィャは、フレーム単位でのデ一夕送受信と、後述の M I E ( Mバス I / F ェンジン）を制御する。バス · イン夕一フェイス · レイヤは、ホストと基本デバイス（または拡張デバイス）の物理的な接続，信号の送受信を行う。ホスト内のアプリケ一ションと周辺装置の物理フアンクシヨンとの間のデ一夕取得（デ一夕通信）や制御は、ファンクションライブラリ、バス ' ドライバ、ホスト用 M I E、接続線、基本（あるいは拡張）デバイス用 M I E、 M I Eコント口一ラ、ファンクションを介して行われる。

ペリフエラルタイプ周辺装置（ペリフエラル）は次のように分類、区別される。まず、周辺装置は、基本デバイスと拡張デバイスの二つのデバイスタイプに分類される。更に、基本及び拡張デバイスは、ゲームコントローラとその他のペリフエラルタイプに分類される。ゲームコントローラ系のペリフエラル夕ィプの装置の例としては、ゲーム装置の標準構成品としてゲーム装置に添付される標準ゲームコントローラ、 J O Y— S T I C K、ステアリング等が挙げられる。その他のペリフエラルタイプの装置の例としては、キ一ボード、マウス、 G U N (模擬銃）等が挙げられる。拡張デバイスは、コントローラ拡張装置系のペリフエラルタイプであり、その装置の例としては、音声入力、バックアツプメモリ、 G U N (模擬銃）等がある。コントローラ系は、どのアプリケ一シヨンソフトでも使用出来るように、標準となるデ一夕フォーマヅトが決まっている。その他の基本デバイスや拡張デバイスは、デ一夕フォーマットが各デバイスによって異なる為、それそれのファンクション毎に、ファンクション ' ラィブラリが準備される。用語の説明

以下、第 2の実施の形態の説明において使用する用語について説明する。説明の便宜上、第 1の実施の形態における説明と一部重複している。まず、デー夕を時系列上に展開したデ一夕のことを「シリアルデ一夕」と呼ぶ。シリアルにデ一夕でデータのやりとりを行う信号線（流れ）を「シリアルバス」と呼ぶ。本願の提案の規格に従って、ゲーム装置と周辺装置を接続するシリアルバスを「Mバス」と称することにする。それそれの周辺装置に割り当てられている、周辺装置の機能を示すパラメ一夕群を「デバイス I D」と呼ぶ。デバイス I D は、周辺装置の属性や備えているファンクション（データフォーマットや機能要素）など、 1 6バイト（Byte)で構成される。デバイス I Dは、後述する [Device Status] コマンドで得ることができる。

ゲーム装置の周辺装置が接続できる Mバスの端子のことを「ポート」と呼ぶ。ポートの端子は、電源端子（VCC , GND) とデ一夕線（S D C K A， S D C K B ) の 4 ビン、あるいはこれにシールド線を加えた 5ピンが標準である。第 2 の実施の形態の規格による「Mバス」では最大 4ポート（ポート A，ポート B , ポート C，ポート D ) をサポートする。

ゲーム装置側を「ホスト」、それに接続する周辺装置において実現される機能を「ファンクション」と呼ぶ。ファンクションは製品そのものではなく、製品の構成する要素を示すため、 1つの製品に複数の機能を持たせることが出来る。周辺装置はファンクションの集まりとなるが、ホス卜からのアクセスは周辺装置単位で行い、ファンクションへのアクセスは、その中でファンクションタイプを指定して行う。 1つの周辺装置で、複数のファンクションが使用できるが、例えば、第 2の実施の形態の「Mバス」では最大 3つまで使用できる。

図 4 7に示すように、周辺装置は、物理的に「基本デバイス」と「拡張デバイス」の 2種類に分けられる。基本デバイスは、ホス卜に接続され、拡張デバイスをコントロールする機能を持つ周辺装置である。基本デバイスは、拡張デバイスの接続を自動的に認識し、接続を行う。拡張デバイスは、基本デバイスに接続され、デバイスが無いと動作できない周辺装置である。基本デバイスから拡張デバイスにつながる Mバスのことを、特に、「L Mバス」と呼ぶ。 L Mバスは Mバスと論理（信号）的には同一であるが、物理的には異なる。基本デバイスは、周辺装置の中で主としてゲームコントローラ系になり、拡張デバイスはゲームコントローラ系の拡張装置となる。ホストのポ一ト 1に対して、例えば、基本デバイスが 1個のみ接続でき、基本デバイスは、例えば、拡張デバィスを 5個まで（L Mバスも 5本まで）管理できる。

1つのポー卜で基本デバイスや複数の拡張デバイスに、ダイレク卜でアクセス出来るように、基本デバイス，拡張デバイスに対し、接続されている場所で認識番号を割り当てる。この割り当てる番号のことを「絶対位置 A P」と呼ぶ。「M バス」では、 A Pは 1バイト固定で、次の様になる。 [最大 4ポート（2 bit)] X

[ 1ポートに割り当てられる最大 A P数 = 6個（6 bit)] = [ 1バイト（ 8 bit) ] 割り当てられる A Pは、後述するように、接続形態と、基本デバイスか、拡張デバイスかによつて決まる。基本デバィス及び拡張デバイスへのアクセスは、この A Pを使用する。

ホストとファンクシヨンとのデ一夕のやりとりは、従来のような一辺倒ではなく、その場その時に適したデータの送信受信ができるように、ある決まった命令を用いてデ一夕のやりとりを行う。この命令のことを「コマンド」と呼び、コマンドのデータのことを「パラメ一夕」と呼ぶ。パラメ一夕は、送信先デバイスの A P , 送信元デバイスの A P , データのサイズ，デ一夕から構成される。 Mバスでは、最大 2 5 4個の基本的なコマンドが用意でき、 1アクセスで最大 1 0 2 0バイトのデ一夕の送受信ができる。

ポ一トを介して行われるデ一夕通信は、「フレーム」という単位で行われる。図 4 8は、フレームの構成例を示している。 1 フレームは、スタートパターンと、コマンドコードと、パラメ一夕（送信先 A P , 送信元 A P，データサイズ，デ一夕等）と、パリティビットと、ェンドパターンとによって構成される。 1 回のアクセスで 1つのフレームが送信される。 1つのデバイスに対し、 1イン夕一バル（INT) 内で 1アクセスである。スタートパターンとパリティビット、エンドパターンは M I E (後述）にて付加される。

図 4 9は、 Mバス上における応答とタイムァゥトとを説明する説明図である。ホス卜が基本デバイスまたは拡張デバイスにコマンドを送信し、そのコマンドに対しての返信を「応答」と呼ぶ。ホストはコマンド送信後に、ある時間まで応答を待つが、待った後も応答が無い状態のことを「タイムァゥト（Time Out)j と呼ぶ。タイムアウトした基本（あるいは拡張）デバイスはホス卜からは切断されたものとして認識される。また、基本（あるいは拡張）デバイスは受信時にタイムアウトした場合は、ソフトリセットを行う。タイムァゥ卜までの時間 (応答時間）は、例えば、 1 . O m Sである。

図 4 9において、 1)の場合は、基本（あるいは拡張）デバイスからの応答が、応答時間内にあるので正常である。 2)の場合は、応答が無いのでタイムアウトとなる。 3)の場合は、応答が応答時間内に無いので、タイムアウトとなる。 4) の場合は、送信デ一夕の途中の間隔が応答時間を越えているので、タイムァゥトとなる。タイムアウトした周辺装置が接続されているポートにはハ一ドリセッ卜が行われる。

コントローラの機能を拡張するための拡張装置を接続する場所を「拡張ソケヅト」と呼ぶ。拡張ソケヅ卜には、拡張デバイスが接続される。「Mバス」では、拡張ソケットの数は、最大 4個まで持つことが出来る。これは、拡張ソケットと L Mバスとの対応を後述する 2本の I D線の論理によって行う為である。 L Mバスの数と拡張ソケッ卜の数は必ずしも同一である必要はない。

データを Mバス用のシリアルデータに変換し、 Mバス上で送受信できるようにする回路を「M I E (Mバス Iノ Fエンジン）」と呼ぶ。 Mバス規格の装置は、全てこの M I Eを持つ。ホス卜にはホスト用 M I E、基本デバイスには基本デバイス用 M I E、拡張デバイスには拡張デバイス用 M I Eを組み込む。 M I E はデータ変換のみだけなので、フレーム内のデ一夕抽出は、ホストは Mバスドライバ（後述）、デバイスは M I Eコントローラと呼ばれるソフトウエア（ファ —ムウェア）で行う。

ホストが周辺装置にアクセスするには、周辺装置（基本デバイス，拡張デバイス）をコントロールするソフトウェア「Mバスドライバ」と「ファンクション ' ライブラリ」を介して行う。 Mバスドライバは、フレームの制御と管理を行い、各周辺装置（ファンクション）へのコマンドによる制御とパラメ一夕（デ —夕フォーマツト）の管理はファンクション ' ライブラリで行う。 Mバスドラィバは全ての周辺装置に対して 1種類のみで、ファンクション · ライブラリは各ファンクション毎に対応する。 1つの周辺装置に対して、デバイス I Dで示されるファンクション · ライブラリが、 3つまで使用できる。

「Mバス」において、全ての基本デバイスと拡張デバイスは、所定フォーマットに則った自身に特有の情報を記録している。

この基本デバイスと拡張デバイスの情報のことを「デバイスステイタス」と呼ぶ。デバイスステイタスは、管理データとして、製品名、デバイス I D、ラィセンス、モデルナンバー、製造ロット、仕向地などを、電気デ一夕として、スタンバイ消費電流、最大消費電流などを記録する。デバイスステイタスは、デバイス · ライブラリ及びアプリケーションソフトにて管理活用される。例えば、製品名、ライセンス情報による不正なコピー製品の排除、最大消費電流の情報によるポート全体の電流制御などが可能となる。

データ伝送パターン Mバス上の物理的なデ一夕伝送について説明する。このデータ伝送には、第 1の実施の形態と同じ形式が使用される。すなわち、デー夕伝送は同期シリアル方式で行われる。電源を供給するライン側線 Vcc、接地線 GND、 SD CKA信号を伝送するデータ線 SD CKA (双方向）及び SD CKB信号を伝送するデ一夕線 SD CKB (双方向）の計 4線が存在する。デ一夕の双方向通信は半 2重、転送レートは、例えば、最大 2Mbpsである。なお、必要により、信号のシールド線を追加することが出来る。

伝送原理図 50は、 SD CKA、 S D C KBによるデ一夕パターンを示している。シリアルデ一夕クロック A (SD CKA) 及び同 B (SD CKB) で伝送される信号は、透過デ一夕伝送時に必ず立ち下がりェッジが交互に存在するように形成される。受信側では、一方の信号の立ち下がりエッジ（若しくは立ち上がりエッジ）により他方の信号をラッチし、ラッチした信号レベルをディジ夕ルデータとして復調する。データは MS Bから転送され、開始位置では、 SDCKAをクロヅク情報、 S D C K Bをデ一夕情報として行われる。

SD CKA, S D CKBによる情報パターン図 5 1は、同期パターンの例を示している。同期パターンは、スタート（S TART) パターンとエンド（E ND) パターンを含む。スタートパターンは、デ一夕パターンに先立ち伝送される同期パターンである。受信側は SD CKAの立ち下がりから立ち上がりまでの間に SD CKBの立ち下がり（若しくは立ち下がり）エッジを 4回（4個の負パルス）検出すると、以降のパターンをデ一夕パターンと解釈する。受信側は SD CKBの立ち下がりから立ち上がりまでの間に SD CKAの立ち下がり（若しくは立ち上がり）エッジを 2回（2個の負パルス）検出すると、デ一夕パターンの終了を確認し正常終了と判断する。

SD CKB占有許可パターン（光線銃）図 5 2は、 SD CKB占有許可パ夕 —ンの例を示している。受信側は、 SD CKAの立ち下がりから立ち上がりまでの間に SD CKBの立ち下がりエッジを 8回（ 8個の負パルス）検出した場合、次の SD CK Aの立ち下がりより立ち上がりまでの間 SD C KBを占有できる。 S D C K Aの立ち上がりエッジによって、 S D C K Bの占有を解除しなければならない。このパターンは、例えば、シュ一ティングゲームの光線銃に用いられる。

リセットパ夕一ン図 5 3は、リセットパターンの例を示している。受信側は、 S D C K Aの立ち下がりから立ち上がりまでの間に S D C K Bの立ち下がりェッジを 1 4回（ 1 4個の負パルス）検出した場合、送信側からのリセット要求と解釈し、リセットを行う。

伝送フォーマツト図 5 4は、伝送フォーマツ卜の例を示している。データ伝送はフレーム単位（最小単位）で行われる。フレームの内容は、デ一夕伝送の開始を示すスタートパターンから始まり、最大 1 0 2 4バイト長のデータパ夕 —ン、ノリティ、そしてェンドパターンで構成される。ノリティは 8 ビヅ卜の水平方向とし、送信時にハードウェアで自動的に付加され、受信時は削除される。

プロ卜コルホストと周辺装置との通信プロトコルについて説明する。コマンドは [コマンド名] で記し、詳細は後述する。図 5 5は、プロトコルの概要を説明する説明図である。まず、一連の流れにおけるコマンドの送信の優先権はホストにある。このため、当初、周辺装置（基本あるいは拡張デバイス）は、コマンド待ち状態にある。周辺装置とホストとの通信は全て上述したフレーム単位で行われる。ホストは、アプリケーションプログラムを実行して周辺装置に対するコマンドを発生する。このコマンドは、フレームデ一夕として Mバスを介して周辺装置に送信される。フレーム内のコマンドとパラメ一夕で周辺装置に指示が行われる。フレーム内の送信先 A Pに該当する周辺装置は、フレームデ一夕を受信するとそれに応答する。すなわち、周辺装置は対応するコマンドを生成し、フレームデ一夕を形成し、これを Mバスを介してホストに送信する。その後、周辺装置は次のデータの待ち受け状態となる。ホストは、周辺装置からのフレームデータを受け取り、コマンド（返信）を抽出する。このコマンドをアプリケーションに返す。アプリケーションは、コマンドで返信された情報を用いて次のアクションを行う。このような手順を繰り返して、ホストと周辺装置とのデータ通信が行われる。図 5 6 ( a ) は、 Mバス、 L Mパス上におけるこのようなホストと複数の周辺装置との間欠的なデータ通信の様子を表している。また、図 5 6 ( b ) は、 1つの送信フレームでは送信すべきデ一夕を全部送ることができない場合に、デ一夕を分割し、複数の送信フレームで長いデータを間欠的に送信する例を示している（後述の図 7 0参照）。

上述のデータ通信に際しては、以下に述べるような特徴がある。ホストは、基本デバイスと拡張デバイスに直接同一プロトコルでアクセスでき、途中でデ —夕変換などは不要である。アクセスに必要な A Pのデ一夕は、接続したホス卜のポート、基本デバイス、拡張ソケットによって決定される。基本デバイスにアクセスすると、その基本デバイスの拡張デバイスの接続状態が確認できる。ホストが動作状態であっても、周辺装置は接続と切断が出来る。ホストは、周辺装置に対してその装置の情報を得るために、デバイスステイタスを要求する。要求しないと、周辺装置は動作を開始せずに、スタンバイ状態のままで待機する。周辺装置のリセヅ卜には 2種類ある。後述されるソフトリセット（リセヅトコマンド）とハードリセット（リセットノ夕一ン）である。ソフトリセットはポートに接続されている特定の周辺装置のみをリセッ卜する。ハードリセヅトは周辺装置の全部のリセットを行う。データ転送は最大 1 0 2 4バイトのフレーム単位で行われる。 1つの周辺装置で最大 3つまでのファンクションが使用でき、ファンクションへはそれそれのファンクションタイプを指定してァクセスする。 1つのファンクションへは 1ィン夕一バル I N T内に最大 1回のァクセスで、データは 1アクセスで 1フレームである。 1つのポートに対して、連続してアクセスはしない。これら特徴の実現については、後述する。

フレームデ一夕 1つのファンクションへは 1ィン夕ーバル INT期間中に最大 1回アクセスでき、 1アクセスで転送するデータは送信 1 フレーム、受信 1フレームである。既述図 54は、フレームデータの例を表しており、 1フレームは、スタートパターン、デ一夕パターン、ノ、'リティビット、エンドパターンによって構成される。

スタートパターン，ノ、'リティビット，エンドパターンは、デ一夕伝送パ夕一ンで規定されているパターンで、 M I Eにて自動的に処理される。フレーム中のデ一夕パターンは、 4バイト単位で構成され、最小 4バイトから最大 102 4バイ卜である。最小値の 4バイ卜では、コマンドコード，送信先 AP，送信元 AP, デ一夕サイズ（=00h) のみになる。コマンドコードは、送信先の装置に指示するコマンドのコードを指定する。送信先 A Pは、フレームの送り先の装置の APを指定する。すなわち、ホス卜は、基本デバイス、拡張デバイスの APを、基本デバイス，拡張デバイスはホストのポートの APを指定する。送信元 APは、自分自身の APを指定する。データサイズは、送信データのサィズを 4バイト単位で指定する。データは送信するデ一夕（データフォーマツトなど）で、 4パイト単位で格納する。

コマンドコードコマンドコードは、 1ノイトで構成され、コマンドのコードを格納する。

コマンドコ' の構成

【表 1】

ここで、 C OM₀~C OM₇はコマンドコードである。コマンドコードは、 Olh から FEhの範囲で指定する。各種のコマンドコードについては後述する。なお、表を参照して説明されるデータは、特に、図示しないが、内部のメモリゃレジスタ等の適宜な場所に保持されるものである。

絶対位置 A P次に、 A Pについて説明する。 APには、基本及び拡張デバィス自身の APと、デ一夕の送信先を表す AP (送信先 AP) と、データの発信元を表す AP (送信元 AP) と、の 3種類の APがある。基本あるいは拡張デバイスの A Pはデバイス自身の A Pであり、ホス卜から送信されたフレームの

差替え用紙（規則 26) 送信先 A Pと比較し、ホス卜からのデータが自分宛のデータかどうかを判別するために使用される。デバイスの送信元 APは、基本あるいは拡張デバイスがホストにデータを返信する際に、フレームの 3バイ卜めに書き込まれるデータである（図 48 )。送信したデ一夕がどのデバイスから送られたかをホストに知らせる。デバイスの送信元 APは、下位の 5ビットがその先の LMバスの接続状態を示す。ホス卜は、基本デバイスにアクセスし、その返信コマンド（基本デバイスからのフレーム）の送信元 APを見ると、基本デバイスのどの LMパスに拡張デバイスが接続されているかが判る。 APの値は、後述する図 57に示すように、ポー卜、基本デバイス、拡張デバイスの接続形態によって決まる (ソケッ卜 N 0. 固定方式）。

APのビット構成表 2は、内部レジス夕に保持される A Pのビット構成を示している。 APは 1バイト（8ビット）で構成される。 A Pの第 7及び第 6ビットは、基本デバイスが接続されるホス卜の入出力ポートを指定するボート設定ビット P 及び P 0。である。 APの第 5ビヅトは、基本デバイスか拡張デバイスかを表す基本デバイス/拡張デバイス設定ビット D/Eである。 APの第 4〜第 0ビッ卜は、 LMバスの番号を指定する LMバス設定ビット LM₄~L M₀である。

APの構成

【表 2】

ポート設定ビット P0₀, P 0₁の使用例を表 3に示す。ポート設定ビット P0₀ 及び PO,の 2ビッ卜によってポート A〜ポート Dのうちのいずれかのポートが指定される。

ポー卜設定ビッ卜

表 3】

差替え用紙（規則 26) 基本デバイス/拡張デバイス設定ビットは、表 4に示すように、 APが基本デバイス指定の場合は「 1」、拡張デバイス指定の場合は「0」、ポート指定の場合は「0」である。

基本デバィス /拡張デバイス

設定ビット

【表 4】

LMバス設定ビッ卜 LM₄〜LM。は、表 5に示されるようになる。 APが基本デバイスあるいはポー卜を指定する場合には、 LM₄〜LM₀は全て「0」となる。 LMバスに拡張デバイスが接続されているとき、あるいは拡張デバィスにアクセスするとき、該当する LMパスの設定ビッ卜 LM_nに「 1」が設定される。また、未接続状態のときは、該当する LMバスの設定ビット LM_nに

「0」が設定される。拡張デバイスにアクセスする場合には、アクセスする拡張デバイスの LMパス番号の設定ビットのみを「 1 j にする。

LM-Bus No. 設定ビット

【表 5】

基本デバイスからの応答の時の送信元 APは、基本デバイスの APと、それそれの LMバス上の拡張デバイスの接続状態の設定ビッ卜を自動的に OR で組み合わせる。例えば、ホストがポート A ( 0 Oh) から基本デバイスにァクセスする場合は、送信先 A P = "00100000" (2 0 h) , 送信元 AP = "00000000" (0 Oh)となる。ここで、 hは 1 6進数表示を意味する。ボート

差替え用紙（規則 26) Aの基本デバイスの応答は、基本デバイスに拡張デバイスが LMバス No. 1と 3に接続されている場合、送信先 AP ="00000000"(00h)，送信元 AP = "0010010Γ'( 2 5 h)となる。送信元 A Pは、基本デバイスの A P二 "00100000"に拡張デバイスの接続状態（LM。， LM₂= 1 ) が足されて（0 Rされて）いる。

次に、ホストがポート Bから LMバス No . 1に接続された拡張デバイスにアクセスする場合は、送信先 AP= "01000001" (4 lh), 送信元 AP = "01000000" (4 Oh)となる。 LMバス No. 1に接続された拡張デバイスからの応答は、送信先 AP= "01000000" (4 Oh), 送信元 AP= "01000001" (4 lh)となる。

図 57には、ホストからアクセスする時の基本デバイス，拡張デバイスの AP—覧（ 1 6進数表現）が示されている。基本デバイスの応答時の送信元 APは、基本デバイス自身の APと、接続されている拡張デバイスの APの値の総和（全ての OR) の値となる。従って、基本デバイスの送信元 APには拡張デバイスの接続情報を含む。ホストは基本デバイスの送信元 APから拡張デバイスの接続を知ることが出来る。

基本デバイス A Pの初期設定の手順次に、 A Pの初期設定手順について説明する。ゲームを行う者は、基本デバイスをホストの任意のポートに接続でき、更に、拡張デバイスを、基本デバイスの任意の LMバスに接続できる。このため、ゲームの開始に先立って、ホストは、ホストの各ポートへの基本デバイス、拡張デバイスの接続の有無と、各デバイスの A Pを知ることが必要となる。そこで、基本デバイスの APの初期設定手順について、図 5 8のフローチャートを参照して説明する。

同図は、ホストのポート Aに基本デバイスが接続され、この基本デバイスの LMバスの N 0. 1及び 2に拡張デバイスが接続されている場合を一例として説明するものである。同図には、ホストの動作と基本デバイスの CPUの動作が示されている。

まず、ホスト、基本デバイス、拡張デバイスの相互間が通信線によって接続され、各装置に電源が投入されると、各装置において、図示しない ROMから C P Uに初期プログラムがブートされる。なお、後述する図 64には基本デバイス用 M I Eが、図 66には拡張デバイスの M I Eが説明されている。このプログラムに従って基本デバイス（の C PU) は、後述するイン夕フェースのレジス夕とポートを初期化する（S 22、 S 24)。その後、基本デバイス自身の A Pを生成する。この場合、 A Pは自身のデバイスであることから、 APのビット 5だけが "1" となり、 "--100000" となる。ここで、 "-" は、未定の値であることを表す（ S 26 )。

次に、基本デバイスが LMバス No. 5を備えるかどうかを調べる。 LMバス N o . 5は他の LMバスとは異なり、バス接続や論理的な接続である。これは、基本デバイスに拡張デバイスを内蔵し、あるいは基本デバィスと拡張デバィスとを組み合わせて使用するというような、基本デバイス自身の機能拡張としての使用が予定されているからである。例えば、振動機能付きゲームコントローラを作成する場合、ゲームコントローラを基本デバイスとし、これに振動部を LMバス N 0. 5を介して接続することによって全体として振動部付きゲームコントローラを実現する。この No. 5バスの有無は、基本デバイスの CPU には既知（R OMなどに情報が書き込まれている）であり、コンフィグレーシヨンなどは特に必要としない。この説明の例では、 LMバス No. 5はないものとする（ S 28 )。

次に、基本デバイスの CPUは、外部ソケッ卜の LMバスの設定を行う。図 64に示すように、基本デバイスは、 I/O部から各 LMバスのソケットの特定の端子、例えば、端子 Ι ϋο,Ι ϋ に、当該 LMバスの番号に対応した電圧値の組み合わせを発生する。基本デバイスが設定する各 LMバスの端子 I D。,I D iへの出力論理の例を表 6に示す（S 30)。 IDO ID1 LM-Bus No. Κο·

0 0 1 1

1 0 2 2

0 1 3 3

【表 6】 1 1 4 4 基本デバイスは、 LMバス No. 1のソケットの端子 I D₀,I D!にはそれそれ「0」、 0」を、 LMバス No. 2のソケヅ卜の端子 I D₀, 1 にはそれそれ「1」、「0」を出力する。この論理出力電圧は、 LMパス、 I/Oポートを介して拡張デバイスに与えられる。拡張デバイスは、基本デバイスからの論理出力の値を見て、自己がどの LMパス（拡張ソケット）に接続されたかを知ることができる（S 32 )。

基本デバイスは、各 LMバスのソケットの特に考慮された特定の端子、例えば、端子 I D₂の論理レベルを読み込む。端子 I D₂はブルダウン用抵抗を介して接地されており、このソケットに拡張デバイスが接続されると、拡張デバィス側から電圧 Vccが印加されるようになされる。その結果、当該ソケットに拡張デバイスが接続されている場合は、端子 I D₂の論理レベルは「 1」となる。また、拡張デバイスが接続されていない場合には、端子 ID 2の論理レベルは「0」となる。基本デバイスは、 LMパスに出力した I D₀ ID!に対応した I D₂の論理レベルを判別することにより、上記端子 ID₀ IDiへの論理出力で示した LMパス No. の接続あるいは未接続が判別できる。繰り返せば、端子 I D₂は拡張デバイスの接続確認用であり、 I D₂が「0」であると未接続、「1」であると接続を示す。この例では、 LMバス N o.lの I D₂と LMパス N o .2 の I D₂が「 1」になる（ S 34 )。

なお、ソケッ卜の端子 ID₀ IDiの論理出力は、一定の条件下に、基本デバイスから拡張デバイスへのリセット信号としても機能する。例えば、基本デバイスが、拡張デバイスへの出力 I D₀ I D,を反転させると、拡張デバィスへの動作停止信号となり、拡張デバイスは動作を停止する。冽えば、 ID₀ I D, = "00"であるとき、 ID I D,= " 1 1 " と反転すると、拡張デバイスは

差替え用紙（規則 26) 処理を停止する。また、基本デバイスが出力 I D₀、 I Diを反転させ、更に出力 I D₀、 I を反転させて元に戻すと、拡張デバイスへのリセット信号となり、拡張デバイスはリセットする。例えば、基本デバイスが、 I D。、 I

"00" であるとき、 I D₀、 I DL- " 1 1 " (停止信号）を出力して拡張デバイスを停止させ、その後基本デバイスがリセットする。基本デバイスが復帰後、 ID。、 I Ώ,= "00" (リセヅト信号）とする（元に戻す）と、拡張デバイスは、リセットする。リセット後は、後述するソフトリセットの後と同様の状態になる。次に、基本デバイスは、基本デバイスから送信する際の送信元 ΑΡを生成する。基本デバイスの ΑΡと端子 I D₂の状態から送信元 ΑΡは、 "--lxxxxx" となる。ビット 0~4の "X" は LMバスの接続状態で「0」か「 1」になる。この例では、送信元 APは、 LMバス N o . 1 と 2だけに接続されているので、 "-- 100011" となる（ S 36 )。基本デバイスは、ホス卜から送られるコマンドのー種であるデバイスリクエスト [Device Request] の受信を待つ。基本デバイスは、デバイスリクエスト [Device Request] 以外は待機状態のまま、ステップ 34からの処理を繰り返す（S 38 ； N o)。この例では、ホス卜のポート Aに基本デバイスが接続されている。この基本デバイスへのホストからの送信先 A Pはポート Aの基本デバイスを指定する" 00100000"となる。第 5ビッ卜の「 1」が基本デバイスの指定を、第 6及び第 7ビットの「00」がポート Aの指定を表す。

一方、ホストは、ポート Aから Dに基本デバイス及び拡張デバイス（周辺装置）接続されたかどうかを知るべく、各ポートに順次コマンド [Device Request] を送って基本デバイスの応答を待つ（H 2 2 )。ホストから、ポート Aの基本デバイスにコマンド [Device Request] が送られると（S 38 ； Y e s)、基本デバイスは、その受信フレームの送信元 A Pを読み、その第 6及び第 7ビットから自己が接続されているポート N 0. を取得する。この例では、ポート Aなので "00" である（ S 40 )。基本デバイスは、ステップ S 2 6にて、先に形成した下位 6ビットとポートの上位 2ビットとによって、基本デバイス自身の A P ( 8ビヅト）を完成する (S 42 )。すなわち、取得したポート Aの "00" (第 6及び第 7ビット）と、基本デバイスが先に形成した AP = "--100000" (第 0ビヅト〜第 5ビット）とを組み合わせて、基本デバイス自身の AP= "00100000" ( 1 6進数表示で 2 Oh) を完成する。

次に、基本デバイスは、送信フレームの送信元 APを完成させる。先に、ステヅプ S 36において、下位 6bitだけが完成していた送信元 APに、ポートの bit を上位に付加する。この例では、送信元 AP= "--100011" にポートの bit "00"を付加して、送信元 A Pは "00100011" となる（S 44)。この送信元 A Pのコードを見ると、ポート Aに基本デバイスが接続され、その基本デバイスの LMバス No. 1及び 2に拡張デバイスが接続されていることが判る。

基本デバイスは、デバイスリクエスト [Device Request] に対して返信するベく、送信フレームを作成する（S 46)。基本デバイスは、コマンド、デバイスリクエスト [Device Request] に対応した返信コマンドのデバイススティ夕ス [Device Status] を用意する。送信先 A Pは、ポート Aを表す "00000000"、送信元 A Pは、上述した "00100011" となる。

基本デバイスは、デバイスステイタス [Device Status] を含む送信フレームを送出し、ホストにコマンドを返信する（S 48)。以後、基本デバイスの AP は切断されない限り、 "00100000" となる。基本デバイスは、常に LMバスのソケットの端子 I D₂の状態を監視する。そして、 LMバスへの拡張デバイスの接続状態が変わると送信元 APのビットを変化させ、拡張デバイスの接続状態に対応した送信元 A Pを保持する。

ホストは、基本デバイスからの送信フレームを受信し、ポート Aへの基本デバイスの接続と、その LMバス No . 1及び 2への拡張デバイスの接続を知る (H 24)。ホストは、基本デバイスにアクセスするだけでその基本デバイスに接続された拡張デバイスの存在を知ることが出来る。また、後述するように、ホストは、コマンド、デバイスステイタス [Device Status] によってポートに接続されている基本デバイスの内容（周辺装置の種類等）を知る。

なお、上述した APの設定に際しては、基本デバイスに拡張デバイスを接続するソケット N o . を固定し、各ソケヅ卜への拡張デバイスの接続の有無を確認している（ソケヅト No. (LMバス No .) 固定方式）。すなわち、基本デバイスは、（a)基本デバイス自身の初期化後に、先に LMバス（ソケット） No. に対応する I D₀、 I の設定を行い、（b)その後、各ソケッ卜の I D₂の論理レペルを見て、各 LMバスへの拡張デバイスの接続の有無を判別している。そして、（c) I D ₂の接続倩報でどの番号の L Mバスに拡張デバイスが接続されたかが判ったので、この情報を元にして、送信フレームの送信元 APの下位 6ビットを作成する。（d)ホストから受信したフレームの送信元 A Pから、基本デバイスが接続されたホス卜の接続ポートの情報を得て、基本デバイスの送信元 APの上位 2ビットを追加して、送信元 A Pを完成する。

これに対し、基本デバイスが先に I D₂のチェックを行って使用される LMバスを把握し、使用される LMパスに LMパス No . を割り当てることとしても良い（ソケヅト No. (LMパス No.) 割り振り方式）。すなわち、基本デバィスは、（a) 基本デバイス自身の初期化後、 I D₂の論理を見て、その LMパスに拡張デバイスの接続の有無を判別する。 0>)次に、端子 I D₂で接続を判別した L Mバスに I D₀、 I Dtを割り当てる。割り当てが重ならないように、 No. の小さい順に割り当てる。この I D₀、 I Djと LMバス N o . の例を表 7に示す。接続状態に変化のない LMバスは、前の状態の番号を維持する。

【表 7

そして、基本デバイスは、（c)I D。と、 I D₀、 I D,の情報に基づいて、送信

差替え用紙（規則 26) する際の送信元 A Pの下位 6ビットを作成する。（めホス卜から受信したフレームの送信元 A Pから、基本デバイスが接続されたホス卜の接続ポートの情報を得て、基本デバイスの送信元 APの上位 2ビットを追加して、送信元 APを完成する。

基本デバイスが一旦送信元 APを確立した後に、ホス卜から送信元 APを更新すべき指令を受けた場合、ソケット N o. 固定方式では、既に各ソケットに I D。、 I が対応付けられているので、 APの更新のための基本デバイスの処理は、上記 (b)以降を行う。ソケット N o. 割り振り方式では、ソケット Noは変動するので、 A Pの更新のための基本デバイスの処理は、上記 (a)以降を行う。拡張デバイス A Pの初期設定手順図 5 9のフローチャートを参照して拡張デバイスの APの初期設定手順について説明する。同図においては、ホスト、基本デバイス、拡張デバイスの各動作が並行して示されている。また、同図において図 58と対応する部分には、同一ステップ番号を付し、かかる部分の説明は省略する。この例では、ホストのポート Bに基本デバイスが接続され、更に該基本デバイスの LMバスの N o . 2に拡張デバイスが接続されるものとして説明する。

まず、ホスト、基本デバイス、拡張デバイスが相互接続され、各装置に電源が供給される（K 22)。なお、後述する図 64によって基本デバイス用 MI E が、図 6 6によって拡張デバイスの M I Eが説明される。拡張デバイスは、基本デバイスに接続され、いわゆるパワーオンリセットがなされると、内部レジス夕と LMバスのポートの初期化を行う（K 24、 Κ 25 )ο

拡張デバイス（の CPU) は、制御プログラムに従って LMバスを調べる。前述したように、各 LMバスのコネクタの所定の端子、例えば、端子 I D。、 I には、基本デバイス（の CPU) によって、 LMバス番号に対応した論理出力がなされている。拡張デバイスは、拡張デバイスが接続している LMバスの端子 I D。、 I Diの論理を読み取る（K 28)。この例では、拡張デバイスはソケット 2 に接続されたので、ソケッ卜の端子 I Dい 10。には= "01" の論理出力が設定されている。拡張デバイスは、端子 I D。、 I Diの論理出力と表 6とを参照して LMバス No. を判別する。この例では、 I D^ I D。= "01" なので、 LMバス No. は「 2」と判別される（K 30 )。

拡張デバイスは、拡張デバイス自身の A Pを作成する。拡張デバイスは、自己が拡張デバイスであることを知っている。これは、予め ROMに必要な情報を書き込むことにより、あるいは拡張デバイスの制御プログラムに直接書き込むこと等によってなされる。表 2に示すレジス夕の、 APのビット 5 (デバイス /拡張デバイス設定ビット）を " 0" に設定し、ビット 0〜4 (LMバス N o. 設定ビット）を接続されている LMバスの N o . に対応して " 1" に設定する。この例では、 LMバスが N o.2なので、 bitlが "1" に設定される。よつて、拡張デバイス自身の A Pは、 AP= "--000010" となる（K 32)。次に、拡張デバイスは、拡張デバイスの送信元 ΑΡを作成する。拡張デバィスは、基本デバイスとは異なり、送信元 ΑΡで接続チェックを行わないので、「送信元 ΑΡ=拡張デバイスの ΑΡ」とする。この例では、送信元 ΑΡ二拡張デバイスの AP= "--000010" となる（Κ 34)。

拡張デバイスは、ホストからの自己の ΑΡ二 "--000010" を指定したコマンド [Device Request] を含むフレームの着信を待つ（K 3 6 )。コマンド [DeviceRequest] 以外は待機状態のまま、待ち続ける（K 36 ； N o )。

上述したように、ホストは、既に基本デバイスから LMバスの接続状況が報告されているので（S 48)、拡張デバイスがどこの LMバスに接続されているかを知っている（H 26)。よって、拡張デバイスを使用するアプリケーションのみ、拡張デバイスにコマンド [Device Request] を送信し、拡張デバイスを使用できるようにする。この例では、ホストが送信する送信フレームの送信元 A Pはポート Bを表す "01000000"、送信先 A Pは、拡張デバイスでかつ LM バス No. 2を指定する "01000010" となる（H 28)。拡張デバイスは、コマンド [Device Request] を含むフレームを受信する（K 3 6 ； Y e s )。そのフレームデ一夕の送信元 A P = "01000000" を読み、ホストのポート N o . を取得する。この例では、ポート Bなので " 01" である。拡張デバイスは、先に下位 6 ビッ卜だけが完成している拡張デバイスの APに、ポー卜 Bのビットを上位に付加し、拡張デバイス自身の A Pを完成させる。この例では、拡張デバイスの A P = "--000010" に、ポート Bのビット "01" を付加する。拡張デバイスの A Pは、 A P = "01000010" となる。

次に、拡張デバイスの送信元 A Pを完成させる。先に下位 6ビットだけが完成している送信元 A Pに、ポートのビットを上位に付加する。この例では、送信元 AP= "--000010" にポ一卜のビヅ卜 'ΟΓを付加する。送信元 Α Ρは ΑΡ = "01000010" となる（Κ 4 2 )。なお、拡張デバイスの送信元 Α Ρは、拡張デパイスの Α Ρと同じなのでこの処理（Κ 4 2 ) は省略しても良い。

拡張デバイスは、ホストに返信すべく、送信フレームを作成する（Κ 4 4 )。コマンド、デバイスリクエスト [Device Request] に対応した返信コマンドのデバイスステイタス [Device Status] を用意する。送信先 APは、ホストのポ —ト Bの "01000000"、送信元 A Pは、 "01000010" となる。拡張デバイスは、ホストにコマンドを返信する（ K 4 6 )。コマンド、デバイスステイタス [DeviceStatus] を送信する。以後、拡張デバイスは、電源やケーブルが遮断されない限り、自己の AP及び送信元 A P = "01000010" を保持する。

ホストは、拡張デパイスからコマンド [DeviceStatus] を受信することによつて接続されている拡張デバイスの内容（周辺装置の各種情報）を得る。

データサイズ送受信フレームに含まれるデータサイズ部の構成について説明する。デ一夕サイズ部は、表 8に示されるように、 1バイトで構成される。

データサイズの構成

【表 8】

ここで、ビッ卜 0〜ビット 7のデータ Ό S。〜D S₇はデータサイズを表す。デ

差替え用紙（規則 26) —夕サイズ部は、データのサイズを最小 0 卜から最大 1 0 2 0バイ卜まで、 4バイ卜単位で指定する。これを表 9に示す,

データサイズ

【表 9】

データ送受信フレームに含まれるデ一夕部の構成について説明する。データ部は、転送するデ一夕を、デ一夕サイズで指定したサイズ（4バイト単位）で格納する。データ内容は、ファンクションによって異なる。例えば、コントローラ系ではコントローラのファンクションタイプ，デ一夕フォーマツトが入る。データ部の構成を表 1 0に示す。

データの構成

【表 1 0】

データ伝送ホストと、周辺装置（基本デバイス、拡張デバイス）との間のデ —夕通信の概略について説明する。このデ一夕通信においては、とくに、ゲーム装置に好適なように規約に工夫がなされている。まず、データ通信は、基本的には、ホストからの要求と、それに対する周辺装置からの返答の形式で行われる。ホストから周辺装置に対しての指示、要求は全てコマンド（フレーム）で行う。周辺装置にコマンド（フレーム）を送信すると、周辺装置から必ず何らかのコマンドがホス卜に返信される。送信エラーが発生した場合は、ハード

差替え用紙（規則 26) ウェアの機能により、エラーフラグが立ち、エラ一処理を行う。

周辺装置は、ホストとの接続後、ホストから周辺装置の内容を認識するためのコマンド、デバイスリクエスト [Device Request] を受信した後に活性化される。周辺装置は、ホストからのコマンドに対しては、必ず何らかのコマンドを返信する。周辺装置（あるいはそこに実現されるファンクション）は、例えば、 1ィン夕一バル INT中に 1回のコマンドの受信が出来る。

図 6 0は、ホストと周辺装置間のデータ通信を説明する説明図である。前述したように、ホスト、周辺装置（基本デバイス、拡張デバイス）の相互間が接続され、電源が供給されると、デ一夕通信の開始に先立って各々の A Pが確立される。それにより、データ通信に必要な各装置固有の A P、送信元 A P、送信先 A Pが得られる。

ホス卜の C P Uがアプリケーションを実行することによって、周辺装置へのアクセスが必要となる。アプリケーションが出力した送信データ、送信コマンドは、それそれホス卜の M I Eのライト（書き込み）バッファ、コマンドレジス夕に書き込まれる。送信データ、送信コマンドは、既述図 4 8に示すフレームとして組み立てられて、コマンド待ち状態の周辺装置に送信される。周辺装置の M I Eは、フレームを受信すると、コマンド及びデ一夕を取り出して、周辺装置の C P Uに与える。周辺装置の C P Uは、コマンドを解読し、このコマンドに対応する処理を行って、ホストに返信のコマンドと必要により返信すベきデータとを得る。このデ一夕とコマンドを周辺装置の M I Eによってフレームに組み立てて、ホストに送信する。その後、周辺装置は、次のコマンド待ちの状態となる。ホストの M I Eが返信のフレームを受け取ると、交信状態をスティタスレジス夕に、受信データをリ一ドバッファに書き込む。ホス卜の C P Uは、両レジス夕からデ一夕を受け取ってアプリケーションを続行する。このような動作を繰り返してホストと周辺装置（基本デバイス、拡張デバイス）間のデータ通信が行われる。なお、ホストの M I Eと周辺装置の M I E相互間のより具体的な通信に関しては、後述される。

ハードウェアでエラーフラグが立つと、エラ一処理を行う。ホストの内部ィン夕一フェイスの詳細については、後述する。

転送エラ一データ伝送における転送エラ一について説明する。ハードウエアで検知できるエラーには、パリティエラ一、タイムアウト（Time Out), デ一夕オーバ一フローが含まれる。ノリティエラ一は、データフレームのパリティがー致しなかったときに検出されるエラーである。タイムアウトは、 S D C K A , S D C K Bのラインが一定状態を維持したまま、タイムアウトの時間になつたときに検出されるエラーである。デ一夕オーバーフローは、デ一夕の量が送受信バッファの容量を越えたときに検出されるエラーである。これ等以外のエラ一（デ一夕化け等）はソフトウェアで検知する。フレームを受信したときにハ一ドウエアで検知できるエラーが発生した場合、エラ一フラグ等で知らせホストにおけるエラー処理ホストにおいて受信エラーが発生した場合、周辺装置（基本デバイス、拡張デバイス）に送信したコマンドによって再送コマンドを送信する。再送コマンドは最大 3 回まで送信する。それでもエラーが発生するならば、未接続やエラ一表示などの処理を行う。再送の回数と処理方法は、アプリケーションソフト、ライブラリによって異なる。周辺装置から送られてきた再送コマンドは、ホストからの送信 1回につき 3回まで受け付け、それ以上は未接続やエラ一表示などの処理を行う。未接続処理は、エラーのあるポ一卜に対して、ハードウェアリセヅト（リセヅトパターン）を送信する。その後、必要ならば、デバイスリクエスト [DeviceRequest] を行う。

周辺装置におけるエラー処理送信エラーが発生した場合、周辺装置（基本デバイス、拡張デバイス）は、ホス卜からの要求に応じて再送は行うが、周辺装置の判断によって再送などのエラ一処理は行わない。受信エラ一が発生した場合、周辺装置は再送コマンドをホストに送信することが出来る。受信時にタイムァゥ卜が発生した場合は、周辺装置はソフトリセットを行う。タイムアウトの検知は、基本デバイスのみが行い、拡張デバイスへは基本デバイスから、 I Dラインを使用してリセット信号を送る。

禁止事項本規格においては、一定の禁止事項を設けている。すなわち、（1)ホストに複数の周辺装置（基本デバイス、拡張デバイス）が接続された状態で、周辺装置から周辺装置へのダイレクトアクセスは禁止する。原則として、ホストを介しなければならない。（2)周辺装置は、ホストのみが発行できるコマンドを使用することは許されない。（3)同じポートに対して連続してアクセスしてはいけない。

ただし、これ等の禁止事項は、実施例の規格における例示的なものであり、本発明の範囲を減縮したり、発明の応用を限定する意図のものではない。これ等の禁止事項を許容する別の規格によるデ一夕通信を行うことはもちろん可能である。

周辺装置の接続と切断ホストにおける周辺装置（基本デバイス、拡張デバィス）の接続と切断の判断処理について説明する。この判断処理のために、ホストは各ポートの周辺装置に対して、コマンド、デバイスリクエスト [ Device Request] を送信する。先に説明したように、ホストと周辺装置の接続後に電源が供給されると、ホスト、基本デバイス、拡張デバイス各々についての A P確立の手順が実行される。従って、本判断処理の前に送信先の周辺装置の A Pは、各ポートで決定されている。デパイスリクエスト [Device Request] を送信する間隔は、望ましくは、 1イン夕一バル（INT) 毎である。周辺装置から返信があった場合は、以後、コマンドのデバイスリクエスト [Device Request] を送信する必要はない。なお、当然のことながら、アプリケーションソフトが使用しないポートに対しては、ホストはコマンド、デバイスリクエスト [Device Request] を送信する必要はない。基本デバイスの接続チェック基本デバィスの接続チェックについて説明する。ホスト力あるポートにコマンドのデバイスリクエスト [Device Request] を送信し、基本デバイスからコマンドのデバイスステイタス [Device Status] が返信されると、ホストはそのポートにデバイスステイタス [Device Status] (後述）で記されている基本デバイスが接続されていると認識する。基本デバイスから何も反応が無い場合（タイムアウト）は、そのポートは基本デバイスが未接続と判断される。タイムアウト（Time Out) はコマンド送信後、例えば、 1 . 0 m sの間に返信が無い場合に生ずる。

拡張デバイスの接続チヱックホストは、それそれのポートで基本デバイスだけにアクセスすれば、その基本デバイスに接続されている拡張デバイスの接続状態も合わせて基本デバイスから返信されるので（送信元 A P )、全ての拡張デバイスに対して基本デバイスのような接続チエックをする必要はない。また、基本デバイスにアクセスして、基本デバイスからの返信で送信元 A Pに未接続であった拡張デバイスの接続設定ビッ卜が " 1 " に変化している時は、その設定ビットで示されている拡張デバィスが新たに接続されたことを示している。基本デバィスへのアクセス後、拡張デバイスについての接続状態が判つているので、拡張デバイスに対してもデバイスリクエスト [Device Request] を送信し、応答コマンドのデバイスステイタス [Device Status] を待つ。この時、デバイスステイタス [Device Status] の返信が無ければタイムアウトし、その拡張デバイスは未接続と判断される。

接続チヱックに対する周辺装置の動作全ての周辺装置（基本デバイス、拡張デバイス）は、接続した直後はスタンバイ状態で、まだ装置としての動作を開始せず、自分の A Pの下位 6 bitのみ得ている。各周辺装置はデバイスリクエスト [Device Request] を受信する前に他のコマンドを受信しても、ホストに対して何の反応もしない。その後、周辺装置は、ホストからのコマンド、デバイスリクエスト「Device Request] を受信する。周辺装置は受信フレームの送信元 A Pから自己が接続されているポートの A Pを記憶し、自己の A P、送信元 A Pを完成し、デバイスリクエスト [Device Request] に返信するべく動作を開始する。

基本デバイスの切断チェックホストが、接続されている基本デバイス（予めポートへの接続が確認されていた基本デバイス）に対してコマンドを送信し、所定時間経過してもその基本デバイスから応答が無い場合（タイムァゥト）、ホストはその基本デバイスが切断され、未接続になったと認識する。未接続の確認は 3回まで行い、それでも未接続なら 1イン夕一バル（ 1 INT) 後に、リセットパ夕一ンを送出する。

拡張デバイスの切断チェックホストは、先にポートへの接続が確認されている拡張デバイスに対し、コマンドを送信して返信が無い場合（タイムアウト）、その拡張デバイスが切断され、未接続状態になったと認識する。未接続の確認は 3回まで行い、それでも未接続なら 1インターバル（ 1 INT) 後に、リセヅトパターンを送出する。

また、ホストが基本デバイスにアクセスして、基本デバイスからの返信フレ —ムを受信する。そして、ホストが受信フレームの送信元 A Pの拡張デバイスの接続設定ビットが " 0 " に変化していることを判別したとき、その接続設定ビット L M_nで示されている拡張デバイスが切断され、未接続になったことが判る。

切断に対する周辺装置の動作基本デバイスがホス卜のポートから取り外されると、当該ポートに接続されていた基本デバイスへのホス卜からの電源の供給が遮断される。このため、基本デバイスが記憶していた接続ポートの情報は失われる。従って、一旦コネクタを取り外した基本デバイスをホス卜のポ一卜に再度接続（ハードウェアリセット）しても、そのままでは、基本デバイスは動作を開始しない。同様に、拡張デバイスが基本デバイスのソケットから取り外された場合も、拡張デバイスへの電源の供給が遮断されるため、記憶していた接続ポートの情報が失われる。このため、取り外した拡張デバイスを基本デバイスのソケットに再度接続しても動作を開始しない。

リセットリセットには 2 種類ある。ハードリセヅト（リセヅトパ夕一ン）とソフトリセット（リセットコマンド）である。リセットはホストからのみ行える。ハードリセットは、リセットパターンによるリセットで、あるポートに接続された周辺装置（基本デバイス、拡張デバイス）の全てを初期化することが出来る。周辺装置からの返信はない。ソフトリセットは、リセットコマンドのデバイスリセヅト [Device Reset] によるリセットで、特定の周辺装置を初期化できる。この場合、該当する周辺装置からはコマンドのデバイスリプライ [Device Reply] が返信され、その後、この周辺装置は自身の初期化を実行する。

リセットされた周辺装置（基本デバイス、拡張デバイス）は、一部のファンクシヨンを除き、変数や R A M内容などの記憶していたデータが電源投入直後の状態まで初期化される。周辺装置の A Pも初期化されるので、再使用する場合には、ホス卜からデバイスリクエスト [Device Request] を送信する必要がある。

デバイス I D既述接続チェックにおいて説明したように、ホス卜からデパイスリクエスト [Device Request] を受信した周辺装置（基本デバイス、拡張デバイス）は、デバイスステイタス [Device Status] をホストに返信する。このデバイス固有の情報であるデバイスステイタス [Device Status] のデ一夕領域には、デバイスに関する種々の情報が記録されている。この中の一つにデバイス I Dが含まれる。デバイス I Dには、基本デバイスあるいは拡張デバイスの、ファンクションタイプ、ファンクション定義プロヅクの宣言部が登録されている。全ての周辺装置は必ず 1つのデバィス I Dと、 1つ以上のファンクシヨンを持つ。これにより、ホストは、接続された周辺装置の内容（機種、機能、信号フォーマット、 e t c ) を知る。なお、各種コマンドについては後述する。デパイス I Dの構成デバィス I Dは、表 1 1に示されるように 16パイト（ 1 28bit) で構成される。デバイス IDの構成

【表 1 1】

ここで、 FTは、ペリフエラルが備えているファンクションの種類を示す。 FD 1は、 1つ目のファンクションの、ファンクション定義ブロックを示す。 FD2は、 2つ目のファンクションの、ファンクション定義ブロックを示している。 FD3は、 3つ目のファンクションの、ファンクション定義ブロックを示している。 FD 1、 FD2及び FD 3は、 F Tで示されるファンクションによって内容の意味が異なる。

次に、上記 F T_Q~F T₃₁のファンクションタイプの内容を表 12に示す。 F

Τファンクションタイプは、周辺装置が装備しているファンクションを示す。ファンクションタイプは全部で 32種類あり、それそれコマンド、データフォ一マットが決まっている。

差え用則 26) ファンクションタイブ

【表 1 2】

1つの周辺装置で、例えば、 3種類までのファンクションを設定することができ、装備しているファンクションの対応する設定ビッ卜を ' Γにする。設定ビッ卜には優先順位が存在し、最上位ビット（F T ₃₁)が一番高く、最下位ビッ卜（F To) が一番低くなつている。優先順位順に 3つまでファンクション ·ライブラリが設定される。

表 1 1において、 F D 1 ₃₁〜F D 1₀は、第 1のファンクション定義ブロックを示す。 1つ目のファンクションを構成する個々の要素を定義するプロックである < その内容は、ファンクションによって異なる。詳細はそれそれのファンクション仕様書（図示せず）によって規定される。

F D 2₃₁〜F D 2。は、第 2のファンクション定義ブロックを示す。 2 つ目のファンクションを構成する個々の要素を定義するブロックである。内容は、フアンクシヨンによって異なる。詳細はそれそれのファンクション仕様書によつて規定される。

同様に、 F D 3₃₁〜F D 3。は、第 3のファンクション定義ブロックを示す。 3つ目のファンクションを構成する個々の要素を定義するブロックである。内容は、ファンクションによって異なる。詳細はそれそれのファンクション仕様

差替え用紙（規則 26) 書によって規定される。

ファンクションのデ一夕フォーマヅ卜と定義ブロヅクファンクションのデ一夕フォーマットと定義ブロックについて説明する。これ等は、周辺装置とデ一夕のやりとりを行う為の、デ一夕の形式を示す。

まず、周辺装置（ペリフエラル）は表 13のように分類、区別される。

周辺装 sの分類

【表 1 3】

表 13に示すように、基本デバイスの代表的なものはゲームコントローラである。ゲームコントローラのファンクションタイプはコントローラで、ホストのポートに接続して使用される。ゲームコントローラは、多くのアプリケーシヨンソフ卜で利用できるように、標準となるデ一夕フォーマツ卜が決まっている。

コン卜ローラ系のファンクションの要素は、以下の通りである。 ·デジタル方向キー A ： R a,L a，D a，U a 'デジタル方向キー B ： Rb.Lb.Db.Ub - デジタルボタン： A,B，C,D,X，Y,Z，S TART ·アナログキー： A 1,A2, A 3, A 4 ·アナログレバ一： A 5，A6また、コントローラ系周辺装置は、以下の要素を必ず備えていることが条件になる。 ·デジタル方向キー A ： R a,L a,D a.Ua 'デジタルポタン： A，B,S T AR T基本デバイスのその他のタイプその他のタイプは、ゲームコントローラ以外のファンクションタイプの周辺装置である。各周辺装置によって、データの内容とフォーマット、リード/ラィトサイクルなどが異なるため、それそれの機能に対応したデ一夕フォーマツト，ファンクション ' ライブラリを持つ。

拡張デバィス基本デバイスの機能を拡張するための周辺装置である。各周辺装置によって、デ一夕の内容とフォーマット、リード/ライトサイクルなどが異なるため、それそれの機能に対応したデ—夕フォーマツト，ファンクション '

差替え用紙（規則 26) ライブラリを持つ。

コントロ一ラ系ファンクションファンクションタイプがコントローラのデ一夕フォーマットと、デバイス I Dの定義ブロヅクを示す。

リ一ドデ一夕フォ一マヅトを表 1 4に示す。リ一ドデ一夕フォ一マヅトは、コントローラのデータを読む時のフォーマツ卜である。データフォーマツ卜のサイズは 8バイトである。

コントローラ'リードフォーマツト

【表 1 4】

同表において、 1番目のデ一夕は、デジタルボタンのデータである（ON-" 0 " OFF= " 1 ")o 2番目のデータは、デジタルボタンのデータである（ON= " 0 "_: OFF= " 1 ")o 3番目のデータは、アナログ軸 1のデータ（00h →FFhの値）である。 4番目のデ一夕は、アナログ軸 2のデータ（00h →FFh の値）である。 5番目のデータは、アナログ軸 3のデ一夕（80h±7Fhの値）である。

6番目のデータは、アナログ軸 4のデ一夕（80h±7Fhの値）である。 7番目のデータは、アナログ軸 5のデ一夕（80h±7Fhの値）である。 8番目のデータは、アナログ軸 6のデ一夕（80h±7Fhの値）である。ライトデ一夕フォーマヅトコントローラへデータを書き込む時のフォーマツトは存在しない。デ一夕サイズは 0パイトである。仮にデータを書き込みしても、反応しない。ファンクション定義プロックゲ一ムコン卜ローラの定義ブロック F Dは、表 1 4に示すリードフォーマツ卜で使用する要素を分割して指定する。ゲームコントローラのファンクション定義プロヅクの例を表 1 5に示す。

差替え用紙（規則 26) コントローラのファンクション定 ISブロック FDの構成

表 1 5

同表において、 R B_nは、リードフォーマット分割ブロックを示す ( プロック分割の例を表 1 6に示す。

コントローラ 'リードフォーマヅト 'ブロック分' i|

【表 1 6】

表 1 4と対応させて、使用するプロックの設定ビットを " 1 " に、未使用を " 0 " にセッ卜する。未使用のブロヅクは、ファンクション · ライブラリから無視される。

標準コントローラのデバイス I Dとデータフォーマツト標準コントローラのデバイス I Dの例を表 1 7に示す。同表は、コン卜ローラのみのファンクシヨンをもつ標準コントロ一ラのデパイス I Dの例を示している。

W準コントローラのデパイス ID

【表 1 7】

同表に示されるデバイス I Dは、第 1番目のデータから第 1 6番目のデー

差替え用紙（規則 26) 夕まで順に

00h--OυOυhη--OυOυhη--0υ1 ihn--3sCしh XI--l丄F X"h n--OuOuhn--OuOuhn--OuOuhn--Ou0uhii--0u0uhn--OuOuhn--0uOuhn--0u0uhn--0u0uhn--0U0Uhh となる o 標準コントロ一ラのデ一夕フォーマヅト（リードフォーマット） * 表 18に示す（

標準コン卜ローラのリ一ドフォーマット

【表 1 8】

標準コントローラには、ライ卜フォーマヅトは予定されていない。

ストレージ系ファンクションストレージ系ファンクションは、データを保存するためのストレ一ジ系ファンクションのファンクション夕イブと、ファンクシヨン定義ブロックを示す。ファンクション定義以外の情報（全容量等）は、コマンドのゲヅトメディアインホ [GetMedialnfo]で取得する。ファンクションタイプは、 FT\= "1"、ファンクション（ストレージ）定義ブロックは、表 1 9のようになる。

ストレージのファンクション定義ブロックの構成

【表 1 9】

同表において、 P T。~P T₇は、パーティシヨン数を表す。パーティシヨンは 1個〜 256個まで設定できる。パーティシヨン数 =(Ρ Τ+ 1)【個]である。 ΒΒ。~ΒΒ₇は 1プロック（Block)のパイト数を表す。 32パイト〜 8 1 92パイトまで設定できる。 1ブロックのパイト数二（B B+ l)x 32 [パイ卜] である。 R A₀~RA₃は 1プロックリードのアクセス数を表す。

sえ用紙（規則 26) 1プロックのデ一夕をリ一ドするためには、何回アクセスしなければならないかを設定する。アクセス数は、 1回〜 1 5回まで設定できる。 1ァクセスのデータ量は、 1プロヅクの容量をアクセス数で等分割した量である。アクセス数 =RA [回]、 1アクセスの容量 = 1ブロックの容量/ R A [パイ卜]、 RA= 0はリードのアクセスがないことを示す。 WA₃〜WA。は 1ブロックライ卜のアクセス数を表す。 1ブロックのデータを書き込むためには、何回アクセスしなければならないかを設定する。アクセス数は、 1回〜 1 5回まで設定できる。 1アクセスのデ一夕量は、 1ブロックの容量をアクセス数で等分割した量である。アクセス数 =WA [回】、 1アクセスの容量 = 1プロヅクの容量/ W A [バイト]、 WA= 0はライトのアクセスが無いことを示す。 RMは、リムーパブル 'メディアを表す。データを保存するメディアがリムーバブル（FDやフラッシュメモリーカードなど）であるかを設定する。 RMの設定値の例を表 20に示す。

【表 20】

また、表 19において、 FD₆〜FD。は、予約ビッ卜をを表す。予約ビットは、将来のための予約用設定ビッ卜である。通常全ビット "0" にしておく。

B/WL CD系ファンクション: B/WL CD系ファンクションは、簡単な映像を出力する、モノクロのドットマトリックス液晶ディスプレイ系のファンクシヨンタイプと、ファンクション定義ブロックを示す。ファンクション定義以外の情報（解像度等）は、コマンド [Get Media Info]で取得する。ファンクション夕イブ FT 2 = "1" である。 B/WL CD系ファンクション定義ブロックは、例えば、表 2 1に示すようになる。

差替え用紙（規則 26) B/W LCDのファンクション定義ブロックの構成

【表 2 1】

表 2 1において、 P T₇〜P T。は L CD数を表す。 1個〜 256個まで設定できる。 L CD数- (P T+ 1) [個]である。 BB₇〜BB。はブロック転送 1回のパイト数を表す。 32パイ卜〜 8 1 92パイ卜まで設定できる。 1プロヅクのパイト数 = (BB+ l)x 32 【パイト]である。 WA₃〜WA。は 1プロックライトのアクセス数を表す。 1ブロックのデータを書き込むためには、何回ァクセスしなければならないかを設定する。アクセス数は、 1回〜 1 5回まで設定できる。 1アクセスのデータ量は、 1ブロックの容量をアクセス数で等分割した量である。アクセス数= 八 [回]、 1アクセスの容量 = 1プロヅクの容量/ WA 【バイト】、 WA== 0は書き込みのアクセスがないことを示す。

HZVは、 LCDデータの並びが、横か縦かを指定する。これを表 22に示す。

H/Vの値

【表 22】

表 2 1において、 B/Wは液晶ディスプレイがノーマリブラック（Normally Black) か、ノーマリホワイト（Normally White) かを指定する。これを表

^{2 3}に示す。 B/W

【表 23】

その他のファンクシヨンコントローラ系以外のフアンクションのデ一夕フォーマヅ卜とファンクション定義ブロックの詳細内容については、各ファンクシヨンの個別仕様書（図示せず）によって定められる。

実際の周辺装置へのアクセス例周辺装置への実際のアクセス方法の例について、以下に説明する。

差替え用紙（規則 26) 接続後の処理

( 1 ) ホストは、基本デバイスから返信されたコマンド、デバイススティタス [Device Status] に記述してある仕向地、製品名、ライセンス、動作電流等を確認し、ホストの仕向地と整合の取れないもの、アブリケ一ションがサポ一トしていないもの、ハードウエアで動作不可能なものなどを確認する。ホストは、基本デバイスが不適格な場合、当該基本デバイスのハードリセット、または、以後当該基本デバィスをアクセスしないような処理を行う。

( 2 ) ホストは、デバイスステイタス [Device Status] に記述してあるデ —夕から、基本デバイスのファンクションタイプを確認する。ホストは、ファンクションタイプ設定ビットの上位から検索し、上位 3 つまでのファンクション · ライブラリを呼び出す。その後、ファンクションの定義プロックから必要となるデータの準備を行う。

( 3 ) ホストは、送信元 A Pの値から、拡張デバイスが接続されていることを判別した場合、その拡張デバイスにデバイスリクエスト [Device Request] を送信して、（ 1 ) からの処理を繰り返す。

ファンクションへのアクセス

接続後、ホストは周辺装置との通信に入り、周辺装置のファンクションへアクセスする。これをポート Aに接続されている周辺装置が標準（ゲーム）コントローラ（基本デバイス）である場合を例にして説明する。

( 1 ) ホストは、標準コントローラにデータを要求する。コマンドはゲットコンディション [Get Condition] を使用する。このコマンドは、フアンクシヨンの物理的な状態を返すように指定するコマンドである。ホス卜はゲームコントローラに対し、ボタンや、キー、レバーの状態を要求する。コマンド送信の間隔は 1イン夕一バル（INT) 毎が望ましく、例えば、それより早いアクセスは禁止される。ホス卜から周辺装置（コントローラ）に送信される送 ί言データの咧を表

2 4に示す。

ホス卜から周辺への送信データ

【表 2 4】

( 2 ) コントローラからデ一夕フォーマツ卜に則ってデータがホス卜に返信される。コマンドはデ一夕トランスファ [Data Transfer] が使用される。周辺装置（コントローラ）からホストに送信されるデ一夕の例を表 2 5に示す。

周辺装置からホストへの送信データ

【表 2 5】

ファンクションタイプは、ホストが送信したタイプがそのまま格納され、それに従って、リードフォーマットが付加される。コントローラのリードフォーマツトは 8パイトである。

例外処理例外処理は、データ送受信をコマンドでコントロール出来ない装置のために用意された、特別な処理である。代表的なものは光線銃である。

光線銃（Light- G U N )

( 1 ) ホス卜は、周辺装置がシユーティングゲームに用いる光線銃や模擬銃のデバイス I Dを持つことを認識した場合は、光線銃を使用する時に

差替え用紙（規則 26) Mバスを通常モードから SD CKB占有モードに切り換える。周辺装置側からモ一ド切り換えは出来ない。ホス卜が SD CKB占有パ夕一ン（図 52参照）を送信し、ポートが S DC KB占有モードになると、そのポートの全ての周辺装置が SD C KB占有モ一ドになり、 SD C KB占有モードで動作する周辺装置以外は動作しない。 1つのポートに光線銃のデバイス I Dを持つ周辺装置が複数接続されている場合は、ホストは、注意メッセージなどでユーザーに知らせ、接続数を 1 つにするように表示や音声で案内する。

( 2 ) Mバスを S D C KB占有モ一ドから戻すためには、ホス卜が解除処理を行う。 SD CKB占有モード終了後は、すぐに通常モードになる。

(3) 光線銃の場合、 1インターバル (INT)の画面書き換えの時間の内、垂直プランキング期間を除いた時間、つまり、 TV画面を描画している期間が SD CKB占有モ一ドとなる。画面を描画している期間が終わり、ブランキング期間になった時、すぐに通常モードに切り換えて、そのポー卜の他の周辺装置に対して、データの送受信が行える。

(4) 光線銃の機能を実現する為には、受光素子をもつ部分を 1ファンクシヨン（拡張デバイスでも可）とし、トリガーや方向キー，アナログキ —などの部分を別の 1ファンクション（拡張デバイスでも可）とする。こうすることで、従来、光線銃を使用する時には方向キーが使用できない、というような問題を克服できる。また、光線銃が単体のファンクシヨンとなるので、他の拡張装置との接続も可能となる。（ 5) S D CKB占有モード中は、タイムァゥト（Time Out)処理は行わない。ホストの内部イン夕一フェイス Mバスドライバとホスト用 M I Eとのイン夕一フェイス（図 46、図 63参照）を説明する。

ホス卜の内部ィン夕ーフェイスの概要図 63に示すペリフェラルコント口一ラは、複数のレジス夕によって構成されるレジス夕セットを夕一ゲヅト部 5 2 a内に備えている。すなわち、ペリフェラルコントローラは、 32ビットの D MAインストラクションテーブルアドレスレジスタ、 DMAトリガセレクションレジスタ、 DM Aイネ一ブルレジスタ、 DM Aスタート /ステイタスレジス夕、システムコントロールレジス夕、ステイタスレジス夕、ハードトリガクリァレジス夕、ワークラムエリアプロテクションレジス夕等を含んで構成される。以下、ホストのペリフエラルイン夕一フェイスの基本動作を説明する。ペリフェラルコントローラは、 V_BLANK信号に同期（システムコントロールレジス夕により起動遅延設定可）し、 DMAインストラクションテーブルアドレスレジス夕で示されるワーク： RAM (Work RAM) 上の送信データを送信デ一夕 F I FOへロードする。ワーク RAMはメインメモリ上の所定ェリアを割り当てることによっても構成できる。送信データは、ィンストラクシヨン +受信デ —夕ストアアドレス +送出データ、により構成される。

インストラクションはペリフェラルコントローラへ与える命令であり、インストラクシヨン終了、出力ポート、送出デ一夕長等を設定する。また、インストラクシヨンが終了を示さない場合、送信デ一夕 F I F〇がェンプティになり次第、引き続きワーク RAM上の送信データを送信デ一夕 F I F 0へロードする（32バイト単位で行われる）。受信データストァァドレスには受信データをストアする先頭ァドレスを設定する。送出デ一夕はアプリケーションプロトコルで支配される実際に周辺装置に転送されるデ一夕である（4バイト単位)。周辺装置からの受信デ一夕は 4バイト単位であり、受信データ F I FOがフル（3 2ノイト）になり次第、受信データストアアドレスで示されるワーク RAMのエリアへ転送される。ただし、 F I F 0がフルでなくても受信が終了次第、強制的に 32バイトとして転送する（有効データ +無効データ）。

また、周辺装置が未接続や、不具合等により Time Out (例えば、 1 mS e c) を起こした場合、 32ビットの ffff_ffffhが、そのインストラクシヨンに対応する先頭受信データストァアドレスに書き込まれる。パリティエラ一を起こした場合、 32ビヅ卜の ffff_ff00hが書き込まれる。一連の動作が終了した場合、ぺリフエラルコントローラは動作を停止し、 DM Aス夕一ト /ステイタスレジス夕へ状態を反映する。

レジス夕マップ DM Aィンストラクションテ一ブルアドレスレジス夕 DMA インストラクションテーブルアドレスレジス夕は、 32ビヅ卜で構成されるリ一ドライト可能レジスタである。構成要素は、ペリフェラルコントローラへの命令（ィンストラクシヨン）、受信デ一タストァァドレス、送信データ群の先頭アドレスを示すビット（Ct₃₁〜Ct₅) である。

DMAトリガセレクションレジス夕 DMAトリガセレクションレジス夕は、 32ビッ卜で構成されるリードライト可能なレジス夕である。構成要素は、送受信の起動トリガをソフトウェア起動とするか、ハードウエア起動（Vブランクアウト）にするかの選択ビット（Ts) である。

D M Aイネ一ブルレジス夕 D M Aイネ一ブルレジス夕は、 32ビットで構成されるリードライト可能なレジス夕である。構成要素は、送受信のイネ一ブル、ディセーブルの選択ビット（ T n) である。ソフトウェアトリガ時、本ビットをイネ一ブルにし、 DM Aスタート /ステイタスレジス夕で示す DMAスタートビヅトを " 1" にすることで送受信が開始される。ハードゥエアトリガ時、本ビットをイネ一ブルにしハードトリガ（Vブランクアウト）が検出され次第、送受信が開始される。また、ィネーブル状態において' 0'を書き込むことにより強制終了することができる。

DMAス夕一卜/ステイタスレジス夕 DMAスタートレジス夕は、 32ビッ卜で構成されるリードライト可能なレジス夕である。構成要素は、送受信のソフトウェアスタートを行うビット（Ss) である。また、リード時は送受信状態を示すステイタスとなる。起動トリガにソフトウエアトリガを選択した時のみ' の書き込みが有効となり、送信が開始される。

システムコント口一ルレジス夕システムコントロールレジス夕は、 32ビヅ卜で構成されるリードライト可能なレジス夕である。構成要素は、周辺装置に対するデータ送出からのタイムアウト（TimeOut)設定ビット（To₁₅〜To₀)、ノ、 —ドゥエアトリガ時 Vブランクァゥト毎に起動を行うか、クリアレジス夕上のフラグをクリアするまで停止しているかの選択ビット（S i)、転送レートの設定ビット（Dc₃〜Dc₀)、ハードウエア起動時の起動タイミングの設定 (Vブランクァゥトからの遅延設定）ビット（Dt₃〜Dt₀) である。タイムァゥト設定時間は、設定時間 = 20 n s X To₁₅〜To。となる。例えば、 300 /s = 20 ns x 3 a 98h で設定できる。 Siは自動起動の反復設定ビットである。同ビットが "0"のときは各ィン夕ーバル毎に行う。 "1"のときはハードトリガクリアレジス夕のフラグクリアまで、次の起動は行わない。 ϋ(^〜ϋ(¾は、転送レート設定ビットを表す。

ステイタスレジス夕ステイタスレジス夕は、 32ビットで構成されるリード専用レジス夕である。構成要素は、ペリフェラルコントローラが動作中（送受信中）を示すビヅト（Do)、内部ブロックのフレームカウン夕をモニタするビット（Fm₂〜Fm。）、内部ブロックのステートカウン夕をモニタするビット（S t₅〜St₀)、各ポートの入出力ラインをモニタするビット（La₃〜La。、 Lb₃〜L b₀) である。このレジス夕はハードウェアデバッグ用のレジスタであり、ァプリケーションでは使用しない。

ハードトリガクリアレジス夕ハードトリガクリアレジス夕は、 32ビッ卜で構成されるライト専用レジス夕である。このレジス夕の構成要素は、ペリフエラルコントローラのシングルハードウエア自動起動停止の解除ビット（Tc) である。このビットに " 1" を書き込むことにより、自動停止がクリアされる。ヮ一クラムエリアプロテクションレジス夕ヮ一クラムエリアプロテクションレジス夕は、 32ビットで構成されるライト専用レジス夕である。このレジス夕の構成要素は、 1 6ビットの書き込みセキュリティコード、受信データのストァァドレスの範囲先頭（Ha)、終了（Ta) ァドレスを設定するビットである。送信データァドレスカウン夕レジス夕送信データァドレスカウン夕レジス夕は、 3 2 ビヅ卜で構成されるリード専用レジスタである。構成要素は、ペリフエラルコントローラが読み込むワーク R A M(Work RAM)上の送信デ一夕のァドレスポイントを示す。デバッグ用レジスタであるためアプリケーションでは使用しない。

受信デ一夕アドレスカウン夕レジス夕受信データアドレスカウン夕レジス夕は、 3 2 ビットで構成されるリード専用レジス夕である。構成要素は、ペリフエラルコントローラが書き込むワーク R A M(Work RAM)上の受信デ一夕のァドレスボイントを示す。デバッグ用レジス夕であるためアプリケ一ションでは使用しない。

受信デ一夕ベースァドレスレジス夕受信データべ一スァドレスレジス夕は、 3 2 ビッ卜で構成されるリード専用レジス夕である。構成要素は、ペリフェラルコントローラが書き込むワーク R A M上の受信デ一夕の先頭ァドレスを示す ( デバヅグ用であるためアプリケーシヨンでは使用しない。

送信データ次に、送信データについて説明する。送信デ一夕は 1つの単位を、インストラクション、受信デ一夕ストアアドレス、送出データで構成する。ヮーク R A M上に、インストラクション +受信データストァアドレス +送出デー夕 +インストラクシヨン +受信デ一タストァァドレス +送出データ… と配置すれば、ペリフェラルコントロ一ラは順次実行する。

インストラクションインストラクションは、ペリフェラルコントローラを制御する為にアプリケーションプログラムから該コントローラに与えられる 3 2 ビットのデータである。構成要素は、実効ィンストラクションの最終を示す最終ビット（E f)、送受信の対象となるアクティブポートの選択ビット（P o₁₃ P o ₀)、パターン選択ビット（P n₂〜P n₀)、送出デ一夕長選択ビット（L n₈〜L n₀) である。ペリフェラルコントローラは E f ビッ卜に " 1 " を検出した場合、このィンストラクションで処理を終了する（送信データの最終コマンドは必ず Ef ビットを " 1 " にしなければならない）。また、 E f ビットに " 0 " を検出した場合、次のィンストラクシヨンを実行する。パターン選択ビッ卜に [S T ART] を選んだ場合、送出デ一夕を出力する。それ以外のパターン（SD C KB占有許可、 RE SE T、 SD CKB占有解除）を選択した場合、ポートには情報パターン出力のみで送出データ長の指定は無効となる。 SD CKB占有許可パターンを選択した場合、そのィンストラクシヨンの Ef ビットは "1"にしなければならない。次のインストラクションの実行は、 SD CKB占有解除パターン以外、すべて無効となる。また、ペリフェラルコントローラは S D C KB占有の間、 SD CKBラインより入力されるネガティブエッジを HVカウン夕のラッチ信号として出力する。送出デ一夕長選択ビット L nは、例えば、 4バイト単位で 1024バイトまで指定できる。

受信データストァァドレス受信データストァァドレスは、受信デ一夕をストァする為の先頭アドレスの設定ビット（Ra) である。

送出データ送出データは実際に周辺装置へ送信されるデータである。送出デ一夕のデータ長は上記ィンストラクシヨンで設定される送出データ長のサイズ分存在しなければならない（32ビット単位）。

割り込みレジス夕割り込み関連のレジス夕は、本イン夕フェースには含まれない。本イン夕一フェイスからは、割り込みブロックへ 6本の信号が接続されている。割込みが生じるのは、例えば、送受信終了（DMA終了）の場合、送受信動作（DMA) が VBLANKINにまたがつている場合、受信 F I FOがフル状態のときに、更に、受信 F I FOにデータ書き込みを行おうとした場合、 DMAインストラクションテーブルアドレスのプロテクションエリァ外設定及び起動の場合、イリーガルインストラクションのフエツチの場合等である。

HVカウン夕レジス夕ライトガン（Light-Gun)モードでの HVカウン夕レジス夕は、本イン夕フェースには含まれない。本イン夕一フェイスからは、描画プロヅクへ HVラッチ信号が接続されている。アプリケーションは V BLANK 期間に描画ブロックの HVカウン夕値を読む。

送受信シーケンス次に、送受信シーケンスについて説明する。送受信シーケンスには、以下に説明する、通常シーケンスと SD CKB占有手順とが含まれる。

通常シーケンス通常シーケンスの一例を図 6 1に示す。同図は、後に詳細に説明される図 63に示されるホストの CP U、ペリフェラルコントローラ、図 64に示される周辺装置 A及び Bのデータ送受の流れを示している。

図 6 1において、ホストの CPUは、既述 A Pの確立によって各ポートへの周辺装置接続の有無と各周辺装置の送信先 APを知っている。そして、各周辺装置へのデバイスリクエスト [Device Request] の送信及びその返信によって各周辺装置の内容を把握している。 CPUは、例えば、アプリケーション等の要求に基づいて周辺装置 Aとのデータ通信を行うべく、 DM A動作のワーク R AMに送信データを設定し、ペリフェラルコントローラのターゲット部 52 a 内のレジス夕にインストラクション等の各種設定を行う。また、例えば、周辺装置 Bとのデ一夕通信を行うべく、ワーク RAMに送信データを設定し、ペリフェラルコントローラの夕ーゲット部 5 2 a内のレジス夕にインストラクション等の各種設定を行う。このインストラクシヨンはペリフェラルコントロ一ラへ与える命令であり、インストラクション終了、出力ポート、送出データ長等を設定する。また、インストラクションが終了を示さない場合、送信 F I FO 53 aがェンプティになり次第、引き続きワーク RAM上の送信デ一夕を送信 F I F 053 aへ口一ドする。ロードは、例えば、 32バイト単位で行われる。ペリフェラルコントローラは、例えば、供給されるビデオ信号の Vブランク (V BLANK) 信号の立ち上がり（ブランキング期間終了）に同期し、 DMA インストラクションテーブルァドレスレジス夕で示されるワーク RAM (Work RAM) 上の送信デ一夕を送信 F I F 053 aへロードする。なお、既述したように、システムコントロールレジス夕により起動遅延設定が可能である。ペリフェラルコントローラは、 CPUが出力したィンストラクシヨン及びデ一夕に基づいて図 48に示すフレーム形式の送信データを形成し、この送信デ一夕を該当ポートの Mバスに送る。

周辺装置 Aは、 Mバス上のデータ信号を常時監視している。送信デ一夕の送信先 APが自己のアドレス（AP) であることを確認すると、この送信デ一夕を取込む。周辺装置 Aはコマンドに対応する処理を行い、所定フレーム形式の返信データを作成して Mバスに送信する。

ペリフェラルコントローラは、周辺装置 Aからのデータを受信すると、受信デ一夕を受信 F I F 05 6 bに一旦取り込み、これを DM A動作のワーク R A Mに転送する。周辺装置からの受信データは、例えば、 4バイト単位であり、受信 F I FO 56 bがフル（32バイト）になり次第、受信データストァァドレスで示されるワーク RAMへ転送される。ただし、受信 F I F 056 bがフルでなくても受信が終了次第、強制的に 32バイトとし転送する（有効データ + 無効デ一夕）。次に、ワーク RAMに残っている周辺装置 Bに送信すべきデータを読み取って、送信データの F I F 053 aに取り込み、周辺装置 Bへの送信データを形成する。これを周辺装置 Bが接続されているポー卜の Mバスに送出する。

周辺装置 Bも同様に、 Mバス上のデ一夕信号を常時監視している。送信デー夕の送信先 APが自己のアドレス（AP) であることを確認すると、この送信デ一夕を取込む。周辺装置 Bはコマンドに対応する処理を行い、所定フレーム形式の返信データを作成して Mバスに送信する。

ペリフェラルコントローラは、周辺装置 Bからのデ一夕を受信すると、受信デ一夕を受信 F I FO 5 6 bに一旦取り込み、これを DM A動作のワーク R A Mに転送する。

CPUは、供給されるビデオ信号の Vブランク（V BLANK) 信号の立ち下がり（ブランキング期間開始）に同期し、ペリフェラルコントローラからスティ夕スを読み取る。これにより、周辺装置からのデ一夕の存在を知る。ワーク RAMの該当エリァから保存した受信デ一夕を読み取る。このデ一夕をアプリケ一ションに返す。

このような手順を繰り返して、ホストと周辺装置とのデータ通信が行われる。一連の動作が終了した場合、ペリフェラルコントローラは動作を停止し、 DM Aス夕一ト /ステイタスレジス夕へ状態を反映する。

なお、周辺装置が未接続や、不具合等によりタイムアウト（例えば、 l mS e c) を起こした場合、 32ビットの ffff— ffffhが、そのコマンドに対応する先頭受信データストァアドレスにペリフェラルコントローラによって書き込まれる。パリティエラーを起こした場合、 32ビヅ卜の ffff_ff00hが書き込まれる。 CPUは、これに対応した処理を行う。

SD CKB占有手順（light-GUN) 次に、 S D C K B占有手順について図 6 2を参照して説明する。 SD CKB占有手順は、例えば、射撃ゲーム (shooting game)における周辺装置としての光線銃とホストとのデ一夕通信に使用される。前述したように、 CPUは、既述 APの確立によって各ポートへの周辺装置接続の有無と各周辺装置の送信先 APを知っている。そして、各周辺装置へのデバイスリクエスト（Device Request)の送信及びその返信によって各周辺装置の内容を把握している。 CPUは、例えば、射撃ゲームアプリケーションの要求に基づいて光線銃とのデータ通信を行うべく、 DM A動作でワーク RAMに送信デ一夕を設定し、ペリフェラルコントローラのターゲット部 52内のレジス夕にィンストラクシヨン等の各種設定を行う。

例えば、ガンゲームのアプリケーションが、 S D C KB占有を CP Uに要求すると、 CPUは、ポートの動作を通常モードから SD CKB占有モードにする。既述コマンドによって、選択ポート、 SD CKB占有許可、を含む送信デ —夕をワーク RAMに書き込む。 DM Aコマンドテーブルアドレスレジス夕にワーク RAM上のデ一夕のァドレスを書き込む。ペリフェラルコントローラは、例えば、供給ざれるビデオ信号の Vブランク (V BLANK) 信号の立ち上がり（ブランキング期間終了）に同期し、 DMA コマンドテーブルアドレスレジス夕で示されるワーク RAM (Work RAM) 上の送信データを送信データ F I F 05 3 aへ口一ドする。ペリフェラルコントローラは、ワーク RAMからコマンド及びデータを読み出し、図 52に示す形式の SD C KB占有許可パターンの信号を形成し、これを該当ポートの Mバスに送る。

周辺装置 Aは、 Mバス上のデータ信号を常時監視している。 SDCKB占有許可パターンを受信すると、周辺装置 Aは任意のタイミングで出力を Mバスに送出することが可能となる。使用者によって周辺装置 A (光線銃）が操作される（引き金が引かれる）と、周辺装置 A (光線銃）はトリガ信号を Mバスに送出する。

ペリフェラルコントローラは、周辺装置 Aからのトリガ信号のデータを受信すると、図示しない HVカウン夕のラッチ信号を出力する。 HVカウンタは、テレビ画面上を走査する輝点の位置に対応する値を数える。ラツチされた H V カウン夕値により、周辺装置 A (光線銃）をトリガしたときの画面上の着弾位置を判別可能である。

CPUは、周辺装置が光線銃の場合、供給されるビデオ信号の 1イン夕一バルのテレビ画面描画期間を SD CKB占有期間として割り当てる。そこで、描画期間が終わって Vブランク（V BLANK) 信号が立ち下がる（ブランキング期間開始）と、 CPUは、 SD CKB占有モードを解除し、該当ポートの動作を SD CKB占有モードから通常モードにする。このため、 CPUは、既述コマンドによって、選択ポート、 SD CKB占有解除、を含む送信デ一夕をヮーク RAMに書き込む。 DMAコマンドテーブルアドレスレジス夕にワークス R AM上のデータのァドレスを書き込む。

ペリフェラルコント口一ラは、直ちに、 DM Aコマンドテ一ブルアドレスレジス夕で示されるワーク RAM (Work RAM) 上の送信デ一夕を送信 F I F 0 へロードする。ペリフェラルコントローラは、ワーク RAMからコマンド及びデータを読み出し、 SD CKB占有許可解除パターンの信号を形成し、これを該当ポー卜の Mバスに送る。

周辺装置 Aは、 Mバス上のデ一夕信号を常時監視している。 SDCKB占有解除パターンを受信すると、周辺装置 Aは出力のイネ一ブル状態を解除する。このようにして、ビデオ信号の 1インターバルのうち、テレビを描画している期間は SD CKB占有モードとなり、垂直ブランキング期間は、通常動作モードとなる。従って、光線銃のようなランダムに出力を発生する周辺装置を使用している場合にも、同じ Mバスに接続された他の周辺装置を使用可能である。レジス夕設定方法レジス夕設定の一例について、ソフト起動とハード起動（トリガ毎に自動起動）の場合について説明する。

ソフト起動では、以下の場合にレジス夕の所定値の設定を行う。初期化 1.ヮ —ク RAM(Work RAM)ェリァプロテクションレジス夕設定 2.システムコント口一ルレジス夕設定 3.DMAトリガセレクションレジス夕設定実行手順 4.ヮ一ク R AM(WorkRAM)へのデータ設定（DMAコマンドテ一ブル） 5.DMAコマンドテ一ブルアドレスレジス夕設定 6.DM Aィネーブルレジスタ設定 7.DMA スタート /ステイタスレジス夕設定終了確認 8. DMAスタート /ステイタスの確認 9.ワーク RAMへ受信デ一夕読み込みハード起動（トリガ毎に自動起動）では、以下の場合にレジス夕への所定値の設定を行う。

初期化 1.ワークラムエリアプロテクションレジス夕設定 2.システムコントロ一ルレジス夕設定 3.DMAトリガセレクションレジス夕設定実行手順 4.ワーク R AM(WorkRAM)へのデ一夕設定（DMAコマンドテーブル） 5. DMAコマンドテーブルァドレスレジス夕設定 6. DMAィネーブルレジス夕設定 7.DMAスタート/スティタスレジス夕設定終了確認 8. DMAスタート/ステイタスの確認 9.ワーク RAMへ受信デ一夕読み込みホス卜の MI Eプロック図図 63は、ホストのペリフェラルコントローラ（M I E ) 1 hの概略構成（ペリフエラルコントローラ）を示すブロック図である。同図において図 2 1と対応する部分には同一符号を付している。

図 6 3において、イニシエータ部 5 0は、ペリフェラルコントローラ 1 が動作状態になったときに、バスマス夕となってワーク R A Mにアクセスする役割を果たす。周辺装置に送信すべきデータのワーク R A Mからの読み出しや、周辺装置から受信したデータのワーク R A Mへの書き込み等を行う。クロックディバイダ 5 1は、送信デ一夕のビットレート（転送レート）選択用のクロック分周回路である。ターゲット部 5 2 aは、ルートバス上でターゲットとして動作するプロックであり、ホストの C P Uによって 3 2ビッ卜でリード/ライトされる前述したレジス夕群で構成される。主に、インストラクション等が書き込まれる。送信デ一夕テンポラリレジス夕 5 3 bは、 3 2バイトの送信デ一夕 F I F O 5 3 aからの送信用データ 3 2 ビヅトを保持しておく為のレジス夕である。送信デ一夕 F I F 0 5 3 aは、送信データを一時保持する 3 2バイトの F I F 0 (Firtst In First Out)、すなわち、先入れ先出し動作のレジス夕である。受信デ一夕 F I F 0 5 6 bは、 3 2バイ卜の受信デ一夕 F I F 0である。受信デ一夕テンポラリレジス夕 5 6 aは、受信デ一夕 3 2ビットを保持しておく為のレジス夕である。デ一夕の受信完了次第、受信デ一夕を受信デ一夕 F I F 0 5 6 bへ書き込む。ィンターラプト信号制御部 5 4は、ィン夕一ラブト（割り込み処理）部へ送る 1クロックパルスのィン夕ラブト（割り込み）信号を一定の条件下に発生する。フレームコントローラ 5 8は、インストラクション等に基づいて送信フレーム（スタートパターン、デ一夕パターン、エンドパターン等）をコントロールするブロックである。フレームエンコーダ 5 9は、フレ —ムパターンを作成するブロックである。オルタネイトシフトレジス夕（パラレル /シリアル） 6 0は、パラレル送信データを交互に 2本のシリアルラインに変換する回路である。また、オル夕ネィトシフトレジスタ 6 0は、送信デ一夕のパリティ計算を行い、送信デ一夕の最後にバリティデータ（例えば、 1バイトのパリティビット）を付加する。フレームデコーダ 6 1は、受信信号のフレームを解析する回路である。オル夕ネィトシフトレジス夕（シリアル/パラレル） 6 2は、 2本のシリアルラインから交互に来るデ一夕を、パラレルデ一夕に変換する回路である。また、オルタネイトシフトレジスタ 6 2は、受信デ一夕のパリティ計算を行う。その計算結果と、受信したパリティデ一夕とを照合してエラーの有無を判別する。エラ一があると、インタラプト信号制御部 5 4を介して C P Uのインタラプトコントローラにエラ一を知らせる。これにより、 C P Uは再送指令等のエラ一処理を行うことが出来る。 H Vラッチ信号コントロ一ラ 6 3は、シリアルラインからの H ラツチ信号を描画プロセッサ部

(ビデオ信号形成部） 1 f の H Vカウン夕へ渡す回路である。ポートコント口ーラ 5 7は、送受信の対象となるァクティブポ一トをコントロールする。すなわち、インストラクシヨンによって選択された送信ポ一卜の 3ステートバッファ 6 8 aから 6 8 hを制御して、セレクタ 6 4及び 6 5の各出力 S D C K A及び S D C K Bを選択ポートに導出する。セレクタ 6 4は、フレームコント口一ラ 5 8によって制御され、フレームエンコーダ 5 9の出力またはオル夕ネィ卜シフトレジス夕 6 0の出力を選択して S D C K A信号を形成し、選択された 3 ステ一トバッファ 6 8を介して Mバスラィンに出力する。セレクタ 6 5は、フレームコントローラ 5 8によって制御され、フレームエンコーダ 5 9の出力またはオル夕ネィトシフトレジス夕 6 0の出力を選択して S D C K B信号を形成し、選択された 3ステートバッファ 6 8を介して Mバスラインに出力する。セレク夕 6 6は、ポートコントローラ 5 7の指令に従って受信ポ一トを選択し、バッファアンプ 6 9を経た受信信号 S D C K Aをフレームデコーダ 6 1及びォル夕ネイトシフトレジスタ 6 2に供給する。セレクタ 6 7は、ポートコント口 —ラ 5 7の指令に従って受信ポ一トを選択し、ノソファアンプ 6 9を経た受信信号 S D C K Bをフレームデコーダ 6 1及びオルタネィトシフトレジス夕 6 2 に供給する。

周辺装置の内部ィン夕一フェイス

図 64は、周辺装置としての基本デバイスの回路構成を概略的に示すプロック回路図である。また、図 6 5は、図 64に示されるソケットコントロール部 2 03及び通信処理部 204のイン夕フェース（基本デバイス用 M I E) をより詳細に説明するブロック回路図である。これ等の例では、説明（作図）の便宜上、外部拡張ソケットは 2つだけが描かれているが実際には、既述したように、 4つの外部拡張ソケットを備えることができる。

CPUブロック 20 1は、入力操作情報を担う送信デ一夕の形成や、ホスト 1からの要求に対する返信データ処理等の基本デバイスの制御機能を担っている。これには、既述した、セットアップの際のデバイス AP、拡張デバイス A Pの確立等の初期動作が含まれる。 1 0ブロヅク202は、入力手段の操作情報をデータ信号に変換する。基本デバイス 2がゲーム装置のコントロールパッドである場合、複数のデジタルボタンや複数のアナログキ一等が入力手段に相当する。また、 I/Oブロック 202は、 C P Uの出力に従って各拡張ソケヅトの I D 0、 I D 1端子を介して接続された拡張デバイスに LMバスの番号を知らせる。 I D 0、 I D 1端子の役割は、図 5 9を参照した拡張デバイスの A Pの設定手順で既に説明されている。ソケヅトコントロールブロック 203 は、各拡張ソケットへの拡張装置の接続の有無を判別する。そして、拡張装置が接続された拡張ソケヅ卜の 3ステートバッファを導通して、ホス卜からデバイスに導出されたデ一夕線 S D〇1 八及び30 C KBをそれそれ LMバスのデ一夕線 S D CK A及び S D C KBに接続する。従って、ホスト 1から Mバスを見ると、等価的には、 Mバスに複数の周辺装置（基本デバイス、拡張デバイス）が並列に接続されているように見える。通信処理プロック 2 04は、受信デー夕のデコード、 C P Uの出力データのエンコード等を行う。 CPUブロック 2 0 1〜通信処理プロック 204は、 1チップ集積回路構成とすることが可能である。

通信処理部 204は、ホスト 1から受信したフレームの復調、 CPU部 20 1の出力した送信デ一夕のフレーム化（デコード）の役割を担っている。通信処理部 204はソケットコントロール部 203と共に、 M I E (入出力イン夕フェース）の主要部分を構成する。

ホストが Mバスに出力した SD CK A信号（下り信号）は、バヅファアンプ 2 1 2 aを介して通信処理部 204に供給される。また、バッファアンプ 2 1 2 aを経た S D C K A信号は、それそれ 3ステ一トバッファ 2 1 5 a及び 2 1 5 bを介して、 SD CKAD S— 1信号及び SD CKAD S— 2信号として、 LMバス 1及び 2に供給される。

ホス卜が Mバスに出力した SD CKB信号（下り信号）は、バッファアンプ 2 12 bを介して通信処理部 204に供給される。また、バッファアンプ 2 1 2 bを経た SD C KB信号は、それそれ 3ステ一トバッファ 2 1 6 a及び 2 1 6 bを介して、 SD CKBD S— 1信号及び SD CKBD S - 2信号として、 LMバス 1及び 2に供給される。

一方、デバイスの通信処理部 204が出力するホスト（上流）に向けての S D CKA信号は、オアゲート 2 14 a (の第 1入力端子）及び 3ステ一トバッファ 2 1 1 aを経て Mバスのデ一夕線 S D C K Aに出力され、ホストの MI E によって受信される。また、通信処理部 204が出力するホストに向けての S D CKB信号は、オアゲート 2 14 b (の第 1入力端子）及び 3ステートパヅファ 2 1 1 bを経て Mバスのデ一夕線 S D C K Bに出力され、ホストの MI E によって受信される。通信処理部 204が SD CKA信号及び SD CKB信号を送出する際には、オアゲート 2 13 a (の第 1入力端子）を介して 3ステートバッファ 2 1 1 aの制御端子にイネ一ブル信号を与えてゲ一ト 2 1 1 aを開放（導通）させ、また、オアゲート 2 1 3 b (の第 1入力端子）を介して 3ステートバッファ 2 1 1 bの制御端子にイネ一ブル信号を与えてゲート 2 1 1 b を開放させる。 3入力オアゲート 2 1 3 a及び 2 1 3 bの各入力端子は抵抗を介して接地される。入力端子に信号入力がない場合には当該入力端子は接地レベルに保持される。また、 32入力オアゲート 2 14 a及び 2 14 bの各入力端子は抵抗を介して電源 Vcc に接続される。このため、信号入力のない入力端子は「H」レベルに保持される。

第 1の拡張デバイスが LMバス 1に出力した S D CKA信号は、拡張ソケヅト 1の端子 S D C K AU S - 1を介してオアゲ一ト 2 14 a (の第 2入力端子）及び 3ステートバッファ 2 1 1 aを経て Mバスのデータ線 S D CK Aに出力される。第 1の拡張デバイスが LMバス 1に出力した SD CKB信号は、拡張ソケヅト 1の端子 S D。 8113— 1を介してォァゲート 2 1413 (の第 2入力端子）及び 3ステートバッファ 2 1 l bを経て Mバスのデータ線 S D CKBに出力される。第 1の拡張デバイスが SD〇八信号及び30 C KB信号を送出する際には、第 1の拡張デバイスは、 LMバス 1の信号線 S D CKAEN 1、オアゲ一ト 2 13 a (の第 2入力端子）を介して 3ステートバッファ 2 1 1 a の制御端子にィネーブル信号を与えてゲート 2 1 l aを開放させる。また、 L Mパス 1の信号線 S D CKB EN 1、オアゲート 2 1 3 b (の第 2入力端子）を介して 3ステートバッファ 2 1 1 bにイネ一ブル信号を与えてゲ一ト 2 1 1 bを開放させる。

同様に、第 2の拡張デバイスが LMバスに出力した SD CK A信号は、拡張ソケット 2の端子 S D C K AU S - 2を介してオアゲ一ト 2 14 a (の第 3入力端子）及び 3ステートバッファ 2 1 1 aを経て Mバスのデータ線 S D CKA に出力される。第 2の拡張デバイスが LMバスに出力した SD C KB信号は、拡張ソケット 2の端子30。1{8113— 2を介してオアゲート 2 14 b (の第 3入力端子）及び 3ステートバッファ 2 1 1 bを経て Mバスのデータ線 S D C KBに出力される。第 2の拡張デバイスが S D C KA信号及び SD CKB信号を送出する際には、第 2の拡張デバイスは、 LMバス 2の信号線 SD CKAE N2、オアゲート 2 13 a (の第 3入力端子）を介して 3ステートバッファ 2 11 aの制御端子にィネーブル信号を与えてゲート 2 1 1 aを開放させる。また、 LMバス 2の信号線 SD CKBEN 2、オアゲート 2 1 3 b (の第 3入力端子）を介して 3ステートバッファ 2 1 1 bの制御端子にィネーブル信号を与えてゲート 2 1 1 bを開放させる。

基本デバイスの動作電源は、ホスト 1から Mバスの電源線 Vcc及び GNDを介して供給される。拡張デバイスの動作電源は、基本デバイスから LMバスの電源線 Vcc及び GNDを介して供給される。

図 65に示すように、ソケットコントロール部 203は、 LMバスコントロ —ラ 203 aによって構成される。 LMバスコントローラ 203 aは、拡張ソケッ卜の接続用チェック用に設けられた特定端子の電圧を監視する。この例では、拡張ソケットの I D 2ビンの電圧を監視する。基本デバィス側の I D 2ピンは抵抗 Rを介して基本デバィス側の接地電源 GNDに接続されている。.図 6 6に示すように、基本デバイスの拡張ソケットに拡張装置を接続すると、拡張ソケッ卜の端子 Vcc及び GNDを介して拡張デバイス 3に電源 Vcc及び GND が供給される。この拡張デバイス側の電源 Vcc が基本デバイスの拡張ソケットの端子 I D 2を介して抵抗 Rに印加する。 L Mバスコントロ一ラ 203 aは、抵抗 Rに生ずる電圧の有無（あるいは大小）によってソケットへの拡張装置の接続の有無を判別する。 LMバスコントローラ 203 aは、各 LMバスへの拡張デバイスの接続の有無を後述のコントロ一ルレジス夕 204 aに知らせる。これにより、コントロールレジス夕 2 04 aには、各拡張ポー卜の使用の有無に対応した L MMフラグが設定される。また、 LMバスコントローラ 203 a は、拡張デバイスが接続された拡張ソケヅト LMバスの 3ステ一トバッファのゲートを開いて、 Mバスのデ一夕線 S D CK A及び S D C K Bと、 LMバスのデ一夕線 SD CKAD S及び SD CKBD Sとをそれそれ接続する。 LMバスコントロ一ラ 203 aは、他部の動作とは独立して、拡張コネクタバスの活性化を制御することが出来るが、これに C PUの判断を介在させることも出来る。すなわち、 LMバスコントローラ 20 3 aが拡張デバイスの接続を検出し、検出出力をコントロールレジス夕 204 aに設定する。 CPU 20 1は、コント口一ルレジス夕 204 aを監視することによって LMバスへの拡張デバイスの接続を知る。 CPU 20 1は、拡張デバイスの接続を許容する場合に、該当 L Mバスの接続を指令するフラグ LMCをコントロールレジス夕 204 aに設定する。 L Mバスコントローラ 203 aは、フラグ L M Cに対応する L Mバスの 3ステートバッファ 2 1 5、 2 1 6を開放（導通）させる。このような動作によって、図 47に示したように、基本デバイスに拡張デバイスが接続されると、基本デバイスが拡張デバイスの接続を自動的に認識し、拡張デバイスを Mバスに接続する。

通信処理部 204は、コントロールレジス夕 204 a、ノ、。リティレジスタ 2 04 b、フレームコントローラ 204 c、ラインモニタ 204 d、フレームェンコーダ 204 e、オルタネイトシフトレジス夕 P/S 204 f、テンポラリレジス夕 204 g、フレームデコーダ 2 04 h、オルタネイトシフトレジス夕 S/P 204 i、送受信バヅファ 204 j、データ長レジス夕 204 kを含んで構成される。

コントロールレジス夕 204 aは、デ一夕の送受信を制御するための各種フラグ等を保持するレジス夕である。各種フラグについては後に表 26を参照して説明される。ノリティレジス夕 204 bは、シリアル/パラレル、パラレル /シリアル変換に係る計算及びパリティ計算用のダブルバッファである。送受信バッファ 204 jは、データの送受信の際に使用するデータの格納用レジス夕である。フレームコントローラ 204 cは、コントロールレジス夕 204 a の各種フラグを監視してフレームの送受信の制御を行う。また、ス夕一トパ夕ーン、エンドパターン、 SD CKB占有パターン、リセットパターン等の検出に対応して、該当するフラグをコントロールレジス夕 204 aに設定する。フレームエンコーダ 204 eは、デ一夕にパターン部を付加してフレームの生成を行う。オル夕ネィティブシフトレジス夕 P/S 204 は、パラレルデ一夕をシリアルデ一夕に変換するパラレル/シリアル変換を行う。ラインモニタ 2 04 dは、 SD CKA、 SD CKB信号線をモニタする。デ一夕長レジス夕 2 04 kは、送信時の送信データ量を指定するレジスタである。

周辺装置の CPU部 20 1から見た MI Eとのインターフェイスは、 2 1個のコントロールフラグ（CFLAG) とデ一夕長レジス夕（LREG) 204 k, 及び最大 1 024バイ卜の送受信バッファ（TRBF) 204 jによって構成される _c 送受信バッファはデバイスに対応して容量が最適化される。

上記構成による、 M I Eコントローラ（CPU 20 1 ) と基本デバイス用 M I E (ソケットコントロール 203、通信処理 2 04) とのインタ一フェイスを説明する。

ホストからデ一夕線 SD CKA及び SD CKBを介して送信されたフレームデ一夕は、フレームデコーダ 204 hに受信される。フレームデコーダ 204 hは、 SD CKA及び SD CKB信号からフレームデータを復調し、フレームデ一夕からパターン部分とデータ部分とを分離する。フレームデコーダ 204 hは、スタートパターン、エンドパターン、 SD CKB占有パターン、リセットパターン等のパターン部分を検出すると、そのパターン部分の検出情報がフレームコント口一ルコントローラ 204 cに送られる。フレームコントローラ 204 cは、受信を制御すると共に、パターン検出に対応してコントロールレジス夕にフラグを設定する。このフラグには、受信フラグ RXB、受信完了フラグ RFB、 SD CKB占有モードフラグ P O S、リセットパターン受信フラグ HRE Sが含まれる。

分離されたデ一夕部分は、オル夕ネィトシフトレジス夕 204 iに送られる。シフトレジス夕 2 04 iは、データのシリアルパラレル変換機能を有し、分離したシリアルデータをパラレルデー夕に変換してテンポラリレジス夕 204 gに送る。テンポラリレジス夕 204 gは、受信データのパリテイチエックの計算を行う。また、受信データのパリティビット部分を抽出してパリティレジス夕 204 bに保持する。ノリティチェックの結果とパリティレジス夕 204 bのパリティビヅトを比較してエラ一を検出すると、コントロールレジス夕 2 04 aにパリティエラーフラグ PER Rが設定される。エラーチェックされたデ一夕は、送受信バッファ 204 jに格納される。受信デ一夕の量が送受信バヅファ 204 jの容量を超えると、コントロールレジス夕 2 04 aにバッファオーバーフローフラグ B F 0 Vを設定する。あふれたデータは送受信バッファ 204 jには格納されない。受信が完了すると、コント口一ルレジス夕 204 aに受信完了フラグ RFBが設定される。 CPU 20 1はコントロールレジス夕 204 aの内容をモニタしており、受信完了フラグ R F Bの設定に対応して送受信バッファ 204 jに格納された受信データを読み出す。

CPU 2 0 1がデ一夕を送信するときは、送信データを送受信バッファに格納し、データ長レジスタ 204 kに送信データ量を書き込む。 CPU 201は、コントロールレジス夕 204 aに送信フラグ TXB、ェンドパターン送出フラグ ENP (後続の送信データがない場合）を設定する。送受信バッファ 204 jの送信デ一夕は、テンポラリレジス夕 204 gに送られ、パリティ計算が行われる。テンポラリレジス夕 204 は、パリティ計算の結果を 1バイトのパリティビットとして保持し、送信データの最後に付加する。送信データは、テンポラリレジス夕 204 gからオル夕ネィトシフトレジス夕 204 f に供給され、シリアルデータに変換され、フレームエンコーダ 204 eに供給される。フレームエンコーダ 204 eは、送信データ及びパリティデ一夕の前後にそれそれス夕一トパ夕一ン及びェンドパ夕一ンを付加して送信フレームを形成する _c フレームコントローラ 204 cは、オアゲート 2 1 3 a及び 2 1 3 bを介してそれそれ 3ステートバッファ 2 1 1 a及び 2 1 1 bを開放する。送信フレームは、フレームエンコーダ 204 eによって S D C K A信号及び S D C KB信号にエンコードされる。 S D C K A信号及び S D C K B信号は、それそれ Mバスのデ一夕線 SD〇1(八及びデ一夕線30 CKBに出力される。

ラインモニタ 204 dは、データ線 SD C K A及びデ一夕線 S D C KBを常に監視している。この結果（信号の有無）をコントロ一ルレジス夕 2 04 aに SD CKAラインモニタフラグ及び S D CKBラインモニタフラグとして設定する。 CPU 20 1は、これ等のフラグを参照してホス卜から送られるデ一夕のタイムアウトを調べることが出来る。

図 62に示すように、拡張デバイスの M I Eは基本デバイスの M I Eと同様に構成されるが、ソケットコントロール部は備えていない。同図のサポート機能部は基本デバイスの入力手段と I/O部 2 02に相当する部分で、例えば、 L CD表示器、音声出力力一卜リッジ、音声入力力一卜リッジ、光線銃カートリッジ、振動カートリッジ、メモリ力一卜リッジ等の個性化された機能を担う部分である。 CPU部 30 1及び通信処理部 304はそれそれデバイスの CP U部 20 1及び通信処理部 204に対応する。

次に、上述した、基本デバイス（あるいは拡張デバイス）の M I E内に設けられたコン卜ロールレジス夕 204 a、データ長レジスタ 204 k及び送受信バアツファ（TRBF) の構成について説明する。

各種のコントロールフラグ（CFLAG) を含むコントロールレジス夕 204 a の構成を表 26に示す。コントロールフラグは、データの送信と受信を制御するための、 2 1個のフラグによって構成される。どのフラグを使用してレジス夕を構成するかは、周辺装置の種類によって異なる。

【表 26】

CFLAGの構成

差替え用紙（規則 26) 同表において、 R/Wは、読み込み/書き込み可能であることを示す。 Rは、読み出しのみ可能であることを示す。 Iniは、初期設定を表す。 HRE Sはリセヅトパターン受信フラグを示す。リセットパターン受信フラグ HR E Sはリセヅトパターンを受信すると " 1" になり、 M I Eコントローラの初期化を促す。 TXBは送信フラグである。送信あるいは受信中に TXBに書き込みを行うと、その場合のデ一夕の内容は保証されない。 C TXBはコンティニュー送信フラグである。送受信バッファ 204 jの容量を超えて送信する場合は、続きのデータを送受信バッファ 204 jに格納後、送信フラグ TXBではなくコンティニュー送信フラグ C TXBで送信する。 T FBは送信完了フラグである。 B F 0 Vは送受信バッファオ一バーフローフラグである。オーバーフローフラグ B F OVは受信開始時と送信開始時に "0" クリアされる。送受信バッファ 204 jがオーバ一フローを起こすと、オーバ一フローフラグ BFOVが "1" にセットされる。 RFBは、受信完了フラグである。 ENDPはエンドパ夕一ン送出フラグである。送信デ一夕にエンドパターンを付加する場合には、 EN DP = " 1" にセットする。 RXBは受信フラグである。受信フラグ RXBはデータ受信時に変化する。 EMPは、ェンプティフラグである。送信時に送受信バッファ 204 jに送信するデ一夕が無くなる（空になる）と、ェンプティフラグ E MPが " 1" にセットされる。 P ERRはパリティエラーフラグである。パリティエラ一フラグ P ERRは受信したフレームのパリティが不一致の時に " 1 " にセットされ、正常の時に "0" にクリァされる。 P 0 Sは、 S D C KB占有モードフラグである。 SD CKB占有モードフラグ PO Sは、 Mバスが通常モード（ P 0 S = " 0 ")であるか S D C K B占有モ一ド（ P 0 S =" 1") であるかを示す。 SDAMは、 S D C K Aラインモニタフラグ（基本デバイスのみに設けられる）である。 SDBMは、 S D C KBラインモニタフラグ（基本デバイスのみに設けられる）である。 SDAM, SDBMはそれそれデータ線 SD CKA, S D CKBのラインの状態を示す。 LMC 1〜4は、 LMバス 1 ~ 4の接続フラグ（基本デバイスのみに設けられる）である。フラグ LMC 1〜4は、 LMバス 1〜4の接続（= " 1 "), 切断（- "0") を指示する。 L MM 1〜 4は、 L Mバス 1〜 4接続モニタフラグ（基本デバイスのみに設けられる）である。フラグ LMM 1〜4は LMバス 1〜 4の使用状態を示す。 M I Eコントローラは、フラグ SDAM、 S D B Mをチェックしてホストから来るデ一夕のタイムァゥ卜を調べる。タイムァゥ卜処理は基本デバイスのみが行い、拡張デバイスは行わない。

デ一夕長レジス夕（LHEG)

デ一夕長レジス夕の構成を表 27に示す。データ長レジス夕は、送信時の 1 フレームのサイズを指定する為の、 1バイ卜のレジス夕である。

【表 27】

LREGの構成

同表において、 R/Wは、読み込み/書き込みの両方が可能であることを示す。初期状態では、全てのビット（bit)は不定である。 Lnは、データ長を表す。 00h≤Ln≤FFh である。 Lnの値とデータ長の対応関係を表 28に示す。

【表 28】

データ長

デ一夕の送受信中及び受信後はデ一夕長レジス夕（LRE G)の値は不定である, データ長は、 4バイト単位で指定することができる。

差替え用紙（規則 26) 次に、データバッファについて説明する。データのバッファとして上述した送受信バッファ（TRBF) 204 jが使用される。送受信バッファ 204 jは、 1フレームの送信デ一夕と受信デ一夕を格納するバッファ領域である。容量は最小 4バイ卜から 4バイ卜単位で最大 1 0 24バイ卜までである。容量は周辺装置毎に最適化される。送信と受信で共通したバッファを持ち、その中でコマンドコード，送信先 AP, 送信元 AP, データサイズとデータの領域に分けて使用する。

送受信バッファの構成を表 2 9に示す。同表において、 R/Wは、読み込み /書き込みの両方が可能であることを示す。初期状態では、バッファの内容は不定である。同表の第一番目のデータ（1st Data)から順に送信され、受信デー夕は第一番目のデータ記憶領域から順に書き込まれる。なお、 lst Data〜4st Data部分は格納すベきデ一夕が決められている領域である。

【 ^{2 9} 】 TRBFの構成

同表において、第 1のデ一夕部分（ IstData) は、コマンドコードを格納するための領域である。第 2のデ一夕部分（2ndData) は、送信先 APの値を格納するための領域である。第 3のデ一夕部分（ 3rdData) は、送信元 APの値を格鈉するための領域である。第 4のデ一夕部分（4thData) は、データのサィズを格納するための領域である。第 4のデ一夕 04(04。~04₇)の値が "00h" の時は、データ無しを意味する。第 5のデ一夕部分（ 5 th Data) 以降は、パラメータのデ一夕を格納するための領域である。データサイズで指定されたバイ差替え用紙（規則 26) ト数だけ、データを格納する。データサイズ以降のデータ領域の内容は不定である。

ホストの M I Eと基本デバイスの M I Eとのデータ伝送手順

上述した構成のホス卜の M I Eと基本デバイスの M I Eによるデータ受信及びデータ通信について説明する。なお、拡張デバイスにおいても同様のデータ電送手順であるので、ホストの M I Eと拡張デバイスの M I Eとのデ一夕伝送手順については説明を省略する。

データ受信手順

まず、基本デバイスのデータ受信手順の概略について説明する。データの受信はホスト及び基本デバイスの各 M I Eが自動的に行う。ホス卜からデータ信号が送出され、基本デバイスの受信が始まると、 MI Eによって送信フラグ T XB、送信完了フラグ TFB、受信完了フラグ RFBが "0" にクリアされる。受信フラグ RXBが、 "1"の時は M I Eがデ一夕受信中を示し、 RXBが" 0" の時は受信終了を示す。デ一夕の受信が正常に完了し、データが送受信バッファ（TRBF) に、パリティエラーの状態がパリティエラ一フラグ P ER Rに格納されると、受信完了フラグ RFBが "1" にセットされ（割込処理の場合はここで受信割込が発生する）、受信処理が終了する。受信フラグ RXBと受信完了フラグ RFBが両方共 " 1" である場合は、受信にエラ一が生じたことを示す。また、受信データが送受信バッファの容量を超えた場合は、送受信バッファオ一バーフローフラグ B FO Vが " 1" にセッ卜され、受信開始から送受信バッファの容量分までの受信デ一夕が、送受信バッファに格納される。フレ —ムデ一夕のパリティが不一致の場合は PER Rが " 1" にセットされ、正常の場合は "0" にクリアされる。

図 6 7は、ホストからデバイス（周辺装置）への送信データの容量が送受信バッファ 204 jの容量を超えない場合のデバイス側の M I Eのデータ受信を説明する図である。まず、ホスト側で送信すべき送信データがワーク RAM 1 eに形成され、ホストの M I Eがこのデ一夕を含むフレームデータを形成して Mバスに送信を開始する。デバイスの M I Eは、フレームデ一夕を受信し、フレームデコーダ 2 04 hでデコードする。フレームデータのデータ部分（データパーターン）及びパリティデ一夕は、オル夕ネィトシフトレジス夕 204 iで直並列変換され、テンポラリレジス夕 204 gでパリティチェック（パリティ計算）される。チエックされたデ一夕部分は、送受信バッファ 204 kに格納され、パリティデ —夕はパリティレジス夕 204 bに格納される。

フレームコントローラ 2 04 cは、フレームデコーダ 204 hがフレームデ —夕のスタートパターンを検出すると、コントロールレジス夕 204 aの送信フラグ TXB、送信完了フラグ TFB、受信完了フラグ RFBを "0" にクリァする。既述のように、受信フラグ; RXBが " 1 " のときは、 M I Eがデ一夕受信中であることを示し、受信フラグ RXBが "0"のときは受信終了を示す。 CPU部 20 1は、受信フラグ RXBが "1" であることを読み取ってデータを受信していることを判別する。また、 CPU部 20 1は、フラグ SDAM及び SDBMをチェックすることにより、デ一夕線 SD CKA及び SD CKBの使用をモニタすることが出来る。フレームコントローラ 204 cは、フレームデコーダ 204 hがフレームデータのエンドパターンを検出すると、受信終了を判別し、受信フラグ RXBを "0" に設定する。

パリティレジス夕部 204 bは、受信デ一夕のパリティチェックの結果と受信したパリティデータとを比較し、パリティエラーの有無を判断する。エラ一の有無をコントロールレジス夕 204 aのパリティエラ一フラグ PERRに書き込む。フレームデータの受信が正常に完了し、デ一夕が送受信バッファ 20 4 jに、パリティエラ一の状態がコントロールレジス夕 204 aのパリテイエラ一フラグ P ERRに格納されると、受信完了フラグ RFBが " 1" にセットされ、受信処理が終了する。受信完了フラグ RFBは、 CPU部 20 1への割込み信号とすることが出来る。

CPU部 20 1は、定期的に受信完了フラグ: R FBを監視し、あるいは受信完了フラグ RFBが "1" にセヅ卜されたことによる割り込み信号を受けると、受信デ一夕を処理するプログラムを実行する。まず、コント口一ルレジス夕 2 04 aのパリティエラーフラグ P ERRがエラ一の存在を示していないことを確認する。次に、送受信バッファ 204 jから受信デ一夕を CPU部 20 1内のメインメモリに取り込む。そして、ホストから送信されたコマンド、パラメ —夕に対応する処理を行い、返信データ等の形成処理などを行う。

なお、受信フラグ RXBと受信完了フラグ: RFBが両方共 " 1" である場合は、本来両立しない状態であるので、 C PUは受信にエラ一が生じたことを判別し、対応する処理を行う。また、 CPU部 2 0 1は、パリティエラ一フラグ P ERRがエラーの存在を示す場合、例えば、ホストに対して再送信要求のコマンドを送信する処理を行う。

図 68は、ホストから基本デバイス（周辺装置）への送信デ一夕の容量が送受信バヅファ TR B Fの容量を超える場合の基本デバイス側の M I Eのデ一夕受信を説明する図である。受信データが送受信バッファ 204 jの容量を超えた場合は、送受信バッファオーバ一フローフラグ B F OVが "1" にセヅ卜され、受信デ一夕は受信開始から送受信バッファの容量分までが、送受信バッファに格納される。この場合の動作について説明する。

まず、図 67の場合と同様に、ホスト側で送信すべき送信デ一夕がワーク R AM 1 eに形成され、ホストの M I Eがこのデータを含むフレームデータを形成して Mバスに送信を開始する。基本デバイスの M I Eは、フレームデ一夕を受信し、フレームデコーダ 204 hでデコードする。フレームデータのデータ部分（デ一タパ一夕一ン）及びパリティデータは、オル夕ネィトシフトレジス夕 204 iで直並列変換され、テンポラリレジス夕 204 gでパリティチエツク（パリティ計算）される。チェックされたデータ部分は、送受信バッファ 2 04 jに格納され、パリティデ一夕はパリティレジス夕 204 bに格納される。フレームコントローラ 2 04 cは、フレームデコーダ 204 hがフレームデ —夕のスタートパターンを検出すると、コントロールレジス夕 204 aの送信フラグ TXB、送信完了フラグ T FB、受信完了フラグ RFBを "0" にクリァする。既述のように、受信フラグ RXBが " 1" のときは、 MI Eがデ一夕受信中であることを示し、受信フラグ RXBが "0"のときは受信終了を示す。〇？11部20 1は、受信フラグ RXBが "1" であることを読み取ってデ一夕を受信していることを判別する。また、 CPU部 20 1は、フラグ S DAM及び SDBMをチェックすることにより、デ一夕線 SD CKA及び SD CKBの使用をモニタすることが出来る。

送受信バッファ 204 jは、受信デ一夕が送受信バッファ 204 jの容量を超えると、コント口一ルレジス夕の送受信バヅファオーバーフローフラグ B F 0 Vを " 1 " にセッ卜する。これは、例えば、送受信バヅファ 204 j内蔵のァドレスカウン夕がメモリの最大ァドレス値となったときに検出出力を発生することにより、オーバ一フローを検出することが可能である。受信デ一夕の量が送受信バッファ 204 jの容量を超えた後も、受信デ一夕はテンポラリレジス夕を経由して送受信バッファに供給されるが、送受信バッファはデータを取り込まない。従って、パリティ計算のみが全デ一夕について行われる。受信デ —夕のパリティデ一夕部分は、パリティレジス夕に格納される。

フレームコントローラ 2 04 cは、フレームデコーダ 204 hがフレームデ —夕のエンドパターンを検出すると、受信終了を判別し、受信フラグ RXBを "0" に設定する。

パリティレジス夕部 204 bは、受信データのパリティチェックの結果と受信したパリティデータとを比較し、パリティエラーの有無を判断する。エラ一の有無をコントロールレジス夕 204 aのパリティエラーフラグ P ERRに書き込む。データが送受信バッファ 204 jに、パリティエラ一の状態がコント口一ルレジス夕 204 aのパリティエラ一フラグ PER Rに設定されると、受信完了フラグ RFBが " 1" にセットされ、受信処理が終了する。受信完了フラグ RFBは、 CPU部 20 1への割込み信号とすることが出来る。

CPU部 20 1は、定期的にコントロールレジス夕の受信完了フラグ RFB を監視することにより、あるいは受信完了フラグ RFBが " 1" にセッ卜されたことによる割り込み信号を受けることにより、受信デ一夕を処理するプログラムを実行すべきであることを知る。また、コント口一ルレジス夕 204 aのパリティエラーフラグ PE RRがエラ一の存在を示していないことを確認する ₍ 更に、送受信バッファオーバ一フローフラグ B F OVが " 1" にセヅ卜されていることを確認する。 CPU部 2 0 1は、途中までのデ一夕であることを知つた上で送受信バッファ 204 jから受信データを CPU部 20 1内のメインメモリに取り込む。そして、該当する処理を行う。

データ送信方法

次に、基本デバイスからホストへのデータの送信手順について図 69を参照して説明する。なお、拡張デバイスからホストへのデータ伝送手順は基本デバィスからホス卜へのデータ伝送手順と同様であるのでその説明は省略する。

基本デバイスは、ホストからコマンドを受けると、これに応答するべく返信データを形成し、これをホストに送信する。既述のように、ホストは、コマンド送信後予め定められた時間（例えば、 1. 0ms) 以内に応答がない場合は未接続とする。従って、基本デバイスは、この期間中にコマンドを返信しなければならない。

まず、基本デバイスの CPU部 20 1は、送受信バッファ 2 04 jに送信デ —夕（コマンド、パラメ一夕）を書き込む。その後、データ長レジス夕 204 kに送信デ一夕のデータ量を書き込み、コントロールレジス夕のェンドパ夕一ンフラグ END Pを " 1" に設定する。

CPU部 20 1が、コントロールレジス夕 2 04 aの送信フラグ T X Bを " 1 " に設定すると、 MI Eは、デ一夕長レジス夕で指定されたサイズのデ一夕を送信するべく送信動作を開始する。送信フラグ TXBが " 1" に設定されると、コント口一ルレジス夕の 204 aの受信フラグ RXB、受信完了フラグ RFB、送信完了フラグ T FB、送受信バッファオーバ一フローフラグ BFO Vは、 "0" に設定（クリア）される。なお、デ一夕長レジスタ 204 kに設定されたデータ量が送受信バッファ 204 jの容量を超えるとき、送受信バッファオーバ一フローフラグ B F OVは " 1 " になり、送受信バッファ 204 jの全データを送信する。

フレームコントローラ 2 04 cは、送信フラグ TXBの " 1 " の設定に対応して、送受信バッファ 204 jに格納された送信デ一夕を送出させる。送信デ一夕は、テンポラリレジス夕 204 gにおいてパリティ計算され、オル夕ネィトシフトレジス夕 204 f で並直列変換されて、フレームエンコーダ 204 e に送られる。テンポラリレジス夕 2◦ 4 gにより、送信データの最後にパリテイデ一夕が付加される。フレームエンコーダ 204 eは、フレームコントローラ 204 cの制御下で、スタートパターン、送信データ（コマンド、パラメ一夕）、パリティデ一夕、エンドパターンを順次送出する。これ等のデ一夕によつて構成される送信フレームは、既述 S D CK A信号及び S D C KB信号に担われて Mバスに送出される。送受信バッファ 204 jから最後のデータが送り出されると、コントロ一ルレジス夕の送信フラグ TXBは "0"、ェンプティフラグ EMPは "1"、コンティニュー送信フラグは "0" に設定される。送信完了後の送受信バッファ 204 jの内容は不定である。フレームコントローラ 20 4 cは、エンドパターンを送出し、デ一夕の送信が正常に完了すると、コントロールレジス夕 204 aの送信完了フラグ T FBを "1" に設定する。基本デバイスの MI Eは、 Mバスからの入力待ち状態となる。 CPU部 20 1は、周期的にコントロールレジス夕 204 aの送信完了フラグ T FBを "1 " を監視することによって送信終了を認識する。また、 CPU部 20 1は、送信中を示す送信フラグ TXBと送信完了フラグ T FBが共に " 1" の場合、エラーが生じていること判別する。

一方、ホストの MI Eは、基本デバイスから送信されたフレームデ一夕を受信する。フレームデコーダ 6 1がデータのスタートパターンを検出すると、ィン夕ラブト信号制御部 54を介してホストの CPU l aのインタラプトコントローラに信号が送られ、データの受信が CPUに知らされる。受信データは、オル夕ネィトシフトレジス夕 62によって直並列変換され、受信デ一夕テンポラリレジス夕 56 a、受信デ一夕 F I F 05 6 bを経て、イニシエータ部 50 からワーク RAM l eに送られる。ワーク RAM 1 e上の受信デ一夕の格納場所は、 CPU 1 aによって予め指定された受信データストァァドレスを先頭位置とする。フレームデコーダ 6 1がェンドパ夕一ンを検出すると受信は終了し、ィン夕ラブト信号制御部 54から受信完了を示す信号がィン夕ラプトコントローラに送られる。これにより、 CPUは受信完了を知り、ワーク RAM I e上の受信データにアクセスして処理を行うことが出来る。

次に、基本デバイスの送信データがその送受信バッファ 204 jの容量を超える場合のデ一夕送信について図 70を参照して説明する。なお、拡張デバィスの場合も基本デバイスの場合と同様の手順で行われる。

基本デバイスの CPU部 20 1は、送信データが送受信バッファ 204 jの容量を超えている場合は、デ一夕を送受信バッファ 204 jの容量で、いくつかのプロックに分割して送信することが出来る。

基本デバイスの CPU部 20 1は、ホストからコマンドを受信すると、これに応答するべく返信データを形成し、これをホストに送信する。ホストは、コマンド送信後予め定められた時間（例えば、 1. 0ms) 以内に応答がない場合は未接続と判断する。従って、基本デバイスは、この期間中にコマンド及びパラメ一夕を返信しなければならない。

まず、基本デバイスの CPU部 20 1は、送信すべきデータの量と送受信バッファ 204 jの容量とを比べて送信デ一夕のデ一夕量が大きいことを認識する。 C PU部 20 1は、送信データを送受信バッファ 204 jの容量（例えば、 1 024バイト）以下の長さに区切って、送受信バヅファ 204 jに書き込む (データのブロック化）。その後、 CPU部 20 1は、デ一夕長レジス夕 204 kに送受信バッファ 204 jに格納した送信デ一夕のデータ量を書き込み、コントロールレジス夕 204 aのエンドパターンフラグ E ND Pを "0" に設定する。

CPU部 20 1が、コント口一ルレジス夕 2 04 aの送信フラグ TXBを

"1" (送信モード）に設定すると、 MI Eは、デ一夕長レジス夕で指定されたサイズのデータを送信するべく送信動作を開始する。送信フラグ T X Bが " 1 " に設定されると、フレームコントローラ 204 cは、コントロールレジス夕の

204 aの受信フラグ RXB、受信完了フラグ RFB、送信完了フラグ TFB、ェンプティフラグ EMP、送受信バッファオーバ一フローフラグ B F 0 Vを、

"0" に設定（クリア）する。

フレームコントローラ 2 04 cは、送信フラグ TXBの " 1 " の設定に対応して、送受信バッファ 204 jに格納された送信デ一夕を送出させる。送信デ一夕は、テンポラリレジスタ 204 gにおいてパリティ計算され、オル夕ネィトシフトレジス夕 2 04 f で並直列変換されて、フレームエンコーダ 204 e に送られる。フレームエンコーダ 204 eは、フレームコントローラ 204 c の制御に従って、スタートパターン、送信デ一夕（コマンド、パラメ一夕）を順次送出する。フラグ END Pを "0" に設定したことにより、このデータのブロックの最後には、パリティデータ及びエンドパターンは付加されない。これ等のデ一夕によって構成される送信フレームは、既述 SD CKA信号及び S D C KB信号に担われて Mバスに送出される。送受信バッファ 204 jから最後のデータが送り出されると、コントロールレジス夕のェンプティフラグ E M Pは "1"、コンティニュー送信フラグは "0" に設定される。 CPU部 20 1は、コント口一ルレジス夕 2 04 aのェンプティフラグ EM Pを周期的に監視する。ェンプティフラグ EMPが " 1" になったことを確認すると、続きの送信データを送受信バッファの容量以下に区切って送受信バッファ 204 jに格納する。このデ一夕の長さをデ一夕長レジス夕 204 kに設定する。次いで、 CPU部 20 1はコントロ一ルレジス夕 2 04 aのコンティニュー送信フラグ C TXBを " 1" に設定する。

コンティニュー送信フラグ C TXBが "1" に設定されると、フレームコントロ一ラ 204 cは、コントロールレジス夕の 2 04 aのェンプティフラグ E MP、送受信バッファオーバーフローフラグ B F OVを "0" に設定（クリア）する。

フレームコントロ一ラ 2 04 cは、送信フラグ TXBの " 1" の設定に対応して、送受信バッファ 204 jに格納された送信デ一夕を送出させる。送信デ一夕は、テンポラリレジスタ 204 gにおいてパリティ計算され、オル夕ネィトシフトレジス夕 204 fで並直列変換されて、フレームエンコーダ 204 e に送られる。フレームエンコーダ 204 eは、フレームコントローラ 204 c の制御に従って、送信データ（コマンド、パラメ一夕）を順次送出する。これ等のデ一夕は、既述 SD CKA信号及び SD C K B信号に担われて Mバスに送出される。送受信バッファ 204 jから最後のデ一夕が送り出されると、コントロ一ルレジス夕のェンプティフラグ EMPは " 1"、コンティニュ一送信フラグ CTXBは " 0" に設定される。

C P U部 20 1は、コント口一ルレジス夕を周期定期に監視することによつて、ェンプティフラグ E MPが " 1 " になったことを知る。〇卩11部20 1は、残っている（未送信の）送信データを送受信バッファ 204 jの容量以下に区切って送受信バッファ 204 jに格納する。この例の場合、残っているデータは送受信バッファ 204 jの容量以下になったので、残りのデ一夕全部を送受信バッファ 204 jに格納する。このデータの長さをデ一夕長レジス夕 204 kに設定する。更に、最後のデータブロックの送信となるので、最後にエンドパターンを付加するべく、エンドパターン送出フラグ E ND Pを "1" に設定する。次いで、 CPU部 20 1はコント口一ルレジス夕 204 aのコンティニユー送信フラグ CTXBを "1" に設定する。

コンティニュー送信フラグ C TXBが " 1" に設定されると、フレームコントローラ 204 cは、コント口一ルレジス夕の 2 04 aのェンプティフラグ E MP、送受信バッファオーバーフローフラグ B F OVを "0" に設定（クリア）する。

フレームコントローラ 2 04 cは、送信フラグ TXBの " 1" の設定に対応して、送受信バッファ 204 jに格納された送信デ一夕を送出させる。送信デ —夕は、テンポラリレジス夕 204 gにおいてパリティ計算され、オル夕ネィトシフトレジス夕 204 f で並直列変換されて、フレームエンコーダ 204 e に送られる。テンポラリレジス夕 204 gは、全送信デ一夕についてパリティ計算した結果をパリティデ一夕（ 1バイトのパリティビット）として、送信デ —夕の最後に付加する。フレームエンコーダ 204 eは、フレームコント口一ラ 204 cの制御に従って、送信デ一夕（コマンド、パラメ一夕）、パリティデ —夕、エンドパターンを順次送出する。これ等のデ一夕は、既述 SD CKA信号及び SD CKB信号に担われて Mバスに送出される。送受信バッファ 204 jから最後のデータが送り出されると、コントロ一ルレジス夕のェンプティフラグ EMPは " 1 "、コンティニュー送信フラグ C TXBは "0" に設定される。送信が終了したので送信フラグ TXB、送信完了フラグ T F Bは共に "0" に設定される。

CPU部 20 1は、コントロールレジス夕 2 04 aを定期的に監視することによって、各フラグの状態から全デ一夕の送信が完了したことを知る。

一方、ホストの M I Eは、スタートパターンを受信することによって受信動作を開始し、受信データ (コマンド、パラメ一夕）をワーク RAM I eに逐次格納する。ワーク RAM 1 eにおける格納場所は予め DMAレジス夕で指定されている。受信した各デ一夕ブロックをワーク RAM 1 eにて連結することによって元の送信デ一夕が復元される。ホストの M I Eが最後にェンドパターンを受信すると、該 M I Eは受信を終了する。

以上説明したように、送信データを分割して送るブロック送信の際には、最初のプロヅクは送信フラグ TXBを使用し、 2番目以降のプロックはコンティニユー送信フラグ C TXBを使用して残りのデータを送信する。 1プロックのデー夕を送信した後、次のブロックを送信するまでの時間が所定時間、例えば、 1. 0msを超えると、ホストにてタイムアウト（TimeOut) になるので、デバイス側は、第 2のブロック以降をこの時間以内に送信する。ブロックのサイズは、各プロック単位で設定可能である。各プロックの送信毎にプロックのサイズをデ一夕長レジス夕 204 kにセットする。最終プロヅク以外は、ェンドパ夕一ンフラグを "0" で送信し、エンドパターンは付加しない。最終ブロックを送信する時には、エンドパターンフラグを "1 " にして、送信デ一夕の最後にェンドパターンを付加する。このようにして、基本デバイスは、自己の送受信バヅファの容量以上のデ一夕をホス卜に送ることが可能となる。拡張デバイスも同様である。

フラグと通信状態の関係

基本デバイスのコントロールレジス夕のフラグ 2 04 aと通信状態との関係を説明する。

( 1) 基本デバイスのフラグの状態（当該基本デバイスがホストと通信している場合）

(a) 基本デバイスからホストにデ一夕を送信する場合

【表 30】ホス卜へのデータ送信

送信フラグ TXBと送信完了フラグ T FBとが共に " 1" であるときは、送信エラ一である。

(b) 基本デバイスがホス卜からデ一夕を受信する場合

【表 3 1】

ホストからのデータ受信

受信フラグ RXBと受信完了フラグ R F Βとが共に " 1" であるときは、受信エラ一である。

(2) 基本デバイスのフラグの状態（ある拡張デバイスがホス卜と交信している場合）

(a) 拡張デバイスがホス卜にデータを送信している場合

【表 32】

他の周辺装置の送信状態に対する、自身のフラグの状態

いずれかの拡張デバイス（送信デバイス）がホス卜にデータを送信する場合には、当該拡張デバイスが LMパスを占有することとしても良い。この占有は、送信デバイスによってオアゲート 2 1 3、 2 14を制御することによって可能となる。こうした場合、送信デバイス以外の基本デバイス及び拡張デバイスは、バスから外されるのでデータ受信の監視をする必要がなく、その分負担が軽減される。

(b) 拡張デバイスがホス卜からデータを受信している場合

差替え用紙 26 【表 33】

他の周辺装置の受信状態に対する自身のフラグの状態

受信フラグ RXBと受信完了フラグ RFBとが共に "1"であるときは、受信エラーである。

エラー処理

エラ一処理について説明する。前述したように、送信フラグ TXB及び送信完了フラグ TFBが共に "1"であるときは送信エラーである。受信フラグ RX B及び受信完了フラグ R FBが共に " 1"であるときは受信エラ一である。なお、送信処理中にエラーが生じたときに、 M I Eが送信フラグ TXB及び送信完了フラグ TFBを共に "1" に設定してエラーを知らしめることとしても良い。受信処理中にエラーが生じた場合も同様である。パリティエラーが生じた場合には、パリティエラーフラグ PERRが設定（= "1") される。受信時に受信データが送受信バッファの容量を超えた場合（オーバ一フロー）や、送信時にバッファ容量を越えてデータ長を指定した場合は送受信バッファオーパ一フローフラグ B FO Vが設定（二 "1") される。

このようなエラーが発生した場合の基本デバイスにおけるエラ一処理の例について説明する。

(a) ホストに送信している時にエラーが発生した場合は、エラーに対しては何もせずに、送信フラグ TXB及び送信完了フラグ TFBのクリアのみ行う。

(b) ホストからのデータ受信時にエラ一が発生した場合、まず、データ送信先が自身の場合は、ホス卜に対して再送コマンドを送信することが出来る。次に、データ送信先が他のデバイスの場合は、自己の受信フラグ RXB、受信完了フラグ RFBをクリアする。

( c ) ホス卜からのデータ受信時のエラ一がタイムアウト（Time Out) であ

差替え用紙（規則 26) る場合は、基本デバイス、拡張デバイス共にリセットする。すなわち、ィ）拡張デバイスへの I Dを反転させて、拡張デバイスへの動作停止信号とする。これにより、拡張デバイスは処理を停止する。口）基本デバイスがリセットし、復帰後、 I Dを反転（元に戻す）する。 I Dが反転すると拡張デバイスはリセヅ卜する。ノ、）リセット後はソフトリセヅト後と同じ状態である。

コマンドリファレンス

フレームに使用される各種コマンドについて説明する。コマンドコードは、 0 1 1！〜 F E hまでの 2 5 4個が使用可能である。 0 O hと F F hは使用できない。このコードは「通信エラーの為デ一夕は保証しない」の意味で使用することが予約されている。コマンドには、コントロールコマンド及びエラ一コマンドが含まれる。

コント口一ルコマンド

コントロールコマンドは、コマンドコード 0 l h〜D F hの範囲を使用する。このコマンドは、デ一夕の送受信をコントロールするためのコマンドである。ホスト、基本デバイス、拡張デバイス各々のファンクション · ライブラリには、同じコマンドコードで異なるコマンドを設けてはならない。コマンドを増設する場合は規格の管理者に事前に届け出て規格の統一を図るのが望ましい。以下、コント口一ルコマンドについて説明する。

デバイスリクエスト（Device Requestヽ図 7 1 )

発行権：ホスト

コマンドコード： 0 l h

データサイズ： 0 O h

つ—夕領： none

期待戻り値：デバイスステイタス [Device Status]

説明：送信先 A Pの周辺装置に対して、 [Device Status] を要求するコマンドである。ポートに対して、接続チェックにも使用する。オールステイタスリクエスト（All Status Requests 図 7 2 ) 発行権：ホスト

コマンドコード： 0 2 h

データサイズ： 0 O h

デ一夕 ¾H域： none

期待戻り値：デバイスォ一ルスティタス [Device All Status]

説明：送信先 A Pの周辺装置に対して、全てのデバイスステイタス（フィクスドデバイススティタス Fixed Device Statusとフリ一デバイススティタス Free Device Statusの両方）を要求する。

デバイスリセット（Device Resets 図 7 3 )

発行権：ホスト

コマンドコード： 0 3 h

データサイズ： 0 O h

デ一夕領域： none

期待戻り値：デバイスリプライ [Device Reply]

説明：送信先 A Pで指定される周辺装置に対して、初期化することが出来る。動作順：（1)周辺装置は、デバイスリプライ [Device Reply] を返す。（2)周辺装置は自己を初期化する。

デバイスキル（Device Kill, 図 7 4 )

発行権：ホスト

コマンドコード： 0 4 h

デ一夕サイズ： 0 O h

つ—夕領 ¾½： none

期待戻り値：デバイスリプライ [Device Reply]

説明：送信先 A Pで指定される周辺装置に対して、動作を認めない。周辺装置は、スタンバイ消費電流で待機し、コマンドを一切受け付けない。動作させるためには、ハードリセットまたは、電源を切って再動作させる必要がある。動作順：（1)周辺装置は、デバイスリプライ [Device Reply] を返す。（2)周辺装置は動作を停止する。

デバイスステイタス（Device Status)

発行権：周辺装置

コマンドコード： 0 5 h

データサイズ： 1 Ch ( 28)

デ一夕領域：デバイス I D ： 1 6バイト、仕向地コード： 1バイト、製品名： 3 1バイト、ライセンス： 6 0バイト、スタンバイ消費電流： 2バイ卜、最大消費電流： 2バイト

説明：ホストからのデバイスリクエスト [Device Request] に対して、フイクスドデバイスステイタス [Fixed Device Status] デ一夕を返す。内容の詳細は、後述の周辺装置の情報に記載されている。

デバイスォ一ルスティタス（Device All Status)

発行権：周辺装置

コマンドコード： 0 6 h

データサイズ： 1 C h + (n/4)

デ一夕領域：フィクスドデバイスステイタス [Fixed Device Status]： 1 1 2ノィト、デバイス I D : 1 6バイト、仕向地コード： 1バイト、製品名： 3 1ノ' イト、ライセンス： 6 0バイト、スタンバイ消費電流： 2バイト、最大消費電流： 2バイト、フリーデバイスステイタス [Free Device Status]： nバイト説明：ホストからのオールステイタスリクエスト [All Status Request] に対して、フィクスドデバイスステイタスとフリ一デバイスステイタスの両方を返す。内容の詳細は、後述の周辺装置の情報で説明される。

デバイスリプライ（Device Reply)

発行権：周辺装置コマンドコード： 0 7 h

デ一夕サイズ： 0 O h

ラ—夕令貝域： none

説明：周辺装置からの返信として使用する。

デ一夕トランスファ（Data Transfer、図 7 5 )

発行権：周辺装置

コマンドコード： 0 8 h

デ一夕サイズ： n ( 0 l h≤n≤ F F h)

データ領域：ファンクションタイプ： 4バイト、デ一夕：（n— l ) x 4バイト期待戻り値： none

説明：ホス卜から指定されたファンクションタイプのデータを返す。デ一夕は要求されたコマンドで異なる。

ゲットコンディション（Get Condition, 図 7 6 )

発行権：ホスト

コマンドコード： 0 9 h

テ、、一夕サイス、、 :01h

デ一夕領域：ファンクションタイプ： 4バイト

期待戻り値：デ一夕トランスファ [Data Transfer]

説明：周辺装置のファンクションタイプで指定したファンクションの物理的状態を要求する。周辺装置は、ホストから送られてきたファンクションタイプと同じタイプで返す。一度に指定できるファンクションタイプは、 1つだけである。ゲヅトメディアインホ（Get Media Info, 図 7 7 )

発行権：ホスト

コマンドコード： 0 Ah

データサイズ： 0 2 h

データ領域：ファンクションタイプ： 4バイト、 P T (パーティシヨン）： 4ノイト（うち 3バイトはダミー）

期待戻り値：デ一夕トランスファ [Data Transfer]

説明：周辺装置のフアンクシヨンタイプと P Tで指定したファンクションの、メディア（Media) 情報を要求する。詳細は、それそれのファンクションタイプの仕様書による。

プロヅクリ一ド（Block Read, 図 78 )

発行権：ホスト

コマンドコード： O Bh

デ一夕サイズ： 0 2h

デ一夕領域：ファンクションタイプ： 4バイト、パーテイシヨン（P T)： 1バィト、フェーズ（Phase) ： 1バイト、ブロック番号 (Block No.)： 2バイト期待戻り値：データトランスファ [Data Transfer]

説明：周辺装置のファンクション夕ィプと情報記録媒体のパーティシヨン、フェ一ズ、ブロック番号で指定した場所（例えば、 FDD、 HDD, メモリや C D— ROM等のデ一夕記録場所）のデ一夕を要求する。詳細は、それそれのフアンクシヨンタイプの仕様書による。

ブロックライト（Block Writer 図 7 9 )

発行権：ホスト

コマンドコ一ド： 0 Ch

データサイズ： 02h+n

データ領域：ファンクションタイプ： 4バイト、パーティシヨン： 1バイト、フエーズ： 1バイト、ブロック番号： 2バイト、書き込みデ一夕： nx 4バイト期待戻り値：デバイスリプライ [Device Reply]

説明：周辺装置のファンクションタイプと、パーティション、フエ一ズ、プロック番号で指定した場所にデータを書き込む。詳細は、それそれのファンクションタイプの仕様書による。ゲヅトラストエラ一（Get Last Error, 図 8 0 )

発行権：ホスト

コマンドコード： 0 D h

デ一夕サイズ： 0 2 h

デ一夕領域：ファンクションタイプ： 4バイト、パーテイシヨン： 1バイト、フエーズ： 1バイト、プロック番号： 2バイト

期待戻り値：デバイスリプライ [Device Reply]

説明：直前のコマンドに対してエラ一が発生したかを調べる。エラ一が無ければデバイスリプライ [Device Reply]を、エラ一があればエラーコマンドを返します。パーティションとブロック番号は直前のコマンドの値をそのままに、フエーズは + 1する。詳細は、それそれのファンクションタイプの仕様書による。エラ一コマンド

次に、エラーコマンドについて説明する。エラ一コマンドは、コマンドコード E 0 1！〜 F E hの範囲を使用する。エラーコマンドは、デ一夕の送受信や処理に対して、エラーが発生したことを告げる。ホスト、基本デバイス、拡張デバィスの各々のファンクション · ライブラリは、同じコマンドコードで異なるコマンドを設けることは禁止される。エラ一コマンドを増設する場合は規格の管理者に事前に届け出て規格の統一を図るのが望ましい。以下、エラーコマンドについて説明する。

ファンクションタイプアンノウン（Function Type Unknown)

発行権：周辺装置

コマンドコード： F E h

デ一夕サイズ： 0 O h

つ—夕領域： none

説明：送信されてきたファンクションタイプで指定されるファンクションが、周辺装置に存在しない場合に発行する。考えられる原因：（1)ファンクションタイプの指定が間違っている。（2)データの記述が間違っている。（3)デバイス I Dがデータ化けしていた。（4)通信中にデー夕化けした。

対処：（1)ファンクションタイプの指定を正しくする。（2)デ一夕の記述を正しくする。（3)もう一度デバイスリクエスト [Device Request] を送信し、デバイス I Dを得る。（4)もう一度送信してみる（最大 3回まで、以後タイムアウトと同処理）。

コマンドアンノウン ( Command Unknown)

発行権：周辺装置

コマンドコード： F D h

デ一夕サイズ： 0 O h

テ一夕領域： none

説明：送信されてきたコマンドが、周辺装置側のファンクションに用意されていない時に発行する。

考えられる原因：（1)コマンドの指定が間違っている。（2)データの記述が間違つている。（3)デバイス I Dがデ一夕化けしていた。（4)通信中にデ一夕化けした。対処：（1)コマンドの指定を正しくする。（2)データの記述を正しくする。（3)もう一度デバイスリクエスト [Device Request] を送信し、デバイス I Dを得る。 (4)もう一度送信してみる（最大 3回まで、以後タイムアウトと同処理）。

トラスンミヅトァゲイン (Transmit Again)

発行権：ホスト，周辺装置

コマンドコード： F Ch

データサイズ： 0 O h

デ一夕領： none

説明：送信されてきたデータが、何らかでエラ一があった場合で、もう一度同じデータを送るように要求する。考えられる原因：（1)パリティエラーが発生した。（2)データがオーバーフローした。（3)通信中にデータ化けした。

対処：もう一度送信する（最大 3回まで、以後タイムアウトと同処理）。

ファイルエラ一（File Error)

発行権：周辺装置

コマンドコード： FBh

データサイズ： 0 lh

データ領域：ファンクション 'エラ一コード

説明：ファイルファンクション（File Function)でエラーが発生した時に発行する。ファンクション 'エラ一コードで、詳細なエラーを返す。

考えられる原因：

【表 34】

File Functionのファンクション 'エラーコード

同表において、エラーが発生した項目が " 1 " になり、エラーでない項目は、 "0" になる。 FE。はパーティションエラ一 (PTError)、 FE!はフェーズエラ -(Phase Error) F E ₂はブロックエラー (Block Error)、 FE₃は書き込みエラ -(Write Error), F E ₄はデータ長エラ一 (Length Error)、 FE₅は CRCエラ -(CRC Error), を表す。以下は、予約される。

L C Dエラ一（LCD Error)

発行権：周辺装置

コマンドコード： F Ah

データサイズ： 0 lh

データ領域：ファンクション ·エラ一コード

差替え用紙（規則 26) 説明： L C Dファンクション（LCD Function)でエラーが発生した時に発行する, ファンクション .エラーコードで、詳細なエラーを返す。

考えられる原因：

【表 3 5】

LCD Functionのファンクション 'エラーコード

同表において、エラーが発生した項目が " 1 " になり、エラ一でない項目は、 " 0 " になる。 F E。は PT Ei'ror、 F E iは Phase Error、 F E ₂は Block Error、 F E ₃は Write Ei'ror、 F E ₄は Length Error、 F E ₅は none、を表す。以下は、予約される。

周辺装置の情報

基本デバイス及び拡張デバイス固有の情報（デバイスステイタス）について説明する。デバイスステイタスは、書き換え出来たり、消去出来ないようにし、そのままのデータを記録する。デバイスステイタスには、フィクスドデバイスステイタス（Fixed Device Status) とフリーデバイスステイタス（Free Device Status) とがある。フィクスドデバイスステイタスは、絶対に記述しなければならない、 1 1 2バイ卜のフォーマツ卜の決まったデバイスステイタスである。全ての項目を記述していないと、動作，接続の保証はない。フリーデバイススティタスは、個々のデバイスによって自由に使用しても良いデバイススティ夕スである。容量は、最大 9 1 2パイトである。

フィクスドデバイスステイタス（Fixed Device Status)

フィクスドデバイスステイタスは、下記の項目を全てを記述しなければならない。

( 1 ) デバイス I D

え用紙 26 容量： 1 6バイ卜

説明：周辺装置の厲性，デ一夕フォーマット（ファンクション）を示す。デパイス I Dについては、プロ卜コルの項に関速記載がある。

(2) 仕向地

容量： 1バイ卜

説明：製品の仕向地（販売地域）を示す。仕向地の設定ビッ卜の構成を表 36 に示す。仕向地の設定ビッ卜と仕向地との関係を表 37に示す。

【表 36】

仕向地の設定ビッ卜の構成

【表 37】

仕向地の設定ビット

例えば、全世界共通の場合は、 DE S二 "11111111" =FFh、日本とアジア向け共通の場合は、 D E S - "00000110" = 06hとなる。 DE S = 00hは指定禁止である。

(3) 製品名

容量： 3 1バイト

説明：製品名を英語またはローマ字で記述する。全角、半角を問わない。余りの容量（ビット）には、スペースコード（2 Oh) を入れる。この製品名は、事前登録する。

(4) ライセンス

え容量： 60バイト

説明：製品のライセンス表示を英語またはローマ字で ASCIIコードで記述する。余りの容量には、スペースコード（ 2 Oh) を入れる。例えば、「ProducedBy or Under License From XX XXX, LTD. j と記述する。

(5) スタンバイ消費電流

容量： 2バイト

説明：一時停止時の消費電流を 0. 1 mA単位で 1 6進数によって記述する。例えば、 1 0. 5mAの場合は、 00— 69hと記述する。

(6) 最大消費電流

容量： 2パイト

説明：最大消費電流を 0. 1 m A単位で 1 6進数で記述する。例えば、 127. 9 mAの場合は、 04— F Fhと記述する。

フリーデバイスステイタス（Free Device Status)

フリーデパイスステイタスは、製品の企画者，開発者，設計者，プログラマー等が自由に記述出来る領域で、オールデバィスリクエスト [All Device Request] でホストは取得出来る。アプリケーションソフト等で使用する場合には、デー夕配列等の対応をしておく必要がある。

本発明を用いた基本デバイス、拡張デバイスの他の例について図面を参照して説明する。

図 8 1は、相対アドレスを使用する第 1の実施の形態にかかる、他の基本デバイス（コントローラ）の構成例を概略的に示している。相対アドレス方式による図 33に示した Uデバイスファンクションの構成例では、 SD CKA OU Tの端子（抵抗が接続されている）によって拡張デバイスの接続の有無を判断しているが、この例では、図 64に示す例と同様に、各拡張コネクタに抵抗 R を接続した端子 I D 2を設けて、この端子の生起電圧を判別して拡張ソケットの接続の有無を判断している。図 8 1において、基本デバイス（ゲームコントローラ） 2の制御回路は、いわゆる 1チップマイクロコンビュ一夕システム 2 00によって構成することが可能である。コンビユー夕システム 2 00には、各部の制御を行う C PU 20 1 a、 C PU 20 1 aの制御プログラムやデータライブラリを格納する ROM 20 1 b, CPUプログラムやデータを格納してデータ処理を行うために使用される RAM20 1 c、 1 1個のデジ夕ルスィツチ 206の押圧操作をコ一ドデータに変換する I/O部 202 a、 4個のアナログスィッチ 207の可変なレベル出力をデ一夕信号に変換する A/D変換器 202 b、基本デバィスとホス卜とのデータ通信、拡張デバイスとホストとのデ一夕通信の補助を行う基本デバイス用 M I E 205を含んでいる。また、コンピュータシステム 200には、電源投入の際にリセット信号を生成する、抵抗、キャパシ夕、ダイオードからなるリセット信号生成回路、システムの各種ク口ック信号を発生するクリス夕ル発振器、基本デバイス用 M I E 2 05の信号用電圧及び拡張デバイス用信号電圧 3. 3Vを電源 Vcc (+ 5 V) から生成する電圧変換回路を含む。基本デバイスへの電源 Vcc (+ 5 V) は、外部接続ケーブルを介してゲーム装置から供給される。外部接続ケーブルは、信号線 SD CKA、信号線 SD CKB、電源線 Vcc及び接地線 GNDによって構成される。ゲーム装置から外部接続ケ —ブルを介して供給される電源 Vcc (+ 5 V) は、上述した信号用電源（+ 3. 3 V) と共に拡張コネクタを介して図示しない拡張デバイスに供給される。

CPU 201 a, ROM20 1 b及び RAM201 cは、図 33における C PUに、 A/D変換器 202 b及び 1ノ0部 202 aは I/Oに、基本デバィス用 M I E 205は通信処理部、ソケットコントロール部及びゲート類に対応している。基本デバイス 2には、 Mバスを介してホストから電源 Vcc及び接地 GNDが供給される。また、信号線 S D CK A及び SD CKBによってデ一夕通信が行われる。基本デバィスと拡張デバイス間は信号線 S D C K A-US-1、 SD CKA-D S-1、 SD CKA-EN-1、 S D C KB-U S- 1 _N SD CKB-D S-l、 SD CKB-EN-K S D C K A-U S-2 , S D C K A-D S-2, S D C KA-EN-2、 SD CKB-U S-2, SD CKB-D S-2, SD CKB-EN-2, 電源 Vc c (+ 5 V、 3. 3 V)、接地線 GND (4本）によって接続される。なお、この例では、基本デバイスが拡張コネクタを 2つ持つ場合で説明しているが、既述のように、外部への拡張コネクタを 4つ持つことができる。この場合、拡張デバイスの接続を確認するための I D 2は、 I D 2-：！〜 I D 2-4まで備える。基本デバイス 2の動作は、図 33に示した Uデバイスファンクションと同じであるのでその説明は省略する。

図 82は、絶対アドレスを使用する第 2の実施の形態にかかる、他の基本デバイス（コントロ一ラ）の構成例を相対ァドレスを使用する図 8 1の例に対応して示している。同図において図 65あるいは図 8 1と対応する部分には、同一符号を付し、かかる部分の説明は省略する。絶対アドレス方式を採る基本デバイスでは、 I/Oブロック 202 aは、 C P Uの出力に従って各拡張ソケヅトの I D 0、 I D 1端子を介して接続された拡張デバイスに LMバスの番号を知らせる。 I D 0、 I D 1端子の役割は、図 5 9を参照した拡張デバイスの A Pの設定手順で説明されている。 I/O 202 aから端子 I D 0— 1及び I D 1— 1は、第 1の拡張ソケヅ卜に、端子 I D 0— 2及び I D 1— 2は、第 2の拡張ソケッ卜に設けられる。

図 83及び図 84は、それそれ相対ァドレス方式及び絶対ァドレス方式の、 L CD表示器（L CDカートリヅジ）を備える拡張デバイスの例を示している。両図において、拡張デバイス（L CDカートリッジ） 3の制御回路は、いわゆる 1チヅプマイクロコンビュ一夕システム 300によって構成することが可能である。コンピュータシステム 300には、各部の制御を行う CPU 30 1、 CPU 30 1の制御プログラムやデータライブラリを格納する ROM 302、 C P Uのプログラムやデータを格納してデータ処理を行うために使用される R AM 303、拡張デバィスとホストとのデ一夕通信を行う拡張デバィス用 M I E 304、入力及び出力のイン夕フェースを行う I /0部 305、 L CD 30 8の表示を制御する L CDコントローラ 306、 L CDのエレメントを駆動する L CDドライバ 307を含んでいる。拡張デバイス用 M I E 304は、基本デバイスの M I Eと同様に構成されるが、 LMバスコントローラ 203 a及びこれに関連するゲートは備えていない。 L CDカートリッジは、ホストから M バス、 LMバス、 M I E 304を介してフレーム形式で送信された文字デ一夕、静止画デ一夕、動画デ一夕（LD、 CD_V、 DVD, テレビのビデオ情報を含む）等を RAM303に格納する。そして、 CPU 30 1によって、これ等の表示すべきデ一夕を L CDコントロ一ラ 306に与えて画像化する。

また、コンピュータシステム 300には、電源投入の際にリセット信号を生成するリセット信号生成回路、クロック信号を発生するクリスタル発振器、必要により設けられるデバイス用 M I E 205の信号等の電圧 3. 3 Vを電源 V cc (+5 V) から生成する電圧変換回路（図示せず）を含む。電源 Vcc ( 5 V、 3. 3V) は、基本デバイス側から供給されるが、拡張デバイスは目的とする機能を実現するに必要な電圧を内部回路で生成することができる。信号線 I D 2には、拡張デバイス側において電源電圧 Vcc が印加される。絶対アドレスの拡張デバイスにおいては、既述のように、 IZO部 305に LMバス番号を知らせる I D 0、 I D 1が接続される。

図 85及び図 86は、それそれ相対ァドレス方式及び絶対ァドレス方式のメモリカートリッジ（拡張デバイス）の例を示している。両図において、図 83 及び図 84と対応する部分には、同一符号を付し、かかる部分の説明は省略する。

この例では、 E E P R 0 Mや電池でバックアップされたメモリ等の不揮発性 RAM 3 1 2を備えている。保存すべきデ一夕が M I E 304を介して RAM 303に格納される。 C P U 30 1は、格納されたデータを不揮発性 RAM 3 1 2に外部出力バスドライノ 3 1 1を介して書き込む。また、 CPU 301は、ホストからの指令に応じて RAM 3 1 2に書き込まれたデ一夕を RAM303 に読み出し、 M I E 304を介してホストに転送する。例えば、遊技者がゲ一ムを途中で止める場合に、ホス卜から送られたゲーム途中までのゲームパラメ一夕を RAM 3 1 2に保存することにより、次回のゲームをゲーム途中から再開することが可能となる。なお、不揮発性 RAM 3 12部分を、ソケットを介してバスドライバ 3 1 1と接続するようにし、カード化した複数の不揮発性 R AM 3 1 2を交換可能とすることができる。また、コンビユー夕システム 30 0に不揮発性 RAM 3 12を含むようにすることもできる。

図 87及び図 88は、それそれ相対アドレス方式及び絶対アドレス方式の振動カートリッジ（拡張デバイス）の例を示している。両図において、図 83及び図 84と対応する部分には、同一符号を付し、かかる部分の説明は省略する。この例では、振動を発生する偏心錘を回転させるモー夕ゃソレノィド等による振動体 322を駆動するドライバ/コントロ一ラ部 32 1を備える。振動体の動作指令信号あるいは動作停止指令信号は、ホストから M I E 304を介して RAM 303に格納され、 CPU30 1によって I/O部 305を介してドライバ /コントロ一ラ部 32 1に与えられる。

図 8 9及び図 90は、それそれ相対ァドレス方式及び絶対ァドレス方式のラィトガン（光線銃）カートリッジ（拡張デバイス）の例を示している。両図において、図 83及び図 84と対応する部分には、同一符号を付し、かかる部分の説明は省略する。

この例では、テレビ画面上のある部分（光線銃の着弾点）を走査する電子ビ —ムによる輝点がライトガンカートリツジのレンズを介して受光素子 332に取り込まれる。受光信号は、増幅器 33 1によってレベル増幅される。ゲームコントローラの引き金（例えば、後述の図 9 7 (b) の 2 d) が操作されるとトリガ信号が発生し、増幅器 33 1の出力が検出信号として MI E 304に供給される。この信号は、ホストに転送されて HVカウン夕のラッチ信号として使用される。

図 9 1及び図 9 2は、それそれ相対ァドレス方式及ぴ絶対ァドレス方式の音声入力カートリッジ（拡張デバイス）の例を示している。両図において、図 8 3及び図 8 4と対応する部分には、同一符号を付し、かかる部分の説明は省略する。

この例では、マイク 3 4 5の出力が増幅器 3 4 4で適当なレベルに増幅され、 A/ D変換器 3 4 3によってサンプリングされる。サンプリングされた音声デ —夕は、バッファメモリ 3 4 2の第 1及び第 2のレジス夕（F I F O ) に交互に格納される。このデ一夕をバスコントローラ 3 4 1が読み出し、口一力ルバスを介して M I E 3 0 4の送受信バッファに送り出す。 M I E 3 0 4によって音声デ一夕はフレーム化されてホスト（ゲーム装置）に送られる。このような機能は、いわゆる音声入力、カラオケ、電話機、通信機等としてホストを使用することを可能とする。

図 9 3及び図 9 4は、それそれ相対ァドレス方式及び絶対ァドレス方式の音声出力カートリッジ（拡張デバイス）の例を示している。両図において、図 8 3及び図 8 4と対応する部分には、同一符号を付し、かかる部分の説明は省略する。

この例では、ホストから送信された音声デ一夕が M I E 3 0 4から口一カルパスを介してバスコントローラ 3 5 1に供給される。パスコントローラ 3 5 1 は、音声デ一夕を F I F 0 (First In First Out)動作のメモリ 3 5 2に格納し、逐次転送される音声データを連結する。メモリ 3 5 2から出力された音声デ一夕は D / A変換器 3 5 3によって音声信号に変換され、増幅器 3 5 4にてレべル増幅され、スピーカ 3 5 5から音声として出力される。このような機能は、いわゆるホス卜の音声による応答（音声出力）機能、ゲームの効果音（特に複数スピーカ構成による音響効果）、カラオケ、電話の受話器等として使用可能である。なお、上述した発明の実施の形態は、 2つの規格の形式で説明されているが、第 1の実施の形態の構成要素と第 2の実施の形態の構成要素とを技術的に矛盾しない範囲で組み合わせることが可能である。また、本発明は、ゲーム装置への適用に限定されるものではなく、小型のコンピュータシステム、コンビュ一夕ネットワーク、コンピュータ応用装置、携帯型通信端末装置等にも適用可能である。

図 9 5及び図 9 6は、ホスト及び周辺装置相互間を接続する Mバスをワイヤレス構成とした他の実施の形態を示している。両図において、第 1及び第 2の実施の形態と対応する部分には同一符号を付し、かかる部分の説明は省略する。図 9 5において、ホスト（ゲーム装置） 1のペリフェラルコントローラ 1 h と、周辺装置（基本デバイス） 2のペリフェラルコントローラとのそれそれに無線モデム装置 5 0 0が接続されている。無線モデム装置 5 0 0は、データコントローラ 5 0 1、送信部 5 0 2、デュプレクサ 5 0 3、受信部 5 0 4、アンテナ 5 0 5等によって構成され、ホストと周辺装置相互間の通信データを中継する。この場合、周辺装置 2は電池駆動とすることができる。

デ一タコントロ一ラ 5 0 1は、送信すべき S D〇1{八信号及び3 0 C K B信号を多値変調、例えば、 7Γ 4シフト Q P S K変調により送信すべく、データ処理を行って I信号成分、 Q信号成分のデータを形成する。この直交成分のデ一夕を送信部 5 0 2に供給する。また、デ一夕コントローラ 5 0 1は、受信部 5 0 4によって復号化された I、 Q成分のデータから S D C K A信号及び S D C K B信号を形成してペリフェラルコントローラ 5 0 1に供給する。送信部 5 0 2は、多値変調器、例えば、 7Γ/ 4シフト Q P S K変調を行う直交変調器を備え、フレームデータを担う周波数のキャリア信号を形成する。このキヤリァ信号は、デュプレクサ 5 0 3によってアンテナ 5 0 5に導出され、自由空間に電波として放射される。一方、周辺装置 2側のアンテナ 5 0 5に到来した電波はキヤリァ信号となり、デュプレクサ 5 0 3によって受信部 5 0 4に導かれる。受信部 504は、例えば、同期検波器を備えており、キャリア信号から I 信号成分、 Q信号成分を分離し、多値デ一夕を復号する。前述したように、デ一タコントロ一ラ 50 1は、多値デ一夕から S D CKA信号及び SD CKB信号を形成してペリフヱラルコントローラ 50 1に供給する。

この結果、ホストと周辺装置間を接続した Mバスのケーブル類が不要となる。ワイヤレスの周辺装置 2は、ホス卜から離間した配置や使用態様の自由度が増す。上述した無線モデム装置 500は、携帯型電話装置（あるいは PHS装置）を活用するものであっても良い。この場合には、比較的に安価に I Cチップが入手でき、周辺装置のワイヤレス使用のみならず、ホストを通信回線に接続した対戦型ゲームやインターネッ卜の使用が可能となる。

なお、 SD CKA信号及び SD CK B信号の二つの信号に対応して送信系及び受信系を二重に構成し、二つの通信チャネル fi、 f₂を使用する構成としても良い。また、 S D C K A信号及び S D C KB信号を一旦シリアルデ一夕のフレーム信号に戻してから、相手側に一つの通信チャネルで送信し、受信側で復調したフレーム信号から SD 0 信号及び30 C KB信号を復号する構成としても良い。

図 9 6は、図 9 5に示したワイヤレス構成を光通信によって構成した例を示している。同図において、図 95と対応する部分には同一符号を付している。かかる部分の説明は省略する。

この例では、光（例えば、赤外線）による通信を行うために、赤外線モデム装置 600が用いられている。赤外線モデム装置 600は、デ一タコントロ一ラ 60 1、変調器 602、発行部 603、受光部 604、復調部 605等によつて構成される。データコントローラ 60 1は、 SD CKA信号及び SD CK B信号を一旦シリアルデータのフレーム信号に戻す。変調器 602はフレーム信号によって駆動電流を変調する。変調としては、例えば、レベル変調あるいは周波数変調を選択することができる。駆動電流は、発光部 603の発光素子、例えば、赤外線発光の L E Dに供給され、 L E Dを点滅させる。 L E Dの点滅光は光学系を経て外部に放射される。この放射光は、他方の赤外線モデム装置 6 0 0の受光部 6 0 4に入射する。入射光は、受光素子、例えば、フォトトランジス夕によって電気信号に変換され、復調部 6 0 5によってデジタルデ一夕信号に復調される。このデ一夕信号は、デ一夕コントローラ 6 0 1によって S D C K A信号及び S D C K B信号に戻され、ペリフェラルコントローラに送られる。ホスト（ゲーム装置） 1あるいは周辺装置 2のペリフェラルコント口一ラについては、既述している。

このように、 Mバスの構成は有線のみならず無線（ワイヤレス）によって構成しても良いものである。

次に、ホス卜及び周辺装置のコネクタ等について図 9 7を参照して説明する。図 9 7 ( a ) は、ホストとしてのゲーム装置 1と、周辺装置としての基本デバイス（ゲームコントローラ） 2と、を接続する Mバスコネクタを説明する説明図である。同図において図 1と対応する部分には同一符号を付している。

この例では、ゲーム装置の正面側に 4つのコネクタ（ソケット） l iを備えている。このコネクタ 1 iのいずれかにゲームコントローラ 2のコネクタ（プラグ） 1 1 0が接続される。ソケット 1 i及びプラグ 1 1 0はそれそれ 5端子 (ピン）を備える後述の形状をしている。ゲームコントローラ 2の上面には、 A、 B、 C及び Dボタン（A、 B、 C、 Dスィッチ） 2 a、十字キー（上下左右方向指示スイッチ） 2 b、ゲームコントローラ 2の保持部には、トリガレノ' 一（トリガスィツチ） 2 dが設けられている（図 9 7 ( b ) 参照）。これ等のボタン類は、デジタル入力のスィッチ類 2 0 6をァクチユエ一卜する。また、ァナログ入力を行うアナログスィッチ 2 0 7をァクチユエ一卜するアナログボタン（アナログキ一） 2 cを備えている。アナログキーは、例えば、画面上の力 —ソルやボイン夕を連続的に移動するために使用される。

図 9 7 ( b ) は、基本デバイス（ゲームコントローラ） 2と図示しない拡張デバイス 3とを接続する LMバスコネクタ 1 3 1を説明する説明図である。同図において、図 97 (a) と対応する部分には、同一符号を付し、かかる部分の説明は省略する。ゲームコントローラ 2の、ゲーム装置 1 cと向かい合う背面側には、 2つの； LMバスコネクタ（ソケット） 13 1が設けられている。図 98 (a) は、他のゲームコントローラの例を示している。このゲームコントロ一ラは、拡張デバイスと合体する機能を有している。

同図において、ゲームコントローラ 2は、 A、 B、 C及び Dボタン 2 a、十字キー 2 b、アナログキー 2 c、レバ一 2 d (既述図 97 (b) 参照）、スタートボタン（スタートスイッチ） 2 eを備えている。更に、ゲームコントローラの背面側（図 97 (b) 参照）に拡張デバイスを挿入するスロットを備えている。ゲームコントロ一ラ 2の上面中央の背面側よりに窓 2 f が設けられている。図 98 (b) は、拡張デバィス 3としての L CD力一トリヅジの例を示している。 L CDカートリッジ 3を上記スロットに挿入し、拡張コネクタ 13 1を介してゲームコントローラ 2に接続すると、 L CDカートリヅジの L CDパネル 308が、この窓 2 f の直下に位置するように構成される。この結果、ゲームコントローラ 2に L CDカートリッジ 3を接続すると、ゲーム装置 1から送られるビデオ画像等をゲームコントローラ 2で見ることができるようになる。また、この L CDカートリッジ 3には、十字キ一 2 b、 A、 B、 C、 Dボタン 2 a等が設けられ、 L CDカートリヅジ 2単体でも形態型ゲーム装置として楽しめるように構成されている。

図 9 9〜図 1 0 1は、 Mバスに使用される Mバスコネクタの構成を説明する図である。

図 9 9は、ホスト 1の筐体に設けられるバスコネクタ 1 iのソケット側を正面方向（挿入方向）から見た状態の概略を示している。ソケットは、略 D字状の外周部 1 0 1と、略 D字状の 6角形状のピン基台 1 02と、外周部 1 0 1とピン基台 1 02との間に形成された略 D字状の溝 103と、を含んで構成されている。ソケットは絶縁性プラスチックの射出成型品であり、ピン基台 1 02 の主面（上面）には、接触ピン No. 1、 No . 3、 No . 5が形成され、該主面と平行な反対面（下面）には、接触ピン N o . 2及び N o. 4が形成されている。接触ビン N o. 2は、接触ピン No . 1及び No . 3相互間に存在する絶縁領域と対抗するように配置され、接触ピン N o . 1あるいは No. 3と容量結合が生じ難いようになっている。同様に、接触ピン N o. 4は、接触ピン No. 3及び No. 5相互間に存在する絶縁領域と対抗するように配置され、接触ピン No. 3あるいは N o. 5と容量結合が生じ難いようになっている。各接触ピンは金属の弾性体であり、図示しないピン基台 1 02の背面側の 5本の基板接続用端子と繋がれている。接触ピン N o . 1と N o . 5は、それそれデ一夕線 SD CKA及び SD CKBと接続される。接触ピン N o . 1及び No. 5相互間の接触ピン No. 3は、シールド線が接続され、データ線がそれそれ接続される接触ピン No . 1及び No . 5相互間の結合が防止される。接触ビン No. 2及び No. 4は電源線であり、それそれ電源 Vcc及び接地線 GND に接続される。前述したように、接触ピン N o . 2及び No. 4の各金属面は、接触ピン No. 1、 No. 3、 No. 5の各金属面と直接対抗しないように配置されるので、電源 Vcc及び接地線 G N Dのデータ線へ与える影響は少ない。図 1 00は、バスコネクタ 1 iのソケッ卜に対応するプラグ側の構成を示している。同図（a) は、プラグの側面図、同図（b) は上面図、同図（c) は正面図である。ブラグは絶縁性の良いプラスチックによって成型されており、 1 1 1はワイヤ類と接触ピンの端子との接続部を内蔵するハウジング、 1 1 2 は断面がソケッ卜の溝 103の形状に対応した略 D字状の差込部、 1 13は差込部の略 D字状の内壁、 1 14はピン基台 1 02の外形に対応した形状の溝、 No. l〜No. 5は、内壁 1 1 3に設けられた接触ピンである。各接触ピンは金属の弾性体であり、ソケットの各ピンに対応して設けられる。プラグの差込部 1 1 2をソケットの溝 1 03に挿入することで互いの接触ピン N 0. 1〜 N o . 5同士が接続される。

図 1 0 1は、 Mバスケーブルの周辺装置（基本デバイス）側のコネクタ（ブラグ）を説明する正面図である。絶縁性の良いプラスチックによって成型されたプラグ 1 2 1は、ケ一ブルの各ワイヤに接続される端子 N 0 . l〜N o . 5 を備えている。各端子は、略直方体あるいは板状体のソケットの一側面に一列に配置されている。このソケット 1 2 1は、周辺装置の基板の配線に、コネク夕（ソケット）を介して、あるいは半田付けにより直接接続される。

図 1 0 2は、基本デバイスと拡張デバイスとを接続する L Mバスコネクタのソケヅト 1 3 1の構成例を示している。同図（a ) は上面図、同図（b ) は正面図である。また、図 1 0 3は、 L Mバスコネクタのプラグ 1 4 1の構成例を示している。同図（a ) は上面図、同図（b ) は正面図である。

ソケット 1 3 1は、概略、揷入部 1 3 2、被揷入部 1 3 3及び両者を結合あるいは収容するハウジング 1 3 4によって構成される。同様に、ブラグ 1 4 1 も、挿入部 1 4 2、被揷入部 1 4 3及び両者を結合あるいは収容するハウジング 1 4 4とによって構成される。ソケヅト 1 3 1の揷入部 1 3 2は、プラグ 1 4 1の被挿入部 1 4 3に揷入され、プラグ 1 4 1の挿入部 1 4 2は、ソケット 1 3 1の被揷入部 1 3 3に挿入される。

ソケット 1 3 1の挿入部 1 3 2は、ハウジング 1 3 4の正面左側の一面から突起する柱状体であり、該柱状体の正面側端面に、左右方向に延在する「 I」字状（長方形）の挿入溝 1 3 2 aが形成されている。この挿入溝は、挿入部 1 3 2をプラグ 1 4 1の溝 1 4 3 aに、該溝内の板状のピン基台 1 4 3 cを跨るようにして挿入するために設けられた溝である。誤挿入の防止あるいは複数の接続ピンを柱状体部材 1 3 2の略中央に配列するために挿入溝 1 3 2 aは、柱状体端面の上下方向の中央よりも下側に片寄って形成されている。挿入溝 1 3 2 aの内壁面 1 3 2 bの上側面に金属の接続ピン N o . ：！〜 N o . 7がー列に配設されている。これ等の接続ビンは、柱状体 1 3 2端面の上下方向の略中央位置に存在している。接続ピン N o . 1〜Ν ο· 7の各々は、図示しないが、ハウジング 134の背面側に、接続ビン Ν 0. 1〜Νο. 7に対応してそれぞれ設けられた複数の接続端子の各々にまで延在し、基板の配線またはケーブルと接続される。接続ピン Ν ο · 1〜Ν ο. 7は、それそれ電源線 Vcc ( 3. 3 V)、電源線 Vcc (5 V)ヽ制御線 SD CKA E N、データ線 SD CKB D S、デ一夕線 SD CKA US、識別線 I D 1及び接地線 GNDに接続される。ソケット 13 1の被揷入部 1 33は、ハウジング 1 34の正面右側から突起する柱状体であり、該柱状体 1 33の正面側端部には、ピン基台 1 33 cを一周する「0」字状の溝 1 33 aが形成されている。溝 1 33 aの内壁 133 b の形状は、プラグ 14 1の挿入部 142の外形に対応している。溝中央のビン基台 133 cは左右方向に延在する「 I」字状の、溝 142 aに対応した形状の板状体である。ピン基台 1 33 cの上面は、柱状体 133の端面の上下方向の略中央位置となるようになされ、この上面に金属弾性体の接続ピン N 0. 8 〜No. 14が配設されている。接続ビン N o . 8〜No . 14の各々は、図示しないが、それそれハウジング 1 34の背面側の対応する各接続端子にまで延在し、基板の配線またはケーブルと接続される。接続ピン N 0. 8~No . 14は、それそれ接地線 GND、識別線 I D 2、デ一夕線 SD CKB D S、デ —夕線 SD CKB US、制御線 SD CKB EN、及び識別線 I D Oに接続される。なお、接続ビン No. 14は、現在のところ使用されておらず、空き端子となっている。

ソケット 13 1に挿入されるプラグ 14 1は、ソケット 1 3 1と同様に形成される。ただし、図 1 03 (a) に示すように、接続ピン N o . 1〜N o . 7 は被挿入部 143内に設けられ、接続ピン N o. 8〜Νο · 14は揷入部 14 2内に設けられる。

このように構成される拡張コネクタは、互いの外形が異なる揷入部 1 32、 142と被挿入部 1 33、 143とが分離した形で別々に形成されているので、使用者は一見してソケット 1 3 1及びプラグ 1 4 1の接続方向を認識することができる。また、一つの接続方向（態様）でのみしか接続できないので、誤接続が生じない。また、接続ビンに直接手が触れないという利点がある。

次に本発明に係わる付属装置について説明する。ここで、付属装置とは、既述のゲーム装置或いは拡張周辺装置を含む周辺装置に接続されて、既述のゲーム装置或いは周辺装置の動作 ·機能に付属的な機能を与えるものであって、後述するように、例えば、ゲーム装置の各種コネクタに接続されるものである。この付属装置はゲーム装置或いは周辺装置と一体になつて新規なデータ処理システム ·ゲームシステムを実現する。

図 1 0 4は他のゲーム装置の例を示す斜視図であり、図 1 0 5は同ゲーム装置を示す背面図である。これらの図において、符号 1はゲーム装置であり、このゲーム装置 1は、例えばプラスチックその他の材料によってほぼ直方体形状に形成された筐体 i jの内部に、このゲーム装置の制御系を設けて構成されている。

このゲーム装置 1は、その筐体 1 jの一部に凹所 1 kを形成している。この筐体 1 jの凹所 1の所定の簡所には拡張コネクタ 1 mが設けられており、この拡張コネクタ 1 mには、図 1 0 4及び図 1 0 5に示すように、例えばモデム 5 が脱着自在に装着されている。もちろん、この拡張コネクタ 1 mには、前記モデム 5以外に、後述するパラレル系の付属装置のレセプ夕クルあるいは当該付属装置を接続するケーブルのレセプ夕クルが装着できるようになつている。また、ゲーム装置 1の筐体 1 jの前面には、ペリフエラル用コネクタ 1 i , 1 i , l i , 1 iが設けられている。ゲーム装置 1の筐体 1 jの上側には、 C D— R O M装置 1 cが設けられている。

さらに、ゲーム装置 1の筐体 1 jの背面 1 nには電源用コネクタ 1 p、拡張シリアルコネクタ 1 q及びオーディオ · ビデオ用コネクタ 1 rがそれそれ配置されている。この電源用コネクタ 1 pには、当該ゲーム装置用電源ケーブルのプラグが接続可能になっている。この拡張シリアルコネクタ 1 qには、後述するシリアル系の付属装置のレセプ夕クルあるいは当該付属装置に接続されるケ —ブルのレセプ夕クルが装着できるようになっている。また、このオーディォ · ビデオ用コネクタ 1 rには、モニタ 4との間を接続するケーブルのレセプ夕クルが装着できる。なお、前記モデム 5の背面には、電話回線用のコネクタ 5 a が設けられている（図 105参照）。

図 1 06は他のゲーム装置の制御系を示すブロック図である。この図 106 において、図 1と同一構成要素には同一符号を付して説明する。このゲーム装置 1は、ゲームプログラムやその他の制御プログラムを実行する CPU 1 aと、ゲーム装置としての制御プログラムゃデ一夕ゃォペレ一ティングシステム等を記憶する ROM l bと、ゲームアプリケーションプログラムを記憶する CD— ROM装置 1 cと、 CPU 1 aと各部間とのデータ転送を制御するバスコントローラ I dと、 CPU 1 aのプログラムを保持し、データ処理に使用される R AM 1 eと、描画データから画像信号を形成する描画プロセッサ 1 f と、音響デ一夕から音響信号を形成するサゥンドプロセッサ 1 gとから構成されている。また、描画プロセッサ 1 f には VRAM 1 sが接続されていて、画像信号を形成する際に使用されている。サウンドプロセッサ 1 gにはサウンド RAM 1 tが接続されていて、音響信号を形成する際に使用されている。なお、サゥンドプロセッサ 1 gの出力部と描画プロセヅサ 1 f の出力部は、オーディオ · ビデォ用コネクタ 1 rに接続されている。

上述したバスコントロ一ラ 1 dは、大別すると、ペリフエラルインターフエ —ス l hと、描画プロセッサコントローラ 1 uと、内部バスコントロ一ラ lv と、外部バスコントローラ 1 wとから構成されている。

上述した CPU 1 aにはバス 1 1 aを介してバスコントロ一ラ 1 dが接続されており、 CPU 1 aはバスコントロ一ラ 1 dを制御することができる。また、このバス 1 1 aには RAM 1 eも接続されている。また、上述した CPU 1 a にはバス 1 1 bを介して拡張シリアルコネクタ 1 qが直接接続されており、この C P U 1 aは拡張シリアルコネクタ 1 qに接続されたシリアル系の付属装置との間で本発明に係るデ一夕伝送方法を使用して信号の交換を行うことにより、当該付属機器を制御したり使用したりすることができるようになつている。すなわち、本発明に係るデータ伝送方法を実現するゲーム装置 1には、シリアル系の付属機器が接続可能になっていて、付属機器とゲーム装置 1との間でプログラム、映像、音響、コマンド等の信号の交換ができるようになつている。

このバスコントロ一ラ 1 dにおける描画プロセヅサコントローラ 1 uは、 C P U 1 aの制御下に描画プロセヅサ 1 f を制御することができる。また、内部バスコントローラ 1 Vにはバス 1 1 cを介して C D— R O M装置 1 c、 R O M 1 bがそれそれ接続されており、この内部バスコントローラ l vは C P U l a の制御下にそれら C D— R O M装置 1 c、 R O M 1 b及びサゥンドプロセッサ 1 gの動作を制御することができる。さらに、前記外部バスコントローラ 1 w の出力部はバス 1 1 dを介して拡張コネクタ 1 m及びサゥンドプロセッサ 1 g に接続されており、この外部バスコントローラ l wは C P U 1 aの制御下に拡張コネクタ 1 mに接続されたパラレル系の付属装置との間で信号の交換を行うことにより、当該付属機器を制御したり使用したりすることができるようになつている。すなわち、本発明に係るデ一夕伝送方法を実現するゲーム装置 1には、パラレル系の付属機器が接続可能になっていて、付属機器とゲーム装置 1 との間でプログラム、映像、音響、コマンド等の信号の交換ができるようになつている。

ペリフェラルコントローラ l k，外部バスコントローラ l w, 内部バスコントロ一ラ l v，描画プロセッサコントローラ l uは、そのそれぞれのバスに接続される装置やモジュールに合わせた仕様となっている。

ペリフェラルコントローラ l kに接続されるペリフエラルは、比較的低速な伝送スピードでよいかわりに、配線が比較的長いことから外部からのノイズに強く、かつ伝送線の数が少ないほうがコスト的に望ましいので、本願のような構成となっている。

一方、外部バスコントローラは、モデムのような低速な伝送スビ一ドのものから、デ一夕記録装置のような高速な伝送スピードを必要とするものまで幅広く使用されるため、パラレルのデ一夕バス構造となっている。

また、このパラレルのデータバスのうち、使用するバス幅を接続する付属装置の種類や伝送スピードに合わせて変化させることで、付属装置側のインタ一フェースを簡略化すること力 Sでさる。

例えば、この外部バスを 32bitとした場合、接続されたモデムにアクセスするときは 8bi tのバスのみを用いることで、モデム側のインタ一フェースを簡略化することができる。接続されたデータ記録装置にアクセスするときは、 32bitのバスすベてを用いてアクセスを行うことで、高速なアクセスを行う。

また、パラレルバスであることから、ペリフェラルコントローラ lbのように複数の端子を設けることはコスト的に困難であるため、 1つの拡張コネクタ lmに、接続される付属装置に更に付属装置を接続していくような、ディージ一チェーン状の接続方法で複数の付属装置を接続できるようになつている。

このため、拡張コネクタ lmに接続される付属装置は、内部ではバス l ibを分岐させてその先に拡張コネクタ lmと同等のコネクタを設けるようにしている。

内部バスコントローラ lvには、固定的に接続され、アクセススピ一ドが比較的均一であるような CD-ROMドライブ lcや ROMlb等が接続されるので、バス l ibのような拡張性は必要なく、これらのアクセスに必要かつ充分なアクセススピードであればよいような仕様となっている。

描画プロセッサコントローラ luには、極めて高速で動作する描画プロセッサが接続されるため、これに合わせて高速なアクセスが可能なように広いバス幅で一度に大量のデータアクセスができる仕様となっている。

拡張シリアルコネクタ lqは、バス l ibを介して CPU l aと直接接続されている。このバス l ibは、ペリフェラルコント口一ラ lkのバスより簡易的な構造のバスであり、ペリフェラノレより簡易的なプロトコルでアクセスできるような付属装置（例えば、ゲーム装置同士など）が接続される。

また、バスコントロ一ラ I dには、上述のコントローラ l k, lw, l v， luすべてとアクセスを行う CPU l aがバス 1 1 aを介して接続されており、プログラムによって適宜これら上述のコントローラ lk， lw, lv， l uを介して各バスとアクセスを行う。

このように、各バスは、接続される付属装置に適した仕様となっており、上述のコント口ーラ l k, l w, l v, l uは、それぞれ接続されたバスを CPU l aのバス 1 1 aに合わせた仕様に変える役割をしている。

ここに、拡張シリアルコネクタ 1 qに接続されるシリアル系の付属装置としては、プリン夕、携帯用ゲーム機、 P H S、スキャンカメラ、データ記録装置通信ケーブル、あるいは、その他のシリアル付属機器が挙げられる。

また、拡張コネクタ 1 mに接続されるパラレル系の付属装置としては、夕一ミナルアダプタ、ケーブル用モデム（図 1 0 4、図 1 0 5においてモデム 5 )、衛星データ受信機、スキャナ、プリンタ、携帯端末装置（P D A )、携帯電話機、デジタルスチルカメラ、データ記録装置、携帯オーディオ出力装置、携帯映像出力装置、あるいは、その他のパラレル付属機器が挙げられる。

次に、シリアル系の付属装置のそれそれについて説明する。まず、上述した拡張シリアルコネクタ 1 qにプリン夕が接続された場合には、当該プリン夕によって画像デ一夕やテキストデータを印字することができることになる。すなわち、ゲーム装置 1に取り込んだィン夕一ネヅト画像やデジタルカメラの映像は、プリン夕によってハードコピーされることになる。また、上述した拡張シリアルコネクタ 1 qに携帯用ゲーム機が接続された場合には、ゲーム装置 1と携帯用ゲーム機との間で画像デ一夕、プログラム、音響デ一夕、コマンド等をアッププロ一ド · ダウンロードすることができることから、当該ゲーム装置 1 と携帯用ゲーム機との間で対戦式のゲームを楽しむこともできる。

上述した拡張シリアルコネクタ 1 qに携帯用ゲーム機が接続された場合には、ゲーム装置 1は、携帯用ゲーム機との間で画像デ一夕、プログラム、音響デー夕、コマンド等をアップロード ·ダウン口一ドすることができ、携帯用ゲーム機から所望のゲームを引き継いだり、ゲーム装置 1の所望のゲームを与えたりすることができる。

上述した拡張シリアルコネクタ 1 qに P H Sが接続された場合には、画像、プログラム、音響等のデータ全般を通信することができる。これにより、ワイャレス（モデムレス）でもって、所望のデ一夕やプログラムを無線にて送受することができる。この P H Sの接続先に他のゲーム装置が接続されている場合には、当該ゲーム装置と他のゲーム装置との間で対戦型にゲームを楽しむこともできる。勿論、他のゲーム装置との間でプログラムを交換したりすることも可能になる。

上述した拡張シリアルコネクタ 1 qにスキャンカメラが接続された場合には、画像、音響のデ一夕をゲーム装置 1に取り込むことができる。このような構成にした装置によって、例えばテレビジョン電話、ビデオメール等を得ることができる。

上述した拡張シリアルコネクタ 1 qにデータ記響装置が接続された場合には、画像 '音響デ一夕を交換することができ、ゲームデ一夕、イン夕一ネットデ一夕、 E— M 1 A 1 Lを保存することができる。

上述した拡張シリアルコネクタ 1 qに通信ケーブルが接続された場合には、通信ケーブルを介して他のゲーム装置等との間でコマンドのゃりとりが可能となり、他のゲーム機のゲーム内容を当該ゲーム装置 1に取り込んだり、あるいは、当該ゲーム装置 1のゲームの内容を他のゲーム機に与えたりすることができる。したがって、当該ゲーム装置 1 と他のゲーム装置との問で対戦型のゲ一ムを楽しむことができる。

次に、パラレル系の付属装置のそれそれについて説明する。まず、上述した拡張コネクタ 1 mにターミナルアダプタが接続された場合には、画像、プログラム、音響等のデータの全般を I S D N回線を介して送受信することが可能になり、 I S D N回線を介してイン夕一ネット等に接続することが可能になる。さらに、このインターネッ卜の接続先に他のゲーム装置が接続されている場合には、当該ゲーム装置と他のゲーム装置との間で対戦型にゲームを楽しむこともできる。もちろん、他のゲーム装置のプログラムを交換したりすることも可能になる。

上述した拡張コネクタ 1 mにケーブルモデム（モデム 5 ) が接続された場合には、画像、プログラム、音響等のデータの全般を通常のアナログ電話回線を介して送受信することが可能になり、通常のアナログ電話回線を介してイン夕一ネットに高速で接続することが可能になる。さらに、このモデムを介して接続されたィンターネヅ卜に他のゲーム装置が接続されている場合には、当該ゲ —ム装置と他のゲーム装置との間で対戦型にゲームを楽しむこともできる。もちろん、他のゲーム装置のプログラムを交換したりすることも可能になる。上述した拡張コネクタ 1 mに衛星データ受信機が接続された場合には、画像、プログラム、音響等のデータの全般を無線回線を介して受信することが可能になり、イン夕一ネットへの高速接続をすることが可能になる。また、このイン夕一ネヅ卜の接続先に他のゲーム装置が接続されている場合には、当該ゲームシステムと他のゲームシステムとの間で対戦型にゲームを楽しむこともできる。上述した拡張コネクタ 1 mにスキャナが接続された場合には、ゲーム装置 1 に画像データを取り込むことができ、ゲーム装置 1において画像デ一夕の編集、メールへの添付、ホームページ作成等に利用することができる。

上述した拡張コネクタ 1 mにプリン夕が接続された場合には、画像デ一夕やテキストデ一夕をハードコビ一することが可能になり、インタ一ネット画像、 E— M 1 A 1 L、デジタルカメラ映像出力をハードコピーすることができる。上述した拡張コネクタ 1 mに P D Aが接続された場合には、プログラム、コマンドをゲーム装置 1と P D Aとの間で送受信することができ、住所録、時刻設定、アプリケーションの送受信が可能になる。

上述した拡張コネクタ 1 mに携帯電話機が接続された場合には、テキスト文書、コマンドをゲーム装置 1 と携帯電話機との間で送受信することができ、往所録、時刻設定等のコントロールが可能になる。

上述した拡張コネクタ 1 mにデジ夕ルスチルカメラが接続された場合には、画像デ一夕をゲーム装置 1に取り込むことが可能になり、ゲーム装置 1によつてアルバムの作成、画像編集などができるようになる。

上述した拡張コネクタ 1 mにデータ記録装置が接続された場合には、画像、プログラム、音響等のデ一夕全般がゲーム装置 1との間で交換できるとともに、デ一夕記憶装置にゲームデ一夕、インターネットデ一夕、 E— M A I L等を保存することができる。

上述した拡張コネクタ 1 mに携帯オーディオ出力装置が接続された場合には、ゲーム装置 1から音響デ一夕を携帯オーディォ出力装置に与えることができ、携帯テープ、 M D機器に代わって音楽再生が可能になる。

上述した拡張コネクタ 1 mに携帯映像出力装置が接続された場合には、ゲ一ム装置 1から画像デ一夕を携帯映像出力装置に与えることができ、動画メール、ビデオォクリップ等の映像再生を行わさせることができる。

このように上記ゲーム装置 1は、付属機器との間でプログラムや信号の交換を行うことにより、当該付属機器を制御したり使用したりすることができる。また、当該付属機器には、既に説明したように、シリアル系の付属機器と、ノラレル系の付属機器とに分類される。そして、シリアル系の付属機器は拡張シリアルコネクタ 1 rに接続されることにより、 C P U 1 aからの直接の制御下に C P U 1 aとシリアル系の付属機器との間で各種のデ一夕、プログラム、コマンド等の交換が可能になる。また、パラレル系の付属機器は拡張コネクタ 1 mに接続されることにより、 C P U 1 aの制御下に外部バスコントロ一ラ 1 w を介して C P U 1 aとパラレル系の付属機器との間で各種のデータ、プログラム、コマンド等の交換が可能になる。

このように本発明に係るゲーム装置 1には上述したような各種の付属装置が接続可能になっているために、本発明に係るゲーム装置 1は、各種の付属装置を接続することにより、ゲームの他に、多種多様な使用方法を提供することが可能になるという優れた装置を提供できるものである。

ここで、説明した前記ゲーム機本体と周辺装置からなるゲームシステムで得られたデ一夕は、前記付属機器としてのモデム · ネットワークを介して、他のゲームシステムとの間でデ一夕の交換が可能である。

図 1 0 7及び図 1 0 8は、それそれデータ交換のためのネットワークを示すものである。図 1 0 7は、ィン夕ーネットを利用したネットワークであり、図 1 0 8は、独自の通信網に対応するネットワークである。図 1 0 7のシステムでは、既述の各ゲームシステムが、インターネットを利用して相互に通信可能である。このシステムでは、アクセスポイントの数は多いけれども、ホストコンビュー夕にどのような経路で接続されているかが、回線の使用状況で変わつてしまうため、接続経路によっては伝送遅延のおそれがある。

これに対して、図 1 0 8のシステムでは、アクセスポイントの数は少ない、が、ホストコンピュータへは専用の回線で接続されるため、回線の使用状況にかかわらずデータの伝送速度は一定である。各ゲームシステム間の対戦あるいは通信においては、リアルタイム性が望まれる。

このように、本願発明によれば、既述の本願発明特有なゲーム機本体と周辺機器とからなるゲームシステムに固有に適用される、例えば、本発明のゲームシステムで得られたデータを交換するため、また、このデータが適用されるためなどの、モデム等の付属機器や付属装置を新たに提供することができる。この付属手段はゲーム機あるいは周辺機器と組み合わされて、さらに付属機能を追加したデータ処理システム ·電子ゲーム処理システムを提供する。産業上の利用性

以上説明したように、本発明によれば、 2本のデータ線と比較的に簡単な I / 0回路構成で、ゲーム装置（あるいはホスト）と周辺装置相互間のデ一夕通信を行うことが可能となって好ましい。

また、データ通信を行うに際し、ネットワークに接続された複数の装置のァドレス設定が自動的に行われるので、ゲーム装置（あるいはホスト）に周辺装置を自由に接続でき、また、接続した周辺装置の内容をゲーム装置が把握することが可能となるので、ゲーム装置のような、コンシユーマに向けたコンビュ一夕システムとして好都合である。

Claims

求の範囲

1 . データを第 1及び第 2のデ一夕信号に分配してシリアル伝送するデータ伝送方法であって、

前記第 1のデータ信号は、パルス列によって形成される第 1のクロック信号の各パルス間に、前記データの奇数ビットを夫々配置してなり、

前記第 2のデータ信号は、前記第 1のクロック信号と同周期のパルス列によつて形成される第 2のクロック信号の各パルス間に、前記データの偶数ビットを夫々配置してなり、一一青

前記第 1及び第 2のデータ信号は、一方のデータ信号のクロック信号成分の夕ィミングに対応して他方のデ一夕信号のデ一夕ビットが夫々位置するように伝送される、ことを特徴とするデ一夕伝送方法。

2 . データを第 1及び第 2のデータ信号に分配してシリアル伝送するデータ伝送方法であって、

前記第 1のデータ信号は、パルス列によって形成される第 1のクロック信号の各パルス間に、前記分配された一方のデータのビットを夫々配置してなり、前記第 2のデータ信号は、前記第 1のクロック信号と同周期のパルス列によつて形成される第 2のクロック信号の各パルス間に、前記分配された他方のデ一夕のビットを夫々配置してなり、

前記第 1及び第 2のデータ信号は、一方のデータ信号のク口ック信号成分の夕ィミングに対応して他方のデータ信号のデ一夕ビットが夫々位置するように伝送される、ことを特徴とするデータ伝送方法。

3 . データを第 1及び第 2のデータ信号に分配してシリアル伝送するデータ伝送方法であって、

前記第 1及び第 2のデータ信号は、それそれスタートパターン部、データパ夕ーン部及びェンドパターン部を含む伝送フォーマッ卜で定義されるデ一タフレ —ムによって構成されており、前記スタートパターン部は、前記第 1のデ一夕信号が一定電位レベルに維持されている間に前記第 2のデータ信号を第 1のパルス列信号として送出するフォ一マッ卜で構成され、

前記第 1及び第 2のデータ信号のデータパターン部は、それそれ、クロック信号成分を含むパルス列と各パルス間に配置された前記分配されたデ一夕のデー夕ビットを含み、前記第 1及び第 2のデ一夕信号のパルス列信号に含まれるク口ック信号成分は互いに時間軸上の位置を所定値だけずらして配置され、一方のデータ信号のクロック信号成分のタイミングに対応して他方のデ一夕信号のデ一夕ビッ卜が夫々位置するように伝送されるフォーマツ卜で構成され、前記ェンドパターン部は、前記第 2のデ一夕信号が一定電位レベルに維持されている間に前記第 1のデータ信号を第 2のパルス列信号として送出するフォーマットで構成される、

ことを特徴とするデ一夕伝送方法。

4 . 前記一定電位レベルは電源電位あるいは接地電位のいずれか一方であることを特徴とする請求項 3記載のデータ伝送方法。

5 . 前記第 1及び第 2のパルス列信号はそれそれ異なる数のパルス列により構成されていることを特徴とする請求項 3または 4記載のデータ伝送方法。

6 . 前記第 1及び第 2のデータ信号を受信した側は、一方のデ一夕信号のクロック信号成分のタイミングで、他方のデータ信号の電位レベルをラツチすることを順次行うことによって、受信したデータ信号に重畳されたデータを分離する、ことを特徴とする請求項 1乃至 5のいずれかに記載のデータ伝送方法。

7 . 前記クロック信号成分の検出は、パルス列における各パルスの立ち上がり又は立ち下がりの一方のエツジ部分によって行われることを特徴とする請求項 1乃至 6のいずれかに記載のデータ伝送方法。

8 . 周辺装置から信号伝送路を介してゲームに必要な情報を収集して使用するゲーム装置であって、周辺装置に情報の送信を要求するデータは第 1及び第 2のデータ信号に分配して送信され、第 1及び第 2のデータ信号はそれそれスタートパターン部、デ一夕パターン部及びェンドパターン部を含む伝送フォーマツ卜で定義されるフレームによって構成されており、

前記スタートパターン部は、前記第 1のデータ信号が第 1の期間中一定電位レベルに維持されているタイミングに対応して、第 1のパルス列信号を含む前記第 2のデ一夕信号を前記第 1の期間中に送出するように構成され、

前記周辺装置に送信すべきデータを第 1及び第 2のデータ列に分け、前記第 1 のデータ信号のデータパターン部は第 1のクロック信号を含み、前記第 1のデ一夕列のデ一夕ビットを第 1のクロック信号の各パルス間にそれぞれ揷入して前記第 1のデータ信号を構成し、前記第 2のデ一夕信号のデータパターン部は前記第 1のクロック信号と所定の位相差を有する同周期の第 2のクロック信号を含み、前記第 2のデータ列のデ一夕ビットを前記第 2のクロック信号の各パルス間にそれそれ挿入して前記第 2のデータ信号を構成し、これにより前記第 1及び第 2のデ一夕信号のデ一夕パターン部はそれそれ一方のデータ信号のクロック信号成分のタイミングに対応して他方のデ一夕信号のデータビットがそれそれ位置するように伝送されるフォ一マツトで構成され、

前記ェンドパターン部は、前記第 2のデ一夕信号が第 2の期間中一定電位レべルに維持されているタイミングに対応して、第 2のパルス列信号を含む前記第 1のデータ信号を前記第 2の期間中に送出するように構成され、

前記スタートパターン部、前記データパターン部及び前記ェンドパターン部を含む 2つのデータ信号で表されるフレームを送信単位として前記周辺装置に送出する、ことを特徴とするゲーム装置。

9 . 前記第 1及び第 2のデータ列はそれそれシリアルデ一夕であり、前記第 1 のデータ列は前記送信すべきデータの奇数ビッ卜のデータ列、前記第 2のデー夕列は前記送信すべきデータの偶数ビッ卜のデータ列である、請求項 8記載のゲーム装置。

1 0 . 前記一定電位レベルは電源電位あるいは接地電位のいずれか一方であることを特徴とする請求項 8または 9記載のゲーム装置。

1 1 . 前記第 1及び第 2のクロック信号に含まれるクロック信号成分は、ノ^レス列における各パルスの立ち上がり又は立ち下がりの一方のエツジ部分によつて行われることを特徴とする請求項 8乃至 1 0のいずれかに記載のゲーム装置。

1 2 . 前記ゲーム装置は周辺装置を接続する複数の入出力ポートを有し、前記ゲーム装置から伝送路を介して前記入出力ポートに接続された周辺装置に伝送される前記デ一夕パターン部はコマンドコード及びパラメ一夕を含み、前記パラメ一夕はデータの送信先を表す送信先ァドレスと、データの送信元を表す送信元ァドレスとデータとを含み、前記送信先ァドレス及び送信元ァドレスは当該周辺装置が接続された入出力ポートに関する情報を含む、請求項 8乃至 1 1のいずれかに記載のゲーム装置。

1 3 . 前記信号伝送路は、一対のデータ信号線を含み、前記第 1及び第 2のデ —夕信号は前記一対のデータ信号線に分配して伝送されることを特徴とする請求項 8乃至 1 2のいずれかに記載のゲーム装置。

1 4 . 前記信号伝送路は、周辺装置において分離可能な一対のキャリア成分を含む無線通信信号あるいは光通信信号であり前記第 1及び第 2のデータ信号は前記一対のキヤリァ成分に含ませて分配して伝送されることを特徴とする請求項 8乃至 1 1のいずれかに記載のゲーム装置。

1 5 . 前記信号伝送路は、一対の無線通信チャンネルあるいは一対の光通信チヤンネルによって構成され、前記第 1及び第 2のデ一夕信号は前記一対のチヤンネルに分配して伝送されることを特徴とする請求項 8乃至 1 1のいずれかに記載のゲーム装置。

1 6 . 請求項 8乃至 1 5のいずれかに記載のゲーム装置から送信される前記第 1及び第 2のデータ信号を受信し、ゲーム装置からの要求に応じてデ一夕を送信する周辺装置であって、前記周辺装置は、

受信して前記第 1及び第 2のデータ信号のデータパターン部から送信されて来たデータを再生し、これに含まれているデ一夕送信要求に応答して周辺装置から前記ゲーム装置にデータを送信するように構成されており、

前記周辺装置からゲーム装置へ送信されるデータは、第 3及び第 4のデ一夕信号に分配して送信され、第 3及び第 4のデ一夕信号はそれそれスタートパ夕 —ン部、データパターン部及びェンドパ夕一ン部を含む伝送フォーマットで定義されるフレームによって構成されており、

前記第 3及び第 4のデ一夕信号の前記スタートパターン部は、前記第 3のデ一夕信号が第 3の期間中一定電位レベルに維持されているタイミングに対応して、第 3のパルス列信号を含む前記第 4のデータ信号を前記第 3の期間中に送出するように構成され、

前記周辺装置から送信すべきデータを第 3及び第 4のデ一夕列に分け、前記第 3のデ一夕信号のデ一タパ夕一ン部は第 3のクロック信号を含み、前記第 3のデータ列のデ一夕ビットを第 3のクロック信号の各パルス間にそれそれ挿入して前記第 3のデータ信号を構成し、前記第 4のデ一夕信号のデ一夕パターン部は前記第 3のクロック信号と所定の位相差を有する同周期の第 4のクロック信号を含み、前記第 4のデ一夕列のデータビットを前記第 4のクロック信号の各パルス間にそれそれ挿入して前記第 4のデ一夕信号を構成し、これにより前記第 3及び第 4のデータ信号のデータパターン部はそれぞれ一方のデータ信号のクロック信号成分のタイミングに対応して他方のデ一夕信号のデータビッ卜がそれそれ位置するように伝送されるフォーマットで構成され、

前記ェンドパターン部は、前記第 4のデ一夕信号が第 4の期間中一定電位レべルに維持されているタイミングに対応して、第 4のパルス列信号を含む前記第 3のデータ信号を前記第 4の期間中に送出するように構成され、

前記第 3及び第 4のデータ信号は、前記スタートパターン部、前記データパ夕ーン部及び前記ェンドパターン部を含む 2つのデ一夕信号で表されるフレームを送信単位として前記周辺装置から送出される、ように構成されてなることを特徴とする周辺装置。

1 7 . ゲーム装置に信号伝送路を介してゲームに必要な情報を送る周辺装置であって、

周辺装置から送信するデ一夕は第 1及び第 2のデータ信号に分配して送信され、第 1及び第 2のデータ信号はそれそれスタートパターン部、デ一夕パターン部及びェンドパターン部を含む伝送フォーマツトで定義されるフレームによつて構成されており、

前記スタートパターン部は、前記第 1のデ一夕信号が第 1の期間中一定電位レベルに維持されているタイミングに対応して、第 1のパルス列信号を含む前記第 2のデ一夕信号を前記第 1の期間中に送出するように構成され、

前記ゲーム装置に送信すべきデータを第 1及び第 2のデ一夕列に分け、前記第 1のデータ信号のデ一夕パターン部は第 1のクロック信号を含み、前記第 1のデータ列のデータビットを第 1のクロック信号の各パルス間にそれそれ挿入して前記第 1のデ一夕信号を構成し、前記第 2のデータ信号のデータパターン部は前記第 1のクロツク信号と所定の位相差を有する同周期の第 2のクロック信号を含み、前記第 2のデータ列のデ一夕ビットを前記第 2のクロック信号の各パルス間にそれそれ挿入して前記第 2のデータ信号を構成し、これにより前記第 1及び第 2のデ一夕信号のデータパターン部はそれそれ一方のデ一夕信号のクロック信号成分のタイミングに対応して他方のデ一夕信号のデ一夕ビッ卜がそれそれ位置するように伝送されるフォーマツ卜で構成され、

前記ェンドパターン部は、前記第 2のデータ信号が第 2の期間中一定電位レべルに維持されているタイミングに対応して、第 2のパルス列信号を含む前記第 1のデータ信号を前記第 2の期間中に送出するように構成され、

前記スタートパターン部、前記データパターン部及び前記ェンドパターン部を含む 2つのデータ信号で表されるフレームを送信単位として前記ゲーム装置に送出する、ことを特徴とするゲーム装置用周辺装置。

1 8 . 前記第 1及び第 2のデータ列はそれそれシリアルデ一夕であり、前記第 1のデータ列は前記送信すべきデ一夕の奇数ビッ卜のデータ列、前記第 2のデ一夕列は前記送信すべきデータの偶数ビットのデータ列である、請求項 1 7記載の周辺装置。

1 9 . 前記一定電位レベルは電源電位あるいは接地電位のいずれか一方であることを特徴とする請求項 1 7または 1 8記載の周辺装置。

2 0 . 前記第 1及び第 2のクロック信号に含まれるクロック信号成分は、ノルス列における各パルスの立ち上がり又は立ち下がりの一方のエツジ部分によつて行われることを特徴とする請求項 1 7乃至 1 9のいずれかに記載の周辺装置。

2 1 . 前記ゲーム装置は周辺装置を接続する複数の入出力ポートを有し、周辺装置が接続された前記入出力ポートに関する情報が前記ゲーム装置から通知され、

前記データパターン部はコマンド及びパラメ一夕を含み、前記パラメ一夕は少なくとも通知された入出力ポートに関する情報に基づき生成された当該周辺装置に関するァドレスを含むように構成された、請求項 1 7乃至 2 0のいずれかに記載の周辺装置。

2 2 . 前記ゲーム装置は周辺装置を接続する複数の入出力ポートを有し、前記入出力ポートのそれそれは特有のポート情報で定義されており、

前記周辺装置は少なくとも一つの機能デバィスを含み、

前記デ一夕パターン部はコマンド及びパラメ一夕を含み、前記パラメ一夕は周辺装置の前記信号伝送路上のァドレスを表す送信元ァドレスを含み、この送信元ァドレスは前記機能デバイスの種類を表す情報と前記機能デバイスの接続状態を表す情報と前記ゲーム装置から通知される当該周辺装置が接続された入出力ポートのポート情報とに基づいて生成されるように構成されてなる、請求項 1 7乃至 2 0のいずれかに記載の周辺装置。

2 3 . 前記信号伝送路は、一対のデータ信号線を含み、前記第 1及び第 2のデ一夕信号は前記一対のデ一夕信号線にそれそれ分配して伝送されることを特徴とする請求項 1 7乃至 2 2のいずれかに記載の周辺装置。

2 4 . 前記信号伝送路は、前記ゲーム装置において分離可能な一対のキャリア成分を含む無線通信信号あるいは光通信信号であり前記第 1及び第 2のデータ信号は前記一対のキヤリァ成分に含ませて分配して伝送されることを特徴とする請求項 1 7乃至 2 2のいずれかに記載の周辺装置。

2 5 . 前記信号伝送路は、一対の無線通信チャンネルあるいは一対の光通信チヤンネルによって構成され、前記第 1及び第 2のデ一夕信号は前記一対のチヤンネルに分配して伝送されることを特徴とする請求項 1 7乃至 2 2のいずれかに記載の周辺装置。

2 6 . ゲーム装置に周辺装置を伝送路を介して接続して使用するゲームシステムにおいて、

周辺装置は少なくとも一つの機能デバイスを含み、

ゲーム装置と機能デバイスの間のデ一夕伝送は、送信側デ一夕を一対のデ一夕信号に分配してそれそれシリアル伝送し、受信側では受信した一対のデータ信号からデ一夕を再生することにより行われ、

前記一対のデ一夕信号は、それそれ 1 フレームがスタートパターン部、デ一夕パターン部及びェンドパ夕一ン部を含む伝送フォーマツトで構成されており、前記スタートパターン部では、前記一対のデータ信号の一方が一定電位レべルに維持されているタイミングに対応して他方のデ一夕信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出開始を認識し、前記ェンドパターン部では、前記他方のデータ信号が前記一定電位レベルに維持されている夕イミングに対応して前記一方のデ-—夕信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出終了を認識し、前記データパターン部では、前記一対のデ一夕信号はそれそれ順次送出されるク口ック信号を含み、一方のデータ信号のクロック信号の夕ィミングに対応してデータビットを表す信号レベルを他方のデ一夕信号として送出することを交互に行うことにより、送出されるデータが前記一対のデ一夕信号に分配されて順次送出され、

受信側は受信した前記一対のデ一夕信号からデ一夕ビットを表す信号レベルを順次検出して送信側が送信したデ一夕を再生するように構成してなるゲームシステム。

2 7 . 受信側は、受信した前記一対のデ一夕信号のデ一夕パターン部において、一方のデータ信号のクロック信号のタイミングに対応して他方のデータ信号の信号レベルを検出することを順次交互に行い、これを時間軸上で合成して送信側から送出されたデータを再生するように構成されてなる請求項 2 6記載のゲ —ムシステム。

2 8 . 前記クロック信号の検出は、パルスの立ち上がりまたは立ち下がりの一方のエッジ部分によって行われるように構成されてなる請求項 2 6または 2 7 記載のゲームシステム。

2 9 . 前記一定電位レベルは電源電位あるいは接地電位のいずれか一方であることを特徴とする請求項 2 6乃至 2 8のいずれかに記載のゲームシステム。

3 0 . 前記ス夕一トパターン部の複数のパルスの数と前記ェンドパターン部の複数のパルスの数は異なるように構成されてなることを特徴とする請求項 2 6 乃至 2 9のいずれかに記載のゲームシステム。

3 1 . 前記伝送路は、一対のデ一夕信号線を含み、前記一対のデータ信号は前記一対のデータ信号線にそれそれ分配して伝送されることを特徴とする請求項

2 6乃至 3 0のいずれかに記載のゲームシステム。

3 2 . 前記伝送路は、前記ゲーム装置において分離可能な一対のキャリア成分を含む無線通信信号あるいは光通信信号であり前記一対のデータ信号は前記一対のキヤリア成分にそれそれ分配して含ませ伝送されることを特徴とする請求項 2 6乃至 3 0のいずれかに記載のゲームシステム。

3 3 . 前記伝送路は、一対の無線通信チャンネルあるいは一対の光通信チャンネルによって構成され、前記一対のデータ信号は前記一対のチャンネルにそれそれ分配して伝送されることを特徴とする請求項 2 6乃至 3 0のいずれかに記載のゲームシステム。

3 4 . 前記ゲーム装置から伝送されるデ一夕パターン部は前記機能デバイスにデ一夕の伝送を要求するコマンドを含み、

前記機能デバイスは、受信した前記一対のデータ信号のデ一夕パターン部から前記ゲーム装置から伝送されて来たデータを再生し、このデ一夕に含まれる前記データ伝送要求コマンドに応答して、前記機能デバイスで生成されたゲ一ムに必要なデ一夕を前記構成のデータパターン部に分配して一対のデータ信号として前記伝送路を介して前記ゲーム装置に伝送するように構成されてなる請求項 2 6乃至 3 3記載のゲームシテスムで使用する周辺装置。

3 5 . 前記ゲーム装置は周辺装置を接続する複数の入出力ポートを有し、前記入出力ポートのそれぞれは特有のポート情報で定義されており、

前記周辺装置は少なくとも一つの機能デバイスを含み、

前記デ一夕パターン部はコマンド及びパラメ一夕を含み、前記パラメ一夕は周辺装置の前記信号伝送路上のァドレスを表す送信元ァドレスを含み、

この送信元ァドレスは前記機能デバイスの種類を表す情報と前記ゲーム装置から通知される当該周辺装置が接続された入出力ポートのポ一ト情報とに基づいて生成されて周辺装置内に記憶され、

前記ゲーム装置から伝送されるデータ信号のデ一タパ夕一ン部に含まれている送信先ァドレスを周辺装置内で生成した送信元ァドレスと比較して一致したときに、当該機能デバイスで生成されたデータを前記送信元ァドレスとともに前記信号伝送路を介してゲーム装置に伝送する、ように構成されてなる請求項 3 4記載の周辺装置。

3 6 . ゲーム装置の入出力ポートに接続して使用する周辺装置であって、周辺装置は、ゲーム装置の入出力ポ一トに着脱自在に接続されるコネクタと、コネクタに接続された一対のデ一夕線を含むケーブルとを有し、

ゲーム装置及び周辺装置は、送信側がデータを一対のデータ信号に分配して前記一対のデータ線を介してシリアル伝送し、受信側が受信した一対のデータ信号からデータを再生するように構成されており、

前記一対のデータ信号は、それそれ 1フレームがデ一夕送出の開始を知らせるスタートパターン部、データパターン部及びデータ送出の終了を知らせるェンドパターン部を含む伝送フォーマツ卜で構成されており、

前記デ一夕パターン部では、前記一対のデータ信号はそれそれ一方が他方に対し一定時間ずれて順次送出されるクロック信号を含み、一方のデータ信号のク口ック信号のタイミングに対応してデータビットを表す信号レベルを他方のデ一夕信号として送出することを交互に行うことにより、送出されるデータが前記一対のデータ信号に分配されて順次送出され、

受信側は一方のデ一夕信号のクロック信号の夕ィミングで他方のデ一夕信号の電位レベルを検出することを順次交互に実行することにより、受信した前記一対のデータ信号から送信側が伝送したデータを再生するように構成されてお、

前記ゲーム装置はデ一夕パターン部にデ一夕伝送を要求するコマンドを含むデ一夕信号を周辺装置に送出し、当該周辺装置はデータ伝送要求コマンドに応答して周辺装置で生成されるデ一夕をデータパターン部に含めゲーム装置に伝送するように構成されてなる周辺装置。

3 7 . 前記スタートパターン部では、前記一対のデ一夕信号の一方が一定電位レベルに維持されているタイミングに対応して他方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出開始を認識し、

前記ェンドパターン部では、前記他方のデータ信号が前記一定電位レベルに維持されているタイミングに対応して前記一方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出終了を認識するように構成されてなる請求項 3 6記載の周辺装置。

3 8 . 前記一定電位レベルは電源電位あるいは接地電位のいずれか一方の電位であり、前記スタートパターン部に含まれる前記複数個のパルスは連続する 4 個のパルスにより構成され、前記ェンドパ夕一ン部に含まれる前記複数個のパルスは連続する 2個のパルスにより構成される請求項 3 7記載の周辺装置。

3 9 . 前記ゲーム装置は複数の入出力ポートを有し、前記周辺装置のコネクタは前記入出力ポ一卜のいずれかに着脱自在に接続され、

前記周辺装置は少なくとも一つの機能デバィスを含み、

前記ゲーム装置は、接続された周辺装置に対し、当該周辺装置が接続された入出力ポ一卜のポート番号及び当該入出力ポートに割り当てられた機能デバィスの識別番号を含むデータを通知し、

前記機能デバイスは、機能デバイスの前記伝送路上のァドレスを表す送信元ァドレスを含み、この送信元アドレスは、当該周辺装置が予め保持している周辺装置の種類を表す周辺装置識別情報と、前記ゲーム装置から通知される当該周辺装置が接続された入出力ポート番号及び機能デバィスの識別番号の情報とに基づいて生成されるように構成されてなる、

請求項 3 6乃至 3 8のいずれかに記載の周辺装置。

4 0 . 前記ゲーム装置は複数の入出力ポートを備えており、前記周辺装置が前記伝送路を介して前記入出力ポートのいずれかに接続されたとき前記ゲーム装置から当該入出力ポートを表す入出力ポート情報が通知されるように構成されており、

前記周辺装置は、さらに拡張周辺装置を前記伝送路に接続するための拡張コネクタを備え、自己が前記ゲーム装置に直接的に接続されるべき種類の基本周辺装置あることを表す周辺装置識別情報を予め記憶しており、

前記周辺装置識別情報と、前記ゲーム装置から通知される前記入出力ポート情報と、拡張コネクタへの拡張周辺装置の接続の有無を判別して得られる拡張周辺装置の接続状態を表す接続情報とに基づき送信元ァドレスを生成し、

前記拡張コネク夕に拡張周辺装置が接続されており、前記ゲーム装置から送出されるデータ信号が送信先ァドレスとして前記拡張周辺装置を指定する情報を含んでいるとき前記伝送路を介して前記ゲーム装置と前記拡張周辺装置との間のデータ通信を可能にする、

ように構成されてなる請求項 1 6乃至 2 5及び 3 4乃至 3 9のいずれかに記載の周辺装置。

4 1 . 前記拡張周辺装置によってバイァス電圧が供給されるようになされたレベルシフト回路が接続された前記拡張コネクタの特定の端子の電圧レベルを弁別することによって前記拡張ソケットへの接続の有無を判別するように構成された請求項 4 0記載の周辺装置。

4 2 . 請求項 4 0または 4 1記載の周辺装置に前記拡張コネクタを介して接続される拡張周辺装置であって、

前記拡張コネクタへの接続後に該拡張コネクタを介して前記周辺装置から通知される当該拡張コネクタに関する拡張コネクタ識別情報と、該拡張周辺装置内に予め保持されている拡張コネクタに接続されるべき種類の周辺装置であることを表す拡張周辺装置情報と、前記ゲーム装置から通知される前記伝送路が接続された入出力ポートを表す入出力ポート情報とに基づき当該拡張周辺装置の送信元ァドレスを生成して保持し、

前記ゲーム装置から送出されるデータ信号に含まれる送信先ァドレスが当該拡張周辺装置が保持する送信元ァドレスと一致するとき、ゲーム装置の要求に応答して前記送信元ァドレス及び拡張周辺装置で生成されたデータを含むデ一夕信号を前記伝送路に送出する、

ように構成されてなる拡張周辺装置。

4 3 . 複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポートに接続されるデ一夕伝送路を介して、前記ゲーム装置とデータ通信を行う周辺装置であって、前記ゲーム装置は入出力ポート毎に特有の入出力ポート番号が割り当てられており、入出力ポートのいずれかに周辺装置が接続されたとき当該ポ一ト番号を含むデータが当該周辺装置に通知されるように構成されており、前記周辺装置は、

少なくとも一つの機能デバィスを含み、前記周辺装置の種類を表す識別情報を予め記憶しており、

前記識別情報と前記入出力ポート番号とに基づいて、前記ゲーム装置に送信すべきデータに加える自己の送信元ァドレスを生成して記憶しておき、

前記ゲーム装置から伝送されるデータ信号のデータパターン部に含まれている送信先ァドレスを周辺装置内で生成した送信元ァドレスと比較して一致したときに、当該機能デバイスで生成されたデータを前記送信元ァドレスとともに前記信号伝送路を介してゲーム装置に伝送するように構成されてなる周辺装置。

4 4 . ゲーム装置に設けられた複数の入出力ポ一トのいずれかに接続してデ一夕通信を行う周辺装置であって、前記周辺装置は、

前記入出力ポートに接続されるデータ伝送路と、

拡張周辺装置を前記データ伝送路に接続するための拡張コネクタと、前記デ一夕伝送路を介して行われる前記ゲーム装置とのデ一夕通信を制御する入出力コントローラと、

を備え、

自己が前記ゲーム装置に直接的に接続されるべき種類の基本周辺装置であることを表す周辺装置識別情報を予め記憶しており、前記入出力コントローラは、

前記周辺装置識別情報と、前記ゲーム装置から通知される前記データ伝送路が接続された入出力ポートを表す入出力ポート情報と、拡張コネクタへの拡張周辺装置の接続の有無を判別して得られる拡張周辺装置の接続状態を表す接続倩報と、に基づき送信元アドレスを生成し、

前記拡張コネク夕に拡張周辺装置が接続されており、前記ゲーム装置から送出されるデータ信号が送信先ァドレスとして前記拡張周辺装置を指定する情報を含んでいるとき前記データ伝送路を介して前記ゲーム装置と前記拡張周辺装置との間のデ一夕通信を可能にする、

ように構成されてなる周辺装置。

4 5 . 前記拡張周辺装置によってバイァス電圧が供給されるようになされたレベルシフト回路が接続された前記拡張コネクタの特定の端子の電圧レベルを弁別することによって前記拡張ソケッ卜への接続の有無を判別するように構成された請求項 4 4記載の周辺装置。

4 6 . 請求項 4 4または 4 5記載の周辺装置に前記拡張コネクタを介して接続される拡張周辺装置であって、

前記拡張コネクタへの接続後に該拡張コネクタを介して前記入出力コント口ーラから通知されるこの拡張コネクタの番号を表すコネクタ識別情報と、該拡張周辺装置内に予め保持されている拡張コネクタに接続されるべき種類の周辺装置であることを表す拡張周辺装置情報と、前記ゲーム装置から通知される前記データ伝送路が接続された入出力ポートを表す入出力ポート情報とに基づき当該拡張周辺装置の送信元ァドレスを生成して保持し、

前記ゲーム装置から送出されるデータ信号に含まれる送信先ァドレスが当該拡張周辺装置が保持する送信元ァドレスと一致するとき、ゲーム装置の要求に応答して前記送信元ァドレス及び拡張周辺装置で生成されたデータを含むデ一夕信号を前記データ伝送路に送出する、ように構成されてなる拡張周辺装置。

4 7 . 複数の入出力ポートと、前記入出力ポートを通して送受信するデータ通信を制御する入出力コントロ一ラを備え、

前記入出力ポートはそれそれ主データ伝送路を介して基本周辺装置を接続することができるように構成されており、

前記基本周辺装置は、 1つ又は複数の拡張周辺装置を副データ伝送路を介して接続することができるように構成されており、

前記入出力コントローラは、少なくとも 1つの基本周辺装置が主デ一夕伝送路を介して前記入出力ポートのいずれかに接続され、さらに必要に応じて前記基本周辺装置に副デ一夕伝送路を介して拡張周辺装置が接続されているとき、前記周辺装置のいずれかと所定のフレームで構成されるデータ信号を用いてデ一夕通信を行うように構成されており、

前記データ通信は、前記入出力コントロ一ラからの命令に該当する周辺装置が応答する形式で行われ、

前記データ信号は 1 フレームが、データパターンの開始を表すス夕一トパ夕ーン部と、デ一夕パターン部と、デ一夕パターン部の終了を表すエンドパターン部とを含むように構成されており、

前記データパターン部は、コマンド及びパラメ一夕を含み、

前記パラメ一夕は、送信先ァドレスと送信元ァドレスと送信すべきデ一夕を含み、

前記送信先ァドレス及び前記送信元ァドレスの各々は、通信に使用される前記主データ伝送路が接続された入出力ポートの情報、周辺装置の基本/拡張の区別、さらに拡張周辺装置が接続されている場合には通信に使用される副デ一夕伝送路の情報を含むように構成されてなるゲーム装置。

4 8 . 前記主データ伝送路に前記副データ伝送路の各々が接続される、請求項 4 7記載のゲーム装置。

4 9 . 前記基本周辺装置及び前記拡張周辺装置の各々は、周辺装置の種類や装置固有の情報を含む固有情報を保持し、前記ゲーム装置は、この固有情報を前記データ通信によって読み出す、請求項 4 8記載のゲーム装置。

5 0 . 前記固有情報を参照してゲームアプリケーションと周辺装置との適合性を判別する、請求項 4 9記載のゲーム装置。

5 1 . 前記主データ伝送路は 2つのデ一夕線によって構成され、送信側から送出されるデ一夕は前記 2つのデータ線に分配されて伝送され受信側では受信した一対のデータ信号から送信されて来たデ一夕を再生するように構成された請求項 4 7乃至 5 0のいずれかに記載のゲーム装置。

5 2 . 1つ又は複数の拡張周辺装置を夫々に設けられた副データ伝送路を介して接続することができると共に、複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポートに主デ一夕伝送路を介して接続される基本周辺装置であつて、

前記ゲーム装置と所定のフレームで構成されるデ一夕信号を用いてデ一夕通信を行う入出力コントロ一ラを備え、

前記デ一夕通信は、前記ゲーム装置からの命令に前記入出力コントローラが応答する形式で行われ、

前記パラメ一夕は、送信先ァドレスと送信元ァドレスと送信すべきデータとを含み、

前記送信先ァドレス及び前記送信元ァドレスの各々は、通信に使用される前記主データ伝送路、接続された周辺装置の基本/拡張の区別、さらに拡張周辺装置が接続されている場合には通信に使用される副データ伝送路の情報を含むように構成されてなる基本周辺装置。

5 3 . 前記主データ伝送路を介して前記入出力ポートに接続するコネクタと、前記副データ伝送路を介して拡張周辺装置を接続するための複数の拡張コネク夕と、を備える請求項 5 2記載の基本周辺装置。

5 4 . 周辺装置の種類や装置固有の情報を含む固有情報を記憶する記憶手段を有し、前記ゲーム装置からの求めに応じて、この固有情報を前記データ通信によって送信する、請求項 5 2又は 5 3記載の基本周辺装置。

5 5 . 前記主デ一夕伝送路は 2つのデータ線によって構成され、送信側から送出されるデ一夕は前記 2つのデータ線に分配されて伝送され受信側では受信した一対のデータ信号から送信されて来たデータを再生するように構成された請求項 5 2乃至 5 4のいずれかに記載の基本周辺装置。

5 6 . 複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポートと主デ一夕伝送路を介して接続してゲーム装置とデ一夕通信を行う拡張周辺装置であって、

前記拡張周辺装置は、前記入出力ポートのいずれかに接続された基本周辺装置に接続されたとき副データ伝送路を介して前記主デ一夕伝送路に接続されるように構成されており、

前記ゲーム装置と所定のフレームで構成されるデータ信号を用いてデータ通信を行う入出力コントローラを備え、

前記データ通信は、前記ゲーム装置からの命令に前記入出力コントローラが応答する形式で行われ、

前記データ信号は 1 フレームが、デ一夕パターンの開始を表すスタートパ夕 —ン部と、デ一夕パターン部と、データパターン部の終了を表すエンドパ夕一ン部とを含むように構成されており、

前記デ一夕パターン部は、コマンド及びパラメ一夕を含み、

前記送信先ァドレス及び前記送信元ァドレスの各々は、通信に使用される前記主データ伝送路、接続された周辺装置の基本/拡張の区別、及び通信に使用される前記副データ伝送路の情報を含むように構成されてなる拡張周辺装置。

5 7 . 前記主データ伝送路はゲーム装置と基本周辺装置の間で双方向のデータ信号伝送を担う 2つのデータ線によって構成され、前記副データ伝送路は拡張周辺装置から基本周辺装置への一方向のデータ伝送を担う 2つのデータ線と、基本周辺装置から拡張周辺装置への一方向のデータ伝送を担う 2つのデータ線とによって構成され、送信側から送出されるデ一夕は対をなす前記 2つのデ一夕線に分配されて伝送され受信側では受信した一対のデータ信号から送信されて来たデータを再生するように構成されてなる請求項 5 6記載の拡張周辺装置。

5 8 . 複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポートに主データ伝送路を介して接続される周辺装置であって、

拡張周辺装置を接続する拡張コネクタと、

拡張周辺装置が前記拡張コネクタに接続されたとき当該拡張周辺装置を前記主デ一夕伝送路に接続するための副データ伝送路と、

前記ゲーム装置と所定のフレームで構成されるデータ信号を用いて行うデ —夕通信を制御する入出力コントローラとを備え、

前記主データ伝送路及び副伝送路を介して伝送されるデータ信号は 1 フレームが、デ一夕送信の開始を表すスタートパターン部と、デ一夕パターン部と、データ送信の終了を表すェンドパターン部とを含むように構成されており、前記デ一夕パターン部は、コマンド及びパラメ一夕を含み、

前記パラメ一夕は、送信先ァドレスと送信元ァドレスと送信すべきデータとを含み、ゲーム装置から通知される入出力ポ一トを表すポート情報と、予め当該周辺装置の記憶手段に保持されている自己が前記主データ伝送路に直接接続される種類の周辺装置であることを表す情報と、前記拡張コネクタに拡張周辺装置が接続されているか否かの倩報とに基づき送信元ァドレスを生成し、

前記ゲーム装置からのデータ要求に応答して、前記データパターン部が、送信先アドレスと、前記送信元アドレスと、ゲーム装置に送信すべきデータとを含むデータ信号を前記ゲーム装置に送信するように構成されており、

前記主データ伝送路は 2本のデータ線によって構成され、送信側から送出されるデ一夕は前記 2本のデータ線に分配されて伝送され受信側では受信した一対のデータ信号から送信されて来たデ一夕を再生するように構成されてなる周

5 9 . 複数の入出力ポートを備えるゲーム装置のいずれかの入出力ポ一トと主データ伝送路を介して接続してゲーム装置とデ一夕通信を行う拡張周辺装置であって、

前記拡張周辺装置は、前記入出力ポートのいずれかに接続された基本周辺装置に接続されたとき副データ伝送路を介して前記主データ伝送路に接続されるように構成されており、

前記ゲーム装置と所定のフレームで構成されるデ一夕信号を用いて行うデー夕通信を制御する入出力コントローラを備え、

前記主データ伝送路及び副データ伝送路を介して伝送されるデ一夕信号は 1 フレームが、デ一夕送信の開始を表すスタートパターン部と、データパターン部と、データ送信の終了を表すェンドパターン部とを含むように構成されており、

前記データパターン部は、コマンド及びパラメ一夕を含み、前記パラメ一夕は、送信先ァドレスと送信元ァドレスと送信すべきデータとを含み、

ゲーム装置から通知される前記基本周辺装置が接続されている入出力ポ一トのポート情報と、予め当該拡張周辺装置の記憶手段に保持されている自己が拡張周辺装置であることを表す情報と、使用される前記副データ伝送路の情報とに基づき送信元ァドレスを生成し、

前記ゲーム装置からのデータ要求に応答して、前記デ一夕パターン部が、送信先アドレスと、前記送信元アドレスと、ゲーム装置に送信すべきデータとを含むデータ信号を前記副データ伝送路及び主データ伝送路を介して前記ゲーム装置に送信するように構成されており、

前記主データ伝送路はゲーム装置と基本周辺装置の間で双方向のデ一夕信号伝送を担う 2本のデータ線によって構成され、前記副データ伝送路は拡張周辺装置から基本周辺装置への一方向のデータ伝送を担う 2本のデータ線と、基本周辺装置から拡張周辺装置への一方向のデータ伝送を担う 2本のデ一夕線とによって構成され、送信側から送出されるデータは対をなす 2本のデータ線にそれそれ分配されて伝送され受信側では受信した一対のデータ信号から送信されて来たデ一夕を再生するように構成されてなる拡張周辺装置。

6 0 . 前記ゲーム装置はバスコネクタ部を備えた入出力ポートを有し、各バスコネクタ部は基台と基台を挟んで対向する 2面の一方に電源電位供給端子及び接地電位端子が配置され、前記 2面の他方に一対のデータ信号伝送用端子が設けられており、

前記基台が挿入されるように構成された溝部と、溝部の対向する 2内壁面が前記基台の 2面に対応して設けられ、 2内壁面の一方には前記基台上の電源電位供給端子及び接地電位端子に対応して電源電位供給端子及び接地電位端子が設けられ、 2内壁面の他方には前記基台上の一対のデ一夕信号伝送用端子に対応して一対のデータ信号伝送用端子が設けられており、前記プラグコネクタの一対のデ一夕信号伝送用端子には前記伝送路を構成するデータ線がそれそれ接続され、前記データ信号は前記一対の伝送用端子を介して分配してそれそれ伝送されるように構成されてなる請求項 1 6乃至 2 5、 3 4乃至 4 1、 4 3、 4 5、 5 2乃至 5 5及び 5 8のいずれかに記載の周辺装置を前記ゲーム装置のバスコネク夕部に接続するためのプラグコネクタ。

6 1 . 前記一対のデータ伝送用端子の中間部にシールド用端子がさらに設けられてなる請求項 6 0記載のプラグコネクタ。

6 2 . 請求項 4 2、 4 6、 5 6、 5 7及び 5 9のいずれかに記載の前記拡張周辺装置を前記基本周辺装置に接続するためのプラグコネクタであって、

前記基本周辺装置は拡張コネクタ部を備え、拡張コネクタ部は平坦な面を有する横長の第 1基台と該第 1基台の横長延長方向に並んで配置され平坦な内壁面を有する横長の第 1溝部とを有し、前記第 1基台は平坦な面に配置された複数の接続端子を含む第 1端子群を備え、前記第 1溝部は平坦な内壁面に配置された複数の接続端子を含む第 2端子群を備えており、前記第 1端子群及び第 2 端子群は、それそれ、拡張周辺装置からゲーム装置への一方向のデータ伝送を担う一対のデータ線に接続された一対の第 1デ一夕供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデータ伝送を担う一対のデータ線に接続された一対の第 2デ一夕供給接続端子を備えており、

前記プラグコネクタは、前記第 1基台が挿入される平坦な内壁面を有する横長の第 2溝部と、該第 2溝部の横長延長方向に並んで配置され前記第 1溝部に挿入される平坦な面を有する横長の第 2基台と、前記第 1端子群に対応して前記第 2溝部の平坦な内壁面に配置された複数の接続端子を含む第 3端子群と、前記第 2端子群に対応して前記第 2基台の平坦な面に配置された複数の接続端子を含む第 4端子群とを備え、

前記第 3端子群及び第 4端子群は、前記第 1端子群及び第 2端子群に対応して、拡張周辺装置からゲーム装置への一方向のデータ伝送を担う一対のデ一夕線に接続される一対の第 1データ供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデ一夕伝送を担う一対のデ一夕線に接続される一対の第 2デー夕供給接続端子をそれそれ備えており、

前記第 3端子群及び第 4端子群に接続されるデータ線の群がそれそれ副デ —夕伝送路として機能するように構成されてなるプラグコネクタ。

6 3 . 請求項 1 6乃至 2 5及び 3 6乃至 4 1のいずれかに記載の周辺装置を基本周辺装置としてこれに拡張周辺装置を接続するためのプラグコネクタであつて、

前記基本周辺装置は拡張コネクタ部を備え、拡張コネクタ部は平坦な面を有する横長の第 1基台と該第 1基台の横長延長方向に並んで配置され平坦な内壁面を有する横長の第 1溝部とを有し、前記第 1基台は平坦な面に配置された複数の接続端子を含む第 1端子群を備え、前記第 1溝部は平坦な内壁面に配置された複数の接続端子を含む第 2端子群を備えており、前記第 1端子群及び第 2 端子群は、それそれ、拡張周辺装置からゲーム装置への一方向のデ一夕伝送を担う一対のデータ線に接続された一対の第 1データ供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデータ伝送を担う一対のデータ線に接続された一対の第 2デ一夕供給接続端子を備えており、

前記第 3端子群及び第 4端子群は、前記第 1端子群及び第 2端子群に対応して、拡張周辺装置からゲーム装置への一方向のデ一夕伝送を担う一対のデ一夕線に接続される一対の第 1デ一夕供給接続端子と、ゲーム装置から拡張周辺装置への一方向のデータ伝送を担う一対のデ一夕線に接続される一対の第 2デー夕供給接続端子をそれそれ備えており、

前記第 3端子群及び第 4端子群に接続されるデータ線の群がそれそれ前記副デ一夕伝送路として機能するように構成されてなるプラグコネクタ。

6 4 . コネクタ部を有する装置に接続するためのプラグコネクタであって、前記装置のコネクタ部は平坦な面を有する横長の第 1基台と該第 1基台の横長延長方向に並んで配置され平坦な内壁面を有する横長の第 1溝部とを有し、前記第 1基台は平坦な面に配置された複数の接続端子を含む第 1端子群を備え、前記第 1溝部は平坦な内壁面に配置された複数の接続端子を含む第 2端子群を備えており、前記第 1端子群及び第 2端子群は、それそれデ一夕伝送を担う一対のデータ線に接続された一対のデータ供給接続端子を備えており、

前記第 3端子群及び第 4端子群は、前記第 1端子群及び第 2端子群に対応して、それそれデータ伝送を担う一対のデータ線に接続された一対のデータ供給接続端子をそれそれ備えてなるプラグコネクタ。

6 5 . 請求項 8乃至 1 5及び請求項 4 7乃至 5 1のいずれかに記載のゲーム装置に接続して使用する周辺装置であって、

前記周辺装置は、自己がランダムに出力を発生する種類の周辺装置であるとの情報をゲーム装置に通知し、接続された周辺装置がランダムに出力を発生する種類の周辺装置であることを認識したゲーム装置は伝送路占有パターンを当該周辺装置に送信して当該周辺装置が接続されている入出力ポートが伝送路占有モ一ドになったことを通知し、前記周辺装置は伝送路占有パターンの期間の任意の夕ンミングで出力デ一夕を伝送することができるように構成されてなる周辺装置。

6 6 . 前記伝送路占有パターンは、前記第 1及び第 2のデータ信号のうち一方が前記一方の電位レベルに維持されているタイミングに対応して他方のデ一夕信号として連続した複数のパルス列を伝送するパターンにより構成されている請求項 6 5記載の周辺装置。

6 7 . 前記伝送路占有モードに入ると、周辺装置は伝送路占有モードの期間の任意のタイミングで出力を送出することが可能となり、周辺装置が操作されるとトリガ信号をゲーム装置に送出するように構成されてなる請求項 6 5または 6 6記載の周辺装置。

6 8 . 前記伝送路占有モードはビデオ信号の 1ィン夕一バルの画面描画期間である請求項 6 7記載の周辺装置。

6 9 . 前記周辺装置は模擬銃である請求項 6 5乃至 6 8のいずれかに記載の周辺装置。

7 0 . 前記周辺装置は光線銃である請求項 6 9記載の周辺装置。

7 1 . 請求項 6 5乃至 7 0のいずれかに記載の周辺装置は、ゲーム装置に直接接続される種類の基本周辺装置を介して前記ゲーム装置とデータ伝送の授受を行う種類の拡張周辺装置であることを特徴とする周辺装置。

7 2 . コンビュ一夕システムを請求項 8乃至 1 5のいずれかに記載のゲーム装置として動作させるプログラムを記憶した情報記憶媒体。

7 3 . コンピュータシステムを請求項 1 6乃至 2 5のいずれかに記載の周辺装置として動作させるプログラムを記憶した情報記憶媒体。

7 4 . コンビュ一夕システムを請求項 4 3乃至 4 6のいずれかに記載の周辺装置として動作させるプログラムを記憶した情報記憶媒体。

7 5 . コンピュータシステムを請求項 5 2乃至 5 9のいずれかに記載の周辺装置として動作させるプログラムを記憶した情報記憶媒体。

7 6 . デ一夕を第 1及び第 2のデ一夕信号に分配してシリアル伝送するデ一夕伝送方法を実行するゲームシステムに使用される付属機器であって、

このゲームシステムにおいて前記第 1及び第 2のデ一夕信号は、それそれスタートパターン部、デ一夕パターン部及びェンドパターン部を含む伝送フォーマツ卜で定義されるデ一夕フレームによって構成されており、前記ス夕一トパ夕一ン部は、前記第 1のデータ信号が一定電位レベルに維持されている間に前記第 2のデ一夕信号を第 1のパルス列信号として送出するフォーマツトで構成され、前記第 1及び第 2のデータ信号のデータパターン部は、それそれ、クロック信号成分を含むパルス列と各パルス間に配置された前記分配されたデータのデータビットを含み、前記第 1及び第 2のデータ信号のパルス列信号に含まれるクロック信号成分は互いに時間軸上の位置を所定値だけずらして配置され、一方のデータ信号のクロック信号成分のタイミングに対応して他方のデータ信号のデータビッ卜が夫々位置するように伝送されるフォーマツ卜で構成され、前記ェンドパターン部は、前記第 2のデータ信号が一定電位レベルに維持されている間に前記第 1のデータ信号を第 2のパルス列信号として送出するフォーマットで構成される、ことを特徴とするデータ伝送方法。

7 7 . 周辺装置から信号伝送路を介してゲームに必要な情報を収集して使用するゲーム装置に接続される付属装置であって、

このゲーム装置は、周辺装置に情報の送信を要求するデータは第 1及び第 2 のデータ信号に分配して送信され、第 1及び第 2のデータ信号はそれそれスタ —トパターン部、データパターン部及びェンドパターン部を含む伝送フォーマッ卜で定義されるフレームによって構成されており、前記スタートパターン部は、前記第 1のデ一夕信号が第 1の期間中一定電位レベルに維持されている夕ィミングに対応して、第 1のパルス列信号を含む前記第 2のデータ信号を前記第 1の期間中に送出するように構成され、前記周辺装置に送信すべきデータを第 1及び第 2のデータ列に分け、前記第 1のデ一夕信号のデ一夕パターン部は第 1のクロック信号を含み、前記第 1のデ一夕列のデータビットを第 1のクロック信号の各パルス間にそれそれ挿入して前記第 1のデ一夕信号を構成し、前記第 2のデータ信号のデータパターン部は前記第 1のクロック信号と所定の位相差を有する同周期の第 2のクロック信号を含み、前記第 2のデータ列のデー夕ビットを前記第 2のクロック信号の各パルス間にそれそれ挿入して前記第 2 のデ一夕信号を構成し、これにより前記第 1及び第 2のデ一夕信号のデータパターン部はそれそれ一方のデータ信号のクロック信号成分のタイミングに対応して他方のデ一夕信号のデータビットがそれそれ位置するように伝送されるフォ—マットで構成され、前記エンドパターン部は、前記第 2のデータ信号が第 2の期間中一定電位レベルに維持されているタイミングに対応して、第 2のパルス列信号を含む前記第 1のデータ信号を前記第 2の期間中に送出するように構成され、前記スタートパターン部、前記デ一夕パターン部及び前記エンドパターン部を含む 2つのデータ信号で表されるフレームを送信単位として前記周辺装置に送出する、ことを特徴とする。

7 8 . ゲーム装置に周辺装置を伝送路を介して接続して使用してなるゲーム装置において前記ゲーム装置に接続される付属装置であって、

前記周辺装置は少なくとも一つの機能デバイスを含み、ゲーム装置と機能デバイスの間のデ一夕伝送は、送信側デ一夕を一対のデ一夕信号に分配してそれそれシリアル伝送し、受信側では受信した一対のデータ信号からデ一夕を再生することにより行われ、前記一対のデ一夕信号は、それそれ 1 フレームがス夕ートパターン部、データパターン部及びェンドパターン部を含む伝送フォーマットで構成されており、前記スタートパターン部では、前記一対のデ一夕信号の一方が一定電位レベルに維持されているタイミングに対応して他方のデ一夕信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出開始を認識し、前記エンドパターン部では、前記他方のデ一夕信号が前記一定電位レベルに維持されているタイミングに対応して前記一方のデータ信号として複数個のパルスが送出され、これにより受信側は送信側からの信号の送出終了を認識し、前記データパターン部では、前記一対のデータ信号はそれそれ順次送出されるクロック信号を含み、一方のデ一夕信号のクロック信号のタイミングに対応してデータビットを表す信号レベルを他方のデ一夕信号として送出することを交互に行うことにより、送出されるデ一夕が前記一対のデ一夕信号に分配されて順次送出され、受信側は受信した前記一対のデ一夕信号からデ一夕ビットを表す信号レベルを順次検出して送信側が送信したデータを再生するように構成してなる。