CN103189852A - 用于动态多链路编译分区的系统和方法 - Google Patents

用于动态多链路编译分区的系统和方法 Download PDF

Info

Publication number
CN103189852A
CN103189852A CN2011800391847A CN201180039184A CN103189852A CN 103189852 A CN103189852 A CN 103189852A CN 2011800391847 A CN2011800391847 A CN 2011800391847A CN 201180039184 A CN201180039184 A CN 201180039184A CN 103189852 A CN103189852 A CN 103189852A
Authority
CN
China
Prior art keywords
processing unit
connector
interface
dynamic
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800391847A
Other languages
English (en)
Inventor
杰森·A·苏利万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN103189852A publication Critical patent/CN103189852A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

用于动态多链路编译分区的系统和方法。具体地，本发明的一些实现方式涉及用于通过使用广泛种类的视频显示器连接器将一个计算机处理单元连接到一个视频显示器的系统和方法。本发明进一步涉及一种结合USB、PCI-express、SATA、I2C和电力管理总线（PMBus）技术的动态接口。更进一步地，本发明的一些实现方式涉及一种开放地连接的动态存储系统，借此通过将额外存储组件经插入地连接的一个动态接口连接器连接到一个处理单元来增加该处理单元的存储容量。本发明的一些实现方式进一步涉及一种PCIe通道的可定制编组，该可定制编组提供了这些通道的灵活分配以便定制该板件设备的特征，同时降低功耗、改进该设备的带宽和速度、降低该设备的成本并提供串行数据传递架构以便提供多条总线。

Description

用于动态多链路编译分区的系统和方法
相关申请的交叉引用
本申请要求于2011年6月3日提交的标题为“用于动态多链路编译分区的系统和方法（SYSTEMS AND METHODS FOR DYNAMICMULTI-LINK COMPILATION PARTITIONING）”的美国专利申请No.13/153,189和于2010年6月7日提交的标题为“多链路动态总线分区（MULTI-LINK DYNAMIC BUS PARTITIONING）”的美国临时专利申请序列号61/352,368，于2010年6月7日提交的标题为“用于提供多链路动态视频分区的系统和方法（SYSTEMS AND METHODS FORPROVIDING MULTI-LINK DYNAMIC VIDEO PARTITIONING）”的美国临时专利申请序列号61/352,363，于2010年6月7日提交的标题为“用于提供多链路动态PCIE分区的系统和方法（SYSTEMS ANDMETHODS FOR PROVIDING A MULTI-LINK DYNAMIC PCIEPARTITIONING）”的美国临时专利申请序列号61/352,351，以及于2010年6月7日提交的标题为“多链路动态存储分区（MULTI-LINKDYNAMIC STORAGE PARTITIONING）”的美国临时专利申请序列号61/352,372的优先权，所有这些申请的全部内容通过引用明确地结合在此。
发明背景
1.发明领域
本发明涉及用于动态多链路编译分区的各种系统和方法。具体地，本发明的一些实现方式涉及用于通过使用广泛种类的视频显示器连接器将计算机处理单元连接到视频显示器的系统和方法。本发明进一步涉及一种结合USB、PCI-express、SATA、I2C和电力管理总线（PMBus）技术的动态接口。更进一步地，本发明的一些实现方式涉及一种开放地连接的动态存储系统，借此通过将额外存储组件经插入地连接的动态接口连接器连接到处理单元来增加处理单元的存储容量。本发明的一些实现方式进一步涉及PCIe通道的可定制编组，该可定制编组提供了这些通道的灵活分配以便定制该板件设备的特征，同时降低功耗、改进设备的带宽和速度、降低设备的成本并提供串行数据传递架构以便提供多条总线。
2.背景和相关技术
近年来，已出现了涉及计算机相关技术的技术进步。例如，计算机系统曾经采用真空管。晶体管取代了真空管。磁芯曾用于存储器。此后，普遍采用穿孔卡片和磁带。引入了集成电路和操作系统。现在，微处理器芯片在计算机系统中使用。
计算机相关技术的演进已包括在设备和主机控制器例如个人计算机之间建立通信的各种接口规范的发展。这些接口规范包括串行和并行端口、SCSI、通用串行总线（USB）、外围组件互连（PCI/PCI-X）、PCI-express（PCIe）、PMBus、EIDE、SATA、IEEE1394以及I2C。接口规范典型地包括物理钥匙，端口和连接器借此连接以便将必需的管脚和触点对齐。
接口规范具体地用来将单个外围设备经总线子系统可操作地连接到主机控制器的各种计算机组件。一旦连接，则接口规范被占用，因此防止与分离的外围设备的额外通信。此后，由可操作地连接到总线子系统的接口规范的数目和种类一般地限制访问主机控制器的能力。
对于一些设备，混合接口规范可以用来提供具有物理特征的端口和/或连接器，借此接受一个或多个接口规范的可操作连接。例如，一些混合连接器包括使得能够连接到USB或SATA端口的触点配置。相反地，一些混合端口包括接收USB或SATA连接器的触点配置。然而，这些混合接口都不能使得在外围设备和USB与SATA规范之间同时访问或通信。相反地，对总线子系统的访问限于USB或SATA规范，取决于在端口和连接器之间的适当可操作配合。
一些混合接口连接器将接口规范与电力线组合，例如USB2.0。然而，这些连接器仍仅提供借此访问主机控制器的总线子系统的单个接口规范。进一步地，一旦由外围设备占用接口规范，则通过已占用的规范来排斥由另一外围设备对主机控制器的额外访问。
相似地，现代常规计算机系统利用是计算机架构的组成部分的外围部件互连（PCI）插槽。PCI一直是将声音、视频和网络卡连接到主板的通用的、功能上的方式。网络、处理器、视频卡和声卡的速度已改善并变得更强劲，PCI保持其32位的固定宽度并且仅可以同时处理5个设备。相反，PCIe技术已超越PCI标准以便提供点对点串行链路。一对这些链路形成一个通道并根据设备编组，因此用户将相关组的PCIe信号发送到连接器。要求多个组相关限制了基于需要分配通道的灵活性。
尽管常规的膝上计算机和个人计算机经常能连接到具有具体显示器连接器的一个或两个显示器，但在许多情况下，如果用户要求额外显示能力，则用户将必须将视频插入卡附装到他或她的计算机。例如，在用户具有包括一种类型的显示器连接器并且具有需要另一类型连接器的视频显示器的情况下，用户必须在能够将计算机电气地连接到显示器之前安装插入视频卡。例如，在用户具有仅包括两个S-video连接器的膝上计算机并且用户希望将该膝上计算机连接到需要HDMI连接器的显示器的情况下，用户必须在他或她的膝上计算机中放置HDMI插入卡才能够将计算机连接到HDMI显示器。
尽管已证明插入卡对使得计算机系统能够与需要不原本包括在该计算机系统上的视频显示器连接器的视频显示器连接是有用的，但一些这种卡还具有缺点。例如，一些插入视频卡可能是昂贵的、需要用户打开计算机插入该卡、在计算机的外壳中占用额外空间、和/或以其他方式不方便使用。
进一步地，在当代的用法中术语“存储”通常指代大容量存储，例如光盘和磁存储如硬盘驱动器的形式。计算机相关技术的进一步演进已包括固态驱动器（SSD）的发展。SSD是使用固态存储器存储永久数据的数据存储设备。SSD模仿硬盘驱动器接口，因此容易代替其大多数应用。由于没有活动部件，因此SSD比硬盘较不脆弱并且还是安静的。由于没有机械延迟，因此SSD通常享受低访问时间和等待时间。
存储器或存储的所有形式具有受限制的数据存储容量，并因此需要持续升级或维护以删除不需要数据以便释放存储空间。在计算机用户之间的共同实践是用具有已增加存储容量的新存储设备来升级存储设备。当添加新存储驱动器时，处理单元将新驱动器辨认为从旧驱动器分离且独立的存储设备。例如，如果旧存储驱动器具有80吉字节的容量，并且新存储驱动器具有320吉字节的容量，则处理单元辨认两个分离的驱动器而不是将存储组合以便识别成具有400吉的存储的单个驱动器。同样，升级存储设备的过程一般地包括从旧驱动器传递数据到新驱动器。然后旧驱动器被放弃或作为副或辅助驱动器被保留，而新驱动器替代旧驱动器的功能。该过程会是昂贵的、耗时的且导致不需要的重要数据损失。
因此，尽管现有被配置在外围设备通信中使用的技术，但挑战仍然存在。因此本领域的改进是提高当前的技术或甚至以其他技术替代当前技术。
发明概述
本发明涉及用于动态多链路编译分区的各种系统和方法。本发明的各种系统和方法的概述如下：
多链路动态视频分区
本发明的一些方面涉及用于将这些系统连接到电子视频显示器的计算机系统和方法。具体地，本发明的一些方面涉及用于通过广泛种类的视频显示器连接器将计算机处理单元连接到视频显示器的系统和方法。
本发明的一些特征的实现方式与包括一块第一印刷电路板的一个计算机处理单元关联地发生，该第一印刷电路板包括一个中央处理单元。在一些非限制实现方式中，该第一板被布线为与每个都具有一个或多个视频显示器连接器的不同组合或配置的多块板例如一块输入/输出板和/或一块电源板电气连接。在这种实现方式中，该处理单元包括视频显示器连接器的该所设想的不同组合/配置中的每个的BIOS信息。因此，当一块输入/输出板和/或一块电源板连接到该第一板时，该计算机处理单元能够询问或自动感测该已添加的板，以便确定该板包括什么视频连接器。紧接着确定该已添加板上视频连接器的类型，该系统识别该连接器的该适当BIOS信息，并能够通过这些连接器运行一个或多个电子显示器。
所述计算机处理单元可以包括任意合适类型的视频显示器连接器，该视频显示器连接器包括但不限于一个或多个DVI、VGA、S-video、DisplayPort、HDMI、扩展图形、和/或能够将该处理单元电气地连接到一个或多个电子视频显示器的其他已知的或新颖的连接器。然而，在一些非限制性实现方式中，该计算机处理单元包括DVI连接器和DisplayPort连接器。在一些这种实现方式中，该DVI连接器被配置成通过该相同的DVI连接器提供DVI和VGA信号。
在该计算机处理单元包括一个或多个显示器连接器例如DVI连接器和DisplayPort连接器的情况下，该处理单元可以以任意合适方式被配置为附装到需要各种不同类型的视频连接器的一个或多个视频显示器。当然，在一个非限制实例中，该计算机处理单元使用一个或多个适配器例如转接器（dongle）适配器，以便将该处理单元的显示器连接器（例如DVI和/或DisplayPort连接器）连接到需要一种不同于DVI或DisplayPort连接器的视频连接器的一个或多个电子显示器。
尽管已证明，本发明的方法和过程中的一些在通过广泛种类的显示器连接器将膝上计算机和个人计算机电气地连接到视频显示器的领域中是特别有用的，但本领域普通技术人员会认识到所描述的方法和过程可以在各种不同应用中并在各种不同的制造领域中使用，以便通过使用任意合适类型的视频显示器连接器将任意合适类型的计算机连接到任意合适类型的视频显示器。
多链路动态总线分区
本发明的一些方面涉及一种结合多种技术的动态接口。具体地，本发明的至少一些实现方式涉及一种结合USB、PCI-express、SATA、I2C和电力管理总线（PMBus）技术的动态接口。在一些实现方式中，该动态接口与一个处理单元组合使用，该处理单元包括一个基于非外设的外壳、一个冷却过程（例如，热动态对流冷却、强制空气和/或液体冷却）、一个最优化电路板配置、最优化处理和存储器比率、以及提供了提高的灵活性并支持外围设备和应用的一块动态背板。
在一些实现方式中，提供了一种结合多种接口技术的动态接口，借此该动态接口直接地并可操作地连接到一个处理单元的一条系统总线。该动态接口进一步包括该动态接口借此可操作地连接到一个或多个外围设备的一个连接设备。该一个或多个外围设备可以包括任意希望的功能，并一般地需要经该系统总线和动态接口与该处理单元通信。
在一些实现方式中，一个外围设备包括多个ASIC，每个ASIC都被配置成经一种专用接口技术与该系统总线通信。因此，在一些实现方式中，一个外围设备被配置成包括多个的并且不同的电路，借此提供对该系统总线的访问并向该外围设备提供功能性。
多链路动态存储分区
本发明的一些方面涉及一种用于提供可扩展存储驱动器的系统和方法。具体地，本发明的一些方面涉及一种开放地连接的动态存储系统，借此通过将额外存储组件经被插入地连接的一个动态接口连接器连接到一个处理单元，增加该处理单元的存储容量。
在一些实现方式中，提供了一种动态存储驱动器，该动态存储驱动器具有借此可以扩展该驱动器的存储容量的措施。在一些实现方式中，提供了一种处理单元，该处理单元具有用于动态接收多个存储模块的一个动态存储接口。在其他实现方式中，提供了一种用于动态地接收多个外围存储设备的动态外围存储接口，该存储接口可操作地连接到该处理单元的一条系统总线。
本发明的一些方面进一步提供了一种方法，由该方法通过将多个存储模块动态地添加到一个现有处理单元，将该处理单元的存储容量扩展到更大容量。
多链路动态PCIE分区
进一步地，本发明的一些方面在将一个单个PCIe连接器上分路或编组无关通道提供了灵活性。更进一步地，本发明的一些方面涉及一种PCIe通道的可定制编组，该可定制编组提供了这些通道的灵活分配以便定制该板件设备的特征，同时降低功耗、改进该设备的带宽和速度、降低该设备的成本并提供多条总线。
特别地，本发明的一些代表性实施例改进了现有计算机与计算系统和方法，并在一些实例中可以用来克服与这些现有系统和方法关联或涉及这些现有系统和方法的一个或多个问题。
根据在此实施并概括地描述的本发明，本发明的一些方面以一种鲁棒的可定制计算系统为特征，该计算系统包括：一块主板，该主板具有在其上布置的一个芯片；一个连接到该主板的PCIe插槽和一块连接到该PCI插槽的板卡；启动在该芯片上的bios；确定在该板卡上的器件所需要的通道的数目并将通道分配到那些器件以便将该板卡的性能最大化。
尽管已证明本发明的方法和过程中的一些在个人计算的企业产品（enterprise）的领域中是特别有用的，但本领域普通技术人员会认识到本发明的方法和过程可以在产生鲁棒的可定制的企业产品各种不同应用和各种不同制造领域中使用，该可定制的企业产品包括用于利用控制系统或智能接口系统的任意行业的企业产品和/或从这些设备的实现方式受益的企业产品。这些行业的示例包括但不限于汽车行业、航电行业、液压控制行业、自动/视频控制行业、电信行业、医药行业、特殊应用行业、以及电子消费设备行业。因此，本发明的系统和方法为市场提供巨大的计算能力，这些市场包括传统上当前计算机技术已重置的市场。
本发明的一些方面进一步地以一种用于将智能引入外部对象并使得在其中能够执行智能功能的方法为特征。该方法包括：获取一个外部对象；可操作地将一个处理控制单元连接至该外部对象；并在该处理控制单元内部启动一个或多个计算功能以使得该外部对象执行智能功能。
本发明的这些和其他特征和优点将在以下的说明中并在附加权利要求中阐述或变得更完全地明显。可以依靠在附加权利要求中具体地指出的仪器和组合来实现并获得这些特征和优点。而且，本发明的这些特征和优点可以通过本发明的实施而了解或从下文陈述的说明中变得明显。
附图简要说明
为了阐述获得本发明以上列举的以及其他特征和优点所采用的方式，本发明更具体的描述将通过参考其详细实施例给出，这些实施例示例在所属附图中。了解这些附图仅仅描绘本发明的典型实施例，并且因此不认为是限制其范围，通过利用附图更加详细具体地描述并解释本发明，其中：
图1展示了提供用于本发明的合适操作环境的代表性系统；
图2展示了与本发明的代表性实施例一起使用的代表性联网计算机系统；
图3展示了计算机处理单元的代表性实施例；
图4是根据本发明的代表性实施例的处理单元、动态接口和外围设备的示意图；
图5是根据本发明的代表性实施例的动态接口和外围设备的示意图；
图6是根据本发明的代表性实施例的动态接口和外围设备的示意图；
图7是根据本发明的代表性实施例的动态接口和外围设备的示意图；
图8是根据本发明的代表性实施例的动态接口、第一外围设备和第二外围设备的示意图；
图9是根据本发明的代表性实施例的处理单元、动态接口和外围设备的示意图；
图10是根据本发明的代表性实施例的用于将处理单元的存储容量动态地增加的方法的流程图；
图11是根据本发明的代表性实施例的动态接口和存储模块的剖面图；
图12是根据本发明的代表性实施例的动态接口和外围设备的示意图；
图13是根据本发明的代表性实施例的动态接口、第一外围设备和第二外围设备的示意图；
在部分A至C中示出的图14是根据本发明的代表性实施例的外围存储设备的各种配置的示意图；
在部分A至D中示出的图15是根据本发明的代表性实施例的外围存储设备的各种堆叠配置的示意图；
图16是根据本发明的代表性实施例的用于将处理单元的存储容量动态地增加的方法的流程图；以及
图17是代表性PCIe桥和对应通道。
本发明的详细说明
本发明涉及用于动态多链路编译分区的各种系统和方法。
多链路动态视频分区
本发明的至少一些实施例涉及用于将这些系统连接到电子视频显示器的计算机系统和方法。具体地，本发明涉及用于通过使用广泛种类的视频显示器连接器将计算机处理单元连接到视频显示器的系统和方法。
在本披露中并在权利要求书中，术语电子视频显示器及其变体可以指代可以连接到计算机的事实上任意电子视觉显示器单元。合适的电子视频显示器的一些实例包括但不限于计算机监视器（即，LCD、CRT、等离子显示器和其他类型的计算机屏幕）、电视机、投影仪、以及其他已知的或新颖的显示器单元。
额外地，如在此所使用，术语视频显示器连接器可以指代能够将计算机处理单元电气地连接到视频显示器的任意合适连接机构。合适显示器连接器的一些非限制实例包括DVI、VGA、S-video、DisplayPort、HDMI、扩展图形、以及其他已知的或新颖的显示器连接器。
本发明的以下披露分组为两个副标题，即“代表性操作环境”和“多链路动态视频分区”。使用副标题是仅为方便读者并不应解释为在任何意义上进行限制。
图1和相应讨论的目的是根据本发明的实施例提供适合的操作环境的一般描述。如将在以下进一步讨论，本发明的实施例包括一个或多个动态模块化处理单元在各种可定制企业产品配置中的使用，如将在以下进一步讨论包括在联网配置或组合配置中使用。
本发明的实施例包括一个或多个计算机可读介质，其中可以将每种介质配置为在其上包括数据或处理数据的计算机可执行指令。该计算机可执行指令包括数据结构、对象、程序、例程、或可以由一个或多个处理器访问的其他程序模块，例如与能够执行各种不同功能的通用模块化处理单元相关联的程序模块或与能够执行有限数量功能的专用模块化处理单元相关联的程序模块。
计算机可执行指令使得企业产品的一个或多个处理器执行一项具体功能或一组功能并且是实现处理方法步骤的程序代码方式的示例。而且，可执行指令的具体顺序提供了可用于执行这些步骤的相应动作的示例。
计算机可读介质的示例包括随机存取存储器（“RAM”）、只读存储器（“ROM”）、可编程只读存储器（“PROM”）、可擦除可编程只读存储器（“EPROM”）、电可擦除可编程只读存储器（“EEPROM”）、高密度磁盘只读存储器（“CD-ROM”）、任意固态存储设备（例如，闪存、智能介质等）、或能够提供数据或可执行指令（可通过处理单元存取）的任意其他设备或组件。
参见图1，代表性企业产品包括模块化处理单元10，该模块化处理单元10可用作通用的或专用的处理单元。例如，模块化处理单元10可以作为个人计算机、笔记本计算机、个人数字助理（“PDA”）或其他手持式装置、工作站、微型计算机、主机、超级计算机、多处理器系统、网络计算机、基于处理器的消费设备、智能电器或设备、控制系统等单独使用或与一个或多个类似模块化处理单元一起使用。在相同的企业产品中利用多个处理单元提供了增强的处理能力。例如，企业产品的每个处理单元可以专用于一项具体任务或可以共同参与分布式处理。
在图1中，模块化处理单元10包含一个或多个总线和/或互连件12，可以将这些总线和互连配置为连接其各种组件并使数据能够在两个或更多个组件之间交换。一个或多个总线/互连件12可以包括各种总线结构之一，这些总线结构包括存储器总线、外设总线、或使用各种总线架构中任意一种的本地总线。由一个或多个总线/互连件12连接的典型组件包括一个或多个处理器14和一个或多个存储器16。可以通过使用在下文中称为“数据处理系统18”的逻辑件、一个或多个系统、一个或多个子系统和/或一个或多个I/O接口将其他组件选择性地连接到一个或多个总线/互连件12。此外，可以通过使用逻辑件、一个或多个系统、一个或多个子系统和/或一个或多个I/O接口将其他组件外部连接到一个或多个总线/互连件12，和/或该其他组件可以充当逻辑件、一个或多个系统、一个或多个子系统和/或一个或多个I/O接口，例如一个或多个模块化处理单元30和/或一个或多个专有设备34。I/O接口的实例包括一个或多个大容量存储设备接口、一个或多个输入接口、一个或多个输出接口等。因此，本发明的实施例包括使用一个或多个I/O接口的能力和/或基于该逻辑或所使用的其他数据处理系统来改变产品的可用性的能力。
逻辑可用捆绑于接口、系统的一部分、子系统和/或用于执行特定任务。因此，逻辑或其他数据处理系统可用允许例如IEEEE1394（火线），其中该逻辑或其他数据处理系统是I/O接口。可替代地或另外，可以使用逻辑或另一个数据处理系统，它们允许模块化处理单元连接到另一个外部系统或子系统中。例如，外部系统或子系统可以包括或可以不包括一个特定的I/O连接。可替代地或另外，可以使用逻辑或其他数据处理系统，其中没有外部I/O与该逻辑相关联。本发明的实施例还包括使用专用逻辑，例如用于车辆、液压控制系统等的ECU和/或告知处理器如何控制一件具体硬件的逻辑。而且，本领域的普通技术人员将认识到本发明的实施例包括使用逻辑、系统、子系统和/或I/O接口的很多不同系统和/或配置。
如以上提供的，本发明的实施例包括使用一个或多个I/O接口的能力和/或基于该逻辑或所使用的其他数据处理系统改变产品的可用性的能力。例如，在模块化处理单元是个人计算系统（包括一个或多个I/O接口和被设计用作桌面计算机的逻辑）的一部分时，可以改变该逻辑或其他数据处理系统以包括闪存或逻辑，从而为通过两个标准RCA获取模拟音频并将它们广播至IP地址的音乐站执行音频编码。因此，模块化处理单元可以是系统的一部分，该系统作为一个电器而不是计算机系统来使用，因为对模块化处理单元的背板上的这个或这些数据处理系统（例如，逻辑、系统、子系统、一个或多个I/O接口等）进行了修改。因此，修改背板上的这个或这些数据处理系统可以改变模块化处理单元的应用。因此，本发明的实施例包括适应性非常强的模块化处理单元。
如以上所提供的，处理单元10包括一个或多个处理器14，例如中央处理器和可选地被设计用于执行具体功能或任务的一个或多个其他处理器。处理器14通常执行在计算机可读介质上提供的指令，例如在存储器16、磁性硬盘、可拆卸磁盘、磁带、光盘上或从通信连接（也被视为计算机可读介质）上。
一个或多个存储器16包括一种或多种计算机可读介质，该一种或多种计算机可读介质可以被配置成在其上包括数据或用于操纵数据的指令，并可以由一个或多个处理器14通过一个或多个总线/互连件12来访问。一个或多个存储器16可以包括例如用来永久存储信息的一个或多个ROM20和/或用来暂时存储信息的一个或多个RAM22。一个或多个ROM20可以包括具有一个或多个例程的基本输入/输出系统（“BIOS”），该一个或多个例程用来例如在模块化处理单元10的起动期间建立通信。在操作期间，一个或多个RAM22可以包括一个或多个程序模块，例如一个或多个操作系统、应用程序和/或程序数据。
如图所示，本发明的至少一些实施例包括无外设的壳体，该壳体提供能够在各种应用中使用的更鲁棒的处理单元。在图1中，一个或多个大容量存储设备接口（展示为操纵系统18）可以用来将一个或多个大容量存储设备24连接到总线/互连件12。大容量存储设备24是模块化处理单元10的外围设备，并允许模块化处理单元10保存大量数据。大容量存储设备的示例包括硬盘驱动器、磁盘驱动器、磁带驱动器和光盘驱动器。
大容量存储设备24可以从硬盘、可移除磁盘、磁带、光盘或另一计算机可读介质读取和/或写入到这些介质。大容量存储设备24和它们的相应计算机可读介质提供数据和/或可执行指令的非易失性存储，这些可执行指令可以包括一个或多个程序模块（例如操作系统）、一个或多个应用程序、其他程序模块、或程序数据。这些可执行指令是执行本文披露方法的步骤的程序代码装置的示例。
一个或多个数据处理系统18可以用来使得能够通过一个或多个对应的外围I/O设备26与模块化处理单元10交换数据和/或指令。外围I/O设备26的实例包括输入设备例如键盘和/或替代输入设备，例如鼠标、轨迹球、光笔、指示笔、或其他指示设备、话筒、操纵杆、游戏手柄、卫星信号接收器、扫描仪、摄像机、数码相机、传感器等，和/或输出设备例如监视器或显示器屏幕、扬声器、打印机、控制系统等。类似地，与专用逻辑（可用于将外围I/O设备26连接至一个或多个总线/互连件12）相连接的一个或多个数据处理系统18的示例包括串行端口、并行端口、游戏端口、通用串行总线（“USB”）、火线（IEEE1394）、无线接收器、视频适配器、音频适配器、并行端口、无线发射器、任意并行或串行I/O外设或另一种接口。
一个或多个数据处理系统18使得能够跨一个或多个网络接口28交换信息。网络接口28的实例包括使得能够在处理单元之间交换信息的连接件、用于连接到局域网（“LAN”）或调制解调器的网络适配器、无线链路、或用于连接到广域网（“WAN”）例如互联网的另一适配器。网络接口28可以与模块化处理单元10相结合或位于它的外围，并且可以与LAN、无线网络、WAN和/或处理单元之间的任意连接相关联。
一个或多个数据处理系统18使得模块化处理单元10能够与一个或多个其他本地或远程模块化处理单元30或计算机设备交换信息。模块化处理单元10和模块化处理单元30之间的连接可以包括固线的和/或无线的链路。因此，本发明的实施例包括直接总线到总线的连接。这能够建立大型总线系统。由于企业产品的直接总线到总线连接，这还消除了当前已知的黑客行为。而且，一个或多个数据处理系统18使得模块化处理单元10能够与一个或多个专有I/O连接32和/或一个或多个专有设备34交换信息。
可访问处理单元的处理模块或其多个部分可以存储在远程存储器存储设备中。而且，在联网系统或组合配置中，模块化处理单元10可以参与分布式计算环境，多个处理单元在该分布式计算环境中执行功能和任务。可替代地，组合配置/企业产品的每个处理单元可以专用于一项特定任务。因此，例如企业产品的一个处理单元可以专用于视频数据，从而替代传统的视频卡，并提供增强的处理能力以执行超越传统技术的这类任务。
因此，尽管本领域普通技术人员将认识到可以在各种不同环境中用许多类型的系统配置来实践本发明的实施例，图2提供了可以与本发明的某些实施例一起使用的代表性联网系统配置。图2的代表性系统包括展示为客户端40的计算机设备，该客户端40跨网络38连接到一个或多个其他计算机设备（展示为客户端42和44）和一个或多个外围设备（展示为多功能外围设备（MFP）MFP46）。尽管图2展示了包括连接到网络38的客户端40、两个额外客户端42和44、一个外围设备MFP46、以及任选地服务器48的实施例，但替代实施例包括连接到网络38的更多或更少客户端、多于一个外围设备、无外围设备、无服务器48、和/或多于一个服务器48。本发明的其他实施例包括其中一个或多个计算机设备可以连接到一个或多个本地或远程外围设备的本地环境、联网环境或点对点环境。而且，根据本发明的实施例还包括单一电子消费设备、无线联网环境、和/或广域联网环境，例如互联网。
如以上所讨论，用于提供动态链路、动态视频分区的所描述系统和方法可以用来通过使用各种视频显示器连接器将任意合适的计算机处理单元连接到视频显示器。
具体关于计算机处理单元，在一些非限制实施例中，计算机处理单元包括电气地连接到一个或多个视频显示器连接器的单块主板，该一个或多个视频显示器连接器进而可以连接到一个或多个视频显示器。然而，在其他非限制实施例中，计算机处理单元包括多块板，其中在该单元中的一块或多块板电气地连接到一个或多个视频显示器连接器。在其中处理单元包括多于一块印刷电路板的一些进一步的非限制实施例中，需要多于一块板卡以使处理单元适当地运作。
在计算机处理单元包括两块或更多块所需要板件的情况下，该单元可以包括任意合适数目的板件，该数目包括但不限于2、3、4、5或更多。在一个实例中，图3展示了非限制实施例，其中计算机处理单元100包括三块印刷电路板，即第一块102、第二块104和第三块106电气印刷电路板。
在其中处理单元100包括三块板的实施例中，各种板件可以执行任意合适功能。当然，在一个非限制实例中，板件中的一块或多块（例如，第一板102）包括至少一个中央处理单元（“CPU”）并任选地包括被设计成执行一个或多个特定功能或任务的一个或多个其他处理器（例如视频处理器）。结果，处理单元100能够执行操作，并具体地执行在计算机可读介质上，例如在存储器设备、磁硬盘、可移除磁盘、磁带、可扩展存储器设备、磁盘（例如，CD-ROM光盘、DVD光盘、软盘等）上提供的任意指令，或来自还可以视为计算机可读介质的远程通信连接的任意指令。
在一些非限制实施例中，在可以由多块板中的一块执行的功能的另一非限制实例中，板件中的一块（例如，第二板104）充当电源板（“PS板”），并进一步包括用于一个或多个输入/输出端口（例如，一个或多个视频显示器连接器、以太网连接器、ePCIe连接器等）的逻辑件。在一些非限制实施例中，该第二板104还充当处理在CPU、RAM、AGP和处理单元100的其他电气组件之间的通信的北桥。
在一些非限制实施例中，在可以由多块板中的一块执行的功能的更另一实例中，板件中的一块（例如，第三板106）充当输入/输出板（“I/O板”）（例如，作为南桥）。在这些实施例中，南桥电路板（例如，第三板106）包括用于电气地连接到处理单元100的输入/输出端口中的一些或全部的逻辑件。额外地，在一个非限制实例中，南桥包括用于一个或多个XGP连接器、eSATA连接器、USB连接器、音频连接器、视频显示器连接器等的逻辑件。
在计算机处理单元100包括多于一块印刷电路板的情况下，各种板可以以任意合适方式相互电气连接，非限制性地包括通过使用板到板物理连接器和/或带状连接器。然而，因为板到板连接器可能需要较小空间，提供更强连接，并且允许在印刷电路板上更有效布线，所以这种连接器在一些非限制实施例中是优选的。
在其中计算机处理单元包括多块印刷电路板的一些非限制实施例中，该处理单元被配置成附装到各种视频显示器连接器。在这些实施例中，处理单元可以以任意合适方式电气地连接到一个或多个视频显示器适配器。
在一个非限制实施例中，第一板（例如，CPU板102）被布线从而使得具有用于显示器连接器的各种不同组合的合适迹线。即，在一些非限制实施例中，第一板被配置成连接到各自具有一个或多个显示器连接器的各种不同I/O板（例如，第三板106）和/或PS板（例如，第二板104）的不同组合。在这些实施例中，在第一板和PS板和/或I/O板之间的板到板物理连接器、带状连接器和/或其他连接器包括将CPU和/或视频控制器连接到显示器连接器的多个组合所需要的所有电气连接。
在计算机处理单元被配置成电气地连接到显示器连接器的多个组合的情况下，该单元可以被配置成电气地连接到显示器连接器（例如，DVI、VGA、S-video、DisplayPort、HDMI、扩展图形、和/或其他已知的或新颖的显示器连接器）的任意合适组合。在被提供以便更优解释处理单元的一个非限制实例中，其中处理单元100包括I/O板（例如，第三板106），该I/O板包括单个DVI连接器和单个DisplayPort连接器，该CPU板可以被配置成将那两个连接器同样地电气地连接到另一DVI连接器、另一DisplayPort连接器，和/或另一显示器连接器例如HDMI连接器。因此，如果用户决定该用户在处理单元中需要两个DVI连接器和两个DisplayPort连接器，则该用户可以简单地移除原I/O板并用具有两个DVI连接器和两个DisplayPort连接器的另一I/O板替代原I/O板。
为使处理单元允许I/O板和/或P/S板上的显示器连接器的不同组合与相同CPU板一起适当地运作，计算机处理单元的一些非限制实施例包括用于多个类型的显示器连接器的视频BIOS信息。当然，处理单元可以被编程以便包括用于任意已知或新颖类型的显示器连接器的视频BIOS信息，非限制性地包括用于所有类型的DVI连接器（例如，单链路DVI-I、双链路DVI-I、单链路DVI-D、双链路DVI-D、DVI-A、M1-DA等）、VGA、S-video、DisplayPort、HDMI、扩展图形和其他显示器连接器的视频BIOS信息。
因此，在这些实施例中，当I/O板和/或P/S板具有电气附装到第一板的一个或多个显示器连接器时，处理单元可以询问各种连接器以便确定什么类型的一个连接器或多个连接器电气附装到处理单元。一旦处理单元确定了电气地连接到处理单元（例如，经I/O板和/或P/S板）的连接器的这个类型或这些类型，则该处理单元（例如，包括各种视频BIOS信息的视频控制器和/或CPU）可以从视频BIOS信息库选择一个或多个可应用视频BIOS信息，并由此允许各种显示器连接器适当地运作。
除通过更换I/O板和/或P/S板来配置计算机处理单元100包括各种不同显示器连接器之外或替代该方法，在一些非限制实施例中，计算机处理单元使用一个或多个适配器，以便通过各种视频显示器连接器将该处理单元电气地连接到一个或多个视频显示器。在这些实施例中，计算机处理单元可以与能够将视频信号从处理单元上的一个类型的显示器连接器传输到另一类型的显示器连接器的任意合适适配器一起使用，该另一类型显示器连接器进而被配置成附装到视频显示器。
合适的适配器的一些非限制实例包括转接器、电缆和连接器。更具体地，合适的适配器的一些实例包括但不限于VGA到DVI转接器、DVI到HDMI转接器、包括在一个末端的公DVI连接器和在其他末端的母DVI连接器和母VGA连接器的Y形分路器转接器、DisplayPort到HDMI转接器、DisplayPort到DVI转接器（例如，DisplayPort到单DVI转接器和DisplayPort到双链路DVI转接器）、DisplayPort到VGA转接器、以及在处理单元上的显示器连接器不是视频显示器所需要的类型时能够允许视频显示器连接到处理单元的任意其他适配器转接器。
因此，通过使用适配器（例如，转接器及电缆），包括相对少类型的显示器连接器的处理单元可以通过广泛种类的显示器连接器连接到一个或多个视频显示器。经由非限制展示，图3和以下列表示出了在处理单元100（即，包括单块主板的处理单元和包括多块电路板的处理单元）包括DisplayPort连接器108和双链路DVI连接器110，该处理单元可以通过广泛种类的显示器连接器连接到一个或多个视频显示器。
在其中处理单元包括双链路DVI连接器的一个非限制实例中，可以将需要双链路DVI连接的单个显示器插入处理单元上的连接器中。在该实例中，Y形分路器DVI到DVI和VGA电缆还允许处理单元控制一个双链路DVI显示器和一个VGA显示器。
在其中处理单元包括双链路DVI连接器的第二非限制实例中，需要单链路连接器的单个显示器可以连接到处理单元上的DVI连接器连接并通过其运行。相似地，在该实例中，Y形分路器DVI到DVI和VGA电缆还允许处理单元控制单链路DVI显示器和单个VGA显示器。
在其中处理单元包括双链路DVI连接器的第三非限制实例中，DVI到VGA转接器可以允许处理单元控制单个VGA显示器，并且Y形分路器DVI到DVI和VGA电缆还允许处理单元运行DVI和VGA显示器。
在其中处理单元包括双链路DVI连接器的第四非限制实例中，DVI到HDMI转接器允许连接器运行HDMI显示器。相似地，在该实例中，Y形分路器DVI到HDMI和DVI电缆允许在显示器单元上的连接器控制HDMI显示器和DVI或VGA显示器。
在其中处理单元100包括DisplayPort连接器的更另一非限制实例中，连接器可以直接控制DisplayPort显示器，或通过使用适配器控制DisplayPort显示器，该DisplayPort可以控制双链路DVI显示器、单链路DVI显示器、HDMI显示器和/或VGA显示器。因此，以下非限制列表示出了在处理单元包括一个双链路DVI连接器和一个DisplayPort连接器的情况下，该处理单元能够控制显示类型的至少23个不同组合。
1.双链路DVI+DP
2.双链路DVI+双链路DVI（在DP上的有源转接器）
3.双链路DVI+单链路DVI（在DP上的无源转接器）
4.双链路DVI+HDMI（在DP上的无源转接器）
5.双链路DVI+VGA（在DP上的无源转接器）
6.双链路DVI+VGA（在DVI上的Y形分路器电缆）
7.单链路DVI+DP
8.单链路DVI+双链路DVI（在DP上的有源转接器）
9.单链路DVI+单链路DVI（在DP上的无源转接器）
10.单链路DVI+HDMI（在DP上的无源转接器）
11.单链路DVI+VGA（在DP上的无源转接器）
12.单链路DVI+VGA（在DVI上的Y形分路器电缆）
13.VGA（在DVI上的转接器）+DP
14.VGA（在DVI上的转接器）+双链路DVI（在DP上的有源转接器）
15.VGA（在DVI上的转接器）+单链路DVI（在DP上的无源转接器）
16.VGA（在DVI上的转接器）+HDMI（在DP上的无源转接器）
17.VGA（在DVI上的转接器）+VGA（在DP上的无源转接器）
18.HDMI（在DVI上的转接器）+DP
19.HDMI（在DVI上的转接器）+双链路DVI（在DP上的有源转接器）
20.>HDMI（在DVI上的转接器）+单链路DVI（在DP上的无源转接器）
21.HDMI（在DVI上的转接器）+HDMI（在DP上的无源转接器）
22.HDMI（在DVI上的转接器）+VGA（在DP上的无源转接器）
23.HDMI（在DVI上的Y形分路器电缆上的DVI上的转接器）+VGA（在DVI上的Y形分路器电缆）
除上述配置之外，处理单元可以被配置成包括显示器连接器的任意其他合适组合，该显示器连接器无限制包括一个或多个DVI连接器、DisplayPort连接器、扩展图形连接器、以及HDMI连接器、S-video连接器和/或VGA连接器。当然，在一些非限制实施例中，处理单元包括DisplayPort连接器、DVI连接器和扩展图形连接器。因此，在每个连接器与Y形分路器一起使用的情况下，所描述的处理单元能够同时控制多达六个监视器。
因此，如在此所讨论，本发明的一些实施例包括用于将计算机系统连接到电子视频显示器的计算机系统和方法。具体地，本发明的一些方面涉及用于通过使用广泛种类的视频显示器连接器将计算机处理单元连接到视频显示器的系统和方法。
多链路动态总线分区
本发明的至少一些方面进一步涉及一种结合多种技术的动态接口。具体地，本发明的至少一些实现方式涉及一种结合USB、PCI-express、SATA、I2C和电力管理总线（PMBus）技术的动态接口。在一些实现方式中，该动态接口与处理单元组合使用，该处理单元包括基于非外设的外壳、冷却过程（例如，热动态对流冷却、强制空气和/或液体冷却）、最优化电路板配置、最优化处理和存储器比率、以及提供了提高的灵活性并支持外围设备和应用的动态背板。
本发明的一些实施例包括一种可以与所有类型的计算机和/或电气企业产品相关联地采用的动态接口。端口在总线级允许对主机控制器的过多通信和可扩展修改。此外，动态接口可以单独运作或可以模块化形式与一个或多个其他动态接口相关联，以便向主机控制器提供增强的灵活性和实用性。
图4和对应讨论旨在提供根据本发明的实施例的合适操作环境的一般说明。如将在以下进一步讨论，本发明的实施例包括在如将在以下讨论的各种可定制配置中使用一个或多个动态接口。
本发明的一些实施例包括一种或多种计算机可读介质，其中每种介质可以被配置成在其上包括数据或用于操纵数据的计算机可执行指令。计算机可执行指令包括可以由一个或多个处理器，例如与能够执行各种功能的通用处理单元相关联的处理器，或与能够执行有限数目功能的专用处理单元相关联的处理器访问的数据结构、对象、程序、例程或其他程序模块。
计算机可执行指令使得企业产品的一个或多个处理器执行一项具体功能或一组功能并且是实现处理方法步骤的程序代码方式的示例。而且，可执行指令的具体顺序提供了可用于执行这些步骤的相应动作的示例。
计算机可读介质的示例包括随机存取存储器（“RAM”）、只读存储器（“ROM”）、可编程只读存储器（“PROM”）、可擦除可编程只读存储器（“EPROM”）、电可擦除可编程只读存储器（“EEPROM”）、光盘只读存储器（“CD-ROM”）、任意固态存储设备（例如，闪存、智能介质等）、或能够提供数据或可执行指令（可通过处理单元存取）的任意其他设备或组件。
继续参见图4，代表性主机控制器包括可以用作通用或专用处理单元的处理单元200。例如，处理单元200可以单独地或与一个或多个相似处理单元一起用作个人计算机、笔记本计算机、个人数字助理（“PDA”）或其他手持式设备、工作站、小型计算机、大型机、超级计算机、多处理器系统、网络计算机、基于处理器的消费者设备、智能应用或设备、控制系统等。在相同主机控制器中使用多个处理单元提供了提高的处理能力。例如，主机控制器的每个处理单元可以专用于特定任务或可以联合地参与分布式处理。
在图1中，处理单元200包括可以被配置成连接其各种组件并使得能够在两个或更多个组件之间交换数据的一个或多个总线和/或互连件212。一个或多个总线/互连件212可以包括各种总线结构中的一种，该总线结构包括存储器总线、外围设备总线或使用各种总线架构中的任意一者的局部总线。由一个或多个总线/互连件212连接的典型组件包括一个或多个处理器214和一个或多个存储器216。
在一些实施例中，可以通过使用一个或多个动态接口218将外围组件选择性连接到一个或多个总线/互连件212。在一些实施例中，动态接口218包括多个分区域的电路230。每个电路提供高速连接，并因此从邻接电路绝缘以便防止无线电或电气干扰。每个电路230包括所希望的接口规格，由此提供具有接合技术的独特且有用组合的动态接口218。例如，在一些实施例中，提供具有多个分区域的电路230的动态接口218，该多个分区域的电路包括各种规格接口技术，例如PCIe232、SATA234和236、USB238、I2C240、以及PMBus242。在一些实施例中，动态接口218进一步包括电源电路244。
本领域普通技术人员将认识到动态接口218可以按具体应用所要求包括接口技术的任意类型或组合。进一步地，本领域普通技术人员将认识到在计算技术中的进步可以提供与本发明兼容并因此包括在本发明的精神内的额外接口技术。
分区域的电路230提供了可以由外围设备250用来访问系统总线212的多种接口技术232、234、236、238、240和242。在一些实施例中，分区域的电路230的接口技术被选择成用于为所预期的外围设备250或多个设备提供充足接口能力。外围设备250可以包括需要访问系统总线212或电源的任意电子设备。外围设备250的非限制实例包括输入设备例如键盘和/或替代输入设备，例如鼠标、轨迹球、光笔、指示笔、或其他指示设备、话筒、操纵杆、游戏手柄、卫星信号接收器、扫描仪、摄像机、数字相机、传感器等，和/或输出设备例如监视器或显示器屏幕、扬声器、打印机、控制系统等。在一些实施例中，外围设备250是扩展坞。在其他实施例中，外围设备250包括具有需要接口技术以便访问系统总线212的一个或多个功能的消费者设备。
与可以用来将外围设备250连接到一个或多个总线/互连件212的专用逻辑件连接的接口技术的进一步实例包括串口、并口、游戏端口、火线（IEEE1394）、无线接收器、视频接收器、音频适配器、并口、无线发射器、任意并行或串行化I/O外围设备或另一接口。
动态接口218使得处理单元200能够与一个或多个外围设备250交换信息。在处理单元200和外围设备250之间的连接可以进一步包括额外的硬连线链路和/或无线链路。在一些实施例中，外围设备250包括多个功能性，每个功能性经独特接口技术访问系统总线212和处理单元200，如在下面描述。
在一些实施例中，外围设备250包括与动态端口218的分区域的电路230中的至少一个对应的多个触点260。因此，通过将触点260与电路230互连，将设备250可操作地连接到动态接口218。本领域普通技术人员将认识到可以由在本领域中普遍已知并使用的任何数目的可能技术、结构和/或架构来实现在设备250和接口218之间的可操作连接。例如，在一些实施例中在设备250和接口218之间提供键控连接。在其他实施例中，在设备250和接口218之间提供有线连接。更进一步地，在一些实施例中在设备250和接口218之间提供有线和无线连接的组合。
在一些实例中，外围设备250包括具有需要访问总线212的功能性的多个专用集成电路（ASIC）。例如，在一些实施例中，外围设备250包括需要经PCIe接口232访问系统总线212的第一ASIC252。在其他实施例中，外围设备250进一步包括需要经SATA接口连接234和236访问系统总线212的第二和第三ASIC254和256。因此，将第一、第二和第三ASIC252、254和256分别可操作地连接到与所需要的接口技术232、234和236对应的触点260。
在一些实施例中，外围设备250进一步提供贯通电路270，借此将不使用的或间歇使用的接口资源贯通过该设备并使其可用于外部触点或端口272。在其他实施例中，外围设备250进一步提供贯通电路280，其中将非访问资源穿过该设备并使其可用于外部触点或端口282。因此，外围设备250可以包括访问特征272和282，借此经外围设备250将额外的外围设备连接到处理单元200。
现在参见图5，在一些实施例中提供了外围设备290，该外围设备290具有其借此单独占用所需要的接口技术的结构和配置。例如，在一些实施例中外围设备290包括需要两个SATA连接234和236的第一ASIC252和需要PMBus接口连接242的第二ASIC254。与外围设备250相反，外围设备290不为其余可用接口技术供应或提供穿过或贯通电路。相反，外围设备290仅占用访问处理单元200的系统总线212所需要的那些接口技术。
参见图6，在一些实施例中提供了外围设备300，该外围设备300具有一种结构和配置，借此该外围设备占用并穿过各种接口技术。例如，在一些实施例中外围设备300包括需要单个SATA连接236的第一ASIC252。然而，外围设备300为接口技术32、38、40、42和44分别进一步提供穿过电路270、271、74、76和78。向穿过接口技术234、236提供SATA分路器310，借此将接口技术234分路以便为外部触点或端口312提供穿过电路284和286。因此，次级外围设备（未示出）可以经SATA接口技术连接到外部触点312。
现在参见图7，在一些实施例中提供了外围设备320，该外围设备320具有一种结构和配置，借此该外围设备占用整个接口技术而仍需要穿过所占用技术到达外部的触点或端口。例如，在一些实施例中外围设备320包括需要多个SATA连接234和236的第一ASIC252。然而，外围设备320为接口技术232、238、240、242和244分别进一步提供穿过电路271、274、276和278。由于两个SATA连接都由ASIC252占用，因此提供分路器310，借此将技术232分路以便为外部触点或端口312提供穿过电路270和复制SATA电路288。因此，次级外围设备（未示出）可以经SATA接口技术连接到外部触点312。
现在参见图8，在一些实施例中次级外围设备330经第一外围设备320可操作地连接到动态接口218。如先前所讨论，第一外围设备320包括分路器310，借此将单个SATA接口电路分路以便在外部触点312提供两个SATA穿过电路284和286。第一外围设备320进一步包括穿过电路274、276和278以便在外部触点312分别提供接口技术240、242和244。
次级外围设备330包括需要多个SATA接口连接的第二ASIC254、需要I2C接口连接的第三ASIC256和需要PMBus接口连接的第四ASIC258。设备330进一步需要电源穿过电路279。如先前所讨论，第一外围设备320被如此配置以便提供所有必需的穿过电路，以适应次级外围设备330的要求。设备330进一步包括贯通电路268和电源穿过电路279，借此在外部触点312分别提供PMBus和电源电路。
多链路动态存储分区
本发明的至少一些方面进一步涉及用于提供可扩展存储驱动器的系统和方法。具体地，本发明的某些方面涉及开放地连接的动态存储系统，借此通过将额外存储组件经插入地连接的动态接口连接器连接到处理单元来增加处理单元的存储容量。
本发明的一些实施例包括可以与所有类型的计算机和/或电气企业产品相关联地采用的可扩展存储驱动器。可扩展存储驱动器允许带有数据保存的存储容量的持续扩展。可扩展存储驱动器进一步允许在运行中的存储扩展而不损失数据或需要数据传递。因此，在一些实施例中提供了具有第一存储配置的处理单元，该第一存储配置带有已定义量的存储容量。然后允许处理单元扩展到带有已定义量的存储容量的第二存储配置，该第二存储配置大于第一存储配置。
图9和对应讨论旨在提供根据本发明的实施例的合适操作环境的一般说明。如将在以下进一步讨论，本发明的实施例包括在各种可定制配置中使用一个或多个多链路动态接口连接器以便提供可扩展存储驱动器。
参见图9，代表性主机控制器包括可以用作通用或专用处理单元的一个处理单元400。例如，处理单元400可以单独地或与一个或多个相似处理单元一起用作个人计算机、笔记本计算机、个人数字助理（“PDA”）或其他手持式设备、工作站、小型计算机、大型机、超级计算机、多处理器系统、网络计算机、基于处理器的消费者设备、智能应用或设备、控制系统等。在相同主机控制器中使用多个处理单元提供了提高的处理能力。例如，主机控制器的每个处理单元可以专用于特定任务或可以联合地参与分布式处理。
在图9中，处理单元400包括可以被配置成用于连接其各种组件并使得能够在两个或更多个组件之间交换数据的一个或多个总线和/或互连件412。一个或多个总线/互连件412可以包括各种总线结构中的一种，该总线结构包括存储器总线、外围设备总线或使用各种总线架构中的任意一者的局部总线。由一个或多个总线/互连件412连接的典型组件包括一个或多个处理器414和一个或多个存储器416，例如RAM、ROM或闪存存储器。
在一些实施例中，处理单元400进一步包括可操作地连接到系统总线412的动态存储接口418。接口418可以包括存储模块420例如闪存棒可以借此以动态方式可操作地连接到接口的任意结构或设备。例如，在一些实施例中存储模块420焊接到接口418的触点。在其他实施例中，存储模块420插入到接口418上的插槽，由此将存储模块420可操作地连接到该接口。更进一步地，在一些实施例中多个存储模块420可操作地连接到动态存储接口418。
在一些实施例中，动态存储接口418进一步包括闪存控制器422。闪存控制器422辨认存储模块420，并控制到存储模块420和来自该存储模块的访问。当额外的存储模块（未示出）添加到存储接口418时，闪存控制器422将新存储模块辨认为存储器扩展模块，提示处理单元BIOS校正在分区表和已检测存储容量之间的不精确性。在一些实施例中，处理单元400进一步包括提示用户做出关于新存储模块的确定的计算机可执行程序，如在图10中所示出。
现在参见图10，示出了用于做出与新存储模块的添加有关的确定的一种软件方法。第一步430包括新存储扩展模块的辨认。该步骤由闪存控制器422初始执行。如果没有检测到新存储器，则BIOS将启动系统432。如果辨认到新存储器，则BIOS将比较新存储容量和在分区表434中记录的存储容量值。如果分区表的存储容量与新存储容量相同，则BIOS将启动系统432。如果在两个值之间存在差异，则BIOS将提示用户做出关于处理单元应怎样使用新存储容量436的确定。该程序将提示用户选择两个选项之一：a）将存储容量分区为新驱动器438；或b）增加现有驱动器的现有存储容量440。根据用户的响应，软件将更新BIOS和分区表以便反映任意必需的更新。
现在参见图11，示出了动态存储接口418的剖面侧视图。在一些实施例中，存储接口418包括多个夹具或插槽450以便可操作地接收存储模块420。存储模块420可以包括存储介质的任意形式、结构、技术或其组合。例如，在一些实施例中存储模块420包括PCB，该PCB具有可操作地连接到该PCB的多个闪存棒424。在其他实施例中，存储模块420包括直接地并可操作地例如通过焊接来连接到存储接口418的多个独立的闪存棒424。进一步地，在一些实施例中存储模块420包括可操作地连接到夹具或插槽450的多个独立的闪存棒424，该夹具或插槽450可操作地连接到动态存储接口418。
现在参见图12，在一些实施例中处理单元400进一步包括动态外围存储接口460。外围存储接口460可操作地连接到系统总线412和在以上描述的各种其他计算组件。在一些实施例中，通过本领域中已知的方法将外围存储设备470可操作地连接到外围存储接口460。例如，在一些实施例中存储设备470经键控接口连接来连接到接口460。
在一些实施例中，外围存储设备470包括多个存储模块420和闪存控制器422。存储模块420经闪存控制器电路426可操作地连接到闪存控制器422。进一步地，在一些实施例中存储模块420经存储器电路428可操作地连接到触点466。因此，当存储设备470与动态外围存储接口460互连时，处理单元400的处理器414能够访问、辨认并利用存储模块420。
现在参见图13，在一些实施例中第二外围存储设备480连接到外围存储设备470或背负（piggybacked）到外围存储设备470上，由此动态地增加处理单元400的存储容量。在外围存储设备470和外围存储设备480之间的显著不同是在存储设备480上缺少闪存控制器。在一些实施例中，在存储设备470上的闪存控制器422经闪存控制器电路426和连接器442电气地连接到存储设备480。因此，闪存控制器422穿过连接器442直到存储设备480。一旦连接，则闪存控制器422经在设备480上的闪存控制器电路426控制存储设备480的存储模块420。因此，代替对每个新存储模块复制闪存控制器，单个闪存控制器422用来将所有可用的存储模块420作为单个存储驱动器来控制。
本领域普通技术人员将认识到可以将额外的外围存储添加到系统，以便进一步增加处理单元400的存储容量。例如，如在图14A中所示出，在一些实施例中，额外存储模块420添加到闪存控制器422，由此增加处理单元400的存储容量。按要求，通过添加额外存储器模块454来进一步扩展处理单元400的存储器容量。在一些实施例中，以并联和串联电路配置中的至少一个将存储器模块420添加到闪存控制器422。因此，当每个新模块422或454添加到控制器422时，控制器422的控制功能就被扩展以便包括该存储器。
现在参见图14B，在一些实施例中多个闪存控制器422在串联电路中安排，其中每个控制器422包括其自己的一组存储器模块420。存储器模块420由其相对应的控制器422控制，其中每个控制器都包括基于存储器模块420的数目和大小的、其自己的存储器容量。在一些实施例中，通过添加具有额外存储器模块454的额外控制器452，将额外存储器分区添加到处理单元400。
在一些实施例中，处理单元400进一步包括具有独立磁盘冗余阵列（RAID）484的闪存控制器422，如在图14C中所示出。因此，在一些实施例中，通过将多个存储器模块组合成其中在阵列中的所有模块都相互依赖的逻辑单元484来提高处理单元400的可靠性。例如，在一些实施例中RAID484是使用三个250GB闪存存储器模块的RAID-5卷，其中这些存储器模块中的两个用于数据，并且第三个存储器模块用于奇偶校验。在其他实施例中，处理单元400包括可操作地互连到系统总线412的多个RAID484。
现在参见图15A到15D，在一些实施例中外围存储设备472经动态外围接口460可操作地连接到系统总线412。参见图15A，在一些实施例中第一外围存储设备472经键控连接488可操作地连接到动态接口460。在一些实施例中，第一外围设备472包括闪存控制器422和多个存储器模块420。第二外围存储设备474经第二键控连接489进一步连接到第一外围设备472。在一些实施例中，第二外围存储设备474不含控制器，而是仅含有由第一存储设备472的闪存控制器422控制的存储器模块420。第二外围存储设备474进一步包括用于接收额外的外围设备（未示出）的动态接口460。因此，通过可操作地堆叠额外的外围设备，动态地扩展处理单元400的存储容量。
现在参见图15B，在一些实施例中多个外围设备472、474和476经键控连接488、489和491可操作地互连。进一步地，在一些实施例中每个外围设备472、474和476包括闪存控制器422以便独立地控制可操作地连接到每个设备的存储器模块420。这样，每个额外的外围设备被处理单元400视为新的存储器分区或驱动器，由此增加系统的存储容量。更进一步地，在一些实施例中外围设备476包括额外的动态接口460，借此接收额外的外围设备例如额外的存储设备。在其他实施例中，提供了设备476的接口460以便可操作地接收基于非存储的外围设备。
在一些实施例中，外围设备476包括闪存控制器422和多个插槽、端口或坞486，通过该多个插槽、端口或坞将存储器模块420经动态接口460可操作地连接到处理单元400。因此，在一些实施例中通过将存储器模块420添加到空插槽486来动态地增加处理单元400的存储容量。
更进一步地，在一些实施例中外围设备478包括闪存控制器422和多个插槽486，通过该多个插槽将动态存储器模块421经动态接口460可操作地连接到处理单元400。在一些实施例中，动态存储器模块421包括具有多个插槽或触点的PCB，通过该多个插槽或触点将存储器模块420可操作地并动态地连接到该PCB。在一些实施例中，每个动态存储器模块421包括共同地由闪存控制器422控制的多个存储器模块420。在其他实施例中，每个模块421包括独立的闪存控制器（未示出），借此每个动态存储器模块421作为分离存储器分区为处理单元400运行。
在一些实施例中，动态外围存储接口460进一步包括穿过各种外围存储设备的额外功能性。例如，在一些实施例中电源穿过已互连的外围设备以便向下游的外围设备供电。在其他实施例中，接口技术例如USB、PMBus、SATA或I2C穿过已互连的外围设备，以便使得能够在已互连设备和处理单元400之间通信。进一步地，在一些实施例中接口技术穿过已互连的外围设备，以便使得能够在下游设备和处理单元400之间通信。
现在参见图16，示出了一种用于动态扩展处理单元设备的存储容量的方法。对于一些方法，第一步490是购买或拥有具有初始存储容量配置的处理单元400。第二步492是做出扩展处理单元400的存储容量的确定。第三步494是将存储模块添加到处理单元400，由此扩展存储单元的存储容量超过初始存储容量配置。该步骤494可以通过a）计算机用户购买并安装额外存储模块496，或b）制造商或计算机技术人员在处理单元400中安装额外存储模块498来实现。
本领域普通技术人员将认识到动态存储接口418、存储模块420、动态外围存储接口460以及外围存储设备470和480可以按具体应用所希望地包括接口技术的任意类型或组合。进一步地，本领域普通技术人员将认识到在计算技术中的进步可以提供与本发明兼容并因此包括在本发明的精神内的额外接口技术。
本领域普通技术人员将进一步认识到可以通过在本领域中普遍已知并使用的任何数目的可能技术、结构和/或架构来实现在设备470、480与接口418和460之间的可操作连接。例如，在一些实施例中在外围设备和接口460之间提供键控连接。在其他实施例中，在外围设备和接口460之间提供有线连接。更进一步地，在一些实施例中在本发明的可操作地互连的设备和接口之间提供有线和无线连接的组合。
多链路动态PCIE分区
将容易地理解如在以下附图中一般描述并展示，可以在广泛种类的不同配置中安排并设计本发明的至少一些组件。因此，如在图16中所示出并表现的本发明的系统和方法的以下实施例不旨在限制所要求的本发明的范围，而仅代表本发明的目前优选实施例中的一些。
PCIe利用了类似于网络来操作的串行连接代替在并行操作中使用的总线系统。代替处理来自多个来源的数据的一条总线，PCIe具有控制若干点到点串行连接的开关。这些连接在该开关处开始并直接通向数据需要到达其中的设备。每个设备具有其自己的专用连接，因此设备不再像它们在总线上一样共享带宽。
PCIe架构被构造为围绕点到点串行链路，这些串行链路在配对（每一个方向上有一个）后包括一条通道。充当纵横开关的、在主板上的集线器将通道布线。动态点到点架构容许若干设备同时相互通信。该架构还容许通道的分路和/或编组。
在本发明中可根据板卡的配置将通向单个连接器的不相干通道编组或分路。因此，可以在单块卡上放置多个设备，并且可以向板卡上的每个设备分配适当数目的通道以便将其性能最大化。在编组通道中提供灵活性允许在按需要设计板卡和替换板卡中的更大灵活性，以便将机器的所希望性能最优化。
在bios的初始化期间确定向每个设备分配的通道的数目。在本发明中，多个不相关编组通向连接器以便容许使用可用通道中的一个或多个。{0>Indeed,unrelated PCIe lanes are run to the sameconnector.<}0{>实际上，不相关的PCIe通道通向相同的连接器。0}?{0>By running unrelated PCIe lanes to a single connector,a single cardcan run multiple devices and each device can have the requisite number oflanes allocated to the device to optimize each device’s function.<}0{>通过将不相关的PCIe通道通向单个连接器，单块板卡可以运行多个设备，并且每个设备可以具有分配给该设备的必需的通道数目，以便最优化每个设备的功能。<0}
PCIe使得通道计数灵活，而不相关通道的编组改进板卡设计的灵活性，以便允许连接器有效地服务于高带宽卡例如视频卡或高速网卡，以及容纳在相同板卡上的多个不相关的低带宽设备。包括在两个PCIe端口之间的点到点通信信道的链路允许普通PCI请求（配置读/写、I/O读/写、存储器读/写）和中断（INTx、MSI、MSI-X）的发送/接收。在物理级，链路包括1个或多个通道。低速外围设备（例如802.11Wi-Fi卡）使用单通道（×1）链路，而图形适配器典型地使用宽得多（并因此快得多）的16通道链路。
通道包括差分线路的传输和接收对。每个通道包括四条导线或信号路径，因此每个通道是全双工字节流，将数据包以8位“字节”格式在链路的端点之间同时双向传送。物理PCIe槽可以二的幂（1、2、4、8、16和32）含有一个到三十二个通道。
在本发明的某些实施例中，修改的PCI协议用来动态地分区PCIe通道，并根据在PCIe卡上的设备的要求通过编组或分路来分配通道。在本发明的某些实施例中，bios确定板卡上的哪些设备在初始化期间插入主板，并基于PCIe卡的要求动态地分区PCIe通道。当与每个设备所需要的通道一起适当地操作的、在板卡上的设备被鉴别并分配时，在BIOS初始化期间将该通道动态地分区。
在本发明的某些替代示例性实施例中，不同的板卡可以替换原板卡，并且可以在初始化期间分配通道的不同编组以便容许最优分配，该通道分配被修改并可以被编组或分路，而无需考虑该通道与其他通道的关系。这样，总是最优化通道分配，并且没有因为原编组所以留下可以利用的通道未使用。
仍其他的实施例提供了板卡设计的改进灵活性。通过基于每块板卡的独特要求动态地分区通道，向板卡设计者提供了更大灵活性以便在单块板卡上放置多个不相关设备，并以最优方式向那些设备分配通道。在一个实施例中，板卡可以提供需要4个通道的设备，并还包括仅需要一个通道的若干设备。额外的替代实施例可以包括将连接到相同连接器的不相关通道编组。
现在参见图17，示出了PCIe布线的框图。PCIe桥500具有连接到该PCIe桥500的通道515、520、525、530、550、555、560、565和570。如果通道515包括8个通道，则可以将那些通道分路。相似地，可以将通道520、525和530编组，即使这些通道不相关。相似地，如果通道550是8通道连接，则也可以将其分路。如果通道560、565和570每个都是1个通道时，则可以将它们编组。通道的编组或分路是灵活的，以便容许以最优配置分配通道，并容许在板卡设计中的更大灵活性。
数据作为以每周期一个位的速率跨通道移动的信息包在PCIe中串行地传递。PCIe连接的每个通道含有两对导线——一对用于发送并且一对用于接收。x1连接具有由在每个方向上每周期传送一个位的四条导线组成的一个通道。相似地，x2链路含有八条导线并同时传输2个位，x4链路传输四个位，等等。其他配置是x12、x16和x32。
该展示仅是一个或多个编组配置的能力的示例。的确，尽管本文已经描述了本发明的例证性实施例，但本发明不限于本文描述的各种优选实施例，而是包括具有修改形式、省略形式、组合形式（例如，各种实施例之间多个方面的组合）、改动形式和/或更改形式的任意和所有实施例，基于本披露领域的普通技术人员将会理解这些形式。权利要去中的限制应当基于权利要求中使用的语言而广泛地解释，并不限制于本说明书中或申请的审批过程中描述的示例，这些示例应当解释为非排他性的。例如，在本披露中，术语“优选地”是非排他性的并且表示“优选地，但不限于”。装置加功能或步骤加功能限制仅用在对于具体的权利要求限制而言以下所有条件都出现在该限制中的情况下：a）明确引用“用于…的装置”；并且b）明确引用相应的功能。
本发明可以其他特定形式体现而不脱离其精神或本质特征。所描述的实施例在所有方面应被认为是示意性的而不是限制性的。本发明可以其他特定形式体现而不脱离其精神或本质特征。所描述的实施例在所有方面应被认为是示意性的而不是限制性的。本发明的范围因此由所属权利要求而不是由上述说明书指示。在权利要求的等价的含义和范围内的所有改变都包括在权利要求的范围内。

Claims (20)

1.一种计算机处理单元，包括：
一个视频控制器；
一个DVI-I连接器；
以及一个DisplayPort连接器，
其中该DVI连接器和该DisplayPort连接器电气地连接到该视频控制器。
2.根据权利要求1所述的计算机处理单元，其中该DVI连接器包括一个DVI-I连接器。
3.根据权利要求2所述的计算机处理单元，其中该DVI-I连接器包括一个双链路DVI-I连接器。
4.根据权利要求1所述的计算机处理单元，其中一个VGA到VDI转接器电气地连接到该DVI连接器以便支持一个VGA显示器。
5.根据权利要求1所述的计算机处理单元，其中一个DVI到HDMI转接器电气地连接到该DVI连接器。
6.根据权利要求1所述的计算机处理单元，其中包括一个VGA连接器和一个第二DVI连接器的一个Y形分路器附装到该DVI连接器。
7.根据权利要求1所述的计算机处理单元，进一步包括：
一块印刷电路板，该印刷电路板具有一个中央处理单元，其中该印刷电路板被布线为用于与具有多个视频显示器连接器的不同组合的多块板电气连接，其中该多块板选自一个输入/输出板和一个电源板；以及
一个BIOS，该BIOS包括多个视频显示器连接器的该不同组合中的每个组合的BIOS信息。
8.一种动态接口，包括经一条系统总线可操作地连接到一个处理单元的多个电路，该多个电路包括两种或更多种接口技术，该动态接口进一步可操作地连接到一个外围设备。
9.根据权利要求8所述的接口，其中该动态接口是一个PCIe接口，该PCIe接口包括连接到一个连接器的多个不相关通道。
10.根据权利要求8所述的接口，其中该两种或更多种接口技术选自下组，该组由以下项构成：USB接口、PCI-express接口、SATA接口、I2C接口和PMBus接口。
11.根据权利要求8所述的接口，其中该处理单元进一步包括以下的至少一项：基于非外设的外壳、冷却过程、最优化电路板配置、最优化处理和存储器比率、以及动态背板。
12.根据权利要求8所述的接口，其中该动态接口进一步直接连接到该处理单元的系统总线。
13.根据权利要求8所述的接口，其中该多个电路是多个分区域的电路。
14.根据权利要求8所述的接口，其中该多个电路包括至少一个穿过电路。
15.根据权利要求8所述的接口，其中该外围设备进一步包括一个动态接口，该动态接口可操作地连接到一个第二外围设备。
16.一种动态的可扩展的存储驱动器，包括用于接收多个存储模块的一个动态存储接口，该动态的可扩展的存储驱动器具有通过将一个额外存储模块添加到该动态存储接口来扩展的存储容量。
17.根据权利要求16所述的存储驱动器，其中该多个存储模块包括RAM、ROM和闪存存储器中的至少一个。
18.根据权利要求16所述的存储驱动器，其中该存储接口进一步包括一个闪存控制器。
19.根据权利要求18所述的存储驱动器，其中该闪存控制器经一条系统总线可操作地连接到一个处理单元的一个BIOS。
20.根据权利要求19所述的存储驱动器，其中该闪存控制器提示该BIOS校正在一个分区表和该处理单元的检测到的存储容量之间的不精确性。
CN2011800391847A 2010-06-07 2011-06-06 用于动态多链路编译分区的系统和方法 Pending CN103189852A (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US35235110P 2010-06-07 2010-06-07
US35236310P 2010-06-07 2010-06-07
US35237210P 2010-06-07 2010-06-07
US35236810P 2010-06-07 2010-06-07
US61/352,368 2010-06-07
US61/352,363 2010-06-07
US61/352,351 2010-06-07
US61/352,372 2010-06-07
US13/153,189 2011-06-03
US13/153,189 US20110302357A1 (en) 2010-06-07 2011-06-03 Systems and methods for dynamic multi-link compilation partitioning
PCT/US2011/039310 WO2011156285A2 (en) 2010-06-07 2011-06-06 Systems and methods for dynamic multi-link compilation partitioning

Publications (1)

Publication Number Publication Date
CN103189852A true CN103189852A (zh) 2013-07-03

Family

ID=45065381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800391847A Pending CN103189852A (zh) 2010-06-07 2011-06-06 用于动态多链路编译分区的系统和方法

Country Status (12)

Country Link
US (1) US20110302357A1 (zh)
EP (1) EP2577479A4 (zh)
JP (1) JP2013541742A (zh)
KR (1) KR20140000182A (zh)
CN (1) CN103189852A (zh)
AU (1) AU2011265103A1 (zh)
BR (1) BR112012031320A2 (zh)
CA (1) CA2838682A1 (zh)
MX (1) MX2012014354A (zh)
RU (1) RU2013100004A (zh)
WO (1) WO2011156285A2 (zh)
ZA (1) ZA201300118B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911906A (zh) * 2015-12-23 2017-06-30 北京东方久瑞系统工程技术有限公司 一种实现4k超高清视频输入显示的方法
CN112346660A (zh) * 2020-11-13 2021-02-09 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置
CN113946305A (zh) * 2021-10-18 2022-01-18 高创(苏州)电子有限公司 一种显示系统、显示方法、计算机设备和存储介质

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2503791A1 (en) 2002-10-22 2004-05-06 Jason A. Sullivan Non-peripherals processing control module having improved heat dissipating properties
BR0315613A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Sistemas e métodos para fornecer uma unidade de processamento dinamicamente modular
CA2504222C (en) 2002-10-22 2012-05-22 Jason A. Sullivan Robust customizable computer processing system
US8601198B2 (en) * 2011-06-30 2013-12-03 Intel Corporation Controllable transaction synchronization for merging peripheral devices
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术（武汉）有限公司 一种内嵌式存储器及内嵌式存储系统
CN102546611B (zh) * 2011-12-27 2014-07-09 东南大学 整合电源监控总线协议和串行通信协议接口实现方法
US20130227190A1 (en) * 2012-02-27 2013-08-29 Raytheon Company High Data-Rate Processing System
TW201349166A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 匯流排帶寬調整方法及系統
US9078577B2 (en) 2012-12-06 2015-07-14 Massachusetts Institute Of Technology Circuit for heartbeat detection and beat timing extraction
CN103905339B (zh) 2012-12-28 2017-03-15 祥硕科技股份有限公司 电脑仲裁系统、其带宽分配设备以及方法
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
CN105467163B (zh) * 2015-11-23 2018-03-30 浪潮电子信息产业股份有限公司 一种连接i2c卡与pmbus接口的设备
US10296484B2 (en) 2015-12-01 2019-05-21 International Business Machines Corporation Dynamic re-allocation of computer bus lanes
US10102074B2 (en) 2015-12-01 2018-10-16 International Business Machines Corporation Switching allocation of computer bus lanes
KR102605987B1 (ko) * 2017-01-05 2023-11-23 가드녹스 사이버 테크놀로지스 엘티디. 서비스 지향 아키텍처에 기초하는 집중식 서비스 ecu를구현하도록 구성된 관련 디바이스들을 갖는 특별히 프로그래밍된 컴퓨팅 시스템들 및 그 사용 방법들
CN107193752B (zh) * 2017-05-19 2020-08-25 苏州浪潮智能科技有限公司 一种解决外插卡内存地址不够分配的方法
US10466919B2 (en) * 2018-03-20 2019-11-05 Dell Products, Lp Information handling system with elastic configuration pools in flash dual in-line memory modules
KR20200065489A (ko) 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 데이터 처리 시스템 내 자원 사용에 대응하여 데이터 패스를 동적 할당하는 방법 및 장치
US11775481B2 (en) 2020-09-30 2023-10-03 Qumulo, Inc. User interfaces for managing distributed file systems
US11934660B1 (en) 2023-11-07 2024-03-19 Qumulo, Inc. Tiered data storage with ephemeral and persistent tiers
US11921677B1 (en) 2023-11-07 2024-03-05 Qumulo, Inc. Sharing namespaces across file system clusters

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102451A1 (en) * 2003-11-06 2005-05-12 Chicony Electronics Co. Ltd Programmable wireless receiver
US20080165291A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various connectors
US20080239639A1 (en) * 2007-03-29 2008-10-02 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various ports
US20080259060A1 (en) * 2007-04-18 2008-10-23 Shuttle Inc. Video connection line to integrate analog and digital signals
US20090160733A1 (en) * 2007-12-21 2009-06-25 Kabushiki Kaisha Toshiba Information processing device and display control method
US20090231232A1 (en) * 2008-03-13 2009-09-17 Wai Keung Chan External graphic display adapter for express card computer system
CN101566962A (zh) * 2008-04-22 2009-10-28 辉达公司 外围组件连接快速扩充系统一致性测试板与方法
KR100928037B1 (ko) * 2007-05-04 2009-11-26 주식회사 롭테크놀러지 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511964A (en) * 1982-11-12 1985-04-16 Hewlett-Packard Company Dynamic physical memory mapping and management of independent programming environments
US4837735A (en) * 1987-06-09 1989-06-06 Martin Marietta Energy Systems, Inc. Parallel machine architecture for production rule systems
US5539616A (en) * 1992-06-29 1996-07-23 Elonex Technologies, Inc. Modular portable computer
US6542926B2 (en) * 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6501429B2 (en) * 1998-02-02 2002-12-31 Seiko Epson Corporation Portable information processing apparatus
US6490157B2 (en) * 1999-09-01 2002-12-03 Intel Corporation Method and apparatus for providing managed modular sub-environments in a personal computer
US6898705B2 (en) * 2001-05-31 2005-05-24 International Business Machines Corporation Automatic appliance server re-provision/re-purposing method
US6636958B2 (en) * 2001-07-17 2003-10-21 International Business Machines Corporation Appliance server with a drive partitioning scheme that accommodates application growth in size
US6988226B2 (en) * 2002-10-17 2006-01-17 Wind River Systems, Inc. Health monitoring system for a partitioned architecture
US7103745B2 (en) * 2002-10-17 2006-09-05 Wind River Systems, Inc. Two-level operating system architecture
CA2503791A1 (en) * 2002-10-22 2004-05-06 Jason A. Sullivan Non-peripherals processing control module having improved heat dissipating properties
BR0315613A (pt) * 2002-10-22 2005-08-23 Jason A Sullivan Sistemas e métodos para fornecer uma unidade de processamento dinamicamente modular
JP4279699B2 (ja) * 2003-01-31 2009-06-17 パナソニック株式会社 半導体メモリカード、制御プログラム。
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US6993618B2 (en) * 2004-01-15 2006-01-31 Super Talent Electronics, Inc. Dual-mode flash storage exchanger that transfers flash-card data to a removable USB flash key-drive with or without a PC host
US7184264B2 (en) * 2004-09-23 2007-02-27 Imation Corp. Connectable memory devices to provide expandable memory
US7414312B2 (en) * 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US20070094439A1 (en) * 2005-10-20 2007-04-26 Xipkey, Inc. Expandable portable solid-state device & method
TW200739408A (en) * 2006-04-03 2007-10-16 Aopen Inc Computer system having analog and digital video output functions, computer mainframe, and video signal transmission device
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
JP2009043030A (ja) * 2007-08-09 2009-02-26 Hitachi Ltd ストレージシステム
TWI357548B (en) * 2007-11-16 2012-02-01 Asustek Comp Inc Integrated connecting port module and electronic d
US9324294B2 (en) * 2009-04-07 2016-04-26 Nvidia Corporation Graphics system for supporting multiple digital display interface standards

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102451A1 (en) * 2003-11-06 2005-05-12 Chicony Electronics Co. Ltd Programmable wireless receiver
US20080165291A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various connectors
US20080239639A1 (en) * 2007-03-29 2008-10-02 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various ports
US20080259060A1 (en) * 2007-04-18 2008-10-23 Shuttle Inc. Video connection line to integrate analog and digital signals
KR100928037B1 (ko) * 2007-05-04 2009-11-26 주식회사 롭테크놀러지 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크
US20090160733A1 (en) * 2007-12-21 2009-06-25 Kabushiki Kaisha Toshiba Information processing device and display control method
US20090231232A1 (en) * 2008-03-13 2009-09-17 Wai Keung Chan External graphic display adapter for express card computer system
CN101566962A (zh) * 2008-04-22 2009-10-28 辉达公司 外围组件连接快速扩充系统一致性测试板与方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911906A (zh) * 2015-12-23 2017-06-30 北京东方久瑞系统工程技术有限公司 一种实现4k超高清视频输入显示的方法
CN112346660A (zh) * 2020-11-13 2021-02-09 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置
CN112346660B (zh) * 2020-11-13 2024-05-14 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置
CN113946305A (zh) * 2021-10-18 2022-01-18 高创(苏州)电子有限公司 一种显示系统、显示方法、计算机设备和存储介质

Also Published As

Publication number Publication date
AU2011265103A1 (en) 2013-01-24
WO2011156285A3 (en) 2012-04-19
KR20140000182A (ko) 2014-01-02
RU2013100004A (ru) 2014-07-20
CA2838682A1 (en) 2011-12-15
ZA201300118B (en) 2013-09-25
US20110302357A1 (en) 2011-12-08
JP2013541742A (ja) 2013-11-14
BR112012031320A2 (pt) 2016-10-25
EP2577479A2 (en) 2013-04-10
WO2011156285A2 (en) 2011-12-15
MX2012014354A (es) 2013-03-05
EP2577479A4 (en) 2013-12-04

Similar Documents

Publication Publication Date Title
CN103189852A (zh) 用于动态多链路编译分区的系统和方法
KR101018573B1 (ko) 2개 이상의 그래픽 처리 장치를 갖는 비용 효율적인 고성능그래픽 시스템을 위한 그래픽 처리 장치
KR101238622B1 (ko) 통합된 커넥터 아키텍처
US20070094472A1 (en) Method for persistent mapping of disk drive identifiers to server connection slots
US20110191503A1 (en) Motherboard Compatible with Multiple Versions of Universal Serial Bus (USB) and Related Method
US20100169511A1 (en) Universal serial bus host to host communications
CN108227613A (zh) 电子装置及其操作方法
US8539143B2 (en) Memory systems and methods of initiallizing the same
US20050015655A1 (en) Intermediate station
CN103915739A (zh) 组合式电力与数据连接器
CN103098039A (zh) 高速外围器件互连总线端口配置方法及设备
WO2017172003A1 (en) Transmitting universal serial bus (usb) data over alternate mode connection
CN110554983A (zh) 交换电路板
EP2573681B1 (en) Electric device with multiple data connection ports
CN103105895A (zh) 计算机系统及其显示卡及该系统进行图形处理的方法
CN107340815B (zh) 机动服务器配置系统及方法
CN106940684B (zh) 一种按比特写数据的方法及装置
KR20050046932A (ko) ｉ２Ｃ 버스를 이용한 슬레이브 장치들의 상태 검사 시스템
CN112000189A (zh) 一种基于s2500处理器的服务器主板
CN213024170U (zh) 计算设备
US20230315591A1 (en) PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME
JP2011090703A (ja) 切替機
TWI809413B (zh) 電子裝置與支援複數周邊裝置的方法
CN114968860B (zh) 高速外围组件互连接口装置以及包括该接口装置的系统
US10860058B2 (en) Expandable electronic computing system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1186786

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1186786

Country of ref document: HK