CN103905339B - 电脑仲裁系统、其带宽分配设备以及方法 - Google Patents

电脑仲裁系统、其带宽分配设备以及方法 Download PDF

Info

Publication number
CN103905339B
CN103905339B CN201210586696.1A CN201210586696A CN103905339B CN 103905339 B CN103905339 B CN 103905339B CN 201210586696 A CN201210586696 A CN 201210586696A CN 103905339 B CN103905339 B CN 103905339B
Authority
CN
China
Prior art keywords
bandwidth
arbitration modules
access
downstream
downstream unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210586696.1A
Other languages
English (en)
Other versions
CN103905339A (zh
Inventor
刘仰真
唐惠昱
郭立峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangshuo Science & Technology Co Ltd
Original Assignee
Xiangshuo Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangshuo Science & Technology Co Ltd filed Critical Xiangshuo Science & Technology Co Ltd
Priority to CN201210586696.1A priority Critical patent/CN103905339B/zh
Priority to US14/106,869 priority patent/US9330038B2/en
Publication of CN103905339A publication Critical patent/CN103905339A/zh
Application granted granted Critical
Publication of CN103905339B publication Critical patent/CN103905339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)

Abstract

一种电脑仲裁系统、其带宽分配设备以及方法，带宽分配设备具有高带宽仲裁模块、低带宽仲裁模块以及多工器，高带宽仲裁模块用以挑选高带宽下游装置群组中准予向上传输的一下游装置；低带宽仲裁模块用以挑选低带宽下游装置群组中准予向上传输的一下游装置；多工器由高带宽仲裁模块与低带宽仲裁模块当中，挑选出其中之一上传至上游装置，其中，高带宽仲裁模块与低带宽仲裁模块借由一计数电路分别计数一存取传输次数，当高带宽仲裁模块或是低带宽仲裁模块的存取传输次数，超过各自的一存取传输次数默认值时，多工器改为接受另一带宽仲裁模块所输出的存取要求。

Description

电脑仲裁系统、其带宽分配设备以及方法
【技术领域】
本发明是有关于一种互连(Interconnect)领域，且特别是有关于一种互连领域的周边装置互连高速(Peripheral Component Interconnect Express)。
【背景技术】
电脑系统通常包括数个构件及元件。这些构件通常通过总线或互连(Interconnect)来耦合。传统上，装置是经由外设组件互连(Peripheral ComponentInterconnect；PCI)的多点下传(Multi-drop)并行总线架构来耦合在一起。近来则已开始使用新一代的I/O总线，例如周边装置互连高速(Peripheral Component InterconnectExpress；PCIE)来耦合各个构件，使得串行物理层通讯协议装置之间能够更快速的传输。
在电脑系统当中，多个下游装置会同时共享一数据总线，例如局域网络，因此需要一个仲裁机制来控制数据在此总线上的流通，决定允许哪一个下游装置进行存取传输。仲裁架构往往牵涉到两个衡量(trade-off)的因素：公平性以及效率。然而，一个能够确保公平性的仲裁架构却可能使得总线的使用缺乏效率。
假如有些下游装置必须在一定的时间内将数据传输完毕，完全公平的仲裁机制可能因为迟迟无法分配总线存取权给他，而使该下游装置发生传输上的错误而死锁。另一方面，倘若某些下游装置长时间不合理地占用带宽阻碍封包(Packet)的传输，将会影响整个电脑系统数据传输的顺畅程度。
【发明内容】
本发明提供一种带宽分配设备、电脑仲裁系统，以及带宽分配方法，能够兼顾公平性以及效率，避免某些下游装置不合理地占用带宽，提升上下游方向的传输效率。
在本发明一实施例当中，带宽分配设备用以对数个下游装置往上游方向的多个存取要求进行仲裁，下游装置依据其传输速率，区分为至少一高带宽下游装置群组与至少一低带宽下游装置群组，此带宽分配设备具有一高带宽仲裁模块、一低带宽仲裁模块，以及一多工器。高带宽仲裁模块用以挑选高带宽下游装置群组中准予向上传输的一下游装置；低带宽仲裁模块用以挑选低带宽下游装置群组中准予向上传输的一下游装置；多工器由高带宽仲裁模块与低带宽仲裁模块当中，挑选出其中之一上传至一上游装置，其中，高带宽仲裁模块与低带宽仲裁模块借由一计数电路分别计数一存取传输次数，当高带宽仲裁模块或是低带宽仲裁模块的存取传输次数，超过各自的一存取传输次数默认值时，多工器改为接受另一带宽仲裁模块所输出的存取要求。
在本发明的另一实施例当中，电脑仲裁系统包含多个下游装置、一上游装置，以及一带宽分配设备。下游装置发出多个存取要求来进行数据存取，这些下游装置依据其传输速率，区分为至少一高带宽下游装置群组与至少一低带宽下游装置群组；上游装置进行数据存取；带宽分配设备对这些下游装置往上游方向的传输进行带宽分配，此带宽分配设备含有一高带宽仲裁模块、一低带宽仲裁模块、一多工器，以及一输出控制开关。高带宽仲裁模块用以挑选高带宽下游装置群组中准予向上传输的一下游装置；低带宽仲裁模块用以挑选低带宽下游装置群组中准予向上传输的一下游装置；多工器由高带宽仲裁模块与低带宽仲裁模块当中，挑选出其中之一上传至一上游装置，其中，高带宽仲裁模块与低带宽仲裁模块借由一计数电路分别计数一存取传输次数，当高带宽仲裁模块或是低带宽仲裁模块的存取传输次数，超过各自的一存取传输次数默认值时，多工器改为接受另一带宽仲裁模块所输出的存取要求；输出控制开关电性连接于下游装置与带宽仲裁模块，以决定是否让下游装置所发出的数个存取要求传递至带宽仲裁模块。
在本发明的再一实施例当中，电脑仲裁系统的带宽分配方法用以对多个下游装置向一上游装置所发出的多个存取要求进行仲裁，此带宽分配方法先依照传输速率，将下游装置区分为至少一高带宽下游装置群组与至少一低带宽下游装置群组；在一高带宽仲裁模块所对应的高带宽下游装置群组中的多个下游装置所发出的多个存取要求当中，挑选出其中之一准予向上传输；在一低带宽仲裁模块所对应的低带宽下游装置群组中的多个下游装置所发出的多个存取要求当中，挑选出其中之一准予向上传输；计数高带宽仲裁模块向上游装置进行存取传输的次数；判断存取传输的次数是否超过一存取传输次数默认值；当存取传输次数超过存取传输次数默认值，改为接受低带宽仲裁模块的存取要求，准予上传。
以上实施例的带宽分配设备、电脑仲裁系统，以及带宽分配方法，利用下游装置往上游方向的仲裁算法来进行数据传输的带宽分配，能够兼顾公平性以及效率，有效并合理地分配带宽，避免某些下游装置不合理地占用带宽，阻碍封包传输的顺畅度，提升上下游方向的传输效率。
【附图说明】
图1所示为本发明一实施方式的电脑仲裁系统示意方块图。
图2所示为本发明一实施方式的电脑仲裁系统方块图。
图3所示为本发明一实施方式的带宽分配方法流程图。
【具体实施方式】
以下实施例的带宽分配设备、电脑仲裁系统，以及带宽分配方法，利用两种层次的仲裁(Arbitration)机构来对下游装置的存取要求进行选择，在第二层当中，仲裁机构会依据下游装置的传输速度来进行仲裁，因此能够兼顾公平性以及效率，提升上下游方向的传输效率，有效并合理地分配带宽，避免某些下游装置不合理地占用带宽，阻碍封包传输的顺畅度。
图1所示为本发明一实施方式的电脑仲裁系统示意方块图。在此电脑仲裁系统当中存在着许多下游装置107，这些下游装置107可以是串行高级技术附件(Serial ATA；SATA)装置、显卡、或是以太网络装置。这些下游装置107可能同时对同一上游装置101(例如南桥芯片)提出存取要求，因此需要一个带宽分配设备105来决定哪一个下游装置107能够对上游装置101进行存取。一般而言，这些存取需求必须通过一总线(BUS)来完成传输，此总线通常设置于PCIE交换器103与上游装置101之间(未显示于图中)。
图2所示为本发明一实施方式的电脑仲裁系统方块图。电脑仲裁系统具有依据传输速率(Link speed)所区分的低带宽下游装置群组206(包含多个低带宽下游装置206-1～206-n)以及高带宽下游装置群组208(包含多个高带宽下游装置208-1～208-n)、一上游装置201，以及一带宽分配设备205，其中带宽分配设备205主要应用于PCIE交换器(Switch)当中，此带宽分配设备205具有低带宽仲裁模块207以及高带宽仲裁模块209、多工器211，以及计数电路213。
低带宽下游装置群组206、高带宽下游装置群组208与上游装置201之间会进行数据存取传输，这些存取传输可以是对内存写入数据，或是从内存读取数据。带宽仲裁模块则对应地区分为高带宽仲裁模块209与低带宽仲裁模块207，分别对应于高带宽下游装置群组208及低带宽下游装置群组206所发出的存取要求进行仲裁。当低带宽下游装置群组206或高带宽下游装置群组208的传输速率改变，则动态切换所对应的带宽仲裁模块(低带宽仲裁模块207或是高带宽仲裁模块209)。
低带宽仲裁模块207由低带宽下游装置群组206所对应的低带宽下游装置206-1～206-n中，挑选出其中之一准予向上传输；高带宽仲裁模块209由高带宽下游装置群组208中挑选出准予向上传输的下游装置；其中，低带宽仲裁模块207与高带宽仲裁模块209可采用轮转仲裁(Round robin arbitration)方式对低带宽下游装置群组206与高带宽下游装置群组208进行仲裁。
轮转仲裁方式是电脑系统当中的公平仲裁架构，在一个轮转仲裁器中，多个下游装置是依序地获得传输存取权。当一个已经获得过一次存取权的下游装置，必须要等待其他下游装置也存取过一次之后，才能再次获得存取传输的权力。因此，借由这样的存取分配方式能够确保低带宽下游装置群组206中的多个低带宽下游装置206-1～206-n与高带宽下游装置群组208中的多个高带宽下游装置208-1～208-n都平均获得向上传输的机率。除此之外，也可以采用先到先用仲裁(First come firs t serve arbitration)方式来进行仲裁。先到先用仲裁方式是依照发出存取要求210的顺序来给予其存取权。
多工器211挑选低带宽仲裁模块207和高带宽仲裁模块209所选择的存取要求212中的其中之一，上传至上游装置201。所使用的挑选方式必须考虑优先级以及公平性。例如，使高带宽仲裁模块209所输出的存取要求被挑选中的机率高于低带宽仲裁模块207所输出的存取要求被挑选中的机率；或是，可先给予高带宽仲裁模块209四次存取传输权，再给予低带宽仲裁模块207一次存取传输权。
计数电路213计数同一个带宽仲裁模块所获得的存取传输次数，当所计数的存取传输次数超过存取传输次数默认值时，控制多工器211选择另外一个带宽仲裁模块，例如，当低带宽仲裁模块207的存取传输次数超过存取传输次数默认值时，则变换至高带宽仲裁模块209。存取传输次数默认值可以透过组态(Configuration)程序来进行设定，设定的考虑主要使高带宽仲裁模块209所输出的存取要求被挑选中的机率，高于低带宽仲裁模块207所输出的存取要求被挑选中的机率，所以需要使高带宽仲裁模块209所对应的存取传输次数默认值，高于低带宽仲裁模块207所对应的存取传输次数默认值，借以使高带宽下游装置群组208优先进行数据传输；但存取传输次数默认值的设定同时也需要考虑读取、写入的数据长度，倘若读取、写入的数据长度过长，则需要降低存取要求被挑选中的机率，以避免此类型的下游装置长时间地占用带宽。
带宽分配设备205更包含输出控制开关215，电性连接于低带宽下游装置群组206与低带宽仲裁模块207；高带宽下游装置群组208与高带宽仲裁模块209，以决定是否让低带宽下游装置206-1～206-n的存取要求传递至低带宽仲裁模块207，以及高带宽下游装置208-1～208-n的存取要求传递至高带宽仲裁模块209。当同一下游装置(例如，低带宽下游装置群组206或是高带宽下游装置群组208中的其中一个下游装置)所写入的数据长度、所读取的数据长度超过一长度限制时，输出控制开关215阻隔该下游装置所发出的存取要求，这个阻隔会持续一段时间，以将带宽让给其他下游装置使用，阻隔时间的长短可由组态程序设定。
图3所示为本发明一实施方式的带宽分配方法流程图。带宽分配方法用来对多个下游装置所发出的多个存取要求进行仲裁，此方法首先依照传输速率，将下游装置区分为高带宽下游装置群组208与低带宽下游装置群组206(步骤301)；在高带宽下游装置群组208与低带宽下游装置群组206所对应的存取要求当中，分别挑选出其中的一个下游装置准予向上传输(步骤303)，挑选方法可以采用轮转仲裁方法或先到先用仲裁方法来进行挑选(如图2的实施例所记载)，挑选出来的存取要求总数，会与所区分的带宽下游装置群组的总数相同，在此一实施例当中，由于下游装置分成高带宽下游装置群组208与低带宽下游装置群组206两组，因此所挑选出来的存取要求的总数就会等于二，以此类推；计数高带宽仲裁模块209向上游装置201进行存取传输的次数(步骤305)；判断存取传输次数是否超过存取传输次数默认值(步骤307)；当存取传输次数超过存取传输次数默认值，则改为接受低带宽仲裁模块207的存取要求，准予上传(步骤309)；当存取传输次数没有超过存取传输次数默认值，则继续接受高带宽仲裁模块209的存取要求，准予上传(步骤311)。
以上实施例的带宽分配设备、电脑仲裁系统，以及带宽分配方法，会考虑下游装置的传输速率，来对下游装置往上游方向的传输要求进行仲裁，可避免慢速的下游装置占用太多下游方向的带宽，使得高速下游装置的数据无法连接；同时也利用带宽分配，避免上游装置的接收缓存器因为某一特定的下游装置发出太多存取要求，来不及消耗而被阻塞，阻挡了往其他下游装置的传输。因此上游装置不会因为来不及处理的需求太多，而回堵到往上游方向的传输，可使整体传输更加流畅。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种带宽分配设备，用以对多个下游装置往上游方向的多个存取要求进行仲裁，这些下游装置依据其传输速率，区分为至少一个高带宽下游装置群组与至少一个低带宽下游装置群组，其特征是，该带宽分配设备包含：
高带宽仲裁模块，用以挑选该高带宽下游装置群组中准予向上传输的下游装置；
低带宽仲裁模块，用以挑选该低带宽下游装置群组中准予向上传输的下游装置；以及
多工器，由该高带宽仲裁模块与该低带宽仲裁模块当中，挑选出其中之一上传至上游装置，
其中，该高带宽仲裁模块与该低带宽仲裁模块借由计数电路分别计数存取传输次数，当该高带宽仲裁模块的该存取传输次数超过该高带宽仲裁模块的存取传输次数默认值时，该多工器改为接受该低带宽仲裁模块所输出的存取要求，或是当该低带宽仲裁模块的该存取传输次数超过该低带宽仲裁模块的存取传输次数默认值时，该多工器改为接受该高带宽仲裁模块所输出的存取要求。
2.如权利要求1所述的带宽分配设备，其特征是，该多工器挑选该高带宽仲裁模块所输出的存取要求的机率高于该低带宽仲裁模块所输出的存取要求的机率。
3.如权利要求1所述的带宽分配设备，其特征是，该高带宽仲裁模块的该存取传输次数默认值高于该低带宽仲裁模块的该存取传输次数默认值。
4.如权利要求1所述的带宽分配设备，其特征是，这些带宽仲裁模块采用轮转仲裁方法，对这些下游装置进行仲裁，借以使这些下游装置平均地获准向上传输。
5.如权利要求1所述的带宽分配设备，其特征是，还包含输出控制开关，电性连接于这些下游装置与这些带宽仲裁模块之间，用以决定是否让这些下游装置所发出的这些存取要求传递至这些带宽仲裁模块。
6.如权利要求5所述的带宽分配设备，其特征是，当同一个该下游装置所写入的数据长度或是所读取的数据长度超过长度限制时，则阻隔该下游装置所发出的该存取要求。
7.一种电脑仲裁系统，其特征是，包含：
多个下游装置，以发出多个存取要求来进行数据存取，这些下游装置依据其传输速率，区分为至少一个高带宽下游装置群组与至少一个低带宽下游装置群组；
上游装置，以进行数据存取；以及
带宽分配设备，以对这些下游装置往上游方向的传输进行带宽分配，该带宽分配设备包含：
高带宽仲裁模块，用以挑选该高带宽下游装置群组中准予向上传输的下游装置；
低带宽仲裁模块，用以挑选该低带宽下游装置群组中准予向上传输的下游装置；
多工器，由该高带宽仲裁模块与该低带宽仲裁模块当中，挑选出其中之一上传至该上游装置，
其中，该高带宽仲裁模块与该低带宽仲裁模块借由计数电路分别计数存取传输次数，当该高带宽仲裁模块的该存取传输次数超过该高带宽仲裁模块的存取传输次数默认值时，该多工器改为接受该低带宽仲裁模块所输出的该存取要求，或是当该低带宽仲裁模块的该存取传输次数超过该低带宽仲裁模块的存取传输次数默认值时，该多工器改为接受该高带宽仲裁模块所输出的存取要求；以及
输出控制开关，电性连接于这些下游装置与这些带宽仲裁模块，以决定是否让这些下游装置所发出的这些存取要求传递至这些带宽仲裁模块。
8.一种用于电脑仲裁系统的带宽分配方法，用以对多个下游装置向上游装置所发出的多个存取要求进行仲裁，其特征是，该带宽分配方法包含：
依照传输速率，将这些下游装置区分为至少一个高带宽下游装置群组与至少一个低带宽下游装置群组；
在高带宽仲裁模块所对应的该高带宽下游装置群组中的这些下游装置所发出的这些存取要求当中，挑选出其中之一准予向上传输；
在低带宽仲裁模块所对应的该低带宽下游装置群组中的多个下游装置所发出的这些存取要求当中，挑选出其中之一准予向上传输；
计数该高带宽仲裁模块向该上游装置进行存取传输的次数；
判断存取传输的次数是否超过默认值；以及
当存取传输次数超过该默认值，改为接受该低带宽仲裁模块的存取要求，准予上传。
9.如权利要求8所述的带宽分配方法，其特征是，采用轮转仲裁方法，对这些下游装置进行仲裁，借以使这些下游装置有相同的机率获准向上传输。
10.如权利要求8所述的带宽分配方法，其特征是，当下游装置写入的数据长度或是读取的数据长度超过长度限制时，阻隔该下游装置所发出的这些存取要求。
CN201210586696.1A 2012-12-28 2012-12-28 电脑仲裁系统、其带宽分配设备以及方法 Active CN103905339B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210586696.1A CN103905339B (zh) 2012-12-28 2012-12-28 电脑仲裁系统、其带宽分配设备以及方法
US14/106,869 US9330038B2 (en) 2012-12-28 2013-12-16 Computer arbitration system, bandwidth, allocation apparatus, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210586696.1A CN103905339B (zh) 2012-12-28 2012-12-28 电脑仲裁系统、其带宽分配设备以及方法

Publications (2)

Publication Number Publication Date
CN103905339A CN103905339A (zh) 2014-07-02
CN103905339B true CN103905339B (zh) 2017-03-15

Family

ID=50996496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210586696.1A Active CN103905339B (zh) 2012-12-28 2012-12-28 电脑仲裁系统、其带宽分配设备以及方法

Country Status (2)

Country Link
US (1) US9330038B2 (zh)
CN (1) CN103905339B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447024B2 (ja) * 2014-11-07 2019-01-09 カシオ計算機株式会社 楽音発生装置、処理方法、プログラムおよび電子楽器
CN115053211A (zh) * 2020-11-10 2022-09-13 华为技术有限公司 一种内存管理的方法以及相关装置
CN112737836B (zh) * 2020-12-26 2023-01-06 苏州浪潮智能科技有限公司 PCIe外插卡的带宽分配方法、装置、设备及存储介质
TWI792684B (zh) * 2021-11-17 2023-02-11 瑞昱半導體股份有限公司 資料傳輸方法以及資料傳輸系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290609A (zh) * 2007-04-17 2008-10-22 国际商业机器公司 平衡快速外围组件互连带宽的系统和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356636B2 (en) 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
US7539801B2 (en) 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US7849251B2 (en) * 2007-12-07 2010-12-07 Intel Corporation Hardware assisted endpoint idleness detection for USB host controllers
JP2010033519A (ja) * 2008-07-31 2010-02-12 Toshiba Tec Corp プリンタおよびその制御方法
US20110302357A1 (en) 2010-06-07 2011-12-08 Sullivan Jason A Systems and methods for dynamic multi-link compilation partitioning
US8959272B2 (en) * 2012-07-06 2015-02-17 Blackberry Limited Interposer and intelligent multiplexer to provide a plurality of peripherial buses

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290609A (zh) * 2007-04-17 2008-10-22 国际商业机器公司 平衡快速外围组件互连带宽的系统和方法

Also Published As

Publication number Publication date
CN103905339A (zh) 2014-07-02
US9330038B2 (en) 2016-05-03
US20140189189A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US7143219B1 (en) Multilevel fair priority round robin arbiter
US7849256B2 (en) Memory controller with ring bus for interconnecting memory clients to memory devices
US7349424B2 (en) On-chip inter-subsystem communication including concurrent data traffic routing
US9105316B2 (en) Integrated circuit package with multiple dies and a multiplexed communications interface
US6910092B2 (en) Chip to chip interface for interconnecting chips
US7430622B1 (en) Extended fairness arbitration for chains of point-to -point devices having multiple virtual channels
CN103905339B (zh) 电脑仲裁系统、其带宽分配设备以及方法
US8653638B2 (en) Integrated circuit package with multiple dies and bundling of control signals
US20110133826A1 (en) Integrated circuit package with multiple dies and queue allocation
US9372818B2 (en) Proactive quality of service in multi-matrix system bus
US20110133825A1 (en) Integrated circuit package with multiple dies and sampled control signals
WO2000029961A9 (en) Communications system and method with multilevel connection identification
CN111666239A (zh) 一种主从设备互联系统和主从设备访问请求处理方法
GB2426604A (en) Interconnect logic for data processing apparatus
CN107220200A (zh) 基于动态优先级的时间触发以太网数据管理系统及方法
CN104216311A (zh) 用于提供通用接口的方法以及具有通用接口的微控制器
US9667564B2 (en) Implementing hierarchical high radix switch with timesliced crossbar
CN112152932A (zh) 片上网络路由控制方法、片上网络路由器及可读存储介质
US20050268015A9 (en) Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system
CN106453109A (zh) 一种片上网络通信方法及路由器
CN105988968A (zh) 半导体装置
US7065595B2 (en) Method and apparatus for bus access allocation
US8468381B2 (en) Integrated circuit package with multiple dies and a synchronizer
CN112463673B (zh) 一种片上总线、及用于片上总线的服务质量仲裁方法、装置
GB2401519A (en) Granting access to interconnect devices using sequence numbers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant