CN107220200A - 基于动态优先级的时间触发以太网数据管理系统及方法 - Google Patents

基于动态优先级的时间触发以太网数据管理系统及方法 Download PDF

Info

Publication number
CN107220200A
CN107220200A CN201710453925.5A CN201710453925A CN107220200A CN 107220200 A CN107220200 A CN 107220200A CN 201710453925 A CN201710453925 A CN 201710453925A CN 107220200 A CN107220200 A CN 107220200A
Authority
CN
China
Prior art keywords
dma
data
cache module
data cache
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710453925.5A
Other languages
English (en)
Other versions
CN107220200B (zh
Inventor
刘露
唐金锋
郝淼
徐丹妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201710453925.5A priority Critical patent/CN107220200B/zh
Publication of CN107220200A publication Critical patent/CN107220200A/zh
Application granted granted Critical
Publication of CN107220200B publication Critical patent/CN107220200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control

Abstract

一种基于动态优先级的时间触发以太网数据管理系统及方法，管理系统包括用于通过系统总线与上层用户数据存储区域进行块数据传输的DMA控制器，DMA控制器分别通过DMA读数据缓存模块、DMA写数据缓存模块连接DMA访问控制模块；所述的DMA访问控制模块分别连接TT发送数据缓存模块、RC发送数据缓存模块、BE发送数据缓存模块、TT接收数据缓存模块、RC接收数据缓存模块以及BE接收数据缓存模块；用于存储终端配置信息的控制/状态寄存器经过优先级仲裁模块向DMA访问控制模块发送指令，并将数据通信过程中的状态返回给主机。本发明对总线申请进行动态调配，降低了总线资源浪费，提升了总线利用率，数据传输速率较高。

Description

基于动态优先级的时间触发以太网数据管理系统及方法
技术领域
本发明属于时间触发以太网数据通信领域，具体涉及一种基于动态优先级的时间触发以太网数据管理系统及方法。
背景技术
时间触发以太网(简称TTE)，是一种基于“时间触发”的实时以太网解决方案，通信中存在着多种类型的报文数据传输，包括时间触发报文(TT)和事件触发报文(RC、BE；RC为AFDX报文、BE为标准以太网报文)。由于在多类型报文数据传输过程中，同时刻对系统总线存在抢占竞争的现象，并且三种类型报文在数据全双工通信时情况复杂、竞争激烈，如果处理不当将会降低总线的使用率，严重的将直接影响整个网络的正常通信。目前关于时间触发以太网数据总线竞争的问题尚未出现有效的解决方案。
发明内容
本发明的目的在于针对上述现有技术中的问题，提供一种配置灵活、并发处理能力强的基于动态优先级的时间触发以太网数据管理方法，在数据传输过程中能够完成多种类型数据报文的多优先级动态调整，缓解多种类型报文数据并发传输时总线竞争对数据流的影响，提高总线资源的利用率，减少传输延迟，适用于时间触发以太网端节点数据通信。
为了实现上述目的，本发明基于动态优先级的时间触发以太网数据管理系统通过如下技术方案进行实现：包括用于通过系统总线与上层用户数据存储区域进行块数据传输的DMA控制器，DMA控制器分别通过DMA读数据缓存模块、DMA写数据缓存模块连接DMA访问控制模块；所述的DMA访问控制模块分别连接TT发送数据缓存模块、RC发送数据缓存模块、BE发送数据缓存模块、TT接收数据缓存模块、RC接收数据缓存模块以及BE接收数据缓存模块；用于存储终端配置信息的控制/状态寄存器经过优先级仲裁模块向DMA访问控制模块发送指令，并将数据通信过程中的状态返回给主机。
所述优先级仲裁模块包括DMA优先级仲裁模块和DMA读优先级动态调整子模块。
所述的控制/状态寄存器中存储有TT发送数据缓存上限阈值以及TT发送数据缓存下限阈值，通过将阈值与TT发送数据缓存模块中TT发送数据的存储值进行比较，DMA读优先级动态调整子模块根据比较结果进行优先级响应的动态调控。
所述的上层用户数据存储区域存储控制信息和报文数据，DMA控制器一方面能够根据DMA访问控制模块的控制命令获取控制信息和报文数据填入DMA读数据缓存模块，待数据报文发送完成后将发送状态信息填入DMA写数据缓存模块，DMA控制器另一方面获取DMA写数据缓存模块中，由DMA访问控制模块已经填入的状态信息和报文数据，并根据DMA访问控制模块的控制命令将接收到的状态信息和报文数据填入上层用户数据存储区域中。
本发明基于动态优先级的时间触发以太网数据管理方法包括如下步骤：
DMA控制器根据DMA访问控制模块的控制命令，从上层用户存储区域中读取控制信息，然后根据控制信息的内容从上层用户数据存储区域中读取待发送的报文数据或将接收到的报文数据填入上层用户数据存储区域中；
DMA控制器与DMA访问控制模块之间分别通过DMA读数据缓存模块、DMA写数据缓存模块作为第一级缓存模块来对DMA读的数据和DMA写的数据进行缓存；
将与DMA访问控制模块相连的TT发送数据缓存模块、RC发送数据缓存模块、BE发送数据缓存模块、TT接收数据缓存模块、RC接收数据缓存模块以及BE接收数据缓存模块作为第二级缓存模块，分别对从上层获取的TT、RC、BE发送报文数据和接收到的TT、RC、BE接收报文数据进行缓存；
优先级仲裁模块一方面对DMA访问控制模块发起的DMA读申请进行仲裁，给出唯一的DMA读允许命令，另一方面对DMA访问控制模块发起的DMA写申请进行仲裁，给出唯一的DMA写允许命令；DMA读优先级动态调整子模块根据控制/状态寄存器中事先存储的终端配置信息与TT发送数据缓存模块中TT发送数据的存储值进行比较，对DMA写申请按优先级从高到低排队，依次对申请进行响应。
在多类型数据报文总线出现竞争时通过优先级仲裁模块进行仲裁，使不同优先级类型数据对总线占用的申请进行排队后按次序响应；对于同优先级类型数据提出申请总线时，按照抢占的前后次序进行响应。
与现有技术相比，本发明具有如下的有益效果：报文发送过程中，首先通过DMA读取主机内存中的发送描述符信息，根据发送描述符信息从主机内存中获取发送报文数据，完成报文发送后再通过DMA将发送状态回写入主机内存。报文接收过程中，首先通过DMA读取主机内存中的接收描述符信息，根据接收描述符信息将接收到的报文数据通过DMA写入主机内存，完成报文接收后再通过DMA将接收状态回写入主机内存。根据内部数据存储情况动态调整优先级，确保TT通信的同时提升事件触发报文数据的传输效率。本发明对数据采取了“两级缓存，动态优先，竞争排队，同级抢占”的管理方法，采用“两级缓存”，即一级DMA数据缓存、一级报文数据调度缓存，不依赖主节点处理器和系统总线，完成了DMA块数据传输，最大程度提高总线传输效率；“动态优先”，即在数据传输过程中完成多种类型数据报文的多优先级调度，优先级动态调整，并根据时间报文数据的调度阈值进行动态调整优先级；“竞争排队”，即在多类型数据报文总线竞争时进行仲裁，不同优先级类型数据对总线占用的申请进行排队；“同级抢占”，即同优先级类型数据提出申请总线时，进行抢占“先到先得”。本发明中对总线申请进行动态调配，降低了总线资源浪费，提升了总线利用率，本发明的优先级与调度阈值能配置，根据实际应用场景进行调控，数据传输速率较高。
附图说明
图1本发明系统功能结构框图；
附图中：1-DMA控制器；2-DMA读数据缓存模块；3-DMA写数据缓存模块；4-TT发送数据缓存模块；5-RC发送数据缓存模块；6-BE发送数据缓存模块；7-TT接收数据缓存模块；8-RC接收数据缓存模块；9-BE接收数据缓存模块；10-DMA访问控制模块；11-DMA优先级仲裁模块；12-DMA读优先级动态调整子模块；13-DMA读申请队列；14-DMA写申请队列；15-控制/状态寄存器。
具体实施方式
下面结合附图对本发明做进一步的详细说明。
参见图1，本发明在结构上包括DMA控制器1，DMA读数据缓存模块2，DMA写数据缓存模块3，DMA控制器1通过系统总线与上层用户数据存储区域进行块数据的传输，DMA控制器1分别通过DMA读数据缓存模块2、DMA写数据缓存模块3连接DMA访问控制模块10，DMA访问控制模块10分别连接TT发送数据缓存模块4、RC发送数据缓存模块5、BE发送数据缓存模块6、TT接收数据缓存模块7、RC接收数据缓存模块8以及BE接收数据缓存模块9。用于存储终端配置信息的控制/状态寄存器15经过优先级仲裁模块向DMA访问控制模块10发送指令，并能够将数据通信过程中的状态返回给主机。本发明的优先级仲裁模块包括DMA优先级仲裁模块11和DMA读优先级动态调整子模块12。
DMA控制器1根据DMA访问控制模块10的控制命令发起DMA读操作，从上层用户存储区域中获取数据(包括控制信息和报文数据)填入DMA读数据缓存模块2；DMA控制器1亦能够获取DMA写数据缓存模块3中由DMA访问控制模块10已经填入的DMA写数据(包括状态信息和报文数据)，根据DMA访问控制模块10的控制命令发起DMA写操作，并将接收的报文数据和状态信息填入上层用户存储区域中。DMA访问控制模块10控制DMA控制器1发起DMA操作，从上层用户存储区域中读取控制信息，然后根据控制信息内容从上层用户存储区中读取待发送报文数据或将接收到的报文数据填入上层用户存储区域中。DMA优先级仲裁模块11进行DMA读/写优先级动态调整，对DMA访问控制模块10发起的TT发送DMA读申请16、RC发送DMA读申请17、BE发送DMA读申请18、TT接收DMA读申请19、RC接收DMA读申请20、BE接收DMA读申请21进行仲裁，给出唯一的DMA读允许22～27，对DMA访问控制模块10发起的TT发送DMA写申请28、RC发送DMA写申请29、BE发送DMA写申请30、TT接收DMA写申请31、RC接收DMA写申请32、BE接收DMA写申请32进行仲裁，给出唯一的DMA写允许34～39。
DMA读优先级动态调整子模块12，根据上层用户事先配置控制/状态寄存器15里的TT发送数据缓存上限阈值40和TT发送数据缓存下限阈值41，以及TT发送数据缓存模块4中TT发送数据的存储情况进行优先级的动态调控。当TT发送数据缓存模块4的存储高于阈值上限时，将TT发送DMA读的优先级降至最低，六个DMA读申请按优先级进行排队，优先级高的先给予读允许，优先级低的暂且等待；当TT发送数据缓存模块4的存储介于上限阈值与下限阈值之间时，降低TT发送DMA读的优先级，此时六个DMA读优先级平级，DMA读申请16～21根据“先到先得”原则进行抢占，先申请的先给予读允许，多个申请同时到来时，依次对申请进行响应；当TT发送数据缓存模块4的存储低于阈值下限时，将TT发送DMA读的优先级升至最高，并且直接抢占住DMA，其他五个申请17、18、19、20、21即使到来时也不予相应，直至TT发送数据缓存模块4的存储值高于阈值下限为止。
DMA写申请队列14中，对DMA写操作申请28、29、30、31、32、33按优先级从高到低排队，依次对申请进行响应。控制/状态寄存器模块15将用户配置的信息输出给相应模块，并向DMA优先级仲裁模块11提供TT发送数据缓存上限阈值40和TT发送数据缓存下限阈值41，控制优先级的动态调整，以及报文数据和控制信息的交互，同时返回状态信息。
根据上述方案，用Verilog HDL语言对控制器的逻辑设计进行描述，并完成逻辑综合与布局布线；设计映射到可编程逻辑器件FPGA中实现，并对设计功能进行测试。
测试结果表明本发明具有很好的可实施性，且性能满足预期要求。

Claims (6)

1.一种基于动态优先级的时间触发以太网数据管理系统，其特征在于：包括用于通过系统总线与上层用户数据存储区域进行块数据传输的DMA控制器(1)，DMA控制器(1)分别通过DMA读数据缓存模块(2)、DMA写数据缓存模块(3)连接DMA访问控制模块(10)；所述的DMA访问控制模块(10)分别连接TT发送数据缓存模块(4)、RC发送数据缓存模块(5)、BE发送数据缓存模块(6)、TT接收数据缓存模块(7)、RC接收数据缓存模块(8)以及BE接收数据缓存模块(9)；用于存储终端配置信息的控制/状态寄存器(15)经过优先级仲裁模块向DMA访问控制模块(10)发送指令，并将数据通信过程中的状态返回给主机。
2.根据权利要求1所述基于动态优先级的时间触发以太网数据管理系统，其特征在于：所述优先级仲裁模块包括DMA优先级仲裁模块(11)和DMA读优先级动态调整子模块(12)。
3.根据权利要求2所述基于动态优先级的时间触发以太网数据管理系统，其特征在于：所述的控制/状态寄存器(15)中存储有TT发送数据缓存上限阈值(40)以及TT发送数据缓存下限阈值(41)，通过将阈值与TT发送数据缓存模块(4)中TT发送数据的存储值进行比较，DMA读优先级动态调整子模块(12)根据比较结果进行优先级响应的动态调控。
4.根据权利要求1所述基于动态优先级的时间触发以太网数据管理系统，其特征在于：所述的上层用户数据存储区域存储控制信息和报文数据，所述DMA控制器(1)一方面根据DMA访问控制模块(10)的控制命令获取控制信息和报文数据填入DMA读数据缓存模块(2)，并将发送状态信息填入DMA写数据缓存模块(3)，另一方面获取DMA写数据缓存模块(3)中，由DMA访问控制模块(10)已经填入的状态信息和报文数据，并根据DMA访问控制模块(10)的控制命令将接收到的状态信息和报文数据填入上层用户数据存储区域中。
5.一种采用权利要求1所述基于动态优先级的时间触发以太网数据管理系统的管理方法，其特征在于：DMA控制器(1)根据DMA访问控制模块(10)的控制命令，从上层用户存储区域中读取控制信息，然后根据控制信息的内容从上层用户数据存储区域中读取待发送的报文数据或将接收到的报文数据填入上层用户数据存储区域中；
DMA控制器(1)与DMA访问控制模块(10)之间分别通过DMA读数据缓存模块(2)、DMA写数据缓存模块(3)作为第一级缓存模块来对DMA读的数据和DMA写的数据进行缓存；将与DMA访问控制模块(10)相连的TT发送数据缓存模块(4)、RC发送数据缓存模块(5)、BE发送数据缓存模块(6)、TT接收数据缓存模块(7)、RC接收数据缓存模块(8)以及BE接收数据缓存模块(9)作为第二级缓存模块，分别对从上层获取的TT、RC、BE发送报文数据和接收到的TT、RC、BE接收报文数据进行缓存；
优先级仲裁模块(11)一方面对DMA访问控制模块(10)发起的DMA读申请进行仲裁，给出唯一的DMA读允许命令，另一方面对DMA访问控制模块(10)发起的DMA写申请进行仲裁，给出唯一的DMA写允许命令；DMA读优先级动态调整子模块(12)根据控制/状态寄存器(15)中事先存储的终端配置信息与TT发送数据缓存模块(4)中TT发送数据的存储值进行比较，对DMA写申请按优先级从高到低排队，依次对申请进行响应。
6.根据权利要求5所述的管理方法，其特征在于：在多类型数据报文总线出现竞争时通过优先级仲裁模块进行仲裁，使不同优先级类型数据对总线占用的申请进行排队后按次序响应；对于同优先级类型数据提出申请总线时，按照抢占的前后次序进行响应。
CN201710453925.5A 2017-06-15 2017-06-15 基于动态优先级的时间触发以太网数据管理系统及方法 Active CN107220200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710453925.5A CN107220200B (zh) 2017-06-15 2017-06-15 基于动态优先级的时间触发以太网数据管理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710453925.5A CN107220200B (zh) 2017-06-15 2017-06-15 基于动态优先级的时间触发以太网数据管理系统及方法

Publications (2)

Publication Number Publication Date
CN107220200A true CN107220200A (zh) 2017-09-29
CN107220200B CN107220200B (zh) 2020-02-14

Family

ID=59949684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710453925.5A Active CN107220200B (zh) 2017-06-15 2017-06-15 基于动态优先级的时间触发以太网数据管理系统及方法

Country Status (1)

Country Link
CN (1) CN107220200B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847961A (zh) * 2018-05-28 2018-11-20 中国电子科技集团公司第五十四研究所 一种大规模、高并发的确定性网络系统
CN109379296A (zh) * 2018-10-25 2019-02-22 盛科网络（苏州）有限公司 一种芯片实现上cpu协议报文层次化流量控制的方法及装置
CN109587077A (zh) * 2018-10-18 2019-04-05 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端
CN111245743A (zh) * 2020-01-09 2020-06-05 浙江吉利汽车研究院有限公司 一种信息处理方法、存储介质、网关及汽车
CN111343068A (zh) * 2020-04-15 2020-06-26 联合华芯电子有限公司 用于巨型载具的双速仲裁总线系统及载具
CN112418419A (zh) * 2020-11-20 2021-02-26 复旦大学 一种面向神经网络处理的按优先级调度的数据输出电路结构
CN113766017A (zh) * 2021-08-30 2021-12-07 西安微电子技术研究所 一种基于请求响应式实时以太网载荷数据传输控制系统和方法
CN114513556A (zh) * 2021-12-31 2022-05-17 西安电子科技大学 一种基于确定性网络的两级时间触发业务调度方法及系统
CN114531488A (zh) * 2021-10-29 2022-05-24 西安微电子技术研究所 一种面向以太网交换器的高效缓存管理系统
CN115422101A (zh) * 2022-11-04 2022-12-02 山东云海国创云计算装备产业创新中心有限公司 一种dma驱动系统、方法、设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090204831A1 (en) * 2008-02-08 2009-08-13 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
CN202404581U (zh) * 2011-10-24 2012-08-29 北京强度环境研究所 优先级可调多通道dma控制器
CN103064808A (zh) * 2011-10-24 2013-04-24 北京强度环境研究所 优先级可调多通道dma控制器
CN103095607A (zh) * 2013-02-21 2013-05-08 南京磐能电力科技股份有限公司 一种实时优先级以太网控制器实现方法
CN106559273A (zh) * 2017-01-19 2017-04-05 中国人民解放军国防科学技术大学 面向时间触发以太网的自适应服务质量优先级调度方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090204831A1 (en) * 2008-02-08 2009-08-13 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
CN202404581U (zh) * 2011-10-24 2012-08-29 北京强度环境研究所 优先级可调多通道dma控制器
CN103064808A (zh) * 2011-10-24 2013-04-24 北京强度环境研究所 优先级可调多通道dma控制器
CN103095607A (zh) * 2013-02-21 2013-05-08 南京磐能电力科技股份有限公司 一种实时优先级以太网控制器实现方法
CN106559273A (zh) * 2017-01-19 2017-04-05 中国人民解放军国防科学技术大学 面向时间触发以太网的自适应服务质量优先级调度方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梁科 等: ""通用多通道高性能DMA控制器设计"", 《天津大学学报》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847961A (zh) * 2018-05-28 2018-11-20 中国电子科技集团公司第五十四研究所 一种大规模、高并发的确定性网络系统
CN108847961B (zh) * 2018-05-28 2021-07-16 中国电子科技集团公司第五十四研究所 一种大规模、高并发的确定性网络系统
CN109587077B (zh) * 2018-10-18 2022-05-20 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端
CN109587077A (zh) * 2018-10-18 2019-04-05 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端
CN109379296A (zh) * 2018-10-25 2019-02-22 盛科网络（苏州）有限公司 一种芯片实现上cpu协议报文层次化流量控制的方法及装置
CN111245743A (zh) * 2020-01-09 2020-06-05 浙江吉利汽车研究院有限公司 一种信息处理方法、存储介质、网关及汽车
CN111245743B (zh) * 2020-01-09 2023-09-08 浙江吉利汽车研究院有限公司 一种信息处理方法、存储介质、网关及汽车
CN111343068A (zh) * 2020-04-15 2020-06-26 联合华芯电子有限公司 用于巨型载具的双速仲裁总线系统及载具
CN112418419A (zh) * 2020-11-20 2021-02-26 复旦大学 一种面向神经网络处理的按优先级调度的数据输出电路结构
CN113766017A (zh) * 2021-08-30 2021-12-07 西安微电子技术研究所 一种基于请求响应式实时以太网载荷数据传输控制系统和方法
CN113766017B (zh) * 2021-08-30 2023-09-19 西安微电子技术研究所 一种基于请求响应式实时以太网载荷数据传输控制系统和方法
CN114531488A (zh) * 2021-10-29 2022-05-24 西安微电子技术研究所 一种面向以太网交换器的高效缓存管理系统
CN114531488B (zh) * 2021-10-29 2024-01-26 西安微电子技术研究所 一种面向以太网交换器的高效缓存管理系统
CN114513556A (zh) * 2021-12-31 2022-05-17 西安电子科技大学 一种基于确定性网络的两级时间触发业务调度方法及系统
CN114513556B (zh) * 2021-12-31 2024-02-02 西安电子科技大学 一种基于确定性网络的两级时间触发业务调度方法及系统
CN115422101A (zh) * 2022-11-04 2022-12-02 山东云海国创云计算装备产业创新中心有限公司 一种dma驱动系统、方法、设备及可读存储介质

Also Published As

Publication number Publication date
CN107220200B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
CN107220200A (zh) 基于动态优先级的时间触发以太网数据管理系统及方法
US5546543A (en) Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress
US5247626A (en) Fddi controller having flexible buffer management
US8990498B2 (en) Access scheduler
JP4002336B2 (ja) ネットワーク・スイッチのためのマルチポート・ポーリング・システム
JP3806239B2 (ja) 共用メモリ・システムを有するネットワーク・スイッチ
CN109471816A (zh) 一种基于描述符的pcie总线dma控制器及数据传输控制方法
WO2020236295A1 (en) System and method for facilitating efficient message matching in a network interface controller (nic)
JP4002337B2 (ja) 多重バス・アーキテクチャを有するネットワーク・スイッチ
JP4002334B2 (ja) 統計読出しアクセスを備えたネットワーク・スイッチ
JP4091665B2 (ja) スイッチ・ネットワーク要素における共用メモリ管理
US8867559B2 (en) Managing starvation and congestion in a two-dimensional network having flow control
TWI498918B (zh) 存取緩衝器
US5933413A (en) Adaptive priority determination for servicing transmit and receive in network controllers
CN104067576B (zh) 用于在网络上传输并发数据流的系统
CN104158699B (zh) 一种基于优先级和分段的数据采集方法
CN101510181A (zh) 一种总线仲裁方法和总线仲裁装置
JPH10232851A (ja) ネットワーク・スイッチのポートの優先順位を決定するためのプログラマブル仲裁システム
JPH10215266A (ja) 別のカットスルー・バッファを持つネットワーク・スイッチ
US10581762B2 (en) Packet scheduling in a switch for reducing cache-miss rate at a destination network node
JP4554139B2 (ja) 遠隔要求を処理する方法および装置
US7206857B1 (en) Method and apparatus for a network processor having an architecture that supports burst writes and/or reads
CN110519180A (zh) 网卡虚拟化队列调度方法及系统
WO2021143913A1 (zh) 拥塞控制方法、装置及系统、存储介质
CN114531488A (zh) 一种面向以太网交换器的高效缓存管理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant