WO2000011925A2 - Schaltung zur frequenzaufbereitung und modulation und funkstation - Google Patents

Schaltung zur frequenzaufbereitung und modulation und funkstation Download PDF

Info

Publication number
WO2000011925A2
WO2000011925A2 PCT/DE1999/001940 DE9901940W WO0011925A2 WO 2000011925 A2 WO2000011925 A2 WO 2000011925A2 DE 9901940 W DE9901940 W DE 9901940W WO 0011925 A2 WO0011925 A2 WO 0011925A2
Authority
WO
WIPO (PCT)
Prior art keywords
vco
circuit
frequency
pll circuit
modulation
Prior art date
Application number
PCT/DE1999/001940
Other languages
English (en)
French (fr)
Other versions
WO2000011925A3 (de
Inventor
Ludwig Hofmann
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2000011925A2 publication Critical patent/WO2000011925A2/de
Publication of WO2000011925A3 publication Critical patent/WO2000011925A3/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency

Definitions

  • the present invention relates to a circuit for frequency generation and modulation, by the scarf ⁇ tung plurality of frequency channels for transmission tendge ⁇ is to be.
  • the invention further relates to a radio station, in particular a mobile phone or a base station of a mobile radio system, which has such a circuit.
  • Fig. 4 shows an example of a circuit known from the prior art, which is implemented by a chipset, which is offered and driven by Hitachi.
  • a wirelessly transmitted signal is received by an antenna 10.
  • the received signal is then passed to an amplifier 11 during the receiving operation.
  • the frequency range of the received signal can be, for example, in a range between 925 and 960 MHz.
  • the amplified signal is then mixed down in a mixer 12 with an output signal of a VCO 4 in such a way that the output signal of the mixer 12 has a fixed intermediate frequency of 225 MHz, for example (13).
  • This first intermediate frequency of 225 MHz can be mixed down in a further mixer 14 on the basis of, for example, a frequency-halved (17) output signal of a VCO 5 to a second intermediate frequency of, for example, 45 MHz (15).
  • the output signal with the intermediate frequency of 45 MHz is then modulated.
  • a quadrature demodulator 16 can be provided for this purpose, which demodulates the I / Q components of the signal that are present on the second intermediate frequency of 45 MHz.
  • a signal may be used, which ⁇ by a 1/6 Fre quenzotti (18) of the output signal of the VCO is obtained.
  • phase detector phase comparator 8
  • the output signal of the phase detector 8 is filtered in a loop filter (20) and then fed to the transmit VCO 6.
  • the output signal of the transmit VCO can be, for example, in a range between 880 - 915 MHz.
  • the phase detector loop ensures on the one hand in terms of a PLL for an automatic frequency control (AFC) of the transmit VCO 6, and simultaneously sets the modulated output ⁇ signal of the quadrature modulator 22 of a carrier frequency of 270 MHz at a transmission frequency which depending on the set Frequency channel in the range between 880 and 915 MHz is selected.
  • the output signal of the transmission VCO 6 is in turn fed to the antenna 10 via a transmission amplifier 19.
  • This circuit known from the prior art has the disadvantage that the effort for the modulation, which is carried out by analog quadrature signals, is relatively complex and therefore also expensive.
  • a circuit for frequency processing and modulation is therefore proposed, the circuit being intended to provide a plurality of frequency channels for the transmission of modulated signals.
  • the circuit has a reference oscillator.
  • a first PLL circuit with a first VCO Voltage Control Oscillator
  • a second PLL circuit with a tunable second VCO is provided, which is also connected to the reference oscillator.
  • the second PLL circuit data to be modulated are supplied, the second PLL circuit modulating them to a fixed carrier frequency by fine tuning the VCO 5.
  • phase detector a signal is supplied based on the output signal of the second VCO and other ⁇ hand, a mixed signal of the output signal of the first VCO and the third VCO one hand.
  • the first PLL circuit for frequency channel adjustment can be fast in comparison to the second PLL circuit and cover a large frequency range, as is required for frequency channel setting.
  • the second PLL circuit can be part of a reciprocal direct synthesis device, the modulation being carried out by means of the add value input of the direct synthesis device
  • the output signal of the second, finely tunable VCO can be fed to the phase detector by means of a frequency divider.
  • the reference oscillator which is connected to the first and the second PLL, can be temperature compensated.
  • the temperature compensation in the second PLL circuit can be carried out by a control unit using a correction table.
  • a mobile telephone with a receiver and a transmitter with a circuit for frequency processing and modulation of the type mentioned above is also provided. If the mobile phone is working in time-division duplex mode, an unmodulated output signal of the second VCO can be used for reception.
  • FIG. 1 shows a first exemplary embodiment of a circuit according to the invention
  • FIG. 3 shows a section of the circuit according to the first exemplary embodiment shown in FIG. 1, which is designated m in FIG. 1 with 26, and
  • Fig. 4 shows a circuit according to the prior art, from which the present invention is based.
  • FIG. 1 A first exemplary embodiment of the invention will now be explained with reference to FIG. 1. It can be seen from FIG. 1 that some components, in particular on the part of the receiving branch of the circuit, do not differ from the components as are already known in the prior art explained at the beginning. Therefore, only those circuit elements in which the invention differs from the prior art illustrated with reference to FIG. 5 are to be explained in the present case.
  • a first PLL circuit 2 with a frequency channel Emstell VCO 4 and a second PLL circuit 3 with a VCO 5 are provided according to the present invention.
  • the modulation according to the present invention takes place digitally with the aid of the modulable PLL circuit 3.
  • the PLL circuit 3 Function comprises the modulation in a relatively low frequency range by fine tuning the VCO 5 while at the same ⁇ AFC function
  • the PLL circuit 2 in conjunction with the VCO 4 has the function of channel selection over a wide frequency range, at the same time also in this case a AFC function is guaranteed by the interaction of the PLL circuit 2 with the VCO 4.
  • FIG. 3 which shows the section designated by reference numeral 26 in FIG. 1, it will now be explained how, for example, the modulation can be carried out with the aid of the PLL circuit 3 and the VCO 5.
  • a reciprocal digital synthesis device 27 is supplied by a control device 34 with a digital control signal ADD.
  • the control device 34 in turn has an input 32 for a modulation signal MOD.
  • Each of the signals ADD, DF and MOD can be formed from a bundle of partial signals, each of which corresponds to a data bit and are transmitted on parallel lines.
  • the reciprocal digital synthesis device 27 has a known digital synthesis circuit 29.
  • Digital synthesis circuit 29 is contained, for example, in the module of the company Analog Devices sold under the type designation AD7008.
  • the digital control signal ADD of the control device 34 is present at an add value input 35 of the digital synthesis circuit 29.
  • the digital synthesis circuit 29 has a clock input 36 and an output 37 for a synthesis signal SYN.
  • the reference oscillator 1 outputs a reference signal f ⁇ tdi with a constant frequency.
  • the reference signal f ,. tcll and the synthesis signal SYN are at the inputs of a phase comparison chers 30.
  • the phase comparator 30 compares the phases of the two signals were ⁇ SYN and f xa ⁇ and generates an analo ⁇ ges tuning signal TUNE, the dermont the result of comparison as ⁇ .
  • the tuning signal TUNE of the phase comparator 30 is present via a low-pass filter 31 at a control input 38 of the voltage-controlled oscillator 5.
  • the voltage-controlled oscillator 5 generates a sinusoidal oscillator signal OSC, which on the one hand serves as a modulated output signal OUT of the entire circuit and is supplied to the frequency divider 9, and on the other hand is supplied to a clock form circuit 28.
  • the clock form circuit 28 is designed as a limiting amplifier and generates a rectangular clock signal CLK from the oscillator signal OSC, which is applied to the clock input 36 of the digital synthesis circuit 29.
  • the oscillator signal OSC can be used directly as the clock signal CLK, so that the clock form circuit 28 is omitted. This is particularly possible if the oscillator 5 generates a rectangular oscillator signal OSC.
  • the voltage-controlled oscillator 5 is tracked in a kind of a PLL loop (3 in FIG. 1) in such a way that the frequencies of the signals
  • the digital synthesis circuit 29 acts as a finely adjustable frequency divider, with different, even fractional frequency divider factors being adjustable via the add value input 35.
  • the clock shaping circuit 28 has a frequency divider in order to derive the clock signal CLK for the digital synthesis circuit 29 from the oscillator signal OSC with a fixed division ratio.
  • the digital synthesis circuit 29 needs only for a lower clock frequency. be designed frequency, and it has a corresponding clotting ⁇ Geren power consumption.
  • FIGS. 1 and 3 There are thus several advantages from the structure shown in FIGS. 1 and 3:
  • the power consumption is low, since the fine stage synthesizer (DDS) 29 can operate at a very low frequency due to the reciprocal control. Furthermore, the problems of mastering the so-called spurious signals of the DDS 29 are reduced, since the swept frequency range is severely restricted.
  • the DDS (fine stage synthesizer) 29 can thus be kept simple.
  • the PLL circuit 2 for channel adjustment in interaction with the VCO 4 can be constructed similarly to that shown in FIG. 3.
  • the addition value input 35 is of course supplied with a channel selection signal instead of the carrier frequency 32 and the modulation signal 33.
  • this fast PLL circuit 2 has a relatively large frequency range and is responsible for the channel setting.
  • the PLL circuit 2 for channel setting can alternatively be implemented, for example, by a modulo-N, a fractional-N or a sigma delta PLL circuit.
  • the PLL circuit 3 is constructed on the basis of a fine-stage synthesizer 29, which can be modulated directly.
  • the phase detector loop consisting of the phase detector 8, the loop filter (loop filter) 20, the transmit VCO 6 and the feedback via the mixer 7, the signal modulated by the VCO 5 to 540 MHz is halved by the divider 9, for example transmit VCO 6.
  • a reference oscillator 1 ' is used which is not temperature-compensated.
  • the temperature compensation can take place on the part of the PLL circuit 3 '.
  • the temperature compensation takes place by fine tuning the VCO 5.
  • the fine stage PLL 3 ' is set by means of a control unit.
  • the output clock of the VCO 5 is fed to a frequency comparison / control unit which also receives information regarding the ambient temperature T and a system clock which results, for example, from a frequency standard.
  • the frequency comparison / control unit uses a correction table and the temperature information T to determine a digital correction value S d which is fed to the DDS.
  • the VCO 5 can be modulated as shown for the transmission operation and on the other hand for the reception operation Output unmodulated 540 MHz signal.
  • a separate VCO 5 is added to the VCO 5.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die Erfindung bezieht, sich auf eine Schaltung zur Frequenzaufbereitung, Modulation und AFC, wobei diese Funktionen digital ausgeführt werden sollen. Grundlegende Überlegung der vorliegenden Erfindung ist es dabei, die Funktionen Kanaleinstellung (über einen großen Frequenzbereich) und Modulation (relativ geringer Frequenzbereich) aufzuteilen. Erfindungsgemäß ist dazu eine Schaltung mit einem Referenzoszillator (1) und einer ersten PLL-Schaltung (2) mit einem ersten VCO (4) vorgesehen. Die erste PLL-Schaltung (2) ist mit dem Referenzoszillator (1) verbunden und dient zur Frequenzkanaleinstellung durch Verstimmung des ersten VCO (4). Eine zweite PLL-Schaltung (2) ist vorgesehen, die einen feinverstimmbaren zweiten VCO (5) aufweist, wobei die zweite PLL-Schaltung (3) ebenfalls mit dem Referenzoszillator verbunden ist. Der zweiten PLL-Schaltung (3) werden aufzumodulierende Daten zugeführt, die diese durch Feinverstimmung des zweiten VCO (5) auf eine feste Trägerfrequenz moduliert. Weiterhin ist eine Phasendetektorschleife (6, 7, 8) mit einem dritten VCO (6) und einem Phasendetektor (8) vorgesehen, wobei dem Phasendetektor (8) einerseits ein moduliertes Signal basierend auf dem Ausgangssignal des zweiten VCO (5) und andererseits ein Mischsignal des Ausgangssignals des ersten VCO (4) und des dritten VCO (6) zugeführt werden.

Description

Beschreibung
Schaltung zur Frequenzaufbereitung und Modulation und Funk¬ station
Die vorliegende Erfindung bezieht sich auf eine Schaltung zur Frequenzaufbereitung und Modulation, wobei durch die Schal¬ tung mehrere Frequenzkanäle für eine Übertragung bereitge¬ stellt werden sollen. Die Erfindung bezieht sich weiterhin auf eine Funkstation, insbesondere ein Mobiltelefon oder eine Basisstation eines Mobilfunksystems, das eine solche Schaltung aufweist.
Aus dem Stand der Technik sind verschiedenartige Schaltungen zur Frequenzaufbereitung, Modulation und AFC (Automatic Frequency Control) eines Mobiltelefons bekannt.
Fig. 4 zeigt ein Beispiel einer aus dem Stand der Technik bekannten Schaltung, die durch einen Chipsatz realisiert ist, der durch die Firma Hitachi angeboten und ertrieben wird. In der in Fig. 4 dargestellten bekannten Schaltung wird ein drahtlos übertragenes Signal durch eine Antenne 10 empfangen. Während des Empfangsbetriebs wird dann das empfangene Signal zu einem Verstärker 11 gegeben. Der Frequenzbereich des emp- fangenen Signals kann beispielsweise in einem Bereich zwischen 925 und 960 MHz liegen. Das verstärkte Signal wird dann in einem Mischer 12 mit einem Ausgangssignal eines VCO 4 derart heruntergemischt, daß das Ausgangssignal des Mischers 12 eine feste Zwischenfrequenz von 225 MHz beispielsweise auf- weist (13) . Diese erste Zwischenfrequenz von 225 MHz kann in einem weiteren Mischer 14 auf Grundlage beispielsweise eines frequenzhalbierten (17) Ausgangssignal eines VCO 5 auf eine zweite Zwischenfrequenz von beispielsweise 45 MHz (15) heruntergemischt werden. Das Ausgangssignal mit der Zwischenfre- quenz von beispielsweise 45 MHz wird dann moduliert. Beispielsweise kann dazu ein Quadratur-Demodulator 16 vorgesehen sein, der die I/Q-Bestandteile des Signals demoduliert, die auf der zweiten Zwischenfrequenz von 45 MHz vorliegen. Zur Demodulation in dem Quadratur-Demodulator 16 kann beispiels¬ weise ein Signal verwendet werden, das durch eine 1/6 Fre¬ quenzteilung (18) des Ausgangssignals des VCO 5 erhalten wird. Der VCO 4, der die Frequenzkanaleinstellung vornimmt, und der VCO 5 sind gemäß diesem Stand der Technik mittels je¬ weils einer PLL-Schaltung 24, 25 mit einem temperaturkompensierten Kristall 1 verbunden, der beispielsweise eine tempe¬ raturkompensierte Frequenz fxtaι = 13 MHz ausgibt.
Im folgenden soll nun der Sendebetrieb bei der aus dem Stand der Technik bekannten Schaltung erläutert werden. Das Ausgangssignal des VCO 5, das beispielsweise eine Frequenz von 540 MHz aufweist, wird auf 270 MHz heruntergeteilt und hier- bei zueinander um 90° phasenverschobene Signale erzeugt. Diese Signale mit 270 MHz werden dann einem Quadratur-Modulator 22 zugeführt, dem weiterhin die aufzumodulierenden I/Q- Bestandteile der zu übertragenden Daten zugeführt werden. Das auf eine Trägerfrequenz von 270 MHz modulierte Signal wird dann einem Phasendetektor (Phasenkomparator 8) zugeführt, der dieses modulierte Signal mit einem Signal vergleicht, das durch Mischen der Ausgangssignale des VCO 4 (Kanal-Einstell- VCO) mit dem Ausgangssignal eines Sende-VCO (6) in einem Mischer (7) erhalten wird. Das Ausgangssignal des Phasendetek- tors 8 wird in einem Loop-Filter (20) gefiltert und dann dem Sende-VCO 6 zugeführt. Das Ausgangssignal des Sende-VCO kann beispielsweise in einem Bereich zwischen 880 - 915 MHz liegen. Die Phasendetektor-Schleife sorgt einerseits im Sinne einer PLL für eine automatische Frequenzregelung (AFC) des Sende-VCO 6 und setzt gleichzeitig das modulierte Ausgangs¬ signal des Quadratur-Modulators 22 von einer Trägerfrequenz von 270 MHz auf eine Sendefrequenz um, die je nach eingestelltem Frequenzkanal in dem Bereich zwischen 880 und 915 MHz gewählt wird. Das Ausgangssignal des Sende-VCO 6 wird über einen Sendeverstärker 19 wiederum der Antenne 10 zugeführt . Diese aus dem Stand der Technik bekannte Schaltung weist den Nachteil auf, daß der Aufwand für die Modulation, die durch analoge Quadratursignale erfolgt, verhältnismäßig aufwendig und daher auch teuer ist.
Theoretisch wäre zur Lösung dieses Nachteils eine direkte digitale Modulation des Sende-VCO 6 denkbar. Indessen ist eine solche direkte Modulation des Sende-VCOs 6 nur schwer zu realisieren, da durch Nichtlinearitäten z.B. der VCO die Schlei- fenbandbreite der Modulationsschleife stark schwankt und somit eine saubere Übertragungskennlinie nur durch einen entsprechend hohen Entzerrungsaufwand realisiert werden kann.
Es ist daher Aufgabe der vorliegenden Erfindung, die darge- legte aus dem Stand der Technik bekannte Schaltung zur Frequenzaufbereitung und Modulation einfacher und kostengünstiger auszuführen.
Angesichts des genannten Problems für den Fall einer direkten Modulation des Sende-VCO ist es zentraler Gedanke der vorliegenden Erfindung, die Funktionen Kanaleinstellung (über einen großen Frequenzbereich) und Modulation (relativ geringer Frequenzbereich) + AFC (AFC = automatische Frequenzkontrolle) aufzusplitten.
Zur Lösung der Aufgabe wird daher eine Schaltung zur Frequenzaufbereitung und Modulation vorgeschlagen, wobei durch die Schaltung mehrere Frequenzkanäle für eine Übertragung modulierter Signale bereitgestellt werden soll. Die Schaltung weist dabei einen Referenzoszillator auf. Weiterhin ist eine erste PLL-Schaltung mit einem ersten VCO (Voltage Control Oscillator, spannungsgesteuerter Oszillator) vorgesehen, die mit dem Referenzoszillator verbunden ist und die zur Frequenzkanaleinstellung durch Verstimmung des ersten VCO dient. Weiterhin ist eine zweite PLL-Schaltung mit einem feinverstimmbaren zweiten VCO vorgesehen, die ebenfalls mit dem Referenzoszillator verbunden ist. Der zweiten PLL-Schaltung werden aufzumodulierende Daten zugeführt, wobei die zweite PLL-Schaltung diese auf eine feste Tragerfrequenz durch Fein- verstimmung des VCO 5 moduliert. Weiterhin ist eine Phasende- tektorschleife mit einem dritten VCO und einem Phasendetektor vorgesehen, wobei dem Phasendetektor einerseits ein Signal basierend auf dem Ausgangssignal des zweiten VCO und anderer¬ seits ein Mischsignal des Ausgangssignals des ersten VCO und des dritten VCO zugeführt werden.
Die erste PLL-Schaltung zur Frequenzkanaleinstellung kann im Vergleich zu der zweiten PLL-Schaltung schnell sein und einen großen Frequenzbereich abdecken, wie er zur Frequenzkanalemstellung benotigt wird.
Die zweite PLL-Schaltung kann Teil einer reziproken Direkt- synthese-Emrichtung sein, wobei die Modulation mittels des Addierwert-Eingangs der Direktsynthese-Einrichtung erfolgt
Das Ausgangssignal des zweiten, feinverstimmbaren VCO kann mittels einem Frequenzteiler dem Phasendetektor zugeführt werden.
Der Referenzoszillator, der mit der ersten und der zweiten PLL verbunden ist, kann temperaturkompensiert sein.
Für den Fall, daß der Referenzoszillator nicht temperaturkompensiert ist kann die Temperaturkompensation m der zweiten PLL-Schaltung durch eine Steuereinheit anhand einer Korrekturtabelle erfolgen.
Erfindungsgemaß ist weiterhin ein Mobiltelefon mit einem Empfanger sowie einem Sender mit einer Schaltung zur Frequenzaufbereitung und Modulation der oben genannten Art vorgesehen. Wenn das Mobiltelefon im Zeitduplexbetrieb arbeitet, kann zum Empfang ein nicht moduliertes Ausgangssignal des zweiten VCO verwendet werden.
Nunmehr werden Bezug nehmend auf die begleitenden Figuren und anhand von Ausfuhrungsbeispielen weitere Vorteile, Merkmale und Eigenschaften der vorliegenden Erfindung naher erläutert. Es zeigen:
Fig. 1 ein erstes Ausfuhrungsbeispiel einer erfmdungs- gemaßen Schaltung,
Fig. 2 ein zweites Ausfuhrungsbeispiel einer erfin- dungsgemaßen Schaltung,
Fig. 3 einen Ausschnitt der Schaltung gemäß dem ersten m Fig. 1 dargestellten Ausfuhrungsbeispiel, der m Fig.l mit 26 bezeichnet ist, und
Fig. 4 eine Schaltung gemäß dem Stand der Technik, von der die vorliegende Erfindung ausgeht.
Bezugnehmend auf Fig. 1 soll nunmehr ein erstes Ausfuhrungsbeispiel der Erfindung erläutert werden. Aus Fig. 1 ist er- sichtlich, da einige Bauelemente, insbesondere seitens des Empfangszweigs der Schaltung, sich nicht von den Bauteilen unterscheiden, wie sie m dem eingangs erläuterten Stand der Technik bereits bekannt sind. Im vorliegenden sollen daher nur diejenigen Schaltungselemente erläutert werden, m denen sich die Erfindung von dem Bezug nehmend auf Fig. 5 dargestellten Stand der Technik unterscheidet. Wie m Fig. 1 dargestellt ist gemäß der vorliegenden Erfindung eine erste PLL- Schaltung 2 mit einem Frequenzkanal-Emstell-VCO 4 sowie eine zweite PLL-Schaltung 3 mit einem VCO 5 vorgesehen. Wie im Ge- gensatz zum Stand der Technik findet die Modulation gemäß der vorliegenden Erfindung digital mit Hilfe der modulierbaren PLL-Schaltung 3 statt. Wahrend also die PLL-Schaltung 3 die Funktion der Modulation in einem verhältnismäßig geringen Frequenzbereich durch FeinverStimmung des VCO 5 unter gleich¬ zeitiger AFC-Funktion aufweist, hat die PLL-Schaltung 2 in Zusammenspiel mit dem VCO 4 die Funktion der Kanaleinstellung über einen großen Frequenzbereich, wobei auch in diesem Fall gleichzeitig eine AFC-Funktion durch das Zusammenspiel der PLL-Schaltung 2 mit dem VCO 4 gewährleistet ist.
Bezugnehmend auf Fig. 3, die den in Fig.l mit dem Bezugszei- chen 26 bezeichneten Ausschnitt darstellt, soll nunmehr erläutert werden, wie beispielsweise die Modulation unter Zuhilfenahme der PLL-Schaltung 3 und des VCO 5 ausgeführt werden kann.
Bei der in Fig. 3 gezeigten Schaltung (26 in Fig. 1) wird eine reziproke Digitalsynthese-Einrichtung 27 von einer Ansteu- ereinrichtung 34 mit einem digitalen Ansteuersignal ADD versorgt. Die Ansteuereinrichtung 34 weist ihrerseits einen Eingang 32 für ein Modulationssignal MOD auf. Jedes der Signale ADD, DF und MOD kann aus einem Bündel von Teilsignalen gebildet sein, die je einem Datenbit entsprechen und auf parallelen Leitungen übertragen werden.
Die reziproke Digitalsynthese-Einrichtung 27 weist eine be- kannte Digitalsynthese-Schaltung 29 auf. Die auch als DDS-
Schaltung (DDS-direct digital synthesizing) bezeichnete Digi- talsynthese-Schaltung 29 ist beispielsweise in dem unter der Typenbezeichnung AD7008 vertriebenen Baustein der Firma Analog Devices enthalten. Das digitale Ansteuersignal ADD der Ansteuereinrichtung 34 liegt an einem Addierwerteingang 35 der Digitalsynthese-Schaltung 29 an. Ferner weist die Digitalsynthese-Schaltung 29 einen Takteingang 36 sowie einen Ausgang 37 für ein Synthesesignal SYN auf.
Der Referenzoszillator 1 gibt ein Referenzsignal fκtdi mit einer konstanten Frequenz aus. Das Referenzsignal f,.tcll und das Synthesesignal SYN liegen an Eingängen eines Phasenverglei- chers 30 an. Der Phasenvergleicher 30 vergleicht die Phasen¬ lagen der beiden Signale SYN und fx aι und erzeugt eine analo¬ ges Abstimmsignal TUNE, das das Ergebnis des Vergleichs wie¬ dergibt. Das Abstimmsignal TUNE des Phasenvergleichers 30 liegt über einen Tiefpaß 31 an einem Steuereingang 38 des spannungsgesteuerten Oszillators 5 an.
Der spannungsgesteuerte Oszillator 5 erzeugt ein sinusförmiges Oszillatorsignal OSC, das einerseits als moduliertes Aus- gangssignal OUT der gesamt Schaltung dient und dem Frequenzteiler 9 zugeführt wird, und andererseits einer Taktformschaltung 28 zugeführt wird.
Die Taktformschaltung 28 ist als begrenzender Verstärker aus- gebildet und erzeugt aus dem Oszillatorsignal OSC ein recht- eckförmiges Taktsignal CLK, das am Takteingang 36 der Digitalsynthese-Schaltung 29 anliegt. In Ausführungsalternativen kann das Oszillatorsignal OSC unmittelbar als Taktsignal CLK verwendet werden, so daß die Taktformschaltung 28 entfällt. Dies ist insbesondere dann möglich, wenn der Oszillator 5 ein rechteckförmiges Oszillatorsignal OSC erzeugt.
Insgesamt wird bei der Schaltung nach Fig. 3 der spannungsgesteuerte Oszillator 5 in einer Art einer PLL-Schleife (3 in Fig. 1) derart nachgeführt, daß die Frequenzen der Signale
SYN und fxtal übereinstimmen. Die Digitalsynthese-Schaltung 29 wirkt dabei als fein einstellbarer Frequenzteiler, wobei über den Addierwerteingang 35 unterschiedliche, auch gebrochenzah- lige Frequenzteilerfaktoren einstellbar sind.
In weiteren Ausführungsalternativen der Schaltung nach Fig. 1 weist die Taktformschaltung 28 einen Frequenzteiler auf, um das Taktsignal CLK für die Digitalsynthese-Schaltung 29 aus dem Oszillatorsignal OSC mit einem festen Teilungsverhältnis abzuleiten. In diesen Ausführungsalternativen braucht die Digitalsynthese-Schaltung 29 nur für eine geringere Taktfre- quenz ausgelegt sein, und sie weist einen entsprechend gerin¬ geren Stromverbrauch auf.
Hinsichtlich des detaillierten Aufbaus und der Funktion der DDS 29 wird ausdrücklich auf die entsprechenden Passagen der deutschen Patentanmeldung 19740196.1, eingereicht am 12. September 1997, der Siemens AG Bezug genommen. Es wird dabei insbesondere auf Figur 2 verwiesen.
Aus dem Bezug nehmend auf Fig. 1 und 3 gezeigten Aufbau ergeben sich somit mehrere Vorteile:
Einerseits ist der Leistungsverbrauch gering, da der Feinstufensynthesizer (DDS) 29 auf einer sehr niedrigen Frequenz aufgrund der reziproken Ansteuerung arbeiten kann. Weiterhin verringern sich die Probleme, die sogenannte Spurious-Signale der DDS 29 zu beherrschen, da der überstrichene Frequenzbereich stark eingeschränkt ist. Die DDS (Feinstufensynthesizer) 29 kann somit einfach gehalten werden.
Die PLL-Schaltung 2 zur Kanaleinstellung im Zusammenspiel mit dem VCO 4 ähnlich wie in Fig. 3 dargestellt aufgebaut sein. Dem Addierwert-Eingang 35 wird in diesem Fall natürlich anstelle der Trägerfrequenz 32 und des Modulationssignals 33 ein Kanalwahlsignal zugeführt.
Indessen wird in diesem Fall als DDS 29 zur Kanaleinstellung ein sehr schneller Synthesizer (z.B. ein sigma delta-Synthe- sizer) verwendet, der wenig Leistung benötigt. Diese schnelle PLL-Schaltung 2 weist wie gesagt einen relativ großen Frequenzbereich auf und ist für die Kanaleinstellung zuständig.
Die PLL-Schaltung 2 zur Kanaleinstelllung kann alternativ beispielsweise durch ein Modulo-N, eine Fraktional-N oder auch eine sigma delta-PLL-Schaltung realisiert werden. Wie Bezug nehmend auf Fig. 3 erläutert wurde, ist die PLL- Schaltung 3 auf Grundlage eines Feinstufensynthesizers 29 aufgebaut, der direkt moduliert werden kann. Über die Phasen- detektorschleife bestehend aus dem Phasendetektor 8, dem Schleifenfilter (Loop Filter) 20, dem Sende-VCO 6 sowie die Rückführung über den Mischer 7, wird das mittels des VCO 5 auf 540 MHz modulierte Signal beispielsweise halbiert durch den Teiler 9 auf den Sende-VCO 6 übertragen.
Bezug nehmend auf Fig. 2 soll nunmehr ein zweites Ausfuhrungsbeispiel der vorliegenden Erfindung erläutert werden. Bei dem Ausfuhrungsbeispiel gemäß Fig. 2 wird ein Referenzoszillator 1' verwendet, der nicht temperaturkompensiert ist. Die Temperaturkompensation kann m diesem Fall seitens der PLL-Schaltung 3' stattfinden. Die Temperaturkompensation findet dabei durch FeinVerstimmung des VCOs 5 statt. Hierzu wird die Feinstufen-PLL 3' mittels einer Steuereinheit eingestellt. Der Ausgangstakt des VCO 5 wird einer Frequenzver- gleιchs-/Steueremheιt zugeführt, die weiterhin eine Informa- tion hinsichtlich der Umgebungstemperatur T sowie einen Systemtakt erhalt, der beispielsweise aus einem Frequenznormal resultiert. Die Frequenzvergleιchs-/Steueremheιt ermittelt anhand einer Korrekturtabelle und der Temperaturinformation T einen digitalen Korrekturwert Sd, der der DDS zugeführt wird.
In diesem Fall kann dann anstelle des nachgefuhrten und temperaturkompensierten Mutteroszillators (Referenzoszillator) 1 ein einfacher, nicht nachgefuhrter Oszillator 1' verwendet werden, was die Anordnung deutlich verbilligt.
Im übrigen ist darauf hinzuweisen, daß samtliche angeführten Frequenzwerte nur als Beispiel dargestellt sein sollen.
Für den Fall, daß das Mobiltelefon m dem die erfmdungsge- maße Schaltung eingebaut wird, im Zeitmultiplexbetrieb arbeitet, kann der VCO 5 wie dargestellt für den Sendebetrieb moduliert werden und andererseits für den Empfangsbetrieb ein unmoduliertes 540 MHz-Signal ausgeben. Für den Fall, daß das Mobiltelefon im Vollduplexbetrieb arbeiten soll, wird ein zu dem VCO 5 separater Empfangs VCO 5 hinzugefügt.

Claims

Patentansprüche
1. Schaltung zur Frequenzaufbereitung und Modulation, wobei durch die Schaltung mehrere Frequenzkanäle für eine Übertra- gung bereitgestellt werden, aufweisend:
- einen Referenzoszillator (1),
- eine erste PLL-Schaltung (2) mit einem ersten VCO (4), die mit dem Referenzoszillator (1) verbunden ist und die zur Fre- quenzkanaleinstellung durch Verstimmung des ersten VCO (4) dient,
- eine zweite PLL-Schaltung (3) mit einem feinverstimmbaren zweiten VCO (5), die mit dem Referenzoszillator (1) verbunden ist, wobei der zweiten PLL-Schaltung (3) aufzumodulierende Daten zugeführt werden, die diese durch Feinverstimmung des zweiten VCO (5) auf eine feste Trägerfrequenz moduliert, sowie
- eine Phasendetektorschleife (6, 7, 8) mit einem dritten VCO (6) und einem Phasendetektor (8), wobei dem Phasendetektor (8) einerseits ein moduliertes Signal basierend auf dem Ausgangssignal des zweiten VCO (5) und andererseits ein Mischsignal des Ausgangssignals des ersten VCO (4) und des dritten VCO (6) zugeführt werden.
2. Schaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die erste PLL-Schaltung (2, 4) zur Frequenzkanaleinstellung im Vergleich zu der zweiten PLL-Schaltung (3, 5) schnell ist und einen großen Frequenzbereich abdeckt.
3. Schaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die zweite PLL-Schaltung (3) Teil einer reziproken Direktsynthese-Einrichtung (27, 29) ist, wobei die Modulation (33) mittels eines Addierwert-Eingangs (35) der Direktsynthe¬ se-Einrichtung (27, 29) erfolgt.
4. Schaltung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß das Taktsignal (36) der Direktsynthese-Einrichtung (27, 29) durch einen Frequenzteiler (28) frequenzuntersetzt ist, der das Taktsignal für die Direktsynthese-Einrichtung (27, 29) aus dem Ausgangssignal des zweiten VCO (5) mit einem fe- sten Teilerverhältnis ableitet.
5. Schaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß das Ausgangssignal des zweiten, feinverstimmbaren VCO (5) mittels eines Frequenzteilers (9) dem Phasendetektor (8) zugeführt wird.
6. Schaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Referenzoszillator (1) temperaturkompensiert ist.
7. Schaltung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß der Referenzoszillator (1') nicht temperaturkompensiert ist und die Temperaturkompensation in der zweiten PLL-Schaltung (3') durch eine Steuereinheit (29) anhand einer Korrekturtabelle erfolgt.
8. Funkstation, aufweisend einen Empfänger sowie einen Sender mit einer
Schaltung zur Frequenzaufbereitung und Modulation nach einem der vorhergehenden Ansprüche.
9. Funkstation nach Anspruch 7 d a d u r c h g e k e n n z e i c h n e t, daß es im Zeitduplexbetrieb arbeitet und zum Empfang ein nichtmoduliertes Ausgangssignal des zweiten VCO (5) verwendet wird.
PCT/DE1999/001940 1998-08-27 1999-07-01 Schaltung zur frequenzaufbereitung und modulation und funkstation WO2000011925A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19839097.1 1998-08-27
DE19839097 1998-08-27

Publications (2)

Publication Number Publication Date
WO2000011925A2 true WO2000011925A2 (de) 2000-03-09
WO2000011925A3 WO2000011925A3 (de) 2002-10-03

Family

ID=7878972

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001940 WO2000011925A2 (de) 1998-08-27 1999-07-01 Schaltung zur frequenzaufbereitung und modulation und funkstation

Country Status (1)

Country Link
WO (1) WO2000011925A2 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3005952A1 (de) * 1979-02-26 1980-09-04 Radiometer Electronics As Frequenzmodulierbarer, als synthesizer ausgebildeter signalgenerator
US5216389A (en) * 1992-01-31 1993-06-01 Motorola, Inc. Temperature compensation of a crystal reference using direct digital synthesis
DE4320087C1 (de) * 1993-06-17 1994-08-18 Katek Kabel Kommunikations Anl Steuergenerator mit Phasenregelschleife
WO1996023366A1 (en) * 1995-01-24 1996-08-01 Nokia Mobile Phones Ltd. A method and circuit for creating a modulated signal in a transceiver
EP0746114A1 (de) * 1995-05-31 1996-12-04 Matra Communication Frequenzmodulierter Funksender
WO1999014849A1 (de) * 1997-09-12 1999-03-25 Siemens Aktiengesellschaft Schaltung zum erzeugen eines modulierten signals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3005952A1 (de) * 1979-02-26 1980-09-04 Radiometer Electronics As Frequenzmodulierbarer, als synthesizer ausgebildeter signalgenerator
US5216389A (en) * 1992-01-31 1993-06-01 Motorola, Inc. Temperature compensation of a crystal reference using direct digital synthesis
DE4320087C1 (de) * 1993-06-17 1994-08-18 Katek Kabel Kommunikations Anl Steuergenerator mit Phasenregelschleife
WO1996023366A1 (en) * 1995-01-24 1996-08-01 Nokia Mobile Phones Ltd. A method and circuit for creating a modulated signal in a transceiver
EP0746114A1 (de) * 1995-05-31 1996-12-04 Matra Communication Frequenzmodulierter Funksender
WO1999014849A1 (de) * 1997-09-12 1999-03-25 Siemens Aktiengesellschaft Schaltung zum erzeugen eines modulierten signals

Also Published As

Publication number Publication date
WO2000011925A3 (de) 2002-10-03

Similar Documents

Publication Publication Date Title
DE69630478T2 (de) Sender und Sendeempfänger
DE4191766C2 (de) Frequenzsteuerschaltkreis für einen einstellbaren Empfänger-Oszillator
DE3750757T2 (de) Empfängeranordnung für winkelmodulierte Signale.
DE19954255B4 (de) Phase Lock Loop und diesbezügliches Verfahren
DE69736793T2 (de) Verfahren zum Erzeugen von Frequenzen in einem Sender-Empfänger mit direkter Umwandlung eines Dualband-Radiokommunikationssystems, ein Sender-Empfänger mit direkter Umwandlung eines Dualband-Radiokommunikationssystems und die Verwendung dieses Verfahrens und dieser Vorrichtung in einer mobilen Station
DE69737000T2 (de) Funksender Empfänger für Senden und Empfang von MF Signalen in zwei Bändern
DE68920761T2 (de) Sender-Empfänger.
DE60121518T2 (de) Frequenzsynthetisierer und Multiband-Funkgerät mit einem solchen Frequenzsynthetisierer
DE69837698T2 (de) Multimodusfunkkommunikationssystem
DE4216027C2 (de) Demodulierschaltkreis
DE68916952T2 (de) Selbsttätige Frequenz-Steuerschaltung.
DE2628581C3 (de) Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger
DE69017077T2 (de) Verfahren zur Erzeugung der Frequenzen eines digitalen Funktelefons.
DE102007042979B4 (de) Integrierte Schaltung für Mobilfunk-Sendeempfänger
DE2646966A1 (de) Rundfunkempfaenger
DE69120468T2 (de) Frequenzdemodulator für Frequenzsprungbetrieb mit Kanälen
DE3311784C2 (de)
DE602004005298T2 (de) Frequenzgenerator mit mehreren spannungsgesteuerten Oszillatoren
EP0552642B1 (de) Kombiniertes Funksende- und -empfangsgerät mit einer PLL-Schaltung
WO2000011925A2 (de) Schaltung zur frequenzaufbereitung und modulation und funkstation
EP0076981B1 (de) Pilotton-Demodulator für den Stereo-Fernsehempfang
DE10317598A1 (de) Integrierter Transceiverschaltkreis
DE3738124C2 (de) Eine die Trägerwelle des FM-Synthesators für ein Telefonsystem steuernde Schaltung
DE19719658C2 (de) HF-Überlagerungs-Sendeempfangsgerät
DE69827922T2 (de) Filter für ein Mobilfunktelefon

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
AK Designated states

Kind code of ref document: A3

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE