WO2000004597A2 - Asymmetrisch sperrendes leistungshalbleiterbauelement - Google Patents

Asymmetrisch sperrendes leistungshalbleiterbauelement Download PDF

Info

Publication number
WO2000004597A2
WO2000004597A2 PCT/DE1999/002038 DE9902038W WO0004597A2 WO 2000004597 A2 WO2000004597 A2 WO 2000004597A2 DE 9902038 W DE9902038 W DE 9902038W WO 0004597 A2 WO0004597 A2 WO 0004597A2
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor body
main direction
basic doping
doped
Prior art date
Application number
PCT/DE1999/002038
Other languages
English (en)
French (fr)
Other versions
WO2000004597A3 (de
Inventor
Hans-Joachim Schulze
Martin Ruff
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to DE19981343D priority Critical patent/DE19981343D2/de
Priority to AU57267/99A priority patent/AU5726799A/en
Priority to DE19981343A priority patent/DE19981343B4/de
Publication of WO2000004597A2 publication Critical patent/WO2000004597A2/de
Publication of WO2000004597A3 publication Critical patent/WO2000004597A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Definitions

  • the present invention relates to an asymmetrically blocking semiconductor component which can be used in m circuits with high voltages and currents.
  • a goal in the development of modern circuits is to reduce the number of required components such as. B. semiconductor devices, capacitors or resistors.
  • B. semiconductor devices, capacitors or resistors attempts are being made to reduce protective circuits, which leads to increased loads on the components. Increased demands must therefore be made of the resilience of these components with a strong increase or decrease in current or voltage.
  • EP 0 262 356 B1 describes a method for producing a pn junction of high dielectric strength, in which the edge region of a doped region which is formed on the top side of a semiconductor body and whose boundary surface forms a pn junction which forms on the edge
  • the top of the semiconductor body is curved, and is gradually provided with a gradually decreasing doping concentration on the outside.
  • a semiconductor layer on the upper side is used as the dopant source and the dose of diffusion of the dopant is increasingly reduced towards the outside through recesses of different widths which are milled out of this semiconductor layer.
  • EP 0 389 863 B1 describes a method for producing a pn junction of high dielectric strength, in which the method from EP 0 262 356 B1 is supplemented in that the semiconductor material is removed from the top in the edge region.
  • the etching depth is dimensioned such that the surface breakdown voltage of the pn junction biased in the blocking direction is set to a predetermined value.
  • the object of the present invention is to provide an asymmetrically blocking power semiconductor component which is suitable for minimizing the total power loss due to low thickness of the component and low doping of the base material.
  • a laterally delimited region on an upper side of a semiconductor body provided with a basic doping which in comparison to the basic doping of the semiconductor material is highly doped for the same sign, is laterally defined by a special Targeted edge area completed. This edge area reduces the maximum field strength occurring at the edge of the current path during operation of the component.
  • a main direction of the current path occurring in the component during operation of the component runs essentially perpendicular to this upper side of the semiconductor body and is determined by the laterally delimited region and by a further highly doped region which, from the laterally delimited region, has a basic doping Area arranged separately from the top and for which the opposite sign of the electrical conductivity is doped. That at least the first-mentioned highly doped region is laterally delimited means that it is delimited transversely to this main direction of the current path within the semiconductor body and that the interface of this region runs at the edge towards the top of the semiconductor body.
  • a central area with the basic doping of the semiconductor body is located between the above-mentioned highly doped areas.
  • a pn junction is formed by the region highly doped for the sign of the conductivity opposite to the basic doping and by adjoining semiconductor material doped for the sign of the conductivity of the basic doping and extends transversely to the main direction of the current path.
  • the edge region adjacent to the laterally delimited region in the direction transverse to the main direction of the current path is doped for the same sign of conductivity.
  • the edge area has a smaller dimension in the main direction or a smaller gradient of the concentration of the dopant in the main direction compared to the laterally delimited area, so that the effective thickness of the central area provided with the basic doping is greater than adjacent to the edge area in the central part of the component provided for the current flow, ie adjacent to the laterally delimited area in the main direction.
  • Executions of the component according to the invention look like; these are generally any asymmetrical blocking components such as diodes, asymmetrical (i.e. one-sided blocking) transistors and thyristors, in particular GTOs (gate turn off thyristors), as well as monolithically integrated systems such as e.g. B. reverse conducting thyristors.
  • asymmetrical blocking components such as diodes, asymmetrical (i.e. one-sided blocking) transistors and thyristors, in particular GTOs (gate turn off thyristors), as well as monolithically integrated systems such as e.g. B. reverse conducting thyristors.
  • GTOs gate turn off thyristors
  • monolithically integrated systems such as e.g. B. reverse conducting thyristors.
  • the typical dimensions entered in FIG. 1 for the thicknesses of the individual doped regions are likewise only to be understood as examples.
  • Figure 1 shows the edge region of a power diode in cross section.
  • the diode which is rotationally symmetrical in this example results from a rotation of the cross section shown about the left boundary line 22.
  • a semiconductor body 1 has a basic doping, which in this case results from a low doping concentration for there is.
  • highly doped regions for mutually opposite conductivity types are formed on mutually opposite upper sides.
  • the n + region 2 is delimited laterally m on the plane of the upper side 11 of the semiconductor body.
  • the oppositely doped p + region 3 extends over the entire opposite top 12 of the component.
  • Contacts 6, 7 for electrical connection are applied to the outer surfaces of these areas. These contacts are preferably made of metal.
  • a main direction 4 for the current path during operation of the component is determined by the arrangement of the doped regions 2, 3. This main direction 4 is shown here in the technical current direction.
  • the laterally delimited doped region 2 is surrounded by another doped region of the same sign of conductivity as the edge region 5.
  • This edge region 5 adjoins the laterally delimited region 2 and is doped n-conducting in accordance with this region 2.
  • the edge region 5 is reduced in its dimension in the main direction 4 compared to the n + region 2.
  • the region of the n ⁇ basic doping is therefore somewhat thicker than in the region of the current path.
  • the effective thickness of the central region 8 (base region) of the semiconductor body 1, which has the basic doping and is located between the highly doped regions 2, 3 (emitter regions), can therefore be chosen to be sufficiently thin to meet essential electrical parameters such as, for. B. to optimize the forward voltage or the storage charge, while laterally the laterally limited area 2, the higher effective thickness of the central area 8 there results in a reduction in the electric field strength. This ensures that a breakthrough occurs in the reverse direction, not in the edge region, but in the central region of the component, and the ideal breakdown voltage specified essentially by means of the basic doping of the semiconductor material can be achieved.
  • the effective thickness is essentially predetermined by the thickness of the central region 8 (base region) of the basic doping and is influenced only to a very small extent by the thicknesses of the highly doped regions 2, 3 (emitter regions).
  • a preferred embodiment provides an edge area with at most one third of the thickness of the laterally delimited area 2.
  • the edge region 5 can, as shown in the example, have a reduced dimension in the main direction 4 compared to the adjacent highly doped region 2.
  • the desired effect is also achieved according to the invention in that the gradient of the concentration of the dopant in the main direction 4 in the edge region 5 is set lower than in the adjacent highly doped region 2. This cannot be done by the geometric contours shown in the figure represent.
  • the upper and lower boundaries of regions 2 and 5 shown in the figure can be at the same height in this alternative exemplary embodiment.
  • the dimension of the edge region 5, as shown in the figure can be reduced in the main direction (ie, viewed from the top of the semiconductor body, the concentration of the dopant in the edge region already drops before reaching the level of the lower limit of the laterally limited area 2 in the figure to the value in the central area 8).
  • the semiconductor body on the side of the pn junction 38 is delimited by an acute-angled edge 10 (termination of the pn junction by a so-called positive angle).
  • the inside angle a between the top 12 and the side surface 21 (jacket of the truncated cone forming the semiconductor body) or between the plane of the pn junction 38 and this side surface 21 is typically approximately 40 °.
  • the field strength on the surface can be further reduced to an uncritical value.
  • the surface field strength can be reduced more by such an etching process.
  • the result of this diode is that the breakdown does not occur in the reverse direction during operation in the reverse direction, but in the central area of the component, and thus the ideal breakdown voltage which is essentially predetermined by the basic doping of the semiconductor body 1 can be set.
  • the breakdown voltage of the diode is not significantly influenced by the curvature of the boundary of the n + region 2 at the edge.
  • the specified structure can be z. B. realize in such a way that a diffusion process for doping region 2 (emitter region) is carried out first.
  • the temperature and the diffusion time are adapted to the desired dimension of the central n + region 2, taking into account the diffusion constant of the dopant.
  • a semiconductor body made of silicon can be used to form the n + doping using a mask z.
  • B. a POCl 3 diffusion with subsequent tempering step for healing or a phosphorus ion implantation with subsequent tempering step for healing.
  • the dopant is driven in and annealed, for. B. at 1240 ° C for half an hour.
  • z. B a full-surface phosphorus ion implantation or a POCl 3 assignment of the component with a subsequent driving and healing step.
  • the process parameters it must be taken into account that when the edge region 5 is produced, the dopant of the central region 2 penetrates further into the semiconductor body, so that the dimension of the region 2 increases in the main direction 4.
  • doping can first be introduced and cured over the entire surface, the depth of penetration and the concentration corresponding to the desired values in the edge region 5.
  • the central region 2 is produced in the desired dimensions by further introduction of dopant and annealing. It should be taken into account that this healing also changes the penetration depth and the concentration of the dopant in the edge region 5, but in a manner known per se to the person skilled in the art.
  • the gradient of the diffusion for n-conduction in the edge region 5 is chosen to be lower than in the region 2 in order to allow the electrical field strength in the edge region to decrease somewhat more gently. It can also be advantageous if, as shown in the figure, the top 11 of the semiconductor body is chamfered towards the edge 9 in the region of the edge region 5. The thickness of the
  • Edge area 5 then decreases continuously towards the outer edge 9 of the component.
  • FIG. 2 shows, as a further example, a cross section corresponding to FIG. 1 through a GTO according to the invention.
  • the laterally delimited region is an n-type doped buffer zone 15 with an anode short 14 in which p + -type doped regions 13 are embedded as anodes.
  • On the opposite upper side there are n + -conductively doped cathodes 16 with etched trenches 17 provided for the gate.
  • the area with dashed lines may or may not be present. For electrical connection there are contacts in the respective areas which are not shown in FIG. 2.
  • either the diode or the thyristor has an edge termination, which is formed within the semiconductor body in an obvious modification of the exemplary embodiment described.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein innerhalb eines Halbleiterkörpers (1) lateral begrenzter, hoch dotierter Emitterbereich (2) ist von einem Randbereich (5) umgeben, der in der Stromrichtung eine geringere Dicke und/oder einen geringeren Gradienten der Dotierstoffkonzentration besitzt. Damit wird die elektrische Feldstärke am Rand reduziert. Der niedrig dotierte Basisbereich (8) hat im mittleren Teil eine zur Optimierung der elektrischen Parameter angepaßte geringere effektive Dicke als am Rand, so daß bei Dimensionierung auf punch through ein Durchbruch bei Betrieb in Sperrichtung im mittleren Teil auftritt.

Description

Beschreibung
Asymmetrisch sperrendes Leistungshalbleiterbauelement
Die vorliegende Erfindung betrifft ein asymmetrisch sperrendes Halbleiterbauelement, das m Schaltungen, m denen hohe Spannungen und Strome auftreten, eingesetzt werden kann.
Ein Ziel bei der Entwicklung moderner Schaltungen ist die Verminderung der Anzahl erforderlicher Komponenten wie z. B. Halbleiterbauelemente, Kondensatoren oder Widerstände. Zum einen wird versucht, Schutzbeschaltungen zu reduzieren, was zu erhöhten Belastungen der Bauelemente fuhrt. An die Belastbarkeit dieser Bauelemente mit starkem Strom- oder Spannungs- anstieg oder -abfall sind daher erhöhte Anforderungen zu stellen. Zum anderen wird versucht, die Anzahl der Komponenten durch erhöhte Sperrfahigkeit oder verringerte Verlustleistungen vor allem der Halbleiterbauelemente zu reduzieren.
Ein Problem, das bei Halbleiterbauelementen auftritt, ist eine Erhöhung der Feldstärke im Randbereich des Bauelementes an der Oberflache. Diese Erhöhung wird verursacht durch m der Regel positive Oberflachenladungen. Diese fuhren zu einer unerwünschten Verringerung der Durchbruchspannung m Sperrich- tung. Dieser Effekt macht sich verstärkt bemerkbar, wenn das Bauelement m einem im Hinblick auf die angestrebte Sperrfahigkeit sehr dünnen Halbleiterkorper ausgebildet ist. Eine geringe Baudicke wird aber angestrebt, um die gesamte Verlustleistung zu minimieren. Bei asymmetrisch sperrenden Bau- elementen kann durch eine niedrige Grunddotierung des das
Bauelement bildenden Halbleiterkorpers die Dicke des Bauelementes minimiert werden. Bei typischen Dimensionierungen dieser Bauelemente stoßt die Raumladungszone bei Betrieb der Diode m Sperrichtung unter Umstanden schon bei einer Spannung, die zwischen 30 % und 60 % der Durchbruchspannung liegt, an den n+-Bereιch an (punch through) . In der EP 0 262 356 Bl ist ein Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit beschrieben, bei dem der Randbereich eines dotierten Bereiches, der an der Oberseite eines Halbleiterkorpers ausgebildet ist und dessen Grenzflache einen pn-Übergang bildet, der sich am Rand zur Oberseite des Halbleiterkorpers hin krümmt, nach außen hin mit einer allmählich abnehmenden Dotierungskonzentration versehen wird. Es wird dazu eine Halbleiterschicht auf der Oberseite als Dotierstoffquelle verwendet und die Dosis der Em- diffusion des Dotierstoffes durch mehrere m dieser Halbleiterschicht ausgeatzte Aussparungen unterschiedlicher Breite nach außen hin zunehmend reduziert.
In der EP 0 389 863 Bl ist ein Verfahren zur Herstellung ei- nes pn-Übergangs hoher Spannungsfestigkeit beschrieben, bei dem das Verfahren aus der EP 0 262 356 Bl ergänzt wird dadurch, daß im Randbereich das Halbleitermateπal von der Oberseite her abgetragen wird. Die Atztiefe wird dabei so bemessen, daß die Oberflachen-Durchbruchspannung des m Sper- richtung vorgespannten pn-Übergangs auf einen vorgegebenen Wert eingestellt wird.
Aufgabe der vorliegenden Erfindung ist es, ein asymmetrisch sperrendes Leistungshalbleiterbauelement anzugeben, das f r eine Minimierung der Gesamtverlustleistung durch geringe Dik- ke des Bauelementes und geringe Dotierung des Grundmateriales geeignet ist.
Diese Aufgabe wird mit dem Leistungshalbleiterbauelement mit den Merkmalen des Anspruches 1 gelost. Ausgestaltungen ergeben sich aus den abhangigen Ansprüchen.
Bei dem erfindungsgemaßen Bauelement wird ein an einer Oberseite eines mit einer Grunddotierung versehenen Halbleiter- korpers vorhandener lateral begrenzter Bereich, der im Vergleich zu der Grunddotierung des Halbleitermateriales hoch für dasselbe Vorzeichen dotiert ist, lateral durch einen spe- ziell ausgebildeten Randbereich abgeschlossen. Dieser Randbereich vermindert die im Betrieb des Bauelementes am Rand des Strompfades auftretende maximale Feldstärke.
Eine Hauptrichtung des im Betrieb des Bauelementes auftretenden Strompfades in dem Bauelement verläuft im wesentlichen senkrecht zu dieser Oberseite des Halbleiterkorpers und ist durch den lateral begrenzten Bereich und durch einen weiteren hoch dotierten Bereich bestimmt, der von dem lateral begrenz- ten Bereich durch einen die Grunddotierung aufweisenden Bereich getrennt im Abstand zu der Oberseite angeordnet und für das der Grunddotierung entgegengesetzte Vorzeichen der elektrischen Leitfähigkeit dotiert ist. Daß zumindest der erstgenannte hoch dotierte Bereich lateral begrenzt ist, heißt, daß er quer zu dieser Hauptrichtung des Strompfades innerhalb des Halbleiterkorpers begrenzt ist und daß die Grenzfläche dieses Bereiches am Rand zu der Oberseite des Halbleiterkorpers hin verläuft. Zwischen den genannten hoch dotierten Bereichen befindet sich ein zentraler Bereich mit der Grunddotierung des Halbleiterkorpers. Ein pn-Übergang wird durch den hoch für das der Grunddotierung entgegengesetzte Vorzeichen der Leitfähigkeit dotierten Bereich und durch daran angrenzendes Halbleitermaterial, das für das Vorzeichen der Leitfähigkeit der Grunddotierung dotiert ist, gebildet und erstreckt sich quer zu der Hauptrichtung des Strompfades.
Der in Richtung quer zur Hauptrichtung des Strompfades an den lateral begrenzten Bereich angrenzende Randbereich ist für dasselbe Vorzeichen der Leitfähigkeit dotiert. Der Randbe- reich hat aber eine geringere Abmessung in der Hauptrichtung oder einen geringeren Gradienten der Konzentration des Dotierstoffes in der Hauptrichtung im Vergleich zu dem lateral begrenzten Bereich, so daß die effektive Dicke des mit der Grunddotierung versehenen zentralen Bereiches angrenzend an den Randbereich größer ist als in dem für den Stromfluß vorgesehenen mittleren Teil des Bauelementes, d. h. an den lateral begrenzten Bereich in der Hauptrichtung angrenzend. Es folgt eine Beschreibung des Bauelementes anhand der Figuren, die als Beispiele e einen Querschnitt eines Bauelementes mit einem Randbereich verminderter Abmessung zeigen. Figur 1 zeigt eine erfindurigsgemäße Diode. Figur 2 zeigt einen erfmdungsgemaßen GTO.
Das nachfolgend anhand der Figur 1 beschriebene Ausfuhrungs- beispiel soll das Wesentliche der Erfindung erläutern. Es ist anhand dieser Figur leicht erkennbar, wie mögliche andere
Ausfuhrungen des erfmdungsgemaßen Bauelementes aussehen; das sind allgemein beliebige asymmetrisch sperrende Bauelemente wie Dioden, asymmetrische (also einseitig sperrende) Transistoren und Thyristoren, insbesondere GTOs (gate turn off thy- ristors) , sowie monolithisch integrierte Systeme wie z. B. ruckwartsleitende Thyristoren. Die m der Figur 1 eingetragenen typischen Abmessungen für die Dicken der einzelnen dotierten Bereiche sind ebenfalls nur als Beispiele zu verstehen.
Die Figur 1 zeigt den Randbereich einer Leistungsdiode im Querschnitt. Die m diesem Beispiel rotationssymmetrische Diode ergibt sich durch eine Rotation des dargestellten Querschnittes um die linke Begrenzungslinie 22. Ein Halbleiter- korper 1 weist eine Grunddotierung auf, die m diesem Fall aus einer niedrigen Dotierungskonzentration für
Figure imgf000006_0001
keit besteht. In diesem Halbleiterkorper sind an einander gegenüberliegenden Oberseiten hoch dotierte Bereiche für zueinander entgegengesetzte Leitfahigkeitstypen ausgebildet. In diesem Beispiel ist der n+-Bereιch 2 lateral m der Ebene der Oberseite 11 des Halbleiterkorpers begrenzt. Der entgegengesetzt dotierte p+-Bereιch 3 erstreckt sich ber die gesamte gegenüberliegende Oberseite 12 des Bauelementes. Kontakte 6, 7 f r elektrischen Anschluß sind auf den äußeren Oberflachen dieser Bereiche aufgebracht. Diese Kontakte sind vorzugsweise aus Metall. Die Vorzeichen der Dotierungen sind m den Figuren nur als Beispiel angegeben und können vertauscht sein. Durch die Anordnung der dotierten Bereiche 2, 3 ist eine Hauptrichtung 4 für den Strompfad im Betrieb des Bauelementes bestimmt. Diese Hauptrichtung 4 ist hier in der technischen Stromrichtung eingezeichnet. Quer zu dieser Hauptrichtung 4 ist der lateral begrenzte dotierte Bereich 2 rings von einem weiteren dotierten Bereich gleichen Vorzeichens der Leitfähigkeit als Randbereich 5 umgeben. Dieser Randbereich 5 grenzt an den lateral begrenzten Bereich 2 an und ist ent- sprechend diesem Bereich 2 n-leitend dotiert. Wie den in der Figur eingezeichneten Abmessungen zu entnehmen ist, ist der Randbereich 5 gegenüber dem n+-Bereich 2 in seiner Abmessung in der Hauptrichtung 4 vermindert. Seitlich zu dem n+-Bereich 2 ist daher der Bereich der n~-Grunddotierung etwas dicker als im Bereich des Strompfades.
Die effektive Dicke des zentralen Bereiches 8 (Basisbereich) des Halbleiterkorpers 1, der die Grunddotierung aufweist und sich zwischen den hoch dotierten Bereichen 2, 3 (Emitterbe- reiche) befindet, kann daher ausreichend dünn gewählt werden, um wesentliche elektrische Parameter wie z. B. die Durchlaßspannung oder die Speicherladung zu optimieren, während seitlich des lateral begrenzten Bereiches 2 die dort höhere effektive Dicke des zentralen Bereiches 8 eine Reduzierung der elektrischen Feldstärke zur Folge hat. Damit wird erreicht, daß ein Durchbruch bei Betrieb in Sperrichtung nicht im Randbereich, sondern im mittleren Bereich des Bauelementes auftritt und so die im wesentlichen mittels der Grunddotierung des Halbleitermateriales vorgegebene ideale Durchbruchspan- nung erzielt werden kann. Die effektive Dicke wird im wesentlichen durch die Dicke des zentralen Bereiches 8 (Basisbereich) der Grunddotierung vorgegeben und nur zu einem sehr geringen Anteil durch die Dicken der hoch dotierten Bereiche 2, 3 (Emitterbereiche) beeinflußt. Eine bevorzugte Ausfüh- rungsform sieht entsprechend den in der Figur eingetragenen Abmessungen einen Randbereich mit höchstens einem Drittel der Dicke des lateral begrenzten Bereiches 2 vor. Der Randbereich 5 kann, wie in dem Beispiel dargestellt, eine gegenüber dem angrenzenden hoch dotierten Bereich 2 in der Hauptrichtung 4 verminderte Abmessung besitzen. Den gewünsch- ten Effekt erreicht man erfindungsgemäß auch dadurch, daß der Gradient der Konzentration des Dotierstoffes in der Hauptrichtung 4 in dem Randbereich 5 geringer eingestellt wird als in dem angrenzenden hoch dotierten Bereich 2. Das läßt sich durch die in der Figur wiedergegebenen geometrischen Konturen nicht darstellen. Die in der Figur eingezeichneten oberen und unteren Begrenzungen der Bereiche 2 und 5 können bei diesem alternativen Ausführungsbeispiel auf gleicher Höhe liegen. Zusätzlich zu einer Verminderung des Gradienten der Konzentration des Dotierstoffes kann die Abmessung des Randberei- ches 5, wie in der Figur dargestellt, in der Hauptrichtung vermindert sein (d. h., von der Oberseite des Halbleiterkorpers aus gesehen, sinkt die Konzentration des Dotierstoffes in dem Randbereich bereits vor Erreichen des Niveaus der in der Figur unteren Begrenzung des lateral begrenzten Bereiches 2 auf den Wert in dem zentralen Bereich 8 ab) . Durch diese
Mittel ergibt sich in der Hauptrichtung angrenzend an den lateral begrenzten Bereich 2 eine deutlich geringere effektive Dicke des zentralen Bereiches 8 als im Randbereich des Bauelementes angrenzend an den Randbereich 5.
Bei der dargestellten Diode ist der Halbleiterkörper auf der Seite des pn-Überganges 38 durch eine spitzwinklige Kante 10 begrenzt (Abschluß des pn-Uberganges durch einen sogenannten positiven Winkel) . Der Innenwinkel a zwischen der Oberseite 12 und der Seitenfläche 21 (Mantel des den Halbleiterkörper bildenden Kegelstumpfes) bzw. zwischen der Ebene des pn-Überganges 38 und dieser Seitenfläche 21 beträgt typisch etwa 40°. Bei einer Dimensionierung der Dicke des Basisbereiches auf „punch through" (s. diesbezügliche Ausführungen in der Beschreibungseinleitung) werden die an dem Rand des Überganges vom n+-dotierten Bereich 2 zum n"dotierten Bereich 8 auftretenden hohen Feldstärken durch den erfindungsgemäß vorhan- denen Randbereich 5 verringert. Falls notwendig, kann dann z. B. durch Atzen des Randbereiches 5 die Feldstärke an der Oberfläche weiter auf einen unkritischen Wert reduziert werden. Bei einem geringeren Gradienten der Konzentration des Dotierstoffes im Randbereich 5 kann durch einen solchen Atzprozeß die Oberflächenfeldstärke stärker reduziert werden. Bei dieser Diode ist damit erreicht, daß der Durchbruch bei Betrieb in Sperrrichtung nicht im Randbereich, sondern im zentralen Bereich des Bauelementes auftritt und somit die im wesentlichen über die Grunddotierung des Halbleiterkorpers 1 vorgegebene ideale Durchbruchspannung eingestellt werden kann. Die Durchbruchspannung der Diode wird durch die Krümmung der Begrenzung des n+-Bereiches 2 am Rand nicht wesentlich beeinflußt.
Die angegebene Struktur läßt sich z. B. in der Weise realisieren, daß zuerst ein Diffusionsprozeß für die Dotierung des Bereiches 2 (Emitterbereich) durchgeführt wird. Die Temperatur und die Diffusionszeit werden der gewünschten Abmessung des zentralen n+-Bereiches 2 unter Berücksichtigung der Diffusionskonstante des Dotierstoffes angepaßt. Bei dem angegebenen Beispiel und einem Halbleiterkörper aus Silizium kann zur Ausbildung der n+-Dotierung unter Verwendung einer Maske z. B. eine POCl3-Diffusion mit anschließendem Temperschritt zur Ausheilung oder eine Phosphorionenimplantation mit anschließendem Temperschritt zur Ausheilung vorgenommen werden. Das Eintreiben des Dotierstoffes und Ausheilen erfolgt z. B. bei 1240°C eine halbe Stunde lang.
Im Anschluß daran wird z. B. eine ganzflächige Phosphorionenimplantation oder eine POCl3-Belegung des Bauelementes mit einem anschließenden Eintreib- und Ausheilschritt durchgeführt. Bei der Wahl der Prozeßparameter ist zu berücksichtigen, daß bei der Herstellung des Randbereiches 5 der Dotier- stoff des zentralen Bereiches 2 weiter in den Halbleiterkörper eindringt, so daß sich die Abmessung des Bereiches 2 in der Hauptrichtung 4 vergrößert. Statt dieses Verfahrens kann zunächst ganzflächig eine Dotierung eingebracht und ausgeheilt werden, die in der Eindringtiefe und der Konzentration den gewünschten Werten in dem Randbereich 5 entspricht. Anschließend wird unter Verwendung einer Maske, die den Randbereich abdeckt, der zentrale Bereich 2 durch weiteres Einbringen von Dotierstoff und Ausheilen in den gewünschten Abmessungen hergestellt. Dabei ist zu berücksichtigen, daß durch dieses Ausheilen sich auch die Eindringtiefe und die Konzentration des Dotierstoffes im Randbereich 5 ändern, allerdings in einer dem Fachmann an sich bekannten Weise.
Bei einer bevorzugten Ausführungsform dieser Diode wird der Gradient der Diffusion für n-Leitung im Randbereich 5 geringer als im Bereich 2 gewählt, um die elektrische Feldstärke im Randbereich etwas sachter abnehmen zu lassen. Es kann außerdem von Vorteil sein, wenn wie in der Figur dargestellt die Oberseite 11 des Halbleiterkorpers im Bereich des Randbe- reiches 5 zur Kante 9 hin abgeschrägt wird. Die Dicke des
Randbereiches 5 vermindert sich dann kontinuierlich zur äußeren Kante 9 des Bauelementes hin.
In Figur 2 ist als weiteres Beispiel ein der Figur 1 entspre- chender Querschnitt durch einen erfindungsge äßen GTO dargestellt. Der lateral begrenzte Bereich ist hier eine n-leitend dotierte Pufferzone 15 mit einem Anodenkurzschluß 14, in der p+-leitend dotierte Bereiche 13 als Anoden eingebettet sind. An der gegenüberliegenden Oberseite sind n+-leitend dotierte Kathoden 16 mit für das Gate vorgesehenen geätzten Gräben 17 vorhanden. Der gestrichelt umrandete Bereich kann, muß aber nicht vorhanden sein. Für elektrischen Anschluß sind Kontakte auf den jeweiligen Bereiche vorhanden, die in der Figur 2 nicht eingezeichnet sind.
Bei einer monolithischen Integration eines erfindungsgemäßen Bauelementes, z. B. eines rückwärtsleitenden Thyristors, in einem größeren Halbleiterkörper ggf. mit weiteren Bauelementen zusammen besitzt entweder die Diode oder der Thyristor einen Randabschluß, der in einer naheliegenden Abwandlung des beschriebenen Ausführungsbeispieles innerhalb des Halbleiter- körpers ausgebildet ist.
Der beschriebene Randbereich, unter dem die effektive Dicke des mit der Grunddotierung versehenen seitlichen Anteils des Basisbereiches größer ist als im mittleren Bereich des Bau- elementes, umgibt den mittleren Bereich vorzugsweise ringsum.

Claims

Patentansprüche
1. Leistungshalbleiterbauelement,
- bei dem an einer Oberseite (11) eines mit einer Grunddotie- rung versehenen Halbleiterkorpers (1) ein hoch dotierter
Bereich (2) vorhanden ist, der für elektrische Leitfähigkeit des Vorzeichens dieser Grunddotierung dotiert ist,
- bei dem, von dem hoch dotierten Bereich (2) durch einen die Grunddotierung aufweisenden Bereich (8) getrennt, ein wei- terer hoch dotierter Bereich (3) vorhanden ist, der für elektrische Leitfähigkeit des zur Grunddotierung entgegengesetzten Vorzeichens dotiert ist, so daß ein pn-Übergang (38) ausgebildet ist,
- bei dem der hoch für das Vorzeichen der Grunddotierung do- tierte Bereich (2) lateral, d. h. in Richtung quer zu einer
Hauptrichtung (4) eines im Betrieb des Bauelementes auftretenden Strompfades, innerhalb des Halbleiterkorpers (1) begrenzt ist,
- bei dem ein lateral an den lateral begrenzten Bereich (2) angrenzender Randbereich (5) vorhanden ist, der für elektrische Leitfähigkeit des Vorzeichens der Grunddotierung mit Dotierstoff in einer höheren Konzentration als der Konzentration der Grunddotierung dotiert ist, und
- bei dem der Randbereich (5) im Vergleich zu dem lateral be- grenzten Bereich (2) in der Hauptrichtung eine geringere
Abmessung oder in der Hauptrichtung einen geringeren Gradienten der Verteilung der Konzentration des Dotierstoffes oder in der Hauptrichtung eine geringere Abmessung und einen geringeren Gradienten der Verteilung der Konzentration des Dotierstoffes aufweist, so daß ein mit der Grunddotierung versehener Anteil des Halbleiterkorpers (1) dort eine größere effektive Dicke aufweist, wo er in der Hauptrichtung (4) an den Randbereich (5) anschließt, und dort eine im Vergleich dazu geringere effektive Dicke aufweist, wo er in der Hauptrichtung (4) an den lateral begrenzten Bereich (2) anschließt.
2. Leistungshalbleiterbauelement nach Anspruch - 1, bei dem der lateral begrenzte Bereich (2) und der Randbereich
(5) unterschiedliche Gradienten der Konzentration des Dotierstoffes in der Hauptrichtung (4) aufweisen und bei dem der Gradient der Konzentration des Dotierstoffes im Randbereich (5) geringer ist.
3. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, bei dem der Randbereich (5) in der Hauptrichtung (4) höch- stens ein drittel so dick ist wie der lateral begrenzte Bereich (2) .
4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, - bei dem die hoch dotierten Bereiche (2, 3) an einander gegenüberliegenden Oberseiten des Halbleiterkorpers (1) angeordnet sind,
- bei dem der pn-Übergang (38) durch eine seitliche Flanke des Halbleiterkorpers (1) begrenzt ist, die mit derjenigen Oberseite des Halbleiterkorpers, an der der entgegengesetzt zum Vorzeichen der Grunddotierung hoch dotierte Bereich (3) vorhanden ist, einen spitzen Winkel einschließt, und
- bei dem die Oberseite des Halbleiterkorpers, an der der lateral begrenzte Bereich (2) vorhanden ist, mit der seitli- chen Flanke des Halbleiterkorpers einen stumpfen Winkel einschließt .
PCT/DE1999/002038 1998-07-13 1999-07-02 Asymmetrisch sperrendes leistungshalbleiterbauelement WO2000004597A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19981343D DE19981343D2 (de) 1998-07-13 1999-07-02 Asymmetrisch sperrendes Leistungshalbleiterbauelement
AU57267/99A AU5726799A (en) 1998-07-13 1999-07-02 Asymmetrically blocking power semiconductor component
DE19981343A DE19981343B4 (de) 1998-07-13 1999-07-02 Asymmetrisch sperrendes Leistungshalbleiterbauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19831337 1998-07-13
DE19831337.3 1998-07-13

Publications (2)

Publication Number Publication Date
WO2000004597A2 true WO2000004597A2 (de) 2000-01-27
WO2000004597A3 WO2000004597A3 (de) 2000-04-20

Family

ID=7873887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002038 WO2000004597A2 (de) 1998-07-13 1999-07-02 Asymmetrisch sperrendes leistungshalbleiterbauelement

Country Status (3)

Country Link
AU (1) AU5726799A (de)
DE (1) DE19981343B4 (de)
WO (1) WO2000004597A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250608A1 (de) * 2002-10-30 2004-05-19 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
DE102004045768A1 (de) * 2004-09-21 2006-04-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements und Halbleiterbauelement mit einem Randabschluss

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464244A1 (de) * 1963-09-25 1969-01-02 Licentia Gmbh Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfaehigkeit
US3491272A (en) * 1963-01-30 1970-01-20 Gen Electric Semiconductor devices with increased voltage breakdown characteristics
EP0144876A2 (de) * 1983-12-07 1985-06-19 BBC Brown Boveri AG Halbleiterbauelement
EP0262356A2 (de) * 1986-09-30 1988-04-06 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
EP0389863A1 (de) * 1989-03-29 1990-10-03 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
EP0725444A1 (de) * 1995-02-03 1996-08-07 Hitachi, Ltd. Thyristor und Verfahren zur Herstellung desselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3491272A (en) * 1963-01-30 1970-01-20 Gen Electric Semiconductor devices with increased voltage breakdown characteristics
DE1464244A1 (de) * 1963-09-25 1969-01-02 Licentia Gmbh Halbleiteranordnung aus drei oder mehr Schichten abwechselnder Leitfaehigkeit
EP0144876A2 (de) * 1983-12-07 1985-06-19 BBC Brown Boveri AG Halbleiterbauelement
EP0262356A2 (de) * 1986-09-30 1988-04-06 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
EP0389863A1 (de) * 1989-03-29 1990-10-03 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
EP0725444A1 (de) * 1995-02-03 1996-08-07 Hitachi, Ltd. Thyristor und Verfahren zur Herstellung desselben

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250608A1 (de) * 2002-10-30 2004-05-19 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
DE10250608B4 (de) * 2002-10-30 2005-09-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
DE102004045768A1 (de) * 2004-09-21 2006-04-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements und Halbleiterbauelement mit einem Randabschluss
DE102004045768B4 (de) * 2004-09-21 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements

Also Published As

Publication number Publication date
WO2000004597A3 (de) 2000-04-20
DE19981343B4 (de) 2004-03-18
AU5726799A (en) 2000-02-07

Similar Documents

Publication Publication Date Title
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE19954351B4 (de) Halbleiterbauelement
DE19824514B4 (de) Diode
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60028134T2 (de) Randabschluss für Silizium-Leistungsanordnungen
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112014006289B4 (de) Leistungshalbleitervorrichtung
DE112017000079T5 (de) Halbleitervorrichtung
WO2000042662A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE102005004355B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010064573B3 (de) Halbleitervorrichtung
DE19814115B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE10235198B4 (de) Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE19738750B4 (de) Hochspannungs-Leistungs-MOS-Vorrichtung
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
EP0144876B1 (de) Halbleiterbauelement
DE3823795C2 (de)
EP0869559A2 (de) Power diode

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: CA

REF Corresponds to

Ref document number: 19981343

Country of ref document: DE

Date of ref document: 20021024

WWE Wipo information: entry into national phase

Ref document number: 19981343

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607