WO1999042851A1 - Structure of test fixture interface - Google Patents

Structure of test fixture interface Download PDF

Info

Publication number
WO1999042851A1
WO1999042851A1 PCT/JP1999/000740 JP9900740W WO9942851A1 WO 1999042851 A1 WO1999042851 A1 WO 1999042851A1 JP 9900740 W JP9900740 W JP 9900740W WO 9942851 A1 WO9942851 A1 WO 9942851A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
test
socket
test fixture
connect
Prior art date
Application number
PCT/JP1999/000740
Other languages
French (fr)
Japanese (ja)
Inventor
Susumu Kondo
Takashi Sekizuka
Hiroto Satoh
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Publication of WO1999042851A1 publication Critical patent/WO1999042851A1/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Definitions

  • the present invention relates to a performance board that is mounted on a test head of a semiconductor test system and serves as an interface with a device under test on the test system side, and a socket board that is mounted on a test handler and into which a device under test is inserted and removed.
  • the structure of the interface part of the test fixture that transmits signals between and. Background art
  • one example of the semiconductor test system includes a workstation 90, a semiconductor test apparatus main body 70, a test head 71, and a test handler 80.
  • the workstation 90 is an engineering workstation connected to the semiconductor test apparatus main body 70 and serving as an interface with the operator.
  • the semiconductor test equipment main body 70 includes a test processor that controls the entire system including peripheral devices, and various units that generate and measure test signals.
  • the path from the semiconductor test equipment main body 70 to the electronic circuit built in the test head 71 is connected by a cable, and transmission of test signals and the like is performed. You.
  • test signal and the like from an electronic circuit built in the test head 71 are electrically connected to a performance board 62 mounted in the test head 71.
  • the test signal on the performance board 62 is electrically connected to a plurality of IC sockets 11 mounted on the socket board 10 via the test fixture 100 and transmitted.
  • the output signal from the IC socket 11 is transmitted to the semiconductor test equipment main body along the reverse route.
  • the test fixture 100 can be separated and replaced according to the type of the performance board 62 and the socket board 100.
  • the test handler 80 is mounted on the socket board 10. This is an automatic transport device that automatically transports the device under test to multiple IC sockets 11, inserts and tests it, removes it from the IC socket based on the test results, sorts it, and transports it to the storage location.
  • test handler 80 mounts the IC socket 11 side of the socket board 10 in a constant temperature chamber to enable high and low temperature testing of the device under test.
  • test fixture 100 for transmitting signals between the performance board 62 mounted on the test head 71 and the socket board 10 will be described.
  • Signals are mainly transmitted between the performance board 62 and the socket board 10 via the connect board 40.
  • the connection between the performance board 62 and the connect board 40 is generally the same as the connection between the socket board 10 and the connect board 40.
  • a socket board 10 having a contact piece therein is embedded in a socket board 10 and provided.
  • the pin socket 60 since the pin socket 60 is longer than the thickness of the socket board 10, it protrudes by about 1 mm.
  • the reason is that the distance between the test fixture 100 and the IC socket must be kept short in order to improve the high-frequency characteristics during signal transmission, and the thickness of the socket board 10 cannot be increased. .
  • a pin 61 and a pin header 50 molded with resin or the like and supporting the pin 61 are provided at both ends.
  • the pin header 50 is fixed to the pad 44 by soldering the pin 61 to the pad 44 of the connect board 40.
  • the signal pattern 43 serving as a signal path forms a strip line between the signal board 43 and the inner layer GND pattern 45 of the connect board 40 to have a characteristic impedance of, for example, 50 ⁇ .
  • the GND pattern 41 has an inner layer GND due to the through hole 42. Connected to turns 4-5.
  • a pad 44 at one end of the connect board 40 is connected to a pad at the other end of the connect board 40 via a signal pattern 43.
  • pin headers 50 are provided at both ends of the connect board 40, respectively. Although not shown in the figure, the other end of the connect board 40 is similarly electrically connected to the performance board 62 via the pin header 50. Thus, the performance board 62 and the A signal is transmitted to and from the socket board 100 via the test fixture 100.
  • the IC socket 11 mounted on the socket board 10 has the measured Since a socket guide is used as a guide when inserting and removing a fixed device, it is desirable that the socket board 10 has as few projections as possible. However, the distance between the IC socket 11 and the test fixture 100 is increased, which is not preferable for transmitting high-frequency signals, such as an increase in capacity. There are practical problems (A) to (D) described above.
  • the present invention has been made in view of such a problem, and its purpose is to transmit a high-frequency test signal, enable a high-density pin arrangement, and conduct heat from the IC socket 11 side of the socket board through heat conduction.
  • An object of the present invention is to provide a structure of an interface portion of a test fixture, in which the connection is hardly conducted to the connect board side and the IC socket 11 side of the socket board is flat. Disclosure of the invention
  • a first aspect of the present invention to achieve the above object is a performance board mounted on a test head of a semiconductor test system and serving as an interface with a device under test on the test system side, and a performance board mounted on a test handler.
  • a performance board mounted on a test head of a semiconductor test system and serving as an interface with a device under test on the test system side
  • a performance board mounted on a test handler In the structure of the interface board of the test fixture that transmits signals between the socket board from which the measuring device is inserted and the
  • a plurality of surface mount connectors 20 which are surface mounted only on the side opposite to the IC socket mounting side of the socket board 10;
  • the feature of the structure of the test fixture ' are doing.
  • a second aspect of the present invention is a performance board that is mounted on a test head of a semiconductor test system and serves as an interface with a device under test on the test system side, and mounted on a test handler.
  • the interface board of the test fixture that transmits signals between the socket board from which the device under test is
  • a plurality of surface mount connectors 20 mounted on the surface of the performance board 62 only while being surface mounted only on the opposite side of the socket board 10 to the IC socket mounting side;
  • a connect board 40 for transmitting a signal from one end to the other end of the board; and a fit to one end of the connect board 40 and a fit to the other end of the connect board 40 to maintain matching of characteristic impedance.
  • a plurality of connectors 30 respectively mating with the respective surface mount connectors 20 of the socket board 10 or the performance board 62;
  • test fixture's interface part which has: BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a cross-sectional view of a signal portion on the socket board side of the test fixture of the present invention.
  • FIG. 2 is a cross-sectional view of the GND section on the socket board side of the test fixture of the present invention.
  • FIG. 3 is a partial plan view of the test fixture of the present invention on the socket board side.
  • Figure 4 is a configuration diagram of the semiconductor test system.
  • Fig. 5 is a cross-sectional view of the conventional test fixture on the socket board side.
  • FIG. 6 is a cross-sectional view taken along line AA of FIG. 5 of the conventional test fixture.
  • a surface mount connector 20 is provided on the socket board 10.
  • a connector 30 fitted to the connect board 40 is provided at a fitting portion of the test fixture 100 with the surface mount connector 20.
  • the fitting part of the test fixture 100 with the surface mount connector 20 may be provided with a coaxial cable connected to the connector 30.
  • the configuration of the test fixture 100 on the performance board 62 side is not shown in the figure, similarly, the performance board 62 is provided with the surface mount connector 20 and the connection board 4 is provided. Alternatively, the connector 30 may be provided with a connector 30 fitted to the connector 0.
  • the coaxial cable may be directly attached to the performance board 62 by soldering.
  • the performance board 62 may be electrically connected to the test head 71 via a plurality of layers of boards (for example, a mother board). As described above, the signal is transmitted between the socket board 10 and the performance board 62 via the interface of the test fixture 100.
  • the surface mount connector 20 is a surface mount connector to which the connector 30 is fitted and electrically connected.
  • the signal pin 21 and the GND pin 24 that can be surface mounted on the socket board 10 may be selectively used.
  • signal pin 21 is composed of 36 pins
  • GND pin 24 is composed of 4 pins.
  • the connector 30 is fixed and attached by soldering the signal contact 31 to the signal pattern 43 and the GND contact 32 to the GND pattern 41.
  • the connector 30 has a structure in which the signal contact 31 and the GND contact 32 of the part that is inserted into and mated with the surface mount connector 20 and the force and insulator are sandwiched, that is, a structure similar to a strip line. I have. That is, similar to the characteristic impedance of the signal pattern 43 of the connect board 40, matching can be achieved by setting the characteristic impedance between the signal contact 31 and the GND contact 32 to 50 ⁇ .
  • the signal transmission between the connect board 40 and the socket board 10 and the signal transmission between the connect board 40 and the performance board 62 maintain the characteristic impedance matching, so that high-frequency signals can be transmitted.
  • the surface mount connector 20 is mounted only on the side opposite to the side on which the IC socket 11 is mounted, there is no protrusion on the IC socket 11 side of the socket board 10. Therefore, even if a socket guide is used as a guide for inserting and removing the device under test, since there is no protrusion on the IC socket 11 side of the socket board 10, the device can be used smoothly without any trouble.
  • the pitch between the signal pins 21 of the surface mount connector 20 can be narrowed to about 0.8 mm to 0.5 mm.
  • the transmission path conventionally performed by soldering the 2-pin terminals from the performance board 62 directly to the socket board 10 using the coaxial cable with the 2-pin terminals has been replaced by the test fixture of the present embodiment.
  • the transmission of high-frequency signals through the interface has made it possible to configure the system without using coaxial cables directly.
  • test fixture 100 and the socket board 10 can be easily separated or replaced by removing the mating of the surface mount connector.
  • the present invention is embodied in the form described above, and has the following effects.
  • the present invention has overcome all of the above-mentioned problems (A) to (D) that the conventional technology has.
  • the characteristic impedance is matched between the connect board and the socket board 10 by the surface mount connector, and the connect board and the performance board are matched. Since the characteristic impedance is matched with the board, the high-frequency signal can be transmitted.
  • the socket board Furthermore, there is no protrusion on the IC socket 11 side of the socket board, and the IC board becomes flat, so that even if a socket guide is used as a guide for extracting and removing a device under test, the socket board can be used smoothly without any trouble.
  • the structure of the test fixture interface according to the present invention has a great advantage when a device under test operating with a high frequency signal is tested with high accuracy by combining a semiconductor test system and a test handler. Having.

Abstract

A test fixture is interposed between a performance board (62) and a socket board (10) to carry out high-density transmission of high-frequency signals. In such a structure of test fixture interface, the thermal conduction from IC sockets (11) on the socket board to a connector board is restricted, and IC sockets (11) are arranged flat on the socket board. A socket board on a test handler side is provided with a surface mount connector, and a connector board for transmitting signals from one end of the board to the other end is provided with a connector that can be engaged with the surface mount connector.

Description

明 細 書 テスト フィ クスチヤ ' インタフェース部の構造 技術分野  Description Test Fixture Structure of Interface Section
本発明は、 半導体試験システムのテスト へッドに搭載され試験システ ム側で被測定デバィスとのインタフェースとなるパフォ一マンスボード と、 テスト ハンドラに搭載され被測定デバイスが挿抜されるソケット ボ ードと、 の間に信号を伝送するテスト フィクスチヤのインタフェース部 の構造に関する。 背景技術  The present invention relates to a performance board that is mounted on a test head of a semiconductor test system and serves as an interface with a device under test on the test system side, and a socket board that is mounted on a test handler and into which a device under test is inserted and removed. The structure of the interface part of the test fixture that transmits signals between and. Background art
従来技術の例について、 図 4 〜図 6 を参照して説明する。  An example of the prior art will be described with reference to FIGS.
最初にテスト ハンドラを用いた半導体試験システムの概要について説 明する。  First, an overview of a semiconductor test system using a test handler is explained.
図 4 に示すよう に、 半導体試験システムの一例は、 ワークステ一ショ ン 9 0 と、 半導体試験装置本体 7 0 と、 テスト ヘッド 7 1 と、 テスト ノヽ ンドラ 8 0 とで構成される。  As shown in FIG. 4, one example of the semiconductor test system includes a workstation 90, a semiconductor test apparatus main body 70, a test head 71, and a test handler 80.
ワークステーショ ン 9 0 は、 半導体試験装置本体 7 0 に接続され、 ォ ペレータと のインタフエースとなるエンジニアリ ングワークステ一ショ ンである。  The workstation 90 is an engineering workstation connected to the semiconductor test apparatus main body 70 and serving as an interface with the operator.
半導体試験装置本体 7 0 は、 周辺装置を含むシステム全体を制御する テスト プロセッサと、 試験信号の発生と測定をおこなう 各種ユニット と The semiconductor test equipment main body 70 includes a test processor that controls the entire system including peripheral devices, and various units that generate and measure test signals.
、 各種電圧を供給する電源とで構成されている。 And a power supply for supplying various voltages.
また、 半導体試験装置本体 7 0 からテスト ヘッド 7 1 に内蔵している 電子回路への経路は、 ケーブルで接続され、 試験信号等の伝送が行われ る。 The path from the semiconductor test equipment main body 70 to the electronic circuit built in the test head 71 is connected by a cable, and transmission of test signals and the like is performed. You.
そして、 テスト へッド 7 1 に内蔵している電子回路からの試験信号等 は、 テスト へッド 7 1 に搭載されたパフォーマンスボード 6 2 へ電気接 続されている。  Then, a test signal and the like from an electronic circuit built in the test head 71 are electrically connected to a performance board 62 mounted in the test head 71.
また、 パフォーマンスボード 6 2 上の試験信号は、 テスト フイ クスチ ャ 1 0 0 を介してソケット ボード 1 0 に搭載される複数の I Cソケット 1 1 に電気接続されて伝送される。  The test signal on the performance board 62 is electrically connected to a plurality of IC sockets 11 mounted on the socket board 10 via the test fixture 100 and transmitted.
反対に、 I Cソケット 1 1 からの出力信号等は、 上記と逆の経路によ り 半導体試験装置本体に伝送される。  On the contrary, the output signal from the IC socket 11 is transmitted to the semiconductor test equipment main body along the reverse route.
また、 テスト フイクスチヤ 1 0 0 は、 パフォ一マンスボード 6 2 と、 ソケット ボード 1 0 との種類に対応して分離して交換することができる テストハンドラ 8 0 は、 ソケット ボード 1 0 に搭載された複数の I C ソケット 1 1 へ被試験デバイスを自動的に搬送し、 挿入して試験し、 そ の試験結果に基づき、 I Cソケット から抜き、 分類して収納先へ搬送を おこなう 自動搬送装置である。  The test fixture 100 can be separated and replaced according to the type of the performance board 62 and the socket board 100.The test handler 80 is mounted on the socket board 10. This is an automatic transport device that automatically transports the device under test to multiple IC sockets 11, inserts and tests it, removes it from the IC socket based on the test results, sorts it, and transports it to the storage location.
また、 一般に、 テストハンドラ 8 0 は、 ソケット ボード 1 0 の I Cソ ケット 1 1 側を恒温槽内に実装して被試験デバイスの高低温試験を可能 としている。  In general, the test handler 80 mounts the IC socket 11 side of the socket board 10 in a constant temperature chamber to enable high and low temperature testing of the device under test.
以上の半導体試験システム構成により 、 被試験デバイスの自動試験を おこなっている。  With the above semiconductor test system configuration, an automatic test of the device under test is performed.
次に、 テスト へッド 7 1 に搭載されるパフォーマンスボード 6 2 と、 ソケット ボード 1 0 間に信号を伝送するテスト フィクスチヤ 1 0 0 につ いて説明する。  Next, the test fixture 100 for transmitting signals between the performance board 62 mounted on the test head 71 and the socket board 10 will be described.
パフォ一マンスボード 6 2 とソケット ボード 1 0 間とは、 主に、 コネ クト ボード 4 0 を介して信号の伝送をしている。 パフォーマンスボード 6 2 とコネクト ボード 4 0 との接続関係は、 一 般に、 ソケット ボ一ド 1 0 とコネクト ボード 4 0 との接続関係と 同様で ある。 Signals are mainly transmitted between the performance board 62 and the socket board 10 via the connect board 40. The connection between the performance board 62 and the connect board 40 is generally the same as the connection between the socket board 10 and the connect board 40.
そこで、 図 5 と図 6 に示すソケット ボード 1 0 とコネクト ボード 4 0 との接続関係を中心に以下説明する。  Therefore, the following description will focus on the connection relationship between the socket board 10 and the connect board 40 shown in FIG. 5 and FIG.
従来、 図 5 と図 6 に示すよう に、 ソケット ボード 1 0 には、 内部に接 触片を有するピンソケット 6 0 を埋め込みして設けている。  Conventionally, as shown in FIGS. 5 and 6, a socket board 10 having a contact piece therein is embedded in a socket board 10 and provided.
このとき、 ピンソケット 6 0 は、 ソケット ボード 1 0 の厚さより 長い ので 1 m m程度突き出ている。  At this time, since the pin socket 60 is longer than the thickness of the socket board 10, it protrudes by about 1 mm.
この理由は、 信号伝送時の高周波特性を良く するため、 テスト フイク スチヤ 1 0 0 と I Cソケット との距離を短く 保つ必要があり 、 このため 、 ソケット ボード 1 0 の厚みを多く とれないためである。  The reason is that the distance between the test fixture 100 and the IC socket must be kept short in order to improve the high-frequency characteristics during signal transmission, and the thickness of the socket board 10 cannot be increased. .
また、 コネクト ボード 4 0 の端部では、 ピン 6 1 と、 樹脂等でモール ドされピン 6 1 を支持する、 ピンへッダ 5 0 とを両端部に設けて構成し ている。  At the end of the connect board 40, a pin 61 and a pin header 50 molded with resin or the like and supporting the pin 61 are provided at both ends.
そして、 ピンへッダ 5 0 は、 コネクト ボード 4 0 のパッド 4 4 にピン 6 1 を半田付けすることにより に固定されて取付られる。  The pin header 50 is fixed to the pad 44 by soldering the pin 61 to the pad 44 of the connect board 40.
信号の経路となる信号パターン 4 3 は、 コネクト ボード 4 0 の内層 G N Dパターン 4 5 との間にスト リ ップラインを形成して、 例えば 5 0 Ω の特性インピーダンスとしている。  The signal pattern 43 serving as a signal path forms a strip line between the signal board 43 and the inner layer GND pattern 45 of the connect board 40 to have a characteristic impedance of, for example, 50 Ω.
また、 G N Dパターン 4 1 は、 スルーホール 4 2 により 内層 G N Dノヽ。 ターン 4 5 と接続されている。  In addition, the GND pattern 41 has an inner layer GND due to the through hole 42. Connected to turns 4-5.
一方、 コネクト ボード 4 0 の一端のパッド 4 4 は、 信号パターン 4 3 を介して、 コネクト ボード 4 0 の他端のパッドに接続されている。  On the other hand, a pad 44 at one end of the connect board 40 is connected to a pad at the other end of the connect board 40 via a signal pattern 43.
また、 コネクト ボード 4 0 の両端には、 それぞれ、 ピンヘッダ 5 0 が 設けられている。 そして、 図に示してはいないが、 コネクト ボード 4 0 の他端は、 同様 にパフォーマンスボード 6 2 にピンへッダ 5 0 を介して電気接続される 以上により 、 パフォーマンスボ一ド 6 2 と、 ソケット ボード 1 0 との 間にテスト フイクスチヤ 1 0 0 を介して信号の伝送が行われる。 Further, pin headers 50 are provided at both ends of the connect board 40, respectively. Although not shown in the figure, the other end of the connect board 40 is similarly electrically connected to the performance board 62 via the pin header 50. Thus, the performance board 62 and the A signal is transmitted to and from the socket board 100 via the test fixture 100.
ところで、 上記コネクト ボード 4 0 の信号がピン 6 1 を通過する際に 、 ピンヘッダ 5 0 部で特性インピーダンスの整合がとれないために、 波 形の乱れが生じてしまう 。  By the way, when the signal of the connect board 40 passes through the pin 61, the characteristic impedance cannot be matched in the pin header 50, and thus the waveform is disturbed.
このため、 高周波の信号は、 2 ピン端子付同軸ケーブルにより 直接パ フォーマンスボード 6 2 からソケット ボード 1 0 へ 2 ピン端子の半田付 けにより おこなっている。  For this reason, high-frequency signals are generated by soldering the 2-pin terminals directly from the performance board 62 to the socket board 10 using a coaxial cable with 2-pin terminals.
従来は、 パフォ一マンスボード 6 2 と、 ソケット ボード 1 0 との間の 信号の伝送を、 上記説明のよう なテスト フィクスチヤ 1 0 0 により 行つ ている。  Conventionally, signal transmission between the performance board 62 and the socket board 10 is performed by the test fixture 100 as described above.
このよう に、 従来技術では、 下記の点で実用上の問題を生じる。  As described above, the conventional technology has practical problems in the following points.
( A ) テスト へッド 7 1 上のパフォ一マンスボード 6 2 と、 テストノヽ ンドラ 8 0 上のソケット ボード 1 0 との間に高周波信号の受渡しをする 場合、 ピンへッダ 5 0 部で特性ィンピーダンスの整合をとることができ なかったので、 試験信号が高速化すると、 伝送信号の反射による波形の 乱れが発生しやすく なつている。  (A) When passing high-frequency signals between the performance board 62 on the test head 71 and the socket board 10 on the test handler 80, use the pin header 50 to transfer high-frequency signals. Since the characteristic impedance could not be matched, waveform distortion due to reflection of the transmitted signal is likely to occur as the test signal speeds up.
( B ) ピンソケット 6 0 は、 接触片を内蔵するため外径を細く するの が困難であり 、 配列するピッチに限界が生じ、 実装密度を上げにく レ、。  (B) Since the pin socket 60 has a built-in contact piece, it is difficult to reduce the outer diameter, which limits the arrangement pitch and increases the mounting density.
( C ) ソケット ボード 1 0 に搭載した I Cソケット 1 1 側は温度試験 をするため恒温に保持する必要があるが、 ピンソケット 6 0 からの熱伝 導があるので断熱特性がよく ない。  (C) The IC socket 11 mounted on the socket board 10 needs to be kept at a constant temperature for the temperature test. However, the heat conduction from the pin socket 60 has poor heat insulation properties.
( D ) ソケット ボード 1 0 に搭載した I Cソケット 1 1 側には、 被測 定デバイスを挿抜する際のガイドとなる、 ソケット ガイドが用いられる ので、 ソケット ボード 1 0 に、 なるべく 突起がないことが望ましい また、 例え突起をなく すよう にソケット ボード 1 0 の厚みを増したと しても 、 I Cソケット 1 1 とテスト フィ クスチヤ 1 0 0 との距離が増大 し、 容量の増加等、 高周波信号を伝送する上で好ましく なく なる。 上記( A ) 乃至( D ) の実用上の問題があった。 (D) The IC socket 11 mounted on the socket board 10 has the measured Since a socket guide is used as a guide when inserting and removing a fixed device, it is desirable that the socket board 10 has as few projections as possible. However, the distance between the IC socket 11 and the test fixture 100 is increased, which is not preferable for transmitting high-frequency signals, such as an increase in capacity. There are practical problems (A) to (D) described above.
そこで、 本発明は、 こう した問題に鑑みなされたもので、 その目的は 、 高周波の試験信号の伝送ができ、 高密度のピン配置ができ、 ソケット ボードの I Cソケット 1 1 側の熱が熱伝導でコネクト ボード側に伝導し にく く 、 またソケット ボードの I Cソケット 1 1 側が平坦になるよう に した、 テスト フィ クスチヤのインタフェース部の構造を提供すること に ある。 発明の開示  Accordingly, the present invention has been made in view of such a problem, and its purpose is to transmit a high-frequency test signal, enable a high-density pin arrangement, and conduct heat from the IC socket 11 side of the socket board through heat conduction. An object of the present invention is to provide a structure of an interface portion of a test fixture, in which the connection is hardly conducted to the connect board side and the IC socket 11 side of the socket board is flat. Disclosure of the invention
即ち、 上記目的を達成するためになされた本発明の第 1 は、 半導体試験システムのテスト ヘッドに搭載され試験システム側で被測 定デバイスとのインタフェースと なるパフォーマンスボード と 、 テスト ハンドラに搭載され被測定デバイスが揷抜されるソケット ボードと、 の 間に信号を伝送するテスト フィ クスチヤのインタフェース部の構造にお いて、  That is, a first aspect of the present invention to achieve the above object is a performance board mounted on a test head of a semiconductor test system and serving as an interface with a device under test on the test system side, and a performance board mounted on a test handler. In the structure of the interface board of the test fixture that transmits signals between the socket board from which the measuring device is inserted and the
該ソケット ボード 1 0 の I Cソケット 搭載側の反対側でのみ表面実装 される、 複数の表面実装コネクタ 2 0 と、  A plurality of surface mount connectors 20 which are surface mounted only on the side opposite to the IC socket mounting side of the socket board 10;
ボードの一端から他端へ信号を伝送するコネクト ボード 4 0 と、 該コネクト ボード 4 0 の一端に嵌着し、 特性インピーダンスの整合を 保って、 上記各表面実装コネクタ 2 0 と嵌合する、 コネクタ 3 0 と、 を具備した、 テスト フィ クスチヤ ' インタフェース部の構造を特徴と している。 また、 上記目的を達成するためになされた本発明の第 2 は、 半導体試験システムのテスト へッドに搭載され試験システム側で被測 定デバイスとのインタフェースとなるパフォーマンスボード と 、 テスト ハンドラに搭載され被測定デバイスが揷抜されるソケット ボードと、 の 間に信号を伝送するテスト フィ クスチヤのィンタフェース部の構造にお いて、 A connect board 40 for transmitting a signal from one end to the other end of the board, and a connector which is fitted to one end of the connect board 40 to maintain characteristic impedance matching and to be fitted to each of the surface mount connectors 20 described above. The feature of the structure of the test fixture ' are doing. In order to achieve the above object, a second aspect of the present invention is a performance board that is mounted on a test head of a semiconductor test system and serves as an interface with a device under test on the test system side, and mounted on a test handler. In the structure of the interface board of the test fixture that transmits signals between the socket board from which the device under test is
該ソケット ボード 1 0 の I Cソケット 搭載側の反対側でのみ表面実装 されると共に、 該パフォーマンスボード 6 2 の表面に実装される、 複数 の表面実装コネクタ 2 0 と、  A plurality of surface mount connectors 20 mounted on the surface of the performance board 62 only while being surface mounted only on the opposite side of the socket board 10 to the IC socket mounting side;
ボードの一端から他端へ信号を伝送するコネクト ボード 4 0 と、 該コネクト ボード 4 0 の一端に嵌着すると共に、 該コネクト ボード 4 0 の他端に嵌着し、 特性インピーダンスの整合を保って、 上記ソケット ボード 1 0 又はパフォ一マンスボード 6 2 の各表面実装コネクタ 2 0 と それぞれ嵌合する複数のコネクタ 3 0 と、  A connect board 40 for transmitting a signal from one end to the other end of the board; and a fit to one end of the connect board 40 and a fit to the other end of the connect board 40 to maintain matching of characteristic impedance. A plurality of connectors 30 respectively mating with the respective surface mount connectors 20 of the socket board 10 or the performance board 62;
を具備した、 テスト フィクスチヤ ' インタフエ一ス部の構造を特徴と している。 図面の簡単な説明  It is characterized by the structure of the test fixture's interface part, which has: BRIEF DESCRIPTION OF THE FIGURES
図 1 は、 本発明のテスト ブイクスチヤのソケット ボード側の信号部の 断面図である。  FIG. 1 is a cross-sectional view of a signal portion on the socket board side of the test fixture of the present invention.
図 2 は、 本発明のテスト フィクスチヤのソケット ボード側の G N D部 の断面図である。  FIG. 2 is a cross-sectional view of the GND section on the socket board side of the test fixture of the present invention.
図 3 は、 本発明のテスト フィクスチヤのソケット ボード側の部分平面 図である。 図 4 は、 半導体試験システムの構成図である。 FIG. 3 is a partial plan view of the test fixture of the present invention on the socket board side. Figure 4 is a configuration diagram of the semiconductor test system.
図 5 は、 従来のテスト フイクスチヤのソケット ボード側の断面図であ る。  Fig. 5 is a cross-sectional view of the conventional test fixture on the socket board side.
図 6 は、 従来のテスト フィ クスチヤの図 5 の A— A断面図である。 発明を実施するための最良の形態  FIG. 6 is a cross-sectional view taken along line AA of FIG. 5 of the conventional test fixture. BEST MODE FOR CARRYING OUT THE INVENTION
本発明の実施例について、 図 1 〜図 3 を参照して説明する。  An embodiment of the present invention will be described with reference to FIGS.
本発明の、 テスト フィクスチヤ 1 0 0 のインタフェース部の構造では In the structure of the interface part of the test fixture 100 according to the present invention,
、 ソケット ボード 1 0 には、 図 1 と図 2 と に示すよう に、 表面実装コネ クタ 2 0 を設ける。 As shown in FIGS. 1 and 2, a surface mount connector 20 is provided on the socket board 10.
そして、 テスト フィ クスチヤ 1 0 0 の、 上記表面実装コネクタ 2 0 と の嵌合部には、 コネクト ボード 4 0 に嵌着したコネクタ 3 0 を設けて構 成する。  A connector 30 fitted to the connect board 40 is provided at a fitting portion of the test fixture 100 with the surface mount connector 20.
あるいは、 テスト フィクスチヤ 1 0 0 の、 上記表面実装コネクタ 2 0 との嵌合部には、 同軸ケーブルにコネクタ 3 0 を接続したものを設けて 構成してもよい。  Alternatively, the fitting part of the test fixture 100 with the surface mount connector 20 may be provided with a coaxial cable connected to the connector 30.
また、 テスト フイ クスチヤ 1 0 0 のパフォ一マンスボード 6 2 側の構 成は、 図に示していないが、 同様に、 パフォーマンスボード 6 2 に表面 実装コネクタ 2 0 を設け、 上記コネクト ボ一ド 4 0 に嵌着したコネクタ 3 0 を設けて構成してもよい。  Although the configuration of the test fixture 100 on the performance board 62 side is not shown in the figure, similarly, the performance board 62 is provided with the surface mount connector 20 and the connection board 4 is provided. Alternatively, the connector 30 may be provided with a connector 30 fitted to the connector 0.
あるいは、 テスト フイ クスチヤ 1 0 0 のパフォ一マンスボード 6 2 側 の構成として、 直接、 同軸ケーブルをパフォーマンスボード 6 2 に半田 付けにより 取り 付けてもよい。  Alternatively, as the configuration of the performance board 62 of the test fixture 100, the coaxial cable may be directly attached to the performance board 62 by soldering.
さらに、 パフォーマンスボード 6 2 側は、 複数の階層のボード ( 例え ば、 マザ一ボード) を介して、 テスト ヘッド 7 1 と電気接続を行っても よい。 このよう に、 本テスト フィ クスチヤ 1 0 0 のインタフエース部を介し て、 ソケット ボード 1 0 とパフォ一マンスボード 6 2 との間の信号伝送 をおこなっている。 Further, the performance board 62 may be electrically connected to the test head 71 via a plurality of layers of boards (for example, a mother board). As described above, the signal is transmitted between the socket board 10 and the performance board 62 via the interface of the test fixture 100.
次に各構成要素について説明する。  Next, each component will be described.
表面実装コネクタ 2 0 は、 コネクタ 3 0 が嵌合して電気接続される表 面実装コネクタである。  The surface mount connector 20 is a surface mount connector to which the connector 30 is fitted and electrically connected.
また、 表面実装コネクタ 2 0 の種類としては、 ソケット ボード 1 0 に 表面実装できる信号ピン 2 1 と GNDピン 2 4 とを使い分けてもよい。 例えば、 信号ピン 2 1 は 3 6ピンで、 GNDピン 2 4 は 4 ピンで構成 される。  As the type of the surface mount connector 20, the signal pin 21 and the GND pin 24 that can be surface mounted on the socket board 10 may be selectively used. For example, signal pin 21 is composed of 36 pins, and GND pin 24 is composed of 4 pins.
コネクト ボード 4 0 の両端は、 信号コンタクト 3 1 を信号パターン 4 3 に、 GNDコンタクト 3 2 を GNDパターン 4 1 に半田付けすること でコネクタ 3 0 を固定して取り 付けている。  At both ends of the connect board 40, the connector 30 is fixed and attached by soldering the signal contact 31 to the signal pattern 43 and the GND contact 32 to the GND pattern 41.
コネクタ 3 0 は、 表面実装コネクタ 2 0 に挿入されて嵌合 る部分の 信号コンタクト 3 1 と GNDコンタク ト 3 2 と力 、 絶縁体をサンドィッ チした構造、 すなわちスト リ ップライン同様の構造となっている。 つまり 、 コネクト ボード 4 0 の信号パターン 4 3 の特性ィンピ一ダン スと同様に、 信号コンタクト 3 1 と GNDコンタクト 3 2 間の特性ィン ピーダンスを 5 0 Ωとして整合をとることができる。  The connector 30 has a structure in which the signal contact 31 and the GND contact 32 of the part that is inserted into and mated with the surface mount connector 20 and the force and insulator are sandwiched, that is, a structure similar to a strip line. I have. That is, similar to the characteristic impedance of the signal pattern 43 of the connect board 40, matching can be achieved by setting the characteristic impedance between the signal contact 31 and the GND contact 32 to 50Ω.
従って、 コネクト ボード 4 0 とソケット ボード 1 0 間の信号伝送、 及 びコネクト ボード 40 とパフォーマンスボード 6 2 間の信号伝送は、 特 性インピーダンスの整合を保っているので高周波信号の伝送が可能とな る。  Therefore, the signal transmission between the connect board 40 and the socket board 10 and the signal transmission between the connect board 40 and the performance board 62 maintain the characteristic impedance matching, so that high-frequency signals can be transmitted. You.
また、 表面実装コネクタ 2 0 は、 I Cソケット 1 1 搭載側の反対側で のみ表面実装をおこなう ので、 ソケット ボード 1 0の I Cソケット 1 1 側には突起がでない。 従って、 被測定デバイスを挿抜する際のガイドとなるソケット ガイド が用いられても、 ソケット ボード 1 0 の I Cソケット 1 1 側に突起がな いために、 支障無くスムーズに使用できる。 Also, since the surface mount connector 20 is mounted only on the side opposite to the side on which the IC socket 11 is mounted, there is no protrusion on the IC socket 11 side of the socket board 10. Therefore, even if a socket guide is used as a guide for inserting and removing the device under test, since there is no protrusion on the IC socket 11 side of the socket board 10, the device can be used smoothly without any trouble.
さらに、 ピンソケット を用いないので、 ソケット ボード 1 0の I Cソ ケット 1 1 側から表面実装コネクタ 2 0側への熱伝導が少なく なる。 しかも、 表面実装コネクタ 2 0 は小型であり 、 信号ピン 2 1 間のピッ チを狭く するのが容易であるので実装密度を上げられる。  Furthermore, since pin sockets are not used, heat conduction from the IC socket 11 side of the socket board 10 to the surface mount connector 20 side is reduced. In addition, since the surface mount connector 20 is small and it is easy to narrow the pitch between the signal pins 21, the mounting density can be increased.
例えば、 従来のピンソケット 6 0のピッチが 2 . 5 4 m mに対して、 表面実装コネクタ 2 0 は信号ピン 2 1 間のピッチを 0 . 8 m m乃至 0 . 5 m m程度に狭く できる。  For example, while the pitch of the conventional pin socket 60 is 2.54 mm, the pitch between the signal pins 21 of the surface mount connector 20 can be narrowed to about 0.8 mm to 0.5 mm.
上述したよう に、 従来、 2 ピン端子付同軸ケーブルにより 直接パフォ 一マンスボード 6 2 からソケット ボード 1 0 間へ 2 ピン端子の半田付け により おこなっていた伝送経路を、 本実施例のテスト フィ クスチヤのィ ンタフェース部により 高周波信号の伝送が可能になったのに伴い、 同軸 ケーブルを直接使用しないで構成することが可能となった。  As described above, the transmission path conventionally performed by soldering the 2-pin terminals from the performance board 62 directly to the socket board 10 using the coaxial cable with the 2-pin terminals has been replaced by the test fixture of the present embodiment. The transmission of high-frequency signals through the interface has made it possible to configure the system without using coaxial cables directly.
また、 この半田付けの同軸ケーブルを廃止した場合には、 テスト フィ クスチヤ 1 0 0 とソケット ボード 1 0 との分離や交換が、 表面実装コネ クタの嵌合を外すこと により 容易にできる。 産業上の利用可能性  If the soldered coaxial cable is abolished, the test fixture 100 and the socket board 10 can be easily separated or replaced by removing the mating of the surface mount connector. Industrial applicability
本発明は、 以上説明したよう な形態で実施され、 以下に記載されるよ う な効果を奏する。  The present invention is embodied in the form described above, and has the following effects.
本発明は、 従来の技術が有していた、 上記( A ) 乃至( D ) の問題を 全て克服したものである。  The present invention has overcome all of the above-mentioned problems (A) to (D) that the conventional technology has.
即ち、 コネクト ボードとソケット ボード 1 0 間を表面実装コネクタに より 特性ィンピーダンスの整合をとり 、 コネクト ボード とパフオーマン スボードとの間も特性ィンピーダンスの整合をとつた構成にしたので高 周波信号の伝送ができる効果がある。 That is, the characteristic impedance is matched between the connect board and the socket board 10 by the surface mount connector, and the connect board and the performance board are matched. Since the characteristic impedance is matched with the board, the high-frequency signal can be transmitted.
さらに、 表面実装コネクタ使用による高密度の信号伝送ができる効果 力 Sある。  In addition, there is an effect S that enables high-density signal transmission by using surface mount connectors.
さらに、 ソケット ボードの I Cソケット 1 1 側の熱が熱伝導でコネク ト ボード側に伝導しにく く なる効果がある。  Furthermore, there is an effect that the heat on the IC socket 11 side of the socket board is hardly conducted to the connect board side by heat conduction.
さらに、 ソケット ボードの I Cソケット 1 1 側に突起が無く なり 平坦 になり 、 被測定デバイスを揷抜する際のガイドとなるソケット ガイドが 用いられても、 支障無く スムーズに使用できる効果がある。  Furthermore, there is no protrusion on the IC socket 11 side of the socket board, and the IC board becomes flat, so that even if a socket guide is used as a guide for extracting and removing a device under test, the socket board can be used smoothly without any trouble.
このよう に、 本発明によるテスト フィクスチヤ . インタフェース部の 構造は、 半導体試験システムとテスト ハンドラとを組み合わせて、 高周 波信号で動作する被測定デバイスを高精度に試験する際に、 大きなメリ ット を有する。  As described above, the structure of the test fixture interface according to the present invention has a great advantage when a device under test operating with a high frequency signal is tested with high accuracy by combining a semiconductor test system and a test handler. Having.

Claims

請 求 の 範 囲 The scope of the claims
1 . 半導体試験システムのテスト ヘッド に搭載され試験システム側で 被測定デバイスとのインタフェースとなるパフォーマンスボードと、 テ スト ハンドラに搭載され被測定デバィスが揷抜されるソケット ボードと 、 の間に信号を伝送するテスト フィクスチヤのインタフェース部の構造 において、 1. Signals are sent between the performance board that is mounted on the test head of the semiconductor test system and interfaces with the device under test on the test system side, and the socket board that is mounted on the test handler and through which the device under test is extracted. In the structure of the interface part of the test fixture to be transmitted,
該ソケット ボード ( 1 0 ) の I Cソケット 搭載側の反対側でのみ表面 実装される、 複数の表面実装コネクタ ( 2 0 ) と、  A plurality of surface mount connectors (20), which are surface mounted only on the side of the socket board (10) opposite to the side on which the IC socket is mounted;
ボードの一端から他端へ信号を伝送するコネクト ボード ( 4 0 ) と、 該コネクト ボード ( 4 0 ) の一端に嵌着し、 特性インピーダンスの整 合を保って、 上記各表面実装コネクタ ( 2 0 ) と嵌合する、 コネクタ ( 3 0 ) と、  A connect board (40) for transmitting a signal from one end of the board to the other end, and the above-mentioned surface mount connectors (20) are fitted to one end of the connect board (40) to maintain the characteristic impedance matching. ) And the connector (30)
を具備することを特徴とする、 テスト フィ クスチヤ ' インタフェース 部の構造。  The structure of the test fixture's interface unit, characterized by comprising:
2 . 半導体試験システムのテスト ヘッドに搭載され試験システム側で 被測定デバイスとのインタフェースとなるパフォーマンスボードと、 テ ストハンドラに搭載され被測定デバイスが揷抜されるソケット ボードと 、 の間に信号を伝送するテスト フィ クスチヤのインタフェース部の構造 において、 2. Signals are sent between the performance board that is mounted on the test head of the semiconductor test system and interfaces with the device under test on the test system side, and the socket board that is mounted on the test handler and through which the device under test is inserted. In the structure of the interface part of the test fixture to be transmitted,
該ソケット ボード ( 1 0 ) の I Cソケット 搭載側の反対側でのみ表面 実装されると共に、 該パフォ一マンスボード ( 6 2 ) の表面に実装され る、 複数の表面実装コネクタ ( 2 0 ) と、  A plurality of surface mount connectors (20) mounted on the surface of the socket board (10) only on the side opposite to the IC socket mounting side and mounted on the surface of the performance board (62);
ボードの一端から他端へ信号を伝送するコネクト ボード ( 4 0 ) と、 該コネクト ボード ( 4 0 ) の一端に嵌着すると共に、 該コネクト ボー ド ( 4 0 ) の他端に嵌着し、 特性インピーダンスの整合を保って、 上記 ソケット ボード ( 1 0 ) 又はパフォ一マンスボード ( 6 2 ) の各表面実 装コネクタ ( 2 0 ) とそれぞれ嵌合する複数のコネクタ ( 3 0 ) と、 を具備することを特徴とする、 テスト フィクスチヤ ' インタフェース 部の構造。 A connect board (40) for transmitting a signal from one end of the board to the other end; and a fit to one end of the connect board (40) and a fit to the other end of the connect board (40); Keeping the characteristic impedance matching, A test fixture, comprising: a plurality of connectors (30) that are respectively fitted to the surface mounting connectors (20) of the socket board (10) or the performance board (62). 'Structure of the interface part.
PCT/JP1999/000740 1998-02-20 1999-02-19 Structure of test fixture interface WO1999042851A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/38631 1998-02-20
JP10038631A JPH11237439A (en) 1998-02-20 1998-02-20 Test fixture

Publications (1)

Publication Number Publication Date
WO1999042851A1 true WO1999042851A1 (en) 1999-08-26

Family

ID=12530598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000740 WO1999042851A1 (en) 1998-02-20 1999-02-19 Structure of test fixture interface

Country Status (4)

Country Link
JP (1) JPH11237439A (en)
KR (1) KR20010006422A (en)
TW (1) TW420304U (en)
WO (1) WO1999042851A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218095B2 (en) * 2004-07-30 2007-05-15 Verigy (Singapore) Pte. Ltd. Method and apparatus for electromagnetic interference shielding in an automated test system
WO2006134644A1 (en) * 2005-06-14 2006-12-21 Advantest Corporation Coaxial cable unit, device interface apparatus and electronic component testing apparatus
KR100881939B1 (en) * 2006-11-15 2009-02-16 주식회사 아이티엔티 Semiconductor device test system
KR101193407B1 (en) 2007-09-11 2012-10-24 가부시키가이샤 어드밴티스트 Connector, conductive member, its manufacturing method, performance board, and testing device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387790U (en) * 1986-11-27 1988-06-08
JPH0231081U (en) * 1988-08-22 1990-02-27
JPH0421881U (en) * 1990-06-08 1992-02-24
JPH0496081U (en) * 1991-01-16 1992-08-20
JPH04289467A (en) * 1991-02-04 1992-10-14 Hitachi Electron Eng Co Ltd Apparatus for measuring electrical characteristics of ic device
JPH04304646A (en) * 1991-04-02 1992-10-28 Fujitsu Ltd Rubber conductor and method for testing semiconductor device
JPH08201476A (en) * 1995-01-30 1996-08-09 Nec Kyushu Ltd Test board for semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387790U (en) * 1986-11-27 1988-06-08
JPH0231081U (en) * 1988-08-22 1990-02-27
JPH0421881U (en) * 1990-06-08 1992-02-24
JPH0496081U (en) * 1991-01-16 1992-08-20
JPH04289467A (en) * 1991-02-04 1992-10-14 Hitachi Electron Eng Co Ltd Apparatus for measuring electrical characteristics of ic device
JPH04304646A (en) * 1991-04-02 1992-10-28 Fujitsu Ltd Rubber conductor and method for testing semiconductor device
JPH08201476A (en) * 1995-01-30 1996-08-09 Nec Kyushu Ltd Test board for semiconductor device

Also Published As

Publication number Publication date
KR20010006422A (en) 2001-01-26
TW420304U (en) 2001-01-21
JPH11237439A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US5859538A (en) Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both
JP5254919B2 (en) High performance tester interface module
US7977583B2 (en) Shielded cable interface module and method of fabrication
JP5750446B2 (en) Device interface board with a cavity on the back side for ultra high frequency applications
US6501278B1 (en) Test structure apparatus and method
US4996478A (en) Apparatus for connecting an IC device to a test system
US6686732B2 (en) Low-cost tester interface module
JP2010078596A (en) Probe assembly
US20090085591A1 (en) Probe tip including a flexible circuit board
JP4376370B2 (en) High-speed measurement probe device
US9234915B2 (en) Signal sensing device and circuit boards
JP2004177400A (en) Interfacing device of probe
US6300781B1 (en) Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system
JP2007078675A (en) Probe assembly and device using same
JP2006343316A (en) Semiconductor test interface
WO1999042851A1 (en) Structure of test fixture interface
JP2005032699A (en) Electric interconnection device
US7131047B2 (en) Test system including a test circuit board including resistive devices
JP2008210839A (en) Flexible substrate and electronic component testing device
TWM473518U (en) Probe card
JP2688444B2 (en) Semiconductor LSI inspection device
TW201126168A (en) Probe card and printed circuit board applicable to the same
US20040221199A1 (en) Systems and methods for probing processor signals
US7459921B2 (en) Method and apparatus for a paddle board probe card
JP2004139801A (en) Connecting interposer

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR SG US

WWE Wipo information: entry into national phase

Ref document number: 1019997009511

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09403449

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1019997009511

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019997009511

Country of ref document: KR