WO1998048459A1 - Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung - Google Patents

Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung Download PDF

Info

Publication number
WO1998048459A1
WO1998048459A1 PCT/DE1998/000769 DE9800769W WO9848459A1 WO 1998048459 A1 WO1998048459 A1 WO 1998048459A1 DE 9800769 W DE9800769 W DE 9800769W WO 9848459 A1 WO9848459 A1 WO 9848459A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
metal
component
components
integrated circuit
Prior art date
Application number
PCT/DE1998/000769
Other languages
English (en)
French (fr)
Inventor
Anton Anthofer
Holger HÜBNER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP98925394A priority Critical patent/EP0976156A1/de
Priority to US09/403,157 priority patent/US6597053B1/en
Priority to JP54467198A priority patent/JP3786429B2/ja
Publication of WO1998048459A1 publication Critical patent/WO1998048459A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Definitions

  • the control logic has been galvanically isolated from the power semiconductors (see A. Nakagawa et al. ISPS 1990, pp. 97 to 101).
  • the modules were integrated on silicon wafers, which have a thin Si0 2 layer below the active Si region.
  • the galvanic isolation was achieved by etching trenches around the circuits that extend as far as the insulating SiO 2 layer.
  • the resulting shielding of the control logic against coupling is deficient against high-frequency interference pulses. Fast switching operations can trigger an uncontrolled response of the logic.
  • US Pat. No. 5,306,942 discloses an integrated circuit arrangement with at least one component which is arranged in a first substrate and which is shielded by a shielding structure from electrical fluctuations in the first substrate which are caused by a further component of the circuit arrangement.
  • a shielding structure is created which laterally surrounds a lower half of the component and which comprises a lower horizontal shielding element.
  • a method is described in which an annular depression is produced in a surface of a substrate. Then An insulating layer and a layer of polysilicon are deposited. A thick layer of Si0 2 is deposited over it and planarized. A second substrate is applied as a carrier to the planarized surface of the layer of SiO 2 .
  • the back of the first substrate is then sanded thinly until the insulating layer is exposed.
  • Parts of the conductive layer serve as a shielding structure.
  • source / drain regions are produced by implantation.
  • a gate electrode and contacts are created above it. Since high temperatures are required for the application of the carrier and for the generation of the source / drain regions, doped polysilicon, which has a high melting temperature, is used for the shielding structure.
  • JP 61/290 753 shows an integrated circuit arrangement in which a side metallic structure is arranged next to a component. For this purpose, depressions are arranged in a surface of a substrate, which is adjacent to the component, which are lined with an insulating layer and filled with conductive material.
  • EP 0 567 694 AI describes an integrated circuit arrangement with at least two blocks which are separated from one another by an insulating layer. A metallic plate is placed between them to limit capacitive coupling between the first and second blocks.
  • US 5 122 856 describes a circuit arrangement integrated in a substrate which can transmit electrical signals from a surface of the substrate to a rear side of the substrate. This is done in the back of the substrate a recess is made, which is lined with an insulating layer. A contact element runs along a flank of the depression. Stacks comprising components can be arranged one above the other by connecting electrodes of the components to one another by heating.
  • US 5 266 511 describes a three-dimensional integrated circuit arrangement in which substrates comprising components are stacked one above the other. The components are arranged in monocrystalline layers. The connection of the substrates is effected by heating two adjacent SiO 2 layers of the substrates to approximately 90020 ° C. Contacts connect components stacked one above the other electrically.
  • the invention is based on the problem of an integrated circuit arrangement in which components are shielded against the coupling in of high-frequency interference pulses, and of specifying a method for their production.
  • component is used here both for individual elements, such as diodes and transistors, and for circuit structures that comprise several elements.
  • Protecting components with a metallic shielding structure has the advantage of avoiding the high costs associated with the use of disks containing SiO 2 described above.
  • the metallic shielding structure protects the components from interference pulses not only from neighboring power semiconductors, but from every source. The need for additional shielding against interference from the environment is eliminated. This keeps the volume of the chips particularly small.
  • the components can be integrated into a three-dimensional circuit arrangement.
  • Substrates comprising components are stacked together in a stack.
  • the three-dimensional arrangement increases the possible combinations in terms of material and manufacturing process of the various components.
  • sensor elements or fast GaAs RF transistors can be combined with silicon CMOS logic.
  • the surfaces of the components are provided with a metal layer and then their electrical contacts are electrically insulated from the metal layer by etching away the metal layer around the contacts.
  • the metal layers of two components that will adjoin one another in the stack to use two different metals whose alloy has a melting temperature above the melting temperature of at least one metal. If the components are brought together and their metal layers are heated to a temperature below the melting temperature of the alloy, at which one metal is solid and the other is liquid, the metals mix, which, due to the higher melting temperature of the alloy, hardens has the consequence. As a result, the metals of the shielding structure serve at the same time for the firm connection of two components adjacent in the stack. It is advantageous to use tin as the one metal because it has a low melting temperature. Copper can be chosen as the other metal.
  • auxiliary layer of, for example, Ti or TiN to the surfaces of the components before attaching the metals, which improves the adhesion of the metal layer and which forms a barrier against diffusion of the metals into metallic parts of the surface of the components.
  • Figure 1 shows a section of a cross section through a first substrate, in the upper layer of a component with an upper and a lower
  • FIG. 2 shows the first substrate, on the upper surface of which an auxiliary layer and an upper horizontal shielding element are applied.
  • FIG. 3 shows a second substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression in the upper layer, which is interrupted for the implementation of the electrical connection.
  • FIG. 4 shows the second substrate, on the upper surface of which an auxiliary layer is applied and an upper horizontal shielding element and a first lateral shielding element are produced.
  • FIG. 5 shows a third substrate, in the upper layer of which there is a component with an upper and a lower contact and an electrical connection, which is surrounded by a depression provided with an insulation layer.
  • FIG. 6 shows the first substrate, which is ground thinly from below and in which depressions are produced on its lower surface, on the one hand on the first lateral shielding element in the upper
  • the side walls of the depressions and the lower surface of the substrate are provided with an insulation layer.
  • FIG. 7 shows the first substrate after an auxiliary layer and a lower shielding element have been applied to the lower surface.
  • FIG. 8 shows two substrates arranged one above the other, which are connected.
  • a first substrate 1 is, for example, an undiluted semiconductor wafer made of single-crystal silicon or an III-V semiconductor, which comprises one or more components.
  • a component of the first substrate 1 contains, for example, a transistor or a circuit structure consisting of a plurality of metal and / or semiconductor layers which are embedded in an insulating environment which may contain intermetallic oxides, for example what is not shown in detail.
  • the area of the circuit structure is marked with S.
  • the construction ment has electrical contacts and connections.
  • An upper contact K1, a lower contact K2 and an electrical connection E are shown in FIG. 1, for example.
  • a first side shielding element Ala made of metal surrounds the area of the
  • Circuit structure S It is interrupted at the location of the electrical connection E such that electrical contact from the first lateral shielding element Ala to the electrical connection E is avoided.
  • the first side shielding element Ala is produced simultaneously with the circuit structure and thus consists of the same metal as the metal parts of the circuit structure.
  • An upper auxiliary is layer Hl and above an existing metal top horizontal shielding member A2a applied (see Fig. "2) on the surface of the substrate 1.
  • A2a applied (see Fig. "2) on the surface of the substrate 1.
  • the first layer consists of a material , for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick.
  • a second layer of metal is then applied, for example by sputtering or vaporization with an electron beam, over the first layer. Tin, gallium, nickel or tungsten and is, for example, 1 to 2 ⁇ m thick.
  • auxiliary layer Hl Layer that wets the surface well without the upper auxiliary layer Hl can be dispensed with the upper auxiliary layer Hl. If tin is used, an additional auxiliary layer located above the upper auxiliary layer H1, which is formed like the upper auxiliary layer H1, can be applied and which contains, for example, copper and is, for example, 20 nm thick.
  • a substrate 1 ' which comprises at least one component, an upper contact K 1', a lower contact K 2 'and an electrical connection E' are provided in a manner analogous to that in the first exemplary embodiment (see FIG. 3).
  • a photoresist mask (not shown) is applied to the substrate 1 '.
  • the photoresist mask is used as an etching mask to produce a depression V.
  • the depression V surrounds the component laterally.
  • the recess V has an interruption U above the electrical connection E '(see FIG. 3).
  • An upper auxiliary layer H1 ' is applied to the surface of the substrate 1', an upper horizontal shielding element A2a 'made of metal and first lateral shielding element Ala' are applied over it (see FIG. 4).
  • a first layer and a second layer are generated analogously to the first exemplary embodiment.
  • Anisotropic etching, with the aid of a photoresist mask (not shown), removes parts of the first and second layers which do not cover the component and electrically isolates the contact Kl '. This creates the upper auxiliary layer Hl ', the upper horizontal shielding element A2a' and the first lateral shielding element Ala '.
  • a substrate 1 ′′ which comprises at least one component, an upper contact K 1 ′′, a lower contact K 2 ′′ and an electrical connection E ′′ are provided in a manner analogous to that in the first and second exemplary embodiments (see FIG. 5 ).
  • a photoresist mask (not shown) is applied to the substrate 1 ′′.
  • anisotropic etching for example plasma etching
  • the photoresist mask is used to generation of a depression V 'used as an etching mask.
  • an insulation layer is deposited on the surface and structured using an photoresist mask (not shown) by anisotropic etching. This creates an insulation 2, which covers the side walls of the depression V 'and surfaces of the electrical connection E''.
  • the substrate 1 it is within the scope of the invention after the production of the upper horizontal shielding element A2a on the upper surface to glue the substrate 1 to a carrier and then to thinly grind the lower side of the substrate 1. It is applied, for example, by sputtering to a resulting lower surface of the substrate 1 insulating material, for example SiO 2 , so that the lower surface is completely covered.
  • a photoresist mask (not shown) is then applied to the lower surface.
  • anisotropic etching for example plasma etching
  • the photoresist mask is used as an etching mask to produce a depression VI or V2 (see FIG. 6).
  • the recess VI is made so that it meets the first side shielding element Ala from below.
  • the recess V2 extends to the lower contact K2. It is applied, for example, by sputtering over the entire surface of the insulating material, for example Si0 2 , as a result of which the lower surface is covered thicker by insulating material than the side surfaces and bottoms of the depressions VI and V2. Anisotropic etching removes the insulating material from the bottoms of the depression VI and the depression V2, so that an insulation I is formed which covers the depressions VI and V2 only on the side walls and the lower surface (see FIG. 6). Subsequently, a lower auxiliary layer H2 is applied to the lower side of the substrate 1, and a second lateral shielding element Alb made of metal and a lower horizontal shielding element A2b are applied over it (see FIG.
  • a third layer is first generated, for example by sputtering.
  • the third layer consists of a material, for example Ti or TiN, which facilitates the wetting of the surface with metal and is, for example, 100 nm thick.
  • a fourth layer of metal is then applied, for example by sputtering or evaporation with an electron beam, over the third layer.
  • the fourth layer contains, for example, copper, tin, gallium, nickel or tungsten and is, for example, 1 to 2 ⁇ m thick.
  • the lower auxiliary layer H2 When using a metal of the fourth layer, which wets the surface of the insulation I well, the lower auxiliary layer H2 can be dispensed with. If tin is used, an additional one above the lower one
  • Substrate la has an upper electrical contact Kl *, a lower electrical contact K2 *, an electrical connection E *, a first side shielding element Ala *, a second side shielding element Alb *, an upper horizontal shielding element A2a *, a lower horizontal shielding element A2b * , an insulation I *, an upper auxiliary layer Hl * and a lower auxiliary layer H2 * analogous to the embodiment shown in FIG. 7.
  • the substrate 1b has an upper electrical contact K1 **, a lower electrical contact K2 **, an electrical connection E **, an insulation I ** and a lower auxiliary layer H2 ** analogous to the exemplary embodiment shown in FIG .
  • a metal layer (not shown) covers the auxiliary layer H2 **.
  • the substrates are arranged so that the contact K2 ** is electrically connected to the contact Kl *.
  • the metal layer and the upper horizontal shielding element A2a are soldered together, as a result of which the substrates 1a and 1b are firmly connected.
  • the metal of the metal layer and for the metal of the upper shielding element A2a the alloy of which has a melting temperature which is above the melting temperature of at least one metal.
  • the connection of the substrates la and lb is then carried out by heating to a temperature below the melting temperature of the alloy, at which one metal is solid and the other liquid, whereby the metals mix, which, due to the higher melting temperature of the alloy, leads to hardening Consequence.
  • the metal of the upper horizontal shielding element A2a * serves at the same time for the firm connection of the substrates la and lb.
  • At least one undiluted substrate such as that substrate from the exemplary embodiment shown in FIG. 1 or 2, in the stack.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Die integrierte Schaltungsanordnung enthält mehrere Bauelemente, von denen mindestens eines von einer metallischen Abschirmungsstruktur umgeben ist. Dieses Bauelement ist dadurch vor Einkopplung von Störimpulsen aus seiner Umgebung geschützt. Insbesondere können die Bauelemente der Schaltungsanordnung neben- und/oder übereinander angeordnet sein. Zur Herstellung der metallischen Abschirmungsstruktur eines Bauelements der Schaltungsanordnung wird mindestens eine Vertiefung erzeugt, die das Bauelement umgibt, und anschließend mit Metall ausgekleidet. Die Kontakte und elektrischen Verbindungen des Bauelements werden vom Metall der Abschirmungsstruktur elektrisch isoliert. Zum Verbinden zweier Bauelemente innerhalb einer dreidimensionalen Schaltungsanordnung können die zueinander gewandten Oberflächen der Bauelemente mit zwei unterschiedlichen Metallen bedeckt werden, deren Legierung eine Schmelztemperatur Ts oberhalb der Schmelztemperatur T1 mindestens eines der Metalle besitzt, wodurch eine Erhitzung auf eine Temperatur zwischen den beiden Schmelztemperaturen zu einer festen Verbindung führt.

Description

Beschreibung
Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung.
In modernen Schaltungskonzepten werden zur Erhöhung der Pak- kungsdichte und Verkürzung der Verbindungswege Leistungshalbleiter zusammen mit ihrer Ansteuerlogik auf einem Chip integriert. Beispiele hierfür sind Motorsteuerungen oder im Auto- mobilbereich 7λBS-Schaltungen und Airbagtreiber . Dabei ist es notwendig die empfindliche Ansteuerlogik vor Einkopplung starker Störimpulse aus dem Leistungshalbleiter zu schützen.
Bisher wurde die Ansteuerlogik von den Leistungshalbleitern galvanisch getrennt (vgl. A. Nakagawa et al . ISPS 1990, S.97 bis 101) . Dazu wurden die Bausteine auf Siliziumscheiben integriert, die unterhalb des aktiven Si-Bereichs eine dünne Si02-Schicht aufweisen. Die galvanische Trennung wurde durch Ätzen von bis zu der isolierenden Si02-Schicht reichenden Gräben rund um die Schaltungen erlangt.
Die dadurch erhaltene Abschirmung der Ansteuerlogik vor Einkopplung ist allerdings gegen hochfrequente Störimpulse mangelhaft. Schnelle Schaltvorgänge können ein unkontrolliertes Ansprechen der Logik auslösen.
Aus US 5 306 942 ist eine integrierte Schaltungsanordnung mit mindestens einem in einem ersten Substrat abgeordneten Bauelement, das durch eine Abschirmungsstruktur von elektrischen Fluktuationen des ersten Substrats abgeschirmt ist, die durch ein weiteres Bauelement der Schaltungsanordnung verursacht werden. Dazu wird eine Abschirmungsstruktur erzeugt, die eine untere Hälfte des Bauelements seitlich umringt und die ein unteres horizontales Abschirmungselement umfaßt, erzeugt. Um eine solche integrierte Schaltungsanordnung zu erzeugen, wird ein Verfahren beschrieben, bei dem in einer Oberfläche eines Substrats eine ringförmige Vertiefung erzeugt wird. Anschlie- ßend werden eine isolierende Schicht und eine Schicht aus Po- lysilizium abgeschieden. Darüber wird eine dicke Schicht aus Si02 abgeschieden und planarisiert . Auf die planarisierte Oberfläche der Schicht aus Si02 wird ein zweites Substrat als Träger aufgebracht. Anschließend wird die Rückseite des ersten Substrats dünn geschliffen, bis die isolierende Schicht freigelegt wird. Teile der leitenden Schicht dienen als Abschirmungsstruktur. In einem Teil des ersten Substrats, das von der Abschirmungsstruktur umringt wird, werden durch Im- plantation Source/Drain-Gebiete erzeugt. Darüber werden eine Gateelektrode und Kontakte erzeugt. Da für das Aufbringen des Trägers und für die Erzeugung der Source/Drain-Gebiete hohe Temperaturen benötigt werden, wird für die Abschirmungsstruktur dotiertes Polysilizium verwendet, das eine hohe Schmelz- temperatur aufweist.
In JP 61/290 753 ist eine integrierte Schaltungsanordnung dargestellt, bei der neben einem Bauelement eine seitliche metallische Struktur angeordnet ist. Dazu sind in einer Ober- fläche eines Substrats, an der das Bauelement angrenzt, Vertiefungen angeordnet, die mit einer isolierenden Schicht ausgekleidet und mit leitendem Material gefüllt sind.
EP 0 567 694 AI beschreibt eine integrierte Schaltungsanord- nung mit mindestens zwei Blöcken, die durch eine isolierende Schicht voneinander getrennt sind. Zwischen ihnen ist eine metallische Platte angeordnet, um die kapazitive Kopplung zwischen dem ersten und dem zweiten Block zu begrenzen.
US 5 122 856 beschreibt eine in einem Substrat integrierte Schaltungsanordnung, die elektrische Signale von einer Oberfläche des Substrats zu einer Rückseite des Substrats vermitteln kann. Dazu wird in der Rückseite des Substrats eine Vertiefung angebracht, die mit einer isolierenden Schicht ausgekleidet wird. Ein Kontaktelement verläuft entlang einer Flanke der Vertiefung. Es können Bauelemente umfassende Stapel übereinander angeordnet werden, indem Elek- troden der Bauelemente durch Erhitzen miteinander verbunden werden.
US 5 266 511 beschreibt eine dreidimensionale integrierte Schaltungsanordnung, bei der Bauelemente umfassende Substrate übereinander gestapelt werden. Die Bauelemente sind in monokristallinen Schichten angeordnet. Die Verbindung der Substrate wird durch Erhitzen zweier aneinander angrenzender Si02 Schichten der Substrate auf ca. 90020°C bewirkt. Kontakte verbinden übereinander gestapelte Bauelemente elektrisch miteinander.
Der Erfindung liegt das Problem zugrunde eine integrierte Schaltungsanordnung, in der Bauelemente gegen Einkopplung auch hochfrequenter Störimpulse abgeschirmt sind, und ein Verfahren zu deren Herstellung anzugeben.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine metallische, wie ein Faradayscher Käfig wirkende AbschirmungsStruktur, die das zu schützende Bauelement umgibt. Ausgestaltungen der Erfindung sowie Herstellungsverfahren gehen aus den Ansprüchen hervor.
Der Begriff „Bauelement" wird hier sowohl für einzelne Elemente, wie Dioden und Transistoren, verwendet, als auch für Schaltungsstrukturen, die mehrere Elemente umfassen.
Bauelemente mit einer metallischen AbschirmungsStruktur zu schützen, birgt den Vorteil, die hohen Kosten, die mit der Verwendung von oben beschriebenen Si02-haltigen Scheiben ver- bunden sind, zu umgehen. Durch die metallische Abschirmungsstruktur werden die Bauelemente von Störimpulsen nicht nur benachbarter Leistungshalbleiter, sondern jeden Ursprungs geschützt. Die Notwendigkeit für eine zusätzliche Abschirmung vor Störimpulsen aus der Um- gebung entfällt. Dadurch wird das Volumen der Chips besonders klein gehalten.
Die Bauelemente können gemäß Anspruch 3 in eine dreidimensionale Schaltungsanordnung integriert werden. Dabei werden Bau- elemente umfassende Substrate stapeiförmig übereinander zusammengefügt. Im Gegensatz zu der üblichen zweidimensionalen Anordnung, die die Verwendung eines gemeinsamen Substratmate- rials für alle Bausteine zur Bedingung hat, erhöht die dreidimensionale Anordnung die Kombinationsmöglichkeiten hin- sichtlich Material und Herstellungsprozeß der verschiedenen Bauelemente. Damit können beispielsweise Sensorelemente oder schnelle GaAs-Hf-Transistören mit Silizium-CMOS-Logik kombiniert werden.
Zur Herstellung eines Teils der Abschirmungsstruktur werden die Oberflächen der Bauelemente mit einer Metallschicht versehen und anschließend deren elektrische Kontakte, durch Wegätzen der Metallschicht rund um die Kontakte, von der Metallschicht elektrisch isoliert. Es ist vorteilhaft für die Metallschichten zweier Bauelemente, die im Stapel aneinander- grenzen werden, zwei unterschiedliche Metalle zu verwenden, deren Legierung eine Schmelztemperatur oberhalb der Schmelztemperatur mindestens des einen Metalls besitzt. Bringt man nämlich die Bauelemente zusammen und erhitzt deren Metall- schichten auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, so vermischen sich die Metalle, was, wegen der höheren Schmelztemperatur der Legierung, eine Aushärtung zur Folge hat. Dadurch dienen die Metalle der Abschirmungsstruk- tur gleichzeitig der festen Verbindung zweier im Stapel angrenzender Bauelemente. Es ist vorteilhaft, Zinn als das eine Metall zu verwenden, da es eine niedrige Schmelztemperatur besitzt. Als anderes Metall kann Kupfer gewählt werden.
Es ist vorteilhaft, vor Anbringen der Metalle auf die Oberflächen der Bauelemente eine Hilfsschicht aus beispielsweise Ti oder TiN aufzutragen, die die Haftung der Metallschicht verbessert und die eine Barriere gegen Diffusion der Metalle in metallische Teile der Oberfläche der Bauelemente bildet.
Es ist vorteilhaft, vor Anbringen des Zinns noch eine zusätzliche Hilfsschicht aus Kupfer anzubringen, um die Haftung weiter zu verbessern.
Im folgenden wird die Erfindung anhand der Ausführungsbei- spiele, die in den Figuren dargestellt sind, näher erläutert.
Figur 1 zeigt einen Ausschnitt aus einem Querschnitt durch ein erstes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren
Kontakt und einer elektrischen Verbindung befindet, das von einem ersten seitlichen Abschirmungselement in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist.
Figur 2 zeigt das erste Substrat, auf dessen oberer Oberfläche eine Hilfsschicht und ein oberes horizontales Abschirmungselement aufgebracht ist.
Figur 3 zeigt ein zweites Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren Kontakt und einer elektrischen Verbindung befindet, das von einer Vertiefung in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist. Figur 4 zeigt das zweite Substrat, auf dessen oberer Oberfläche eine Hilfsschicht aufgebracht und ein oberes horizontales Abschirmungselement und ein erstes seitliches Abschirmungselement erzeugt ist.
Figur 5 zeigt ein drittes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren Kontakt und einer elektrischen Verbindung befindet, das von einer mit einer Isolationsschicht verse- hene Vertiefung, umgeben ist.
Figur 6 zeigt das erste Substrat, das von unten dünn geschliffen ist und in dem auf seiner unteren Oberfläche Vertiefungen erzeugt sind, die zum einen auf das erste seitliche Abschirmungselement in der oberen
Schicht und zum anderen auf den unteren Kontakt des Bauelements treffen. Die Seitenwände der Vertiefungen und die untere Oberfläche des Substrats sind mit einer Isolationsschicht versehen.
Figur 7 zeigt das erste Substrat nach Aufbringen einer Hilfsschicht und eines unteren Abschirmungselements auf die untere Oberfläche.
Figur 8 zeigt zwei übereinander angeordnete Substrate, die verbunden sind.
In einem ersten Ausführungsbeispiel ist ein erstes Substrat 1 z.B. eine ungedünnte Halbleiterscheibe aus einkristallinem Silizium oder einem Ill-V-Halbleiter, die ein oder mehrere Bauelemente umfaßt. Ein Bauelement des ersten Substrats 1 enthält in seiner oberen Schicht (s. Fig 1) z.B. einen Transistor oder eine Schaltungsstruktur, bestehend aus mehreren Me- tall-und/oder Halbleiterschichten, die in eine isolierende Umgebung, die z.B. Intermetalloxide enthalten kann, eingebettet sind, was nicht im einzelnen dargestellt ist. Der Bereich der Schaltungsstruktur ist mit S gekennzeichnet. Das Bauele- ment weist elektrische Kontakte und Verbindungen auf. Ein oberer Kontakt Kl, ein unterer Kontakt K2 und eine elektrische Verbindung E sind z.B. in Fig 1 eingezeichnet. Soll das Bauelement abgeschirmt werden, so umgibt ein erstes seitli- ches Abschirmungselement Ala aus Metall den Bereich der
Schaltungsstruktur S. Sie ist am Ort der elektrischen Verbindung E derart unterbrochen, daß ein elektrischer Kontakt vom ersten seitlichen Abschirmungselement Ala zur elektrischen Verbindung E vermieden wird. Das erste seitliche Abschirmung- selement Ala wird gleichzeitig mit der Schaltungsstruktur erzeugt und besteht damit aus demselben Metall wie die Metallteile der Schaltungsstruktur.
Auf die Oberfläche des Substrats 1 wird eine obere Hilfs- schicht Hl und darüber ein aus Metall bestehendes oberes horizontales Abschirmungselement A2a aufgebracht (s. Fig"2) . Dazu wird z.B. durch Sputtern zunächst eine erste Schicht erzeugt. Die erste Schicht besteht aus einem Material, z.B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall er- leichtert und z.B. lOOn dick ist. Anschließend wird z.B. durch Sputtern oder Verdampfen mit einem Elektronenstrahl über die erste Schicht eine zweite Schicht aus Metall aufgebracht. Die zweite Schicht enthält z.B. Kupfer, Zinn, Gallium, Nickel oder Wolfram und ist z.B. l-2μm dick. Durch ani- sotropes Ätzen werden mit Hilfe einer Fotolackmaske (nicht dargestellt) zum einen Teile der ersten und zweiten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der Kontakt Kl elektrisch isoliert. Dadurch entstehen die obere Hilfsschicht Hl und das obere horizontale Abschirmung- selement A2a. Bei Verwendung eines Metalls der zweiten
Schicht, das die Oberfläche ohne die obere Hilfsschicht Hl gut benetzt, kann auf die obere Hilfsschicht Hl verzichtet werden. Bei Verwendung von Zinn kann eine zusätzliche oberhalb der oberen Hilfsschicht Hl befindliche Hilfsschicht, die wie die obere Hilfsschicht Hl gebildet wird, aufgetragen werden und die z.B. Kupfer enthält und z.B. 20nm dick ist. In einem zweiten Ausführungsbeispiel sind ein Substrat 1', das mindestens ein Bauelement umfaßt, ein oberer Kontakt Kl', ein unterer Kontakt K2' und eine elektrische Verbindung E' analog wie im ersten Ausführungsbeispiel vorgesehen (s. Fig 3) . Auf das Substrat 1' wird eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Erzeugung einer Vertiefung V als Ätzmaske verwendet. Die Vertiefung V umgibt das Bauelement seitlich. Oberhalb der elektrischen Verbindung E' weist die Vertiefung V eine Unterbrechung U auf (s. Fig 3) .
Es liegt im Rahmen der Erfindung, die Vertiefung V auch oberhalb der elektrischen Verbindung E' fortzusetzen (nicht dargestellt) , wobei der Boden der Vertiefung V an dieser Stelle nicht bis an die elektrische Verbindung E' heranreicht, so daß isolierendes Material die elektrische Verbindung E' vollständig umgibt.
Auf die Oberfläche des Substrats 1' wird eine obere Hilfsschicht Hl', darüber ein aus Metall bestehendes oberes hori- zontales Abschirmungselement A2a' und erstes seitliches Abschirmungselement Ala' aufgebracht (s. Fig 4) . Dazu werden analog wie im ersten Ausführungsbeispiel eine erste Schicht und eine zweite Schicht erzeugt. Durch anisotropes Ätzen werden mit Hilfe einer Fotolackmaske (nicht dargestellt) zum ei- nen Teile der ersten und zweiten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der Kontakt Kl' elektrisch isoliert. Dadurch entstehen die obere Hilfsschicht Hl', das obere horizontale Abschirmungselement A2a' und das erste seitliche Abschirmungselement Ala' .
In einem dritten Ausführungsbeispiel sind ein Substrat 1'', das mindestens ein Bauelement umfaßt, ein oberer Kontakt Kl'', ein unterer Kontakt K2'' und eine elektrische Verbindung E' ' analog wie im ersten und zweiten Ausführungsbeispiel vorgesehen (s. Fig 5). Auf das Substrat 1'' wird eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Er- zeugung einer Vertiefung V' als Ätzmaske verwendet. Die Vertiefung V ' umgibt das Bauelement seitlich und reicht oberhalb der elektrischen Verbindung E' ' bis auf die elektrische Verbindung, die ein tieferes Ätzen verhindert und damit als Ätzstop wirkt. Nach Erzeugung der Vertiefung V' wird auf die Oberfläche eine Isolationsschicht abgeschieden und mit Hilfe einer Fotolackmaske (nicht dargestellt) durch anisotropes Ätzen strukturiert. Dadurch wird eine Isolation 2 erzeugt, die Seitenwände der Vertiefung V ' und Flächen der elektrischen Verbindung E' ' bedeckt.
Anschließend wird zur Herstellung einer oberen Hilfsschicht Hl'', eines oberen horizontales Abschirmungselement A2a' ' und eines ersten seitlichen Abschirmungselement Ala' ' analog wie im zweiten Ausführungsbeispiel vorgegangen.
Es liegt im Rahmen der Erfindung nach Herstellung des oberen horizontalen Abschirmungselements A2a auf der oberen Oberfläche das Substrats 1 einen Träger aufzukleben und anschließend die untere Seite des Substrats 1 dünn zu schleifen. Es wird z.B. durch Sputtern auf eine entstandene untere Oberfläche des Substrats 1 isolierendes Material, z.B. Si02, aufgebracht, so, daß die untere Oberfläche vollständig bedeckt wird. Anschließend wird auf die untere Oberfläche eine Fotolackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z.B. Plasmaätzung, zur Erzeugung einer Vertiefung VI bzw. V2 als Ätzmaske verwendet (s. Fig 6). Die Vertiefung VI wird so angebracht, daß sie von unten auf das erste seitliche Abschirmungselement Ala trifft. Die Vertiefung V2 reicht bis zum unteren Kontakt K2. Es wird z.B. durch Sputtern ganzflächig isolierendes Material, z.B. Si02, aufgebracht, wodurch die untere Oberfläche dicker von isolierendem Material bedeckt ist, als Seitenflächen und Böden der Vertiefungen VI und V2. Durch anisotropes Ätzen wird das isolierende Material an Böden der Vertiefung VI und der Vertiefung V2 entfernt, so, daß eine Isolation I entsteht, die die Vertiefungen VI und V2 nur an den Seitenwänden und die untere Oberfläche bedeckt (s. Fig 6) . Anschließend wird auf der unteren Seite des Substrats 1 eine untere Hilfsschicht H2 und darüber ein aus Metall bestehendes zweites seitliches Abschirmungselement Alb und ein unteres horizontales Abschirmungselement A2b aufgebracht (s. Fig 7). Dazu wird z.B. durch Sputtern zunächst eine dritte Schicht erzeugt. Die dritte Schicht besteht aus einem Material, z.B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall erleichtert und z.B. lOOnm dick ist. Anschließend wird z.B. durch Sputtern oder Verdampfen mit einem Elektrόnenstrahl über die dritte Schicht eine vierte Schicht aus Metall aufgebracht. Die vierte Schicht enthält z.B. Kupfer, Zinn, Gallium, Nickel oder Wolfram und ist z.B. l-2μm dick. Mit Hilfe einer Fotolackschicht (nicht dargestellt) werden durch anisotropes Ätzen zum einen Teile der dritten und vierten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der untere Kontakt K2 elektrisch isoliert. Dadurch entstehen neben der unteren Hilfsschicht H2 das untere horizontale Abschirmungselement A2b und das zweite seitliche Abschirmungselement Alb, die zusammen mit dem oberen horizon- talen Abschirmungselement A2a und dem ersten seitlichen Abschirmungselement Ala eine AbschirmungsStruktur für das Bauelement ergeben. Bei Verwendung eines Metalls der vierten Schicht, das die Oberfläche der Isolation I gut benetzt, kann auf die untere Hilfsschicht H2 verzichtet werden. Bei Verwen- düng von Zinn kann eine zusätzliche oberhalb der unteren
Hilfsschicht H2 befindliche Hilfsschicht, die wie die untere Hilfsschicht H2 gebildet wird, aufgetragen werden und die z.B. Kupfer enthält und z.B. 20nm dick ist. Es ist vorteilhaft, die Vertiefung VI nur an den Seitenwänden von einer Isolationsschicht zu bedecken, da dies zu einem elektrischen Kontakt zwischen dem ersten seitlichen Abschirmungselement Ala mit dem zweiten seitlichen Abschirmungselement Alb führt, wodurch ein einheitliches Spannungspotential der Abschirmungsstruktur gewährleistet wird. Weitere Ausführungsbeispiele ergeben sich durch ein analoges Verfahren an Substrat 1' aus dem zweiten Ausführungsbeispiel und an Substrat 1 ' ' aus dem dritten Ausführungsbeispiel. Zur Herstellung einer dreidimensionalen Schaltungsanordnung werden zwei Substrate la und lb übereinander angeordnet (s. Fig 8) . Substrat la weist einen oberen elektrischen Kontakt Kl*, einen unteren elektrischen Kontakt K2*, eine elektrische Verbindung E*, ein erstes seitliches Abschirmungselement Ala*, ein zweites seitliches Abschirmungselement Alb*, ein oberes horizontales Abschirmungselement A2a*, ein unteres horizontales Abschirmungselement A2b*, eine Isolation I*, eine obere Hilfsschicht Hl* und eine untere Hilfsschicht H2* analog wie das in Fig 7 dargestellte Ausführungsbeispiel auf. Das Substrat lb weist einen oberen elektrischen Kontakt Kl**, einen unteren elektrischen Kontakt K2**, eine elektrische Verbindung E**, eine Isolation I** und eine untere Hilfs- schicht H2** analog wie das in Fig 7 dargestellte Ausführungsbeispiel auf. Eine Metallschicht (nicht dargestel-lt) bedeckt die Hilfsschicht H2**. Die Substrate sind so angeordnet, daß der Kontakt K2** mit dem Kontakt Kl* elektrisch verbunden ist. Die Metallschicht und das obere horizontale Ab- schirmungselement A2a werden zusammengelötet, wodurch die Substrate la und lb fest verbunden werden.
Es ist vorteilhaft für das Metall der Metallschicht und für das Metall des oberen Abschirmungselements A2a verschiedene Metalle zu wählen, deren Legierung eine Schmelztemperatur aufweist, die oberhalb der Schmelztemperatur mindestens des einen Metalls liegt. Die Verbindung der Substrate la und lb erfolgt dann durch Erhitzung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, wodurch sich die Metalle vermischen, was, wegen der höheren Schmelztemperatur der Legierung, eine Aushärtung zur Folge hat. Dadurch dient das Metall des oberen horizontalen Abschirmungselements A2a* gleichzeitig der festen Verbindung der Substrate la und lb.
Es liegt im Rahmen der Erfindung, die untere Seite des Substrats la mit der unteren Seite des Substrats lb, oder die obere Seite des Substrats la mit der oberen Seite des Substrats lb zu verbinden. Für den letzen Fall ist es vorteilhaft die obere Seite des Substrats lb mit einer Metallschicht zu versehen, die beim Zusammenfügen der Substrate la und lb auf die obere horizontale AbschirmungsStruktur A2a* trifft.
Es liegt im Rahmen der Erfindung, mehr als zwei Substrate zu einem Stapel zu verbinden.
Es liegt im Rahmen der Erfindung, mindestens ein ungedünntes Substrat, wie jenes Substrat aus dem in Fig 1 oder Fig 2 dargestellten Ausführungsbeispiel, im Stapel einzubauen.
Es liegt im Rahmen der Erfindung, die Verbindung verschiedener Substrate durch andere Methoden, wie z.B. über Klebeschichten nach Y. Hayashi et al, Symp. on VLSI Techn. (1990) Seite 95 bis 96, herzustellen.

Claims

Patentansprüche
1. Integrierte Schaltungsanordnung mit mehreren Bauelementen,
- bei der mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben ist,
- bei der die Abschirmungsstruktur seitliche Abschirmungselemente (Ala und Alb), ein oberes Abschirmungselement (A2a) und ein unteres horizontales Abschirmungselement (A2b) enthält.
2. Integrierte Schaltungsanordnung mit mehreren Bauelementen,
- bei der mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben ist,
- bei der die Abschirmungsstruktur derart ist, daß sie wie ein Faradayscher Käfig wirkt.
3. Integrierte Schaltungsanordnung mit mehreren Bauelementen,
- bei der mindestens ein Bauelement von einer metallischen AbschirmungsStruktur umgeben ist, - bei der die Abschirmungsstruktur teilweise nach und teilweise während der Erzeugung des Bauelements herstellbar ist.
4. Integrierte Schaltungsanordnung mit mehreren Bauelementen, - bei der mindestens ein Bauelement von einer metallischen
Abschirmungsstruktur umgeben ist,
- bei der die Abschirmungsstruktur aus einem Metall, das eine niedrige Schmelztemperatur aufweist, wie Zinn, herstellbar ist.
5. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der mindestens eines der Bauelemente der Gruppe bestehend aus Bipolar-Transistoren, GaAs-Transistoren, HEMT, MESFET, HBT, Thyristoren, CMOS-Logik, Biplolar-Logik, ECL zu- gehört.
6. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei der die Bauelemente neben- und untereinander angeordnet sind.
7. Integrierte Schaltungsanordnung nach Anspruch 6,
- bei der Bauelemente umfassende Substrate als Stapel übereinander angeordnet sind,
- bei der jedes Bauelement, das von einer Abschirmungsstruktur umgeben wird, durch eine isolierende Schicht von der Abschirmungsstruktur getrennt ist,
- bei der die Abschirmungsstruktur seitliche Abschirmungselemente (Ala und Alb) innerhalb des jeweiligen Substrats und horizontale Abschirmungselemente (A2a und A2b) zwischen benachbarten Substraten enthält, - bei der die seitlichen Abschirmungselemente (Ala und Alb) und die horizontalen Abschirmungselemente (A2a und A2b) durch isolierende Bereiche unterbrochen werden,
- bei der Bereiche, die Kontakte (Kl und K2) und elektrische Verbindungen (E) der Bauelemente umgeben, zu den isolieren- den Bereichen, die die seitlichen Abschirmungselemente (Ala und Alb) ) und die horizontalen Abschirmungselemente (A2a und A2b) unterbrechen, gehören.
8. Integrierte Schaltungsanordnung nach Anspruch 7, bei der sich auf beiden Oberflächen jedes Substrats die horizontalen
Abschirmungselemente (A2a und A2b) und Teile der Kontakte (Kl und K2) der in dem Substrat enthaltenen Bauelemente befinden.
9. Integrierte Schaltungsanordnung nach Anspruch 7 oder 8, bei der isolierende Bereiche, die die elektrischen Verbindungen (E) zwischen Bauelementen eines Substrats umgeben, Intermetalloxide enthalten.
10. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 9, bei der isolierende Bereiche, die die Kontakte (Kl und K2) zwischen Bauelementen verschiedener Substrate umgeben, Lücken sind.
11. Integrierte Schaltungsanordnung nach einem der Ansprüche 8 bis 10,
- bei der durch Intermetalloxide voneinander isolierte Schaltstrukturen der Bauelemente an der einen Oberfläche jedes Substrats angrenzen,
- bei der eine Schicht, die Teil des Substrats ist, an der gegenüberliegenden Oberfläche angrenzt,
- bei der die Schicht, die Teil des Substrats ist und an der gegenüberliegenden Oberfläche angrenzt, falls sie nicht isolierend ist, an der Oberfläche von einer isolierenden Schicht bedeckt wird.
12. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 11, bei der die seitlichen Abschirmungselemente (Ala und Alb) eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Gemisches führt.
13. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 12, bei der mindestens ein horizontales Abschirmungse- lement (A2a oder A2b) und mindestens ein Kontakt (Kl oder K2) zwischen Bauelementen verschiedener Substrate, zur Bildung einer festen Verbindung zwischen benachbarten Substraten, eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Gemisches führt .
14. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen, - bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird, - bei dem für die AbschirmungsStruktur seitliche Abschirmungselemente (Ala und Alb) , ein oberes Abschirmungselement (A2a) und ein unteres horizontales Abschirmungselement
(A2b) erzeugt werden.
15. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen,
- bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird, - bei dem die Abschirmungsstruktur so erzeugt wird, daß sie wie ein Faradayscher Käfig wirkt.
16. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen, - bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird,
- bei dem die Abschirmungsstruktur nach der Erzeugung zumindest des größten Teils des Bauelements erzeugt wird.
17. Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mehreren Bauelementen,
- bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird,
- bei der die Abschirmungsstruktur aus einem Metall, das eine niedrige Schmelztemperatur aufweist, wie Zinn, herstellbar ist.
18. Verfahren zur Herstellung einer integrierten Schaltungsanordnung gemäß den Ansprüchen 8 und 10, - bei dem eine obere Oberflächen des Substrats mit einer Metallschicht bedeckt wird,
- bei dem aus der Metallschicht ein oberes horizontales Abschirmungselement (A2a) erzeugt wird, indem Teile der Metallschicht um die Kontaktflächen der Kontakte (Kl) herum weggeätzt wird, so daß die Kontakte (Kl) von der übrig bleibenden Metallschicht elektrisch isoliert werden. - bei dem die obere Seite des Substrats auf einen Träger aufgeklebt wird,
- bei dem das Substrat von unten dünn geschliffen wird,
- bei dem erste Vertiefungen (VI) und zweite Vertiefungen (V2) auf der unteren Oberfläche des Substrats erzeugt und deren Seitenwände sowie die untere Oberfläche des Substrats mit einer Isolation (I) versehen werden,
- bei dem die zweiten Vertiefungen (V2) bis auf innerhalb dieses Substrats befindliche Kontakte (K2) reichen, - bei dem die ersten (VI) und zweiten (V2) Vertiefungen sowie die untere Oberfläche des Substrats mit Metall gefüllt oder ausgekleidet werden,
- bei dem durch Auffüllung oder Auskleidung der zweiten Vertiefungen (V2) mit Metall, die Kontakte (K2) der Bauelemen- te zu den Oberflächen führen,
- bei dem durch Auffüllung oder Auskleidung der ersten Vertiefungen (VI) mit Metall, die Bauelemente, bis auf Unterbrechungen, seitlich vollständig von Metallschichten umgeben sind, und ein unteres seitliche Abschirmungselement (Alb) entsteht,
- bei dem zumindest im Bereich der elektrischen Verbindungen
(E) zwischen Bauelementen eines Substrats Unterbrechungen der Metallschichten der seitlichen Abschirmungselemente
(Ala und Alb) gebildet werden, so daß ein elektrischer Kon- takt zwischen diesen Metallschichten und diesen elektrischen Verbindungen (E) vermieden wird,
- bei dem die mit Metall ausgekleidete untere Oberfläche des Substrats um die Kontaktflächen der Kontakte (K2) herum weggeätzt wird, und zwar so tief, daß isolierende Bereiche des Substrats erreicht werden.
19. Verfahren gemäß Anspruch 18, bei dem vor Bedecken der oberen Oberfläche des Substrats mit einer Metallschicht obere Vertiefungen (V oder V ' ) erzeugt werden,
20. Verfahren gemäß Anspruch 19,
- bei dem die obere Vertiefung (V ) ein Bauelement seitlich umgibt,
- bei dem die obere Vertiefung (V ) oberhalb der elektrischen Verbindung (E) unterbrochen ist,
- bei dem die obere Vertiefung nicht bis zu leitenden Bereichen des Substrats reicht,
- bei dem die erste Vertiefung (VI) so angebracht wird, daß sie auf die obere Vertiefung (V) trifft.
21. Verfahren gemäß Anspruch 19,
- bei dem die obere Vertiefung (V ' ) ein Bauelement seitlich umgibt,
- bei dem die obere Vertiefung (V ' ) oberhalb der elektri- sehen Verbindung (E) bis hin zur elektrischen Verbindung
(E) reicht,
- bei dem die obere Vertiefung (V ' ) mit einer isolierenden Schicht versehen wird,
- bei dem die erste Vertiefung (VI) so angebracht wird, daß sie auf die obere Vertiefung (V') trifft.
22. Verfahren gemäß einem der Ansprüche 14 bis 21, bei dem vor Ausfüllen oder Auskleiden der ersten (VI) und zweiten
(V2) und oberen (V') Vertiefungen mit Metall und vor Bedek- kung der Oberflächen der Substrate mit Metall eine zusätzliche Schicht an den Stellen, an denen das Metall anschließend aufgetragen wird, aufgebracht wird, die der besseren Haftung des Metalls dient und die Diffusion des Metalls in die Kontakte (Kl, K2) verhindert.
23. Verfahren gemäß einem der Ansprüche 14 bis 22,
- bei dem Substrate zu einem Stapel fest verbunden werden,
- bei dem die zweiten Vertiefungen (V2) und/oder die Kontakte
(Kl) so angeordnet werden, daß die zweiten Vertiefungen (V2) und/oder die Kontakte (Kl) des einen Substrats beim Zusammenfügen der Substrate zum Stapel auf zugeordnete zweite Vertiefungen (V2) und/oder Kontakte (Kl) des benachbarten Substrats treffen.
24. Verfahren gemäß Anspruch 23, - bei dem zur Verbindung der Substrate die Metalle der Oberflächen zweier benachbarter Substrate unterschiedlich gewählt werden,
- bei dem die Legierung der unterschiedlichen Metalle der Oberflächen zweier benachbarter Substrate eine Schmelztem- peratur aufweist, die oberhalb der Schmelztemperatur mindestens des einen Metalls liegt,
- bei dem die Verbindung benachbarter Substrate durch Erhitzung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, erfolgt, wodurch sich die Metalle vermischen, was wegen der höheren Schmelztemperatur der Legierung eine Aushärtung zur Folge hat.
PCT/DE1998/000769 1997-04-17 1998-03-13 Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung WO1998048459A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP98925394A EP0976156A1 (de) 1997-04-17 1998-03-13 Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung
US09/403,157 US6597053B1 (en) 1997-04-17 1998-03-13 Integrated circuit arrangement with a number of structural elements and method for the production thereof
JP54467198A JP3786429B2 (ja) 1997-04-17 1998-03-13 複数の素子を有する集積回路装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19716102A DE19716102C2 (de) 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
DE19716102.2 1997-04-17

Publications (1)

Publication Number Publication Date
WO1998048459A1 true WO1998048459A1 (de) 1998-10-29

Family

ID=7826820

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/000769 WO1998048459A1 (de) 1997-04-17 1998-03-13 Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung

Country Status (7)

Country Link
US (1) US6597053B1 (de)
EP (1) EP0976156A1 (de)
JP (1) JP3786429B2 (de)
KR (1) KR100433870B1 (de)
DE (1) DE19716102C2 (de)
TW (1) TW405218B (de)
WO (1) WO1998048459A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853703A1 (de) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2031653B1 (de) * 2007-08-27 2014-03-05 Denso Corporation Herstellungsverfahren für ein Halbleiterbbauelement mit mehreren Elementbildungsbereichen
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
DE102016125042A1 (de) * 2015-12-28 2017-06-29 Oerlikon Surface Solutions Ag, Pfäffikon Infrarotspiegel mit einer thermisch stabilen Schicht

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254459A (ja) * 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP0567694A1 (de) * 1992-04-21 1993-11-03 Mitsubishi Denki Kabushiki Kaisha Integrierte Halbleiterschaltungsanordnung mit Rauschabschirmung
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0770686B2 (ja) * 1985-06-19 1995-07-31 日本電信電話株式会社 相補形ｍｉｓ半導体集積回路装置
DE3850855T2 (de) * 1987-11-13 1994-11-10 Nissan Motor Halbleitervorrichtung.
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
EP0576773B1 (de) * 1992-06-30 1995-09-13 STMicroelectronics S.r.l. Integrierte Schaltung mit vollständigem Schutz gegen Ultraviolettstrahlen
US5726485A (en) * 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254459A (ja) * 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
EP0567694A1 (de) * 1992-04-21 1993-11-03 Mitsubishi Denki Kabushiki Kaisha Integrierte Halbleiterschaltungsanordnung mit Rauschabschirmung
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 127 (E - 602) 20 April 1988 (1988-04-20) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 480 (E - 1603) 8 September 1994 (1994-09-08) *

Also Published As

Publication number Publication date
DE19716102C2 (de) 2003-09-25
EP0976156A1 (de) 2000-02-02
JP2001517376A (ja) 2001-10-02
US6597053B1 (en) 2003-07-22
KR20010006415A (ko) 2001-01-26
TW405218B (en) 2000-09-11
JP3786429B2 (ja) 2006-06-14
DE19716102A1 (de) 1998-10-22
KR100433870B1 (ko) 2004-06-04

Similar Documents

Publication Publication Date Title
DE69534838T2 (de) Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
EP1171912B1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102007008777B4 (de) Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
EP0644589B1 (de) Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau
EP0652594A1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE19716102C2 (de) Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE4408557A1 (de) Leistungshalbleiteranordnung
EP0745274A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102011104305A1 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement
DE102006054311A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer solchen
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
EP1128433B1 (de) Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur
DE19940759B4 (de) Schaltungsanordnung und Verfahren zu deren Herstellung
DE19755134C1 (de) Halbleiter-Hochspannungsschalter
DE112022003156T5 (de) Halbleitervorrichtung und verfahren zum herstellen von halbleitervorrichtungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
NENP Non-entry into the national phase

Ref country code: CA

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998925394

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1998 544671

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09403157

Country of ref document: US

Ref document number: 1019997009503

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1998925394

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997009503

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998925394

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019997009503

Country of ref document: KR