WO1998043412A1 - Circuit d'accentuation de contours - Google Patents

Circuit d'accentuation de contours Download PDF

Info

Publication number
WO1998043412A1
WO1998043412A1 PCT/JP1997/000997 JP9700997W WO9843412A1 WO 1998043412 A1 WO1998043412 A1 WO 1998043412A1 JP 9700997 W JP9700997 W JP 9700997W WO 9843412 A1 WO9843412 A1 WO 9843412A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
contour
signal
output
outputs
Prior art date
Application number
PCT/JP1997/000997
Other languages
English (en)
French (fr)
Inventor
Susumu Suzuki
Masanori Kurita
Original Assignee
Fujitsu General Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Limited filed Critical Fujitsu General Limited
Priority to EP97908503A priority Critical patent/EP0973330A4/en
Priority to KR10-1999-7008665A priority patent/KR100457043B1/ko
Priority to US09/402,028 priority patent/US6433836B1/en
Priority to AU20430/97A priority patent/AU739840B2/en
Priority to PCT/JP1997/000997 priority patent/WO1998043412A1/ja
Priority to CA002284923A priority patent/CA2284923C/en
Publication of WO1998043412A1 publication Critical patent/WO1998043412A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring

Definitions

  • the present invention relates to an outline emphasis circuit that outputs a digital color image signal whose outline is emphasized based on the input of an analog color image signal, such as a plasma display (hereinafter simply referred to as a PDP) and a liquid crystal display. It is used to display an outline-enhanced color image on a digitally driven display device (for example, a matrix type display device) such as a display (hereinafter simply referred to as LCD).
  • a digitally driven display device for example, a matrix type display device
  • LCD display
  • the contour emphasis circuit that performs this contour emphasis processing includes a YZC separation circuit 10, a color demodulation circuit 12, a contour extraction circuit 14, a phase adjustment circuit 16, 18, 20, and an addition circuit. 22 and a matrix circuit 24.
  • the Y / C separation circuit 10 separates a Y (luminance) signal and a C (color) signal from a composite video signal (for example, a composite color television signal) CV input to the input terminal 26, and a color demodulation circuit 12 Demodulates the Y, RY (color difference) and BY (color difference) signals based on the Y and C signals.
  • the contour extraction circuit 14 extracts a contour component Ye, which is a high-frequency component of the video signal, based on the Y signal.
  • the adding circuit 22 adds the contour component Ye to the Y signal.
  • the matrix circuit 24 is composed of the (Y + Ye) signal added by the adding circuit 22, the (R ⁇ Y) signal whose phase has been adjusted by the phase adjusting circuits 18 and 20, and (B ⁇ Y) Based on the signals, a signal is created by adding the contour component Ye to each of the R (red), G (green), and B (blue) signals. That is, the matrix circuit 24 has the following equations (1), (2), R + Ye, G + Ye, and B + Ye are created based on the calculation of (3). By outputting these R + Ye, G + Ye, and B + Ye to the CRT display device via the output terminals 28r, 28g, and 28b, the image whose outline is emphasized by the CRT display device can be obtained. Is displayed.
  • the present applicant has simultaneously proposed, as a separate application, a contour emphasis circuit for solving the above-described problems. That is, the analog color video signal is converted into a digital signal by the A / D conversion circuit, and then the Y signal is generated. The contour component extracted from the Y signal is added to the digital color video signal output from the A / D conversion circuit.
  • the configuration is such that a digital video signal with contour enhancement is obtained, so that the contour enhancement component does not exceed the dynamic range of the AD conversion circuit unlike the conventional example.
  • the circuit shown in FIG. 3 is a first phase adjustment circuit 31 composed of an AZD conversion circuit 30 r, 30 g, 30 b and a line memory 31 r, 31 g, 31 b, and a second phase adjustment circuit 3. 3, contour addition circuit 34 r, 34 g, 34 b, signal processing circuit 35, Y signal generation circuit 36, contour extraction circuit 38, contour component gain controller 40, and coefficient multiplication circuit 42 .
  • the analog R, G, and B signals input to the input terminals 44 r, 44 g, and 44 b are converted to digital signals by the AZD conversion circuits 30 r, 30 g, and 30 b, and the first and second phases are converted to digital signals.
  • the phase is adjusted by the adjustment circuits 31 and 33 and input to the contour addition circuits 34 r, 34 g, and 34 b.
  • the Y signal generation circuit 36 generates a Y signal from the digital R, G and B signals
  • the contour extraction circuit 38 extracts a contour component from the ⁇ signal
  • the extracted contour component is used as a gain controller 40 and a coefficient multiplication circuit 4 Contour addition circuit via 2 34 Input to r, 34 g, 34 b and added to the original digital R, G, B signal.
  • the digital R, G, and B signals edge-enhanced by the edge addition circuits 34r, 34g, and 34b are subjected to signal processing such as pixel number conversion and gamma correction by the signal processing circuit 35, and output.
  • the image is supplied to the display device via the terminals 86r, 86g, and 86b, and a contour-enhanced image is displayed.
  • the contour addition circuits 34 r, 34 g, and 34 b are added to the input signals R, G, and B output from the second phase adjustment circuit 33 as shown in FIG. 42 Adds the contour components as shown in Fig. (B) output from multipliers 84r, 84g, and 84g, and outputs R, G, and B signals with contour enhancement as shown in Fig. (C).
  • the contour enhancement effect is halved by the signal processing circuit 35 at the subsequent stage.
  • FIG. 5 the action of halving the above-described contour enhancement effect will be described with reference to FIGS. 5 and 6.
  • FIG. 5 shows a case where the number of pixels is converted to match the number of sampling pixels to the number of display pixels of the display device.
  • the original signal shown in FIG. When the rate conversion is performed with the number of sampling pixels being 1/2, the signals output from the output terminals 86 r, 86 g, and 86 b are as shown in FIG.
  • this output signal has a step and the linearity is deviated, and the lance force s original signal of the undershoot and the overshoot, and the original signal Since the signals are different, when the image is supplied to the display device to display the image, the outline is emphasized, but the image is unnatural and the effect of the outline enhancement is reduced by half.
  • S1 to S4 represent sampling points
  • U1 represents the magnitude of undershoot
  • O1 represents the magnitude of overshoot.
  • Fig. 6 shows the case where gamma correction was performed to correct the display characteristics of the display device, and the input / output conversion characteristics shown in Fig. 6 (b) were used for the original signal shown in Fig. 6 (a).
  • the signals output from output terminals 86 r, 86 g and 86 b are (c).
  • this output signal has an undershoot and an overshoot that are far from the proper values shown in Fig. 6 (a).
  • U2 represents the magnitude of undershoot
  • O2 represents the magnitude of overshoot.
  • the present invention has been made in view of the above-described problems.
  • a display device driven by a digital video signal can display an edge-enhanced image without whiteout or blackout, and an edge enhancement circuit that can prevent the edge enhancement effect from being reduced to half by the added signal processing circuit. It is intended to be realized. Disclosure of the invention
  • the edge enhancement circuit includes an AZD conversion circuit that converts an analog color video signal (for example, R, G, B signals) into a digital color video signal and outputs the digital color video signal, and an output signal of the A / D conversion circuit.
  • a signal processing circuit that performs signal processing such as pixel number conversion and gamma correction and outputs the signal, a Y signal generation circuit that generates a Y signal from the output signal of the signal processing circuit, and a contour that extracts a contour component from the generated Y signal It is characterized by comprising an extraction circuit, and a contour addition circuit for adding the extracted contour component to an output signal of the signal processing circuit to output a contour-enhanced signal.
  • the analog color video signal is converted to a digital signal by the AZ D conversion circuit, and then a Y signal is generated.
  • the contour component extracted from the Y signal is added to the digital color video signal output from the signal processing circuit and output.
  • the edge enhancement component does not exceed the dynamic range of the AZD conversion circuit. For this reason, even when the analog color video signal input to the contour emphasizing circuit of the present invention is a large amplitude signal or when the amount of contour emphasizing is increased, the signal is output from the contour emphasizing circuit of the present invention.
  • a signal is output to a display device driven by a digital video signal to display a contour-enhanced image, no blackout or blackout occurs.
  • the contour addition circuit is placed after the signal processing circuit, and the contour component is added to the digital video signal after signal processing such as pixel number conversion and gamma correction. This eliminates the effect on the contour components due to signal processing such as gamma correction, and prevents the contour enhancement effect from halving.
  • the Y signal generation circuit is not limited to the one that generates the Y signal from the output signal of the signal processing circuit, and may be the one that generates the Y signal from the output signal of the A / D conversion circuit.
  • the signal processing circuit may be composed of two signal processing circuits of a pixel number conversion circuit for performing pixel number conversion and a gamma correction circuit for performing gamma correction. It may be constituted by one signal processing circuit.
  • a contour extracting circuit is provided for the first and second lines. It consists of a memory, a vertical contour extraction circuit, a contour emphasis frequency setting circuit, a horizontal contour extraction circuit, and a contour synthesis circuit.
  • the contour emphasis frequency setting circuit is composed of four 1-dot delay elements connected in series, and a second 1-dot delay element is provided. Output a 2-dot delayed Y signal from the output side, and output a 4-dot delayed Y signal from the output side of the fourth 1-dot delay element.
  • a coring circuit for suppressing a contour component below a certain level is provided in the contour extraction circuit.
  • a gain controller that adjusts and outputs the size of the contour component extracted by the contour extraction circuit so that the contour enhancement amount can be increased, and a coefficient Kr, Kg, K and a coefficient multiplication circuit for multiplying by b and outputting the result to the contour addition circuit.
  • FIG. 1 is a block diagram showing a conventional edge enhancement circuit.
  • FIG. 2 shows the problem when the signal obtained by the circuit in Fig. 1 is A / D converted and output to the display device.
  • FIG. 7B is a diagram showing that blackouts have occurred
  • FIG. 8B is a diagram showing that whiteouts and blackouts have occurred when the edge enhancement amount is increased.
  • FIG. 3 is a block diagram showing a case in which a signal processing circuit is added to the final stage of the contour emphasis circuit proposed as a separate application by the present applicant, and the contour emphasis effect is reduced by half.
  • FIG. 4 is a waveform diagram of signals input to and output from the contour addition circuits 34 r 34 g and 34 b in FIG. 3, (a) is a waveform diagram of a signal input from the second phase adjustment circuit 33, (b) is a waveform diagram of the contour component input from the coefficient multiplying circuit 42, and (c) is a waveform diagram of the output signal with the contour emphasized.
  • FIG. 5 is a signal waveform diagram for explaining the pixel number conversion by the signal processing circuit 35 of FIG. 3, (a) is a waveform diagram of an input signal, and (b) is a case where the number of sampling pixels is one to two. And (c) is a waveform diagram of an output signal.
  • FIG. 6 is a signal waveform diagram illustrating gamma correction by the signal processing circuit 35 of FIG. 3, (a) is a waveform diagram of an input signal, (b) is an input / output characteristic diagram for gamma correction, c) is a waveform diagram of the output signal.
  • FIG. 7 is a block diagram showing an embodiment of the contour emphasizing circuit according to the present invention.
  • FIG. 8 is a block diagram showing an example of the Y signal generation circuit in FIG.
  • FIG. 9 is a block diagram showing an example of the contour extraction circuit in FIG.
  • FIG. 10 is a characteristic diagram of the coring circuit in FIG.
  • FIG. 11A and 11B show signal waveforms related to horizontal edge enhancement.
  • FIG. 11A is a waveform diagram of signal 1 in FIG. 9
  • FIG. 11B is a waveform diagram of signal 2 in FIG. ) Is the waveform diagram of signal 3 in Fig. 9,
  • (d) is the waveform diagram of signal ⁇ in Fig. 9, and
  • (e) is the horizontal component of the signal output to output terminal 86r in Fig. 7.
  • FIG. 11A is a waveform diagram of signal 1 in FIG. 9
  • FIG. 11B is a waveform diagram of signal 2 in FIG. ) Is the waveform diagram of signal 3 in Fig. 9
  • (d) is the waveform diagram of signal ⁇ in Fig. 9
  • (e) is the horizontal component of the signal output to output terminal 86r in Fig. 7.
  • FIGS. 12 and 13 show signal waveforms related to vertical edge enhancement
  • FIG. 9, (b) is a waveform diagram of the signal ⁇ in FIG. 9
  • (c) is a waveform diagram of the signal ⁇ in FIG. 9
  • (d) is a waveform diagram of the signal ⁇ in FIG. 7
  • (e) is a waveform diagram of a vertical component of a signal output to the output terminal 86r in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 7 shows an embodiment of the present invention, and the same parts as those in FIG.
  • reference numerals 30 r, 30 g, and 30 13 denote a 0 conversion circuit
  • 37 denotes a pixel number conversion circuit as an example of a signal processing circuit
  • 31 denotes a line memory 31 r and 31 g. , 31b
  • 39 is a gamma correction circuit as another example of a signal processing circuit
  • 33 is a second phase adjustment circuit
  • 34r, 34g, and 34b are contour additions.
  • Circuit, 36 is a Y signal generation circuit
  • 38 is a contour extraction circuit
  • 40 is a contour component gain controller
  • 42 is a coefficient multiplication circuit.
  • the AZD conversion circuits 30r, 30g, and 30b respectively convert the analog R, G, and B signals input to the input terminals 44r, 44g, and 44b into digital signals with a resolution of 8 bits. It is configured to convert to R, G, B signals and output.
  • the pixel number conversion circuit 37 is configured to output a signal obtained by performing a pixel number conversion on the output signals of the A / D conversion circuits 30r, 30g, and 30B. This pixel number conversion is performed by sampling the digital R, G, and B signals output from the A / D converter circuits 30r, 30g, and 30b in order to match the number of sampling pixels to the number of display pixels of the display device. Represents signal processing for performing rate conversion of numbers.
  • the line memories 31 r, 31 g, and 31 b of the first phase adjustment circuit 31 output signals obtained by delaying the output signal of the pixel number conversion circuit 37 by one line, respectively. Is configured.
  • the gamma correction circuit 39 is configured to output a signal obtained by performing gamma correction on the output signal of the first phase adjustment circuit 31. This gamma correction represents signal processing for correcting the display characteristics of the display device.
  • the second phase adjustment circuit 33 is configured to adjust the phase of the output signal of the gamma correction circuit 39 and output the signal to one input side of the contour addition circuits 34 r, 34 g, and 34 b. .
  • the phase adjustment processing by the first phase adjustment circuit 31 and the second phase adjustment circuit 33 includes the delay time required for the gamma processing of the gamma correction circuit 39, the Y signal generation circuit 36, the contour extraction circuit 38, and the gain. This represents a process of adjusting a delay difference between the controller 40 and the delay time required for signal processing in the coefficient multiplying circuit 42.
  • the Y signal generation circuit 36 is configured to generate a Y (luminance) signal from digital R, G, and B signals output from the A / D conversion circuits 30 r, 30 g, and 3 Ob.
  • the signal generation circuit 36 stores, for example, a ROM (Read Only Memory).
  • the R, G, and B signals can be mixed at the mixing ratio specified by the NTSC (National Television System Commi 11 ee) standard to satisfy the following equation (5).
  • NTSC National Television System Commi 11 ee
  • This is realized by a method of obtaining a Y signal by addition, or a method of obtaining an approximate value of a ⁇ signal satisfying the following equation (6) by bit shift addition as shown in FIG.
  • the contour extraction circuit 38 extracts a contour component from the ⁇ signal generated by the ⁇ signal generation circuit 36. And output it.
  • the contour extraction circuit 38 is specifically configured as shown in FIG.
  • 46 is a ⁇ signal input terminal
  • 48 and 50 are first and second line memories as one-line delay elements
  • 52 is a vertical contour extraction circuit
  • 54 is a contour emphasis frequency setting circuit
  • 56 Is a horizontal contour extraction circuit
  • 58 is a vertical contour component gain controller
  • 60 is a horizontal contour component gain controller
  • 62 is a contour synthesizing circuit
  • 64 is a calling circuit
  • 66 is a gain controller.
  • the first and second line memories 48 and 50 generate and output a ⁇ signal obtained by sequentially delaying the ⁇ ⁇ signal input to the input terminal 46 by one line (one scanning line). Is configured.
  • the vertical contour extraction circuit 52 includes an adder 68 that adds and outputs the Y signal input to the input terminal 46 and the two-line delayed Y signal output from the second line memory 50, A multiplier 70 for multiplying the output signal of the adder 68 by a coefficient (1 Z 4) and outputting the result; and a coefficient for the one-line delayed Y signal output from the first line memory 48.
  • the multiplier 72 includes a multiplier 72 that multiplies the output signal by (1) and outputs the result, and a subtractor 74 that subtracts the output signal of the multiplier 70 from the output signal of the multiplier 72.
  • the contour emphasis frequency setting circuit 54 is a circuit for setting the contour emphasis frequency to a predetermined frequency (for example, 1 Z 2 of the sampling frequency Fs). Specifically, as shown in FIG. It is a 5-tap type consisting of four 1-dot delay elements D 1 to D 4 that sequentially delay the Y signal output from the first line memory 48 by one dot (one pixel). Each of the one-dot delay elements D1 to D4 is composed of, for example, D-FF (D-type flip-flop).
  • the outline emphasis frequency setting circuit 54 is not limited to the 5-tap type, but may be a 7-tap type including six 1-dot delay elements D1 to D6 connected in series.
  • the horizontal contour extraction circuit 56 adds the Y signal output from the first line memory 48 to the 4-dot delayed Y signal output from the fourth 1-dot delay element D4. 6, a multiplier 78 that multiplies the output signal of the adder 76 by a coefficient (1 4) and outputs a 2-dot delayed Y signal output from the second 1-dot delay element D 2 And a coefficient (1 2), and outputs a multiplier 80, and a subtracter 82 for subtracting the output signal of the coefficient unit 78 from the output signal of the coefficient unit 80.
  • the gain controller 58 is configured to multiply the vertical contour component extracted by the vertical contour extraction circuit 52 by an adjustable coefficient KV and output the result.
  • the gain controller 60 is configured to multiply the horizontal contour component extracted by the horizontal contour extraction circuit 56 by an adjustable coefficient K h and output the result.
  • the outline synthesizing circuit 62 is configured to synthesize and output outline components output from each of the gain controllers 58 and 60.
  • the coring circuit 64 receives the contour component output from the contour synthesizing circuit 62 in order to remove noise and minute contour components, and suppresses a contour component of the input contour component below a certain level. And output it.
  • the coring circuit 64 is configured to have, for example, input / output characteristics as shown in FIG. More specifically, when the contour component input from the contour synthesizing circuit 62 is large and positive, the output is obtained by adding one ⁇ ( ⁇ is a positive constant) to the original component and outputting it. In this case, the output is obtained by adding + ⁇ to the original component and outputting the result, and when the operation result is equal to or more than 1 ⁇ and equal to or less than + ⁇ , the output is fixed to 0.
  • the gain controller 66 is configured to multiply the contour component output from the coring circuit 64 by an adjustable coefficient K 1 and output the result to an output terminal 88.
  • the gain controller 40 is configured to multiply the contour component output from the contour extraction circuit 38 by an adjustable coefficient ⁇ 2 and output the result.
  • One of the gain controllers 66 and 40 may be omitted as necessary.
  • the coefficient multiplying circuit 42 multiplies the contour component ⁇ 6 output from the gain controller 40 by a coefficient !: 1: Kg, Kb to obtain a contour component for R, G, B Yer, Yeg, Yeb. Is composed of 84 r, 84 g, and 84 b.
  • the coefficients Kr, Kg, and Kb are not limited to the above, but are equivalent to the coefficients of R, G, and B (FIG. 8) used by the Y signal generation circuit 36 to generate the Y signal.
  • the contour addition circuits 34 r, 34 g, and 34 b add R, G, and B signals output from the second phase adjustment circuit 33 to the coefficient multipliers 84 r, 84 g, and 84 of the coefficient multiplication circuit 42.
  • the configuration is such that the contour components Yer, Yeg, and Yeb output from b are added and output to a display device via output terminals 86r, 86g, and 86b.
  • the Y signal generation circuit 36 generates a Y signal from the digital R, G, and B signals output from the A / D conversion circuits 30r, 30g, and 30B.
  • the ⁇ signal generation circuit 36 generates a Y signal from digital R, G, B signals by bit shift addition using the circuit of FIG.
  • the contour extraction circuit 38 extracts a contour component composed of a horizontal contour component and a vertical contour component from the ⁇ signal. Next, the operation of extracting a contour component by the contour extraction circuit 38 will be described with reference to FIG.
  • the vertical lines S1, S2, S3, S4, and S5 represented by dotted lines in Fig. 11 are the sampling of each pixel that is continuously arranged in the horizontal direction along the scanning line including the pixel to be processed. Represents a point.
  • the multiplier 8 of the horizontal contour extracting circuit 56 The signal ⁇ output from 0 is input to the + side of the subtractor 82 as shown in FIG.
  • the Y signal output from the first line memory 48 and the Y signal output from the fourth 1-dot delay element D 4 of the contour emphasis frequency setting circuit 54 are added by the adder 76 of the horizontal contour extraction circuit 56.
  • the result is multiplied by 1 to 4 by the multiplier 78, and is input to one side of the subtractor 82 as a signal 3 as shown in FIG. 11 (c).
  • the signal (2-3) calculated in (2) is multiplied by the coefficient Kh in the gain controller 60, and sent to one input side of the contour synthesis circuit 62 as a signal (2) as shown in (d) of FIG. input.
  • Vertical lines S 1, S 2, and S 3 represented by dotted lines in FIG. 12 are pixels on the three scanning lines of the scanning line including the pixel to be processed and the preceding and following scanning lines, and include the pixel to be processed. It represents the sampling points of three pixels arranged along the vertical direction.
  • the signal ⁇ ⁇ output from the multiplier 72 of the vertical contour extraction circuit 52 becomes The signal is input to the + side of the subtractor 74 as shown in FIG.
  • the Y signal input to the input terminal 46 and the 2-line delayed Y signal output from the second line memory 50 are added by the adder 68 of the vertical contour extraction circuit 52, and the multiplier 70 outputs 1 4 And input it to one side of the subtractor 74 as a signal 7 as shown in FIG. 12 (c).
  • the signal (6 ⁇ 7) calculated by the subtractor 74 is multiplied by a coefficient KV in the gain controller 58 to obtain a signal ⁇ ⁇ ⁇ as shown in FIG. To the input side of.
  • the signal ⁇ ⁇ representing the horizontal contour component and the signal ⁇ ⁇ representing the vertical contour component are synthesized by the contour synthesizing circuit 62, and the coring circuit 64 suppresses the contour component below a certain level to reduce noise.
  • the level is adjusted by multiplying the coefficient K1 by the gain controller 66 and output to the output terminal 88.
  • the level is adjusted by multiplying by 2 and the coefficient multiplier 4 is multiplied by the coefficients Kr, Kg, and Kb by the multipliers 84r, 84g, and 84b of 2 to obtain contour components Yer, Yeg for R, G, and B. , Y eb, and input to the other input side of the corresponding contour addition circuit 34 r, 34 g, 34 b. Therefore, the amount of contour enhancement can be increased.
  • Rh and Rv indicated by two-dot chain lines in (e) of FIGS. 11 and 12 represent the horizontal component and the vertical component of the R signal output from the signal processing / phase adjustment circuit 32.
  • Horizontal and vertical components are also output to output terminal 86 r (R + Y er) signal It is the same as the horizontal and vertical components of.
  • the contour emphasis component must exceed the dynamic range of the AZD conversion circuit as in the conventional example shown in Fig. 1. There is no. Therefore, even when the analog R, G, and B signals input to the contour emphasizing circuit of the present invention are large amplitude signals or when the amount of contour emphasis is increased, the signal output from the contour emphasizing circuit of the present invention is converted to a digital R signal. There is no black and white loss when displaying images on a display device driven by G, B signals.
  • contour addition circuits 34 r, 34 g, and 34 b are placed after the pixel number conversion circuit 37 and the gamma correction circuit 39 to perform pixel number conversion and gamma correction signal processing. Since the contour components Yer, Yeg, and Yeb are added to the digital R, G, and B signals of, the contour components obtained by pixel number conversion and gamma correction as shown in Figs. 5 and 6 are used. And the effect of edge enhancement can be prevented from halving.
  • the gain controller 40 adjusts the size of the contour component extracted by the contour extraction circuit 38 and outputs the adjusted signal, and the coefficient Kr, Kg, Kb (Kr + K g + K b-1) and a coefficient multiplying circuit 42 that outputs to the contour adding circuits 34 r, 34 g, and 34 b to increase the contour emphasis amount for R, G, and B.
  • the present invention is not limited to this.
  • the gain controller 40 and the coefficient multiplying circuit 42 are omitted, and the output of the contour extracting circuit 38 is directly output to the contour adding circuits 34 r, 34 g, It can be used for output to 34b.
  • a coring circuit 64 for suppressing and outputting a certain level or less of the contour component output from the contour synthesizing circuit 62 in the contour extraction circuit 38 is provided so as to eliminate the influence of noise.
  • the present invention is not limited to this, and can also be applied to a circuit in which the coring circuit 64 is omitted.
  • the contour extraction circuit 38 is composed of the first and second line memories, 48, 50, a vertical contour extraction circuit 52, a contour emphasis frequency setting circuit 54, a horizontal contour extraction circuit 56, and a gain controller. 58, 60 and a contour synthesizing circuit 62 to output a contour component obtained by synthesizing a vertical contour component and a horizontal contour component, but the present invention is not limited to this. 38 may be any circuit that includes at least a contour emphasis frequency setting circuit 54 and a horizontal contour extraction circuit 56 and outputs a horizontal contour component.
  • the signal processing circuit includes a pixel number conversion circuit and a gamma correction circuit sequentially coupled to the output side of the AZD conversion circuit, and the Y signal generation circuit generates a Y signal from the output signal of the pixel number conversion circuit.
  • the present invention is not limited to this.
  • the signal processing circuit consists of a gamma correction circuit and a pixel number conversion circuit sequentially coupled to the output side of the AZ D conversion circuit, and the Y signal generation circuit generates the Y signal from the output signal of the gamma correction circuit It can also be used for those who have done it.
  • the present invention can also be applied to a configuration in which a Y signal generation circuit generates a Y signal from an output signal of a gamma correction circuit or a pixel number conversion circuit.
  • the contour emphasizing circuit according to the present invention can be applied to a display device (for example, a matrix type display device) driven by a digital color video signal, such as a PDP or an LCD, for converting an analog color video signal.
  • the contour emphasis circuit according to the present invention can be used to prevent the contour emphasis effect from being reduced by half.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Description

明 細 書 輪郭強調回路 技術分野
本発明は、 アナ口グのカラー映像信号の入力に基づいて輪郭強調されたディジ タルのカラー映像信号を出力する輪郭強調回路に関するものであって、 プラズマ ディスプレイ （以下、 単に PDPと記す） や液晶ディスプレイ （以下、 単に LC Dと記す） 等のような、 ディジタル駆動の表示装置 （例えばマトリ ックス型の表 示装置） で輪郭強調されたカラ一映像を表示するために用いられる。 背景技術
従来の CRT (陰極線管） 表示装置では、 高画質化及び高域特性補償を目的と して輪郭強調処理が行われている。 この輪郭強調処理を行う輪郭強調回路は、 第 1図に示すように、 YZC分離回路 1 0、 色復調回路 1 2、 輪郭抽出回路 1 4、 位相調整回路 1 6、 1 8、 20、 加算回路 2 2及びマ トリ ックス回路 24で構成 されている。
Y/C分離回路 1 0は、 入力端子 26に入力したコンポジッ トビデオ信号 （例 えば複合カラーテレビジョ ン信号） CVから Y (輝度） 信号と C (色） 信号を分 離し、 色復調回路 1 2は、 Y信号と C信号に基づいて Y信号、 R— Y (色差） 信 号及び B— Y (色差） 信号を復調する。
輪郭抽出回路 1 4は、 Y信号に基づいて映像信号の高域成分である輪郭成分 Y eを抽出する。 加算回路 2 2は、 この輪郭成分 Y eを Y信号に加算する。
マト リ ックス回路 24は、 加算回路 2 2で加算された （Y + Y e) 信号と、 位 相調整回路 1 8、 2 0で位相調整された （R— Y) 信号、 （B— Y) 信号とに基 づいて、 R (赤） 、 G (緑） 、 B (青） 信号のそれぞれに輪郭成分 Y eを加算し た信号を作成する。 すなわち、 マ ト リ ックス回路 24は次式 （1) 、 （2) 、 (3) の演算に基づいて R + Y e、 G + Y e、 B+Y eを作成する。 この R + Y e、 G + Y e、 B + Y eを出力端子 28 r、 2 8 g、 28 bを介して CRT表示 装置へ出力することによって、 この CRT表示装置で輪郭強調された映像が表示 される。
(R-Y) + (Y + Y e) =R + Y e ··· (1 )
(G-Y) + (Y + Y e ) =G + Y e ··· (2 )
(B— Y) + (Y + Y e) =B +Y e ··· (3)
上式 （2) の （G— Y) は次式 （4) によって生成される。
(G- Υ) =- 0. 5 1 (R- Υ) 一 0. 1 9 (Β— Υ) ··· (4)
PD Ρや L CDのようなディジタルの映像信号 （例えば R、 G、 B信号） で駆 動するマトリ ックス型の表示装置で輪郭強調された映像を表示する場合、 従来は 第 1図の出力端子 2 8 r、 28 g、 28 bに得られた （R + Y e) 、 （G + Y e ) 及び （B+Y e) の各信号を AZD (アナログ ディジタル） 変換回路でデイジ タル化して表示装置へ出力していた。 しかし、 このような従来例では、 入力端子 26に大振幅信号が入力した場合や、 輪郭抽出回路 1 4の輪郭強調量 （又は輪郭 強調率、 以下同様なので記述を省略する。 ） を大きく した場合に、 AZD変換回 路のダイナミックレンジをオーバーして正しい動作が得られないという問題点が あった。
例えば、 入力端子 26に大振幅信号が入力した場合、 出力端子 2 8 r、 28 g、 28 bから第 2図 （a) の左側に示すような A/D変換回路のダイナミックレン ジをオーバ一する信号が出力することによって、 同図 （a ) の右側に示すような ダイナミックレンジの上部変換基準電圧 VRT (例えば 5ボルト） を超えた信号 がカッ トされて白つぶれが生じたり、 下部変換基準電圧 VRB (例えば 3ボルト） 未満の信号が力ッ トされて黒つぶれが生じたりするという問題点があった。
また、 輪郭抽出回路 1 4の輪郭強調量を大きく した場合、 第 2図 （b) の左側 に示すような AZD変換回路のダイナミ ックレンジをオーバーする信号が、 出力 端子 2 8 r、 28 g、 28 bから出力することによって、 同図 （b) の右側に示 すようなダイナミックレンジの上部変換基準電圧 VR Tを超えた信号が力ッ トさ れて白つぶれが生じたリ、 下部変換基準電圧 VRB未満の信号がカツ トされて黒 つぶれが生じたリするという問題点があった。
本出願人は、 上述のような問題点を解決するための輪郭強調回路を別出願とし て同時に提案している。 すなわち、 A/D変換回路でアナログのカラー映像信号 をディジタル信号に変換した後に Y信号を生成し、 この Y信号から抽出した輪郭 成分を A/D変換回路から出力するディジタルのカラー映像信号に加算して輪郭 強調されたディジタルの映像信号を得るように構成することによって、 従来例の ように輪郭強調成分が A D変換回路のダイナミックレンジをオーバーすること がないようにした。
しかしながら、 この提案している輪郭強調回路に画素数変換やガンマ補正など の信号処理を行うための信号処理回路を付加する場合、 この信号処理回路を付加 する位置によっては輪郭強調効果が半減するという問題点があった。
例えば、 第 3図に示すように、 画素数変換とガンマ補正を行う信号処理回路 3 5を輪郭加算回路 34 r、 34 g、 34 bの後段に付加した場合、 輪郭強調効果 が半減するという問題点があった。
第 3図に示す回路は、 AZD変換回路 30 r、 30 g、 3 0 b、 ラインメモリ 3 1 r、 3 1 g、 3 1 bからなる第 1位相調整回路 3 1、 第 2位相調整回路 3 3、 輪郭加算回路 34 r、 34 g、 34 b、 信号処理回路 3 5、 Y信号生成回路 36、 輪郭抽出回路 3 8、 輪郭成分のゲインコントローラ 4 0及び係数乗算回路 4 2で 構成されている。
そして、 入力端子 44 r、 44 g、 44 bに入力したアナログの R、 G、 B信 号は、 AZD変換回路 30 r、 30 g、 30 bでディジタル信号に変換され、 第 1、 第 2位相調整回路 3 1、 3 3で位相調整されて輪郭加算回路 34 r、 34 g、 34 bに入力する。 Y信号生成回路 36はディジタル R、 G、 B信号から Y信号 を生成し、 輪郭抽出回路 3 8は Υ信号から輪郭成分を抽出し、 この抽出した輪郭 成分は、 ゲインコントローラ 40及び係数乗算回路 4 2を経て輪郭加算回路 34 r、 34 g、 34 bに入力し、 元のディジタル R、 G、 B信号に加算される。 こ の輪郭加算回路 34 r、 3 4 g、 34 bによって輪郭強調されたディジタル R、 G、 B信号は、 信号処理回路 3 5によって画素数変換やガンマ補正などの信号処 理が行われ、 出力端子 86 r、 86 g、 8 6 bを介して表示装置に供給され、 輪 郭強調された映像が表示される。
このとき、 輪郭加算回路 34 r、 34 g、 34 bは、 第 2位相調整回路 3 3力、 ら出力した第 4図 （a) に示すような入力信号 R、 G、 Bに、 係数乗算回路 4 2 の乗算器 84 r、 84 g、 84 gから出力した同図 （b) に示すような輪郭成分 を加算し、 同図 （c ) に示すような輪郭強調された R、 G、 B信号を出力する力 後段の信号処理回路 3 5によって輪郭強調効果が半減してしまうという問題点が あった。
つぎに、 上述の輪郭強調効果が半減する作用を第 5図、 第 6図を用いて説明す る。
第 5図はサンプリング画素数を表示装置の表示画素数に合わせるために画素数 変換を行った場合を示し、 同図 （a) に示す元の信号に対して同図 （b) に示す ようにサンプリング画素数を 1 /2とするレート変換を行うと、 出力端子 86 r、 86 g、 86 bから出力する信号が同図 （c) に示すようになる。 この出力信号 は、 第 5図 （c) に示すように、 段差ができて直線性がずれるとともに、 アンダ 一シュート (under shoot) と才ーノ ーシュート (overshoot) のノくランス力 s原信 号と異なる信号になるので、 表示装置に供給して映像を表示した場合、 輪郭強調 はされているが映像に不自然さを与えて輪郭強調効果が半減してしまうという問 題点があった。 第 5図 （b) ( c ) において S 1〜S 4はサンプリング点を表し、 U 1はアンダーシユートの大きさを表し、 O 1はオーバーシユートの大きさを表 す。
第 6図は表示装置の表示特性を補正するためにガンマ補正を行った場合を示し, 同図 （a) に示す元の信号に対して同図 （b) に示す入出力変換特性を用いたガ ンマ補正を行うと、 出力端子 86 r、 8 6 g、 86 bから出力する信号が同図 ( c ) に示すようになる。 この出力信号は、 第 6図 （c ) に示すように、 アンダ 一シュートとオーバ一シュートが同図 （a ) に示す本来の適正値からかけ離れた 値となるので、 表示装置に供給して映像を表示した場合、 輪郭強調成分にずれが 生じて輪郭強調効果が半減してしまうという問題点があった。 第 6図 （c ) にお いて、 U 2はアンダーシュートの大きさを表し、 O 2はオーバーシュートの大き さを表す。
本発明は、 上述のような問題点に鑑みてなされたもので、 第 1図の輪郭強調回 路では白つぶれや黒つぶれが生じるような大振幅信号が入力したときや輪郭強調 量を大きく したときにも、 ディジタル映像信号で駆動する表示装置で白つぶれや 黒つぶれのない輪郭強調映像を表示できるとともに、 付加した信号処理回路によ つて輪郭強調効果が半減するのを防止できる輪郭強調回路を実現することを目的 としている。 発明の開示
本発明による輪郭強調回路は、 アナログのカラー映像信号 （例えば R、 G、 B 信号） をディジタルのカラー映像信号に変換して出力する A Z D変換回路と、 こ の Aノ D変換回路の出力信号に画素数変換やガンマ補正などの信号処理を行って 出力する信号処理回路と、 この信号処理回路の出力信号から Y信号を生成する Y 信号生成回路と、 生成した Y信号から輪郭成分を抽出する輪郭抽出回路と、 この 抽出した輪郭成分を前記信号処理回路の出力信号に加算して輪郭強調された信号 を出力する輪郭加算回路とを具備してなることを特徴とする。
AZ D変換回路でアナログのカラー映像信号をディジタル信号に変換した後に Y信号を生成し、 この Y信号から抽出した輪郭成分を信号処理回路から出力する ディジタルのカラー映像信号に加算して出力するので、 従来例のように輪郭強調 成分が AZD変換回路のダイナミックレンジをオーバーすることがない。 このた め、 本発明の輪郭強調回路に入力するアナログのカラー映像信号が大振幅信号の 場合や、 輪郭強調量を大きく した場合でも、 本発明の輪郭強調回路から出力する 信号をディジタルの映像信号で駆動する表示装置に出力して輪郭強調映像を表示 した場合に白つぶれや黒つぶれが生じない。 さらに、 輪郭加算回路を信号処理回 路の後段に置いて、 画素数変換やガンマ補正等の信号処理を行った後のディジタ ル映像信号に輪郭成分を加算するようにしたので、 画素数変換やガンマ補正など の信号処理による輪郭成分への影響をなく し、 輪郭強調効果が半減するのを防止 できる。
そして、 前記 Y信号生成回路は、 信号処理回路の出力信号から Y信号を生成す るものに限らず、 A / D変換回路の出力信号から Y信号を生成するものであって もよい。
また、 前記信号処理回路は、 画素数変換を行う画素数変換回路と、 ガンマ補正 を行うガンマ補正回路との 2つの信号処理回路で構成されたものでもよく、 画素 数変換回路とガンマ補正回路の一方の信号処理回路で構成されたものでもよい。 また、 垂直輪郭成分と水平輪郭成分を加算した映像信号を出力して垂直方向及 び水平方向の輪郭を強調した映像を表示できるようにするために、 輪郭抽出回路 を、 第 1、 第 2ラインメモリ、 垂直輪郭抽出回路、 輪郭強調周波数設定回路、 水 平輪郭抽出回路及び輪郭合成回路で構成する。
また、 輪郭強調周波数設定回路の回路構成を簡単にするために、 輪郭強調周波 数設定回路を直列接続された 4個の 1 ドッ ト遅延素子で構成し、 第 2番目の 1 ド ッ ト遅延素子の出力側から 2 ドッ ト遅延の Y信号を出力させ、 第 4番目の 1 ドッ ト遅延素子の出力側から 4 ドッ 卜遅延の Y信号を出力させる。
また、 ノイズの影響をなくすために、 輪郭抽出回路に、 或るレベル以下の輪郭 成分を抑圧するコアリング回路を設ける。
また、 輪郭強調量を大きくできるようにするために、 輪郭抽出回路で抽出した 輪郭成分の大きさを調整して出力するゲインコントローラと、 その出力信号に 1 以下の係数 K r、 K g , K bを掛けて輪郭加算回路へ出力する係数乗算回路とを 設ける。 図面の簡単な説明
第 1図は従来例の輪郭強調回路を示すプロック図である。
第 2図は、 第 1図の回路で得られた信号を A/D変換して表示装置へ出力した 場合の問題点を示すもので、 （a) は大振幅信号が入力したときに白つぶれ、 黒 つぶれが生じたことを示す図、 （b) は輪郭強調量を大きく したときに白つぶれ、 黒つぶれが生じたことを示す図である。
第 3図は、 本出願人が別出願として提案している輪郭強調回路の最終段に信号 処理回路を付加し輪郭強調効果が半減する場合を示すプロック図である。
第 4図は、 第 3図の輪郭加算回路 34 r 34 g、 34 bに入出力する信号の波 形図で、 （a) は第 2位相調整回路 3 3から入力する信号の波形図、 （b) は係 数乗算回路 4 2から入力する輪郭成分の波形図、 （c) は輪郭強調された出力信 号の波形図である。
第 5図は、 第 3図の信号処理回路 3 5による画素数変換を説明する信号波形図 で、 （a) は入力信号の波形図、 （b) はサンプリング画素数を 1ノ2とすると きのサンプリング点を示す図、 （c) は出力信号の波形図である。
第 6図は、 第 3図の信号処理回路 3 5によるガンマ補正を説明する信号波形図 で、 （a) は入力信号の波形図、 （b) はガンマ補正のための入出力特性図、 (c) は出力信号の波形図である。
第 7図は本発明による輪郭強調回路の一実施例を示すブロック図である。
第 8図は第 7図中の Y信号生成回路の一例を示すプロック図である。
第 9図は第 7図中の輪郭抽出回路の一例を示すプロック図である。
第 1 0図は第 9図中のコアリング回路の特性図である。
第 1 1図は水平方向の輪郭強調に関する信号波形を示すもので、 （a) は第 9 図中の信号①の波形図、 （b) は第 9図中の信号②の波形図、 （c ) は第 9図中 の信号③の波形図、 （d) は第 9図中の信号④の波形図、 （e) は第 7図中の出 力端子 86 rに出力する信号の水平方向成分の波形図である。
第 1 2図は垂直方向の輪郭強調に関する信号波形を示すもので、 （a) は第 9 図中の信号⑤の波形図、 （b) は第 9図中の信号⑥の波形図、 （c ) は第 9図中 の信号⑦の波形図、 （d) は第 9図中の信号⑧の波形図、 （e ) は第 7図中の出 力端子 8 6 rに出力する信号の垂直方向成分の波形図である。 発明を実施するための最良の形態
以下、 本発明を詳細に説明するために、 添付図面に基づいてこれを説明する。 第 7図は本発明の一実施例を示すもので、 第 3図と同一部分は同一符号とする。 第 7図において、 3 0 r、 3 0 g、 3 0 13は ノ0変換回路、 3 7は信号処理回 路の一例としての画素数変換回路、 3 1はラインメモリ 3 1 r、 3 1 g、 3 1 b からなる第 1位相調整回路、 3 9は信号処理回路の他の一例としてのガンマ補正 回路、 3 3は第 2位相調整回路、 3 4 r、 34 g、 3 4 bは輪郭加算回路、 3 6 は Y信号生成回路、 3 8は輪郭抽出回路、 4 0は輪郭成分のゲインコントローラ、 4 2は係数乗算回路である。
前記 AZD変換回路 3 0 r、 3 0 g、 3 0 bは、 それぞれ、 入力端子 4 4 r、 44 g、 44 bに入力したアナログの R、 G、 B信号を分解能 8ビッ トのデイジ タルの R、 G、 B信号に変換して出力するように構成されている。
前記画素数変換回路 3 7は、 前記 A/D変換回路 3 0 r、 3 0 g、 3 O bの出 力信号に画素数変換を行った信号を出力するように構成されている。 この画素数 変換は、 サンプリング画素数を表示装置の表示画素数に合わせるために、 A/D 変換回路 3 0 r、 3 0 g、 3 0 bから出力するディジタル R、 G、 B信号のサン プル数のレート変換を行う信号処理を表す。
前記第 1位相調整回路 3 1のラインメモリ 3 1 r、 3 1 g、 3 1 bは、 それぞ れ、 前記画素数変換回路 3 7の出力信号を 1ライン分遅延させた信号を出力する ように構成されている。
前記ガンマ補正回路 3 9は、 前記第 1位相調整回路 3 1の出力信号にガンマ補 正を行った信号を出力するように構成されている。 このガンマ補正は、 表示装置 の表示特性を補正する信号処理を表す。 前記第 2位相調整回路 3 3は、 前記ガンマ補正回路 3 9の出力信号を位相調整 して前記輪郭加算回路 34 r、 34 g、 34 bの一方の入力側に出力するように 構成されている。
前記第 1位相調整回路 3 1及び第 2位相調整回路 3 3による位相調整処理は、 前記ガンマ補正回路 3 9のガンマ処理に要する遅延時間と、 前記 Y信号生成回路 36、 輪郭抽出回路 38、 ゲインコントローラ 40及び係数乗算回路 4 2での信 号処理に要する遅延時間との遅延差を調整する処理を表す。
前記 Y信号生成回路 36は、 前記 A/D変換回路 30 r、 30 g、 3 O bから 出力したディジタル R、 G、 B信号から Y (輝度） 信号を生成するように構成さ れている。 この Υ信号生成回路 36は、 例えば、 ROM (Read Only Memory) を
LUT (Look Up Table) 機能として使用することにより、 次式 （5) を満足さ せるように NT S C (Nat ional Television System Commi 11 e e)規格で定められ た混合比で R、 G、 B信号を加算して Y信号を得る方法や、 第 8図に示すような ビッ トシフ ト加算によって次式 （6) を満足する Υ信号の近似値を得る方法で実 現される。
Υ= (0. 3 X R) + (0. 59 X G) + (0. 1 1 X Β) … (5)
Υ= 0. 3 1 25 XR+ 0. 56 2 5 XG+ 0. 1 2 50 X Β··· (6) 前記輪郭抽出回路 38は、 前記 Υ信号生成回路 36で生成した Υ信号から輪郭 成分を抽出して出力するように構成されている。 この輪郭抽出回路 38は具体的 には第 9図に示すように構成されている。
第 9図において、 46は Υ信号の入力端子、 48、 50は 1ライン遅延素子と しての第 1、 第 2ラインメモリ、 52は垂直輪郭抽出回路、 54は輪郭強調周波 数設定回路、 56は水平輪郭抽出回路、 58は垂直輪郭成分のゲインコントロー ラ、 6 0は水平輪郭成分のゲインコントローラ、 6 2は輪郭合成回路、 64はコ ァリング回路、 66はゲインコントローラである。
前記第 1、 第 2ラインメモリ 4 8、 5 0は、 前記入力端子 46に入力した Υ信 号を、 順次 1ライン分 （1走査線分） 遅延させた Υ信号を生成して出力するよう に構成されている。
前記垂直輪郭抽出回路 5 2は、 前記入力端子 4 6に入力した Y信号と前記第 2 ラインメモリ 5 0から出力した 2ライン遅延の Y信号とを加算して出力する加算 器 6 8と、 この加算器 6 8の出力信号に係数 （ 1 Z 4 ) を掛けて出力する乗算器 7 0と、 前記第 1ラインメモリ 4 8から出力した 1ライン遅延の Y信号に係数
( 1 / 2 ) を掛けて出力する乗算器 7 2と、 前記乗算器 7 2の出力信号から前記 乗算器 7 0の出力信号を減算する減算器 7 4とからなっている。
前記輪郭強調周波数設定回路 5 4は、 輪郭強調周波数を所定の周波数 （例えば サンプリング周波数 F sの 1 Z 2 ) に設定するための回路で、 具体的には、 第 5 図に示すように、 前記第 1ラインメモリ 4 8から出力した Y信号を順次 1 ドッ ト 分 （ 1画素分） 遅延させる 4個の 1 ドッ ト遅延素子 D 1〜D 4からなる 5タップ 型で構成されている。 前記 1 ドッ ト遅延素子 D 1〜D 4のそれぞれは、 例えば、 D - F F ( D型フリ ップフロップ） で構成されている。 なお、 前記輪郭強調周波 数設定回路 5 4は、 5タップ型に限るものでなく、 直列接続された 6個の 1 ドッ ト遅延素子 D 1〜D 6からなる 7タップ型でもよい。
前記水平輪郭抽出回路 5 6は、 前記第 1ラインメモリ 4 8から出力した Y信号 と、 4番目の 1 ドッ ト遅延素子 D 4から出力した 4 ドッ ト遅延の Y信号とを加算 する加算器 7 6と、 この加算器 7 6の出力信号に係数 （1 4 ) を掛けて出力す る乗算器 7 8と、 第 2番目の 1 ドッ ト遅延素子 D 2から出力した 2 ドッ ト遅延の Y信号に係数 （1 2 ) を掛けて出力する乗算器 8 0と、 前記係数器 8 0の出力 信号から前記係数器 7 8の出力信号を減算する減算器 8 2とからなっている。 前記ゲインコントローラ 5 8は、 前記垂直輪郭抽出回路 5 2で抽出した垂直輪 郭成分に調整可能な係数 K Vを掛けて出力するように構成されている。
前記ゲインコントローラ 6 0は、 前記水平輪郭抽出回路 5 6で抽出した水平輪 郭成分に調整可能な係数 K hを掛けて出力するように構成されている。
前記輪郭合成回路 6 2は、 前記ゲインコントローラ 5 8、 6 0のそれぞれから 出力した輪郭成分を合成して出力するように構成されている。 前記コアリング回路 64は、 ノイズ及び微小な輪郭成分を除去するために、 前 記輪郭合成回路 6 2から出力した輪郭成分を入力とし、 この入力した輪郭成分の 或るレベル以下の輪郭成分を抑圧して出力するように構成されている。 前記コア リング回路 64は、 例えば、 第 1 0図に示すような入出力特性を有するように構 成されている。 具体的には、 輪郭合成回路 6 2から入力した輪郭成分が 0ょリ大 きい正のときには元の成分に一 δ (δは正の定数） を加算して出力し、 0ょリ小 さい負のときには元の成分に + δを加算して出力し、 かつ、 その演算結果が一 δ 以上 + δ以下のときには出力を 0に固定するように構成されている。
前記ゲインコントロ一ラ 66は、 コアリング回路 64から出力した輪郭成分に 調整可能な係数 K 1を掛けて出力端子 8 8へ出力するように構成されている。 前記ゲインコントローラ 40は、 前記輪郭抽出回路 38から出力した輪郭成分 に調整可能な係数 Κ 2を掛けて出力するように構成されている。
前記ゲインコントローラ 66、 40は必要に応じて一方 （例えば 66) を省略 してもよレ、。
前記係数乗算回路 4 2は、 前記ゲインコントローラ 40から出力した輪郭成分 丫6に係数!： 1：、 K g、 Kbを掛けて R、 G、 B用の輪郭成分 Y e r、 Y e g、 Y e bを出力する乗算器 8 4 r、 84 g、 84 bで構成されている。 前記係数 K r、 K g, Kbは、 これに限るものではないが、 前記 Y信号生成回路 36が Y信 号を生成するために用いた R、 G、 Bの係数 （第 8図） と同値の 0. 3 1 25、 0. 5 6 25、 0. 1 2 5 0に設定され （K r +K g +K b = 1 ) 、 ビッ トシフ ト加算で得られるように設定されている。
前記輪郭加算回路 34 r、 34 g、 34 bは、 前記第 2位相調整回路 3 3から 出力した R、 G、 B信号に、 前記係数乗算回路 4 2の係数器 84 r、 84 g、 8 4 bから出力した輪郭成分 Y e r、 Y e g、 Y e bを加算し、 出力端子 8 6 r、 86 g、 86 bを介して表示装置へ出力するように構成されている。
つぎに作用を説明する。
( 1 ) 第 3図において、 入力端子 44 r、 44 g、 44 bに入力したアナログ の R、 G、 B信号は、 Aノ D変換回路 3 0 r、 30 g、 3 O bによって 8ビッ ト のディジタル R、 G、 B信号に変換され、 画素数変換回路 3 7で画素数変換され、 第 1位相調整回路 3 1で位相調整され、 ガンマ補正回路 3 9でガンマ補正され、 第 2位相調整回路 3 3で位相調整され、 輪郭加算回路 34 r、 34 g、 34 bの 一方の入力側に入力する。
(2) Y信号生成回路 3 6は、 Aノ D変換回路 3 0 r、 3 0 g、 3 O bから出 力したディジタル R、 G、 B信号から Y信号を生成する。 例えば、 この Υ信号生 成回路 36は、 第 8図の回路を用いたビッ トシフト加算によって、 ディジタル R、 G、 B信号から Y信号を生成する。
(3) 輪郭抽出回路 38は Υ信号から水平輪郭成分と垂直輪郭成分からなる輪 郭成分を抽出する。 つぎに、 この輪郭抽出回路 38による輪郭成分の抽出作用を 第 9図を用いて説明する。
(3 a) 第 1 1図を併用して Y信号の水平方向の高域成分である水平輪郭成分 を抽出する作用を説明する。
第 1 1図において点線で表した縦線 S 1、 S 2、 S 3、 S 4、 S 5は、 処理対 象画素を含む走査線に沿って水平方向に連続して並んだ各画素のサンプリング点 を表す。
輪郭強調周波数設定回路 54の第 2番目の 1 ドッ ト遅延素子 D 2から出力する Y信号を第 1 1図の （a) に示すように①とすると、 水平輪郭抽出回路 56の乗 算器 8 0から出力する信号②は、 同図 （b) に示すようになって減算器 8 2の + 側に入力する。
第 1ラインメモリ 48から出力した Y信号と、 輪郭強調周波数設定回路 54の 第 4番目の 1 ドッ ト遅延素子 D 4から出力した Y信号とは、 水平輪郭抽出回路 5 6の加算器 76によって加算され、 乗算器 78で 1ノ 4を掛けられ、 第 1 1図の (c) に示すように、 信号③として減算器 8 2の一側に入力する。 この減算器 8
2で演算された信号 （②ー③） は、 ゲインコントローラ 60で係数 Kh倍され、 第 1 1図の （d) に示すような信号④として輪郭合成回路 6 2の一方の入力側に 入力する。
(3 b) 第 1 2図を併用して Y信号の垂直方向の高域成分である垂直輪郭成分 を抽出する作用を説明する。
第 1 2図において点線で表した縦線 S 1、 S 2、 S 3は、 処理対象画素を含む 走査線と前後の走査線の 3本の走査線上の画素であって、 処理対象画素を含む垂 直方向に沿って並んだ 3個の画素のサンプリング点を表す。
第 1ラインメモリ 48から出力した 1ライン遅延の Y信号を第 1 2図の （a ) に示すように⑤とすると、 垂直輪郭抽出回路 5 2の乗算器 7 2から出力した信号 ⑥は、 同図 （b) に示すようになって減算器 74の +側に入力する。
入力端子 46に入力した Y信号と、 第 2ラインメモリ 50から出力した 2ライ ン遅延の Y信号とは、 垂直輪郭抽出回路 5 2の加算器 68によって加算され、 乗 算器 7 0で 1 4を掛けられ、 第 1 2図の （c ) に示すように、 信号⑦として減 算器 74の一側に入力する。 この減算器 74で演算された信号 （⑥—⑦） は、 ゲ インコントローラ 5 8で係数 K V倍され、 第 8図の （d) に示すような信号⑧と して輪郭合成回路 6 2の他方の入力側に入力する。
(3 c) 水平輪郭成分を表す信号④と垂直輪郭成分を表す信号⑧とは、 輪郭合 成回路 6 2で合成され、 コアリング回路 64によって或るレベル以下の輪郭成分 を抑圧してノイズの影響をなく し、 ゲインコントローラ 66で係数 K1を掛けて レベル調整され、 出力端子 88に出力する。
(4) 出力端子 8 8に出力した輪郭成分は、 ゲインコントローラ 40で係数 K
2を掛けてレベル調整され、 係数乗算回路 4 2の乗算器 84 r、 84 g、 84 b で係数 K r、 Kg、 Kbを掛けられて R、 G、 B用の輪郭成分 Y e r、 Y e g、 Y e bとなリ、 対応する輪郭加算回路 34 r、 34 g、 34 bの他方の入力側に 入力する。 このため、 輪郭強調量を大きくすることができる。
(5) 第 2位相調整回路 3 3から出力したディジタル R、 G、 B信号と、 係数 乗算回路 42の乗算器 84 r、 84 g、 84 bから出力した R、 G、 B用の輪郭 成分 Y e r、 Y e g、 Y e bとは、 輪郭加算回路 34 r、 3 4 g、 34 bで加算 され、 出力端子 86 r、 8 6 g、 86 bを介して表示装置に出力し、 この表示装 置で輪郭強調された映像が表示される。
このとき、 出力端子 86 rに出力する （R + Y e r ) 信号の水平方向成分は第
1 1図の （e) に示すようになり、 垂直方向成分は第 1 2図の （e) に示すよう になる。 第 1 1図、 第 1 2図の （e) に二点鎖線で示した R h、 R vは信号処理 ' 位相調整回路 32から出力する R信号の水平方向成分、 垂直方向成分を表す。 出力端子 8 6 g、 86 bに出力する （G + Y e g) 、 （B +Y e b) 信号の水 平方向成分、 垂直方向成分も、 出力端子 86 rに出力する （R + Y e r ) 信号の 水平方向成分、 垂直方向成分と同様になる。
(6) 上述のように、 A/D変換回路 30 r、 30 g、 3 O bでアナログの R、
G、 B信号をディジタルの R、 G、 B信号に変換した後に Y信号を生成し、 この
Υ信号から抽出した輪郭成分を元のディジタル R、 G、 B信号に加算するように したので、 第 1図に示した従来例のように輪郭強調成分が AZD変換回路のダイ ナミックレンジをオーバーすることがない。 このため、 本発明の輪郭強調回路に 入力するアナログの R、 G、 B信号が大振幅信号の場合や輪郭強調量を大きく し た場合でも、 本発明の輪郭強調回路から出力する信号をディジタル R、 G、 B信 号で駆動する表示装置に出力して映像を表示したときに白つぶれや黒つぶれが生 じない。
(7) さらに、 輪郭加算回路 34 r、 34 g、 34 bを画素数変換回路 3 7及 びガンマ捕正回路 3 9の後段に置いて、 画素数変換及びガンマ補正の信号処理を 行った後のディジタル R、 G、 B信号に輪郭成分 Y e r、 Y e g、 Y e bを加算 するようにしたので、 第 5図及び第 6図に示したような画素数変換及びガンマ補 正による輪郭成分への影響をなく し、 輪郭強調効果が半減するのを防止できる。 前記実施例では、 輪郭抽出回路 38で抽出した輪郭成分の大きさを調整して出 力するゲインコントローラ 40と、 その出力信号に 1以下の係数 K r、 K g、 K b (K r +K g +K b - 1 ) を掛けて輪郭加算回路 34 r、 34 g、 34 bへ出 力する係数乗算回路 4 2とを設けて、 R、 G、 B用の輪郭強調量を大きくできる ようにしたが、 本発明はこれに限るものでなく、 ゲインコントローラ 4 0及び係 数乗算回路 4 2を省略し、 輪郭抽出回路 3 8の出力を直接輪郭加算回路 3 4 r、 3 4 g、 3 4 bへ出力するようにしたものについても利用することができる。 前記実施例では、 輪郭抽出回路 3 8内に、 輪郭合成回路 6 2から出力した輪郭 成分の或るレベル以下を抑圧して出力するコアリング回路 6 4を設けて、 ノイズ の影響をなくすようにしたが、 本発明はこれに限るものでなく、 このコアリング 回路 6 4を省略したものについても利用することができる。
前記実施例では、 輪郭抽出回路 3 8を、 第 1、 第 2ラインメモリ、 4 8、 5 0、 垂直輪郭抽出回路 5 2、 輪郭強調周波数設定回路 5 4、 水平輪郭抽出回路 5 6、 ゲインコントローラ 5 8、 6 0及び輪郭合成回路 6 2で構成して、 垂直輪郭成分 と水平輪郭成分を合成した輪郭成分を出力するように構成したが、 本発明はこれ に限るものでなく、 輪郭抽出回路 3 8は、 少なく とも輪郭強調周波数設定回路 5 4及び水平輪郭抽出回路 5 6を具備して水平輪郭成分を出力するものであればよ レ、。
前記実施例では、 信号処理回路が AZ D変換回路の出力側に順次結合された画 素数変換回路とガンマ補正回路からなり、 Y信号生成回路が画素数変換回路の出 力信号から Y信号を生成するように構成したが、 本発明はこれに限るものではな レ、。
例えば、 信号処理回路が AZ D変換回路の出力側に順次結合されたガンマ補正 回路と画素数変換回路からなり、 Y信号生成回路がガンマ補正回路の出力信号か ら Y信号を生成するように構成したものにも利用できる。
又は、 信号処理回路が A ZD変換回路の出力側に結合されたガンマ補正回路と 画素数変換回路の一方からなり、 Y信号生成回路が AZ D変換回路の出力信号か ら Y信号を生成するか、 若しくは Y信号生成回路がガンマ補正回路又は画素数変 換回路の出力信号から Y信号を生成するように構成したものにも利用できる。 産業上の利用可能性 以上のように、 本発明による輪郭強調回路は、 P D Pや L C D等のような、 デ イジタルのカラー映像信号で駆動する表示装置 （例えばマトリ ックス型の表示装 置） によって、 アナログのカラー映像信号の入力に基づく輪郭強調された高画質 の映像を表示するために利用できる。 さらに、 本発明による輪郭強調回路は、 画 素数変換やガンマ補正等の信号処理を行う信号処理回路を付加する場合、 輪郭強 調効果が半減するのを防止するのに利用できる。

Claims

請 求 の 範 囲
1 . アナログのカラー映像信号をディジタルのカラー映像信号に変換して出力す る AZ D変換回路と、 この A/D変換回路の出力信号に画素数変換やガンマ補正 等の信号処理を行って出力する信号処理回路と、 この信号処理回路の出力信号か ら Y信号を生成する Y信号生成回路と、 この Y信号生成回路で生成した Y信号か ら輪郭成分を抽出する輪郭抽出回路と、 この輪郭抽出回路で抽出した輪郭成分を 前記信号処理回路の出力信号に加算して輪郭強調されたディジタルのカラー映像 信号を出力する輪郭加算回路とを具備してなることを特徴とする輪郭強調回路。
2 . アナログのカラー映像信号をディジタルのカラー映像信号に変換して出力す る AZ D変換回路と、 この AZD変換回路の出力信号に画素数変換やガンマ補正 等の信号処理を行って出力する信号処理回路と、 前記 AZD変換回路の出力信号 から Y信号を生成する Y信号生成回路と、 この Y信号生成回路で生成した Y信号 から輪郭成分を抽出する輪郭抽出回路と、 この輪郭抽出回路で抽出した輪郭成分 を前記信号処理回路の出力信号に加算して輪郭強調されたディジタルのカラ一映 像信号を出力する輪郭加算回路とを具備してなることを特徴とする輪郭強調回路。
3 . アナログのカラー映像信号をディジタルのカラー映像信号に変換して出力す る AZ D変換回路と、 この AZD変換回路の出力信号に画素数変換を行って出力 する画素数変換回路と、 この画素数変換回路の出力信号にガンマ補正を行って出 力するガンマ補正回路と、 前記画素数変換回路の出力信号から Y信号を生成する Y信号生成回路と、 この Y信号生成回路で生成した Y信号から輪郭成分を抽出す る輪郭抽出回路と、 この輪郭抽出回路で抽出した輪郭成分を前記ガンマ補正回路 の出力信号に加算して輪郭強調されたディジタルのカラー映像信号を出力する輪 郭加算回路とを具備してなることを特徴とする輪郭強調回路。
4 . 輪郭抽出回路は、 Y信号生成回路で生成した Y信号を順次 1ライン分遅延さ せる第 1、 第 2ラインメモリ と、 前記 Y信号生成回路で生成した Y信号及び前記 第 1、 第 2ラインメモリのそれぞれで遅延させた Y信号に基づいて垂直輪郭成分 を抽出する垂直輪郭抽出回路と、 前記第 1 ラインメモリで遅延させた Y信号に基 づいて輪郭強調周波数設定用の 2種類の遅延させた Y信号を生成する輪郭強調周 波数設定回路と、 前記第 1 ラインメモリで生成した Y信号と前記輪郭強調周波数 設定回路で生成した 2種類の Y信号に基づいて水平輪郭成分を抽出する水平輪郭 抽出回路と、 前記垂直輪郭抽出回路と水平輪郭抽出回路のそれぞれで抽出した輪 郭成分を合成して出力する輪郭合成回路とからなる請求項 1、 2又は 3記載の輪 郭強調回路。
5 . 輪郭強調周波数設定回路は、 4個の 1 ドッ ト遅延素子を直列に接続し、 第 2 番目の 1 ドッ ト遅延素子の出力側から 2 ドッ ト遅延の Y信号を出力し、 第 4番目 の 1 ドッ ト遅延素子の出力側から 4 ドッ ト遅延の Y信号を出力してなる請求項 4 記載の輪郭強調回路。
6 . 輪郭抽出回路は、 抽出した輪郭成分を入力とし、 或るレベル以下の輪郭成分 を抑圧した信号を輪郭成分として出力するコアリング回路を具備してなる請求項 1、 2、 3、 4又は 5記載の輪郭強調回路。
7 . A Z D変換回路はアナログの R、 G、 B信号をディジタル信号に変換して出 力してなリ、 輪郭抽出回路と輪郭加算回路の間に、 前記輪郭抽出回路で抽出した 輪郭成分の大きさを調整して出力する輪郭成分ゲインコントローラと、 この輪郭 成分ゲインコントローラから出力した信号に 1以下の係数 K r、 K g、 K bを掛 けて前記輪郭加算回路へ出力する係数乗算回路とを設けてなる請求項 1、 2、 3、 4、 5又は 6記載の輪郭強調回路。
PCT/JP1997/000997 1997-03-25 1997-03-25 Circuit d'accentuation de contours WO1998043412A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP97908503A EP0973330A4 (en) 1997-03-25 1997-03-25 CONTOURING CIRCUIT
KR10-1999-7008665A KR100457043B1 (ko) 1997-03-25 1997-03-25 윤곽강조회로
US09/402,028 US6433836B1 (en) 1997-03-25 1997-03-25 Contour emphasizing circuit
AU20430/97A AU739840B2 (en) 1997-03-25 1997-03-25 Contour emphasizing circuit
PCT/JP1997/000997 WO1998043412A1 (fr) 1997-03-25 1997-03-25 Circuit d'accentuation de contours
CA002284923A CA2284923C (en) 1997-03-25 1997-03-25 Contour emphasizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/000997 WO1998043412A1 (fr) 1997-03-25 1997-03-25 Circuit d'accentuation de contours

Publications (1)

Publication Number Publication Date
WO1998043412A1 true WO1998043412A1 (fr) 1998-10-01

Family

ID=14180312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000997 WO1998043412A1 (fr) 1997-03-25 1997-03-25 Circuit d'accentuation de contours

Country Status (6)

Country Link
US (1) US6433836B1 (ja)
EP (1) EP0973330A4 (ja)
KR (1) KR100457043B1 (ja)
AU (1) AU739840B2 (ja)
CA (1) CA2284923C (ja)
WO (1) WO1998043412A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253418A (ja) * 1999-03-03 2000-09-14 Alps Electric Co Ltd 映像信号処理回路、ビューファインダ装置、テレビジョンカメラ及び映像モニタ装置
JP3538074B2 (ja) * 1999-08-02 2004-06-14 Ｎｅｃビューテクノロジー株式会社 輪郭強調回路および輪郭強調方法
JP2003032513A (ja) * 2001-07-17 2003-01-31 Sanyo Electric Co Ltd 画像信号処理装置
JP4822630B2 (ja) * 2001-08-14 2011-11-24 キヤノン株式会社 色信号処理装置、撮像装置およびそれらの制御方法
JP4390506B2 (ja) * 2003-09-02 2009-12-24 三洋電機株式会社 水平輪郭補正回路
JP2005260517A (ja) * 2004-03-11 2005-09-22 Sanyo Electric Co Ltd 画像信号処理装置
FR2867935A1 (fr) * 2004-03-17 2005-09-23 Thomson Licensing Sa Procede de rehaussement des contours dans une image
JP4398809B2 (ja) * 2004-06-30 2010-01-13 株式会社東芝 映像信号処理装置及び映像信号処理方法
JP2010288150A (ja) * 2009-06-12 2010-12-24 Toshiba Corp 固体撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259464A (ja) * 1988-04-11 1989-10-17 Konica Corp 鮮鋭度改善回路
JPH03171978A (ja) * 1989-11-30 1991-07-25 Sony Corp 固体撮像装置の信号処理回路
JPH07143365A (ja) * 1993-11-15 1995-06-02 Sony Corp ディジタル信号処理カメラ
JPH0865548A (ja) * 1994-08-19 1996-03-08 Canon Inc 撮像装置
JPH08163412A (ja) * 1994-11-30 1996-06-21 Sony Corp ビデオカメラ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136891A (en) * 1981-02-18 1982-08-24 Hitachi Denshi Ltd Solid state image pickup device
JPS60117980A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 映像情報処理方式及び装置
JPS62154892A (ja) 1985-12-26 1987-07-09 Nec Home Electronics Ltd テレビジヨン受像機の画質改善装置
JPH0432372A (ja) 1990-05-29 1992-02-04 Sony Corp ビデオ信号処理回路
US5430497A (en) * 1990-08-06 1995-07-04 Samsung Electronics Co., Ltd. Removal of the folding carrier and sidebands from an unfolded video signal
US5119193A (en) * 1990-09-19 1992-06-02 Nec Corporation Video-signal processing device
GB2250886B (en) * 1990-12-13 1995-06-14 Rank Cintel Ltd Noise reduction in video signals
JP3171978B2 (ja) 1993-01-28 2001-06-04 アオイ電子株式会社 サーマルプリントヘッド
EP0665696B1 (en) * 1994-01-31 2001-08-22 Hitachi Denshi Kabushiki Kaisha TV camera with digital video signal processing device
JP3163886B2 (ja) * 1994-03-02 2001-05-08 松下電器産業株式会社 輪郭補正装置
US5467145A (en) * 1994-10-26 1995-11-14 Samsung Electronics Co., Ltd. Circuitry for enhancing detail in color video signals
JP3477871B2 (ja) 1994-12-28 2003-12-10 ソニー株式会社 映像信号処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259464A (ja) * 1988-04-11 1989-10-17 Konica Corp 鮮鋭度改善回路
JPH03171978A (ja) * 1989-11-30 1991-07-25 Sony Corp 固体撮像装置の信号処理回路
JPH07143365A (ja) * 1993-11-15 1995-06-02 Sony Corp ディジタル信号処理カメラ
JPH0865548A (ja) * 1994-08-19 1996-03-08 Canon Inc 撮像装置
JPH08163412A (ja) * 1994-11-30 1996-06-21 Sony Corp ビデオカメラ

Also Published As

Publication number Publication date
CA2284923C (en) 2005-08-02
KR20010005601A (ko) 2001-01-15
US6433836B1 (en) 2002-08-13
EP0973330A1 (en) 2000-01-19
EP0973330A4 (en) 2000-01-19
AU739840B2 (en) 2001-10-18
AU2043097A (en) 1998-10-20
CA2284923A1 (en) 1998-10-01
KR100457043B1 (ko) 2004-11-12

Similar Documents

Publication Publication Date Title
US20020149685A1 (en) Method of and apparatus for improving picture quality
WO1998043412A1 (fr) Circuit d'accentuation de contours
KR100457041B1 (ko) 윤곽강조회로
JPH11289476A (ja) 輪郭強調回路
WO1998043410A1 (fr) Circuit d'accentuation de contours
US6297854B1 (en) Contour emphasizing circuit
JPH089199A (ja) 撮像信号処理装置および撮像信号処理方法
JPH0316078B2 (ja)
RU2184425C2 (ru) Схема подчеркивания контуров
RU2184426C2 (ru) Схема подчеркивания контуров
RU2184428C2 (ru) Схема подчеркивания контуров
JP3147428B2 (ja) テレビジョン信号処理回路
JPH1188725A (ja) 複数画面表示装置の輪郭強調回路
RU2184427C2 (ru) Схема подчеркивания контуров
JPH0316077B2 (ja)
JPH0130348B2 (ja)
JPH08163512A (ja) 方式変換装置
JPH0316079B2 (ja)
JPH06133188A (ja) 映像信号処理回路
JPH02246582A (ja) 映像信号の輪郭補正回路
JPS6188666A (ja) カラ−テレビジヨン画質改善装置
JP2005223848A (ja) 輪郭強調回路及び輪郭強調方法
JPH01202071A (ja) 垂直アパーチャ補正装置
JP2005026744A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA JP KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: CA

WWE Wipo information: entry into national phase

Ref document number: 1019997008665

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2284923

Country of ref document: CA

Ref country code: CA

Ref document number: 2284923

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09402028

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997908503

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997908503

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997008665

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997008665

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1997908503

Country of ref document: EP