WO1998043301A1 - Flat semiconductor device and power converter employing the same - Google Patents

Claims

(57)要約

¥型パッケージに内蔵される多数の半導体チップ上の制御電極から引 き出す制御電極配線、 及びこれを主電極配線と絶縁するための絶縁用部 材が、 平型パッケージ内での各半導体チップの位置決めを兼ねる機能を 有する。 さらに一体型の制御電極配線網をパッケージの共通電極内部に

GGGGGGGGGHHKK FKKKFし LLJiill

WAHDNURBERDTGREERLSPCPZ II

収納し、 これに各英ガハガイイ韓ガグギギギアアイ北ダケキカセフフクス半日リ 導体チップの制御電極からの上記引出し電極を接続 ル一ボ国ニ一ス本ル朝ンイイニ国ザインラ一ンタレロンリヒリ

ナナァル鮮アァジシガスァテラギビフリドト - することにより、 非常ァネエスァテススルダャァララランラリ .

ルーアシにンンンタタビシシン多くのゲ一 卜信号配線の処理を簡素化する。

サカユ

ォタ

PC丁に基づいて公開される国際出願のパンフレツト第一頁に掲載された PCT加盟国を同定するために使用されるコード (参考情報）

Aし アルバニア し R SK スロヴァキア

AM アルメニア し S レソト S L シエラ ' レオネ

AT オ LT リ トァニァ SN セネガル

AU オーストラリア LU ルクセンブルグ S 2 スヮジランド

AZ アゼルバイジャン し V ラトヴィァ TD チャード

B A ボズニァ ·ヘルツェゴビナ C モナコ TG トーゴ一

B B MD ヴァ T J タジキスタン

B E ベルギー G マダガスカル TVI ト クメニスタン

B F ブルギナ ' ファソ MK マケドニァ旧ュ一ゴスラヴィァ TR トルコ

B G ブルガリァ 共和国 TT トリニダッド ' トバゴ

B J ベナン ML マリ UA ウクライナ

B R ブラジル MN UG ウガンダ

BY ベラル一シ MR モーリタユア U S 米国

CA カナダ W マラクイ UZ クズべキスタン

CF 中央アフリカ MX メキシコ VN ヴィェトナム

CG コンゴ— NE ニジ YU ラビア

CH NL オランダ ZW ジンバブエ

C I コ一トジボア一 NO ールゥェ一

C カメル一 N2 ニュ一 ·ジ一ランド

CN 中国 P L ポ一ランド

CU キ ーバ P T ポルトガル

CY キプロス RO ーマニア

CZ チェッコ RU

DE ドイツ S D ス一ダン

DK デンマーク SE スウェーデン

EE SG シンガポール

E S S I スロヴェニア 明 細 書

平型半導体装置及びこれを用いた電力変換装置

技術分野

本発明は、 複数の半導体チップを並列に接続して、 一つのパッケージ に組み込んだ平型半導体装置、 及びこれを用いた電力変換装置に関する 背景技術

半導体ェレク トロニタスの技術を駆使して主回路電流を制御するパヮ 一エレク トロニクスの技術は、 幅広い分野で応用され、 さらにその適用 拡大がなされつつある。 特に近年、 M O Sゲー トへの入力信号により主 電流を制御する M O S制御デバィスである絶縁ゲー 卜型バイポーラ トラ ンジスタ （以下 I G B Tと略す） や M〇 S型電界効果トランジスタ （以 下 M0SFETと略す） などが注目され、 例えば I G B Tは、 パワースィ ッチ ングデバイスとしてモータ P W M制御ィンバ一タの応用などに幅広く使 われている。

このような M〇 S制御デバィスでは、 半導体チップの第一主面上に主 電極 （ェミッタ電極） 、 および制御電極 （ゲー ト電極） が並んで形成さ れ、 第二主面側にはもう一方の主電極 （コレクタ電極） が形成される。 従って、 これらをパッケージングする場合には、 第一主面上の主電極、 および制御電極をそれぞれ分離して外部導出端子を介して引き出す必要 がある。 そこで、 従来のモジュール構造と呼ばれる I G B T等のパッケ ―ジ形態では、 一般に放熱体兼用の金属ベース上に半導体チップの第二 主面の主電極を直接べた付けするとともに、 第一主面上の主電極 （エミ ッタ電極） 、 および制御電極 （ゲー ト電極） は、 パッケージに装備され たェミッタ、 およびゲー 卜用の外部導出端子との間をアルミ等の導線で ワイヤボンディ ングし、 パッケージ外部へ引き出している。 最近ではチ ップの大形化と相まってますます大容量化が求められる傾向にあり、 容 量の拡大を図るために複数 （数個〜 1 0個程度） の I G B Tチップを同 一パッケージ内に並べ、 それらの電極をワイャボンディ ングにより相互 に並列接続したモジユール構造パッケージが開発されている。 しかし、 このようなモジユール型パッケージの場合、 素子内部で発生した熱をパ ッケージの片面、 すなわち金属ベース上に直接マウン 卜 したコレクタ側 のみから逃がすことになるため、 一般に熱抵抗が大きく、 搭載できるチ ップの発熱量、 または電流容量に制限があった。 また、 電流容量が大き くなるに従ってエミッタ電極に接続するボンディ ングワイャの本数も多 くなるため、 内部配線インダクタンスが増大し、 これによリスイツチン グ動作時に大きなサージが発生するといつた問題も大きくなってくる。 さらには、 素子数が多くなるに連れてボンディ ングする導線の配線が複 雑になり、 容器内での断線， 短絡などが起こりやすくなつたり、 またヮ ィャ導線が細いために大きな電流を流した時に熱による断線等も起こり やすくなる。

上記の問題を解決する方法として、 I G B Tを平型のパッケージ内に 組み込み、 その主面に形成されたエミッタ電極，， コレクタ電極をそれぞ れパッケージ側に設けた上下の電極板に面接触させて引き出すようにし た加圧接触構造のパッケージが提案されている。

例えば、 富士時報， Vol . 6 9 , No. 5 ( 1 9 9 6 ) においては、 1 2個 の半導体チップ （ 9個の I G B Tと 3個のダイオー ド） を搭載した耐電 圧 2 . 5 k V ， 電流容量 1 k Aの平型 I G B Tパッケージが、 また特開 平 7— 94673号公報においては、 5個の I G B Tと 1個のダイォ一 ドを並 ベて組み込んだ平型 I G B Tパッケージが開示されている。 このパッケ ージ構造の代表例を第 1 7図に示す。 各チップ 1， 2の第二主面 （コレ クタ側） は、 パッケージの共通電極板 （C u ) 8上に設けられた 1 枚の 電極用基板 （M o ) 6 1 に半田付け 6 2され、 第一主面 （ェミッタ側） はチップごとに分離した個別のコンタク ト端子体 （M o ) 6 3， 6 4 を 介して、 パッケージの共通電極板 （C u ) 7に接続される構造となって いる。 各半導体チップのパッケージ内での位置決めは、 上記電極用基板 (M o ) 6 1上におけるチップマゥン 卜領域の周囲に形成したスリ ッ 卜 6 5に、 位置決めガイ ド 6 6 を嵌め込んで所定位置に起立状態に固定支 持することで行っている。 すなわち、 この位置決めガイ ド 6 6 を外枠ガ イ ドとして半導体チップ 1， 2、 及びコンタク 卜端子体 6 3， 6 4 を定 位置に保持する。 各半導体チップの制御電極 （ゲー ト電極） は、 コレク タ電極用基板 6 1 の周縁部に設けられた配線台 6 7上の配線網 6 8にヮ ィャボンディ ング 6 9にて接続されている。 さらに、 コンタク ト端子体 6 3にはこのワイヤとの接触を避けるために凹状切欠部が形成されてい る。

一方、 特開平 8— 88240号公報においては、 実施例に 2 1個の半導体チ ップ （ 9個の I G B Tと 1 2個のダイオー ド） を搭載した平型 I G B T パッケージが開示されている。 このパッケージ構造の代表例を第 1 8図 に示す。 各チップ 1， 2の第二生面 （コレクタ側） は、 パッケージの共 通電極板 （C u ) 8上に設けられた 1枚の電極用基板 （M o ) 6 1 に搭 載され、 第一主面 （ェミッタ側） はチップごとに分離した個別の圧接板 (M o ) 6 3， 6 4 を介して、 パッケージの共通電極板 （C u ) 7 に接 続する構造となっている。 各半導体チップのパッケージ内での位置決め は、 各半導体チップに設置したチップフレーム 7 0を用いて行われてい る。 すなわち、 各半導体チップの外周部に個別のチップフレーム 7 0を 装着し、 そのチップフレームを互いに突合せて各チップを同一平面に配 列し、 さらに外部フレーム 7 1 で配列されたチップの最外周を囲むこと によって最終的に各チップの位置を決定する。 各チップフレームはチッ プの固定と圧接板 6 3， 6 4の固定を可能にし、 外部フレーム 7 1 はゲ 一卜電極 4の位置関係を正確にしている。 各半導体チップのゲ一卜電極 部 4へはプローブ 7 2の先端が接触しており、 これにソケッ ト 7 3 を用 いて接続されたチップごとのゲ一 トリー ド線 7 4によってパッケージ外 周部へ個別に配線される。 一方、 ェミッタ側電極板 7の内表面 （圧接面） にはチップ同士が接する部分 （半導体チップと対向する部分の周囲） に 溝 7 5が形成され、 この溝 Ί 5に上記複数のゲー 卜 リー ド 7 4 を配置し ている。

上記のように平型パッケージ構造によれば、 従来のモジュール型のパ ッケージに比べて、 1 ) 主電極の接続がワイヤボン ドでなくなるために 接続信頼性が向上する、 2 ) 接続導体のインダクタンス、 及び抵抗が小 さくなる、 3 ) 半導体チップを両面から冷却ができるので冷却効率を上 げることができる、 等の改善がはかれる。

しかしながら、 さらに大容量化する為に並列接続する半導体チップの 数がさらに多くなつた場合、 すなわち同一パッケージに実装される半導 体素子の数が数十個から百個以上に及ぶような非常に大容量で大形のパ ッケージの場合には、 上記公知例のパッケージ方式では各チップの正確 な位置決めが難しくなったり、 処理すべきゲー 卜配線の本数が非常に多 くなるためゲー ト配線の処理が困難となる。 また、 配線インダクタンス によるゲー ト回路のノイズ発生、 等の問題も無視できなくなる。 さらに 高耐圧の要求に応えるためにチップの耐圧を上げると、 一般に発熱が大 5

きくなり、 パッケージを構成する部材間の熱膨張差による位置ずれ等の 影響がよりシビアに影響する。 従って、 高耐圧で大電流容量の大形パッ ケージの実現は特に困難である。

本発明は上記の点にかんがみなされたものであり、 複数個の半導体チ ップを一つの平型パッケージに組み込んだ平型半導体装置を対象に、 第 1 の目的は超多チップの位置決めを大形の平型パッケージ内で、 精度良 く、 かつ簡便， 低コス トで行う方法を提供すること、 第 2の目的は多チ ップを内蔵したパッケージのゲー 卜信号配線の処理を簡素化， 高信頼化 することにある。 また第 3の目的は上記により得られる半導体装置を用 いた、 特に大容量のシステムに好適な電力変換装置を提供することにあ る。 発明の開示

上記第 1 の目的は、 各半導体チップ上の制御電極から引き出す制御電 極配線、 及びこれを主電極配線と絶縁するための絶縁用部材に、 平型パ ッケージ内での各半導体チップの位置決めを兼ねる機能を付与すること により実現できる。 好ましくは、 半導体チップの第一主電極に介装した 中間電極に貫通穴、 または切欠きを形成し、 上記各半導体チップ上の制 御電極から引き出す制御電極配線を主電極配線と絶縁するための絶縁用 部材が、 この中間電極に形成された貫通穴 （または切欠き） と、 第一主 電極に対向する共通電極板に形成された穴 （または溝） をつなぐことに よって、 半導体チップの制御電極からの制御電極配線引き出しと、 上記 中間電極と共通電極板の相互の位置を所定位置に決める機能を兼ねる構 造とすることにより実現できる。

また第 2の目的である各半導体チップから引き出すべき多数の制御電 o 極配線の処理に関しては、 制御電極配線網をパッケージの共通電極内部 に収納し、 これに各半導体チップの制御電極からの引き出し電極を接続 することにより解決できる。 より好ましくは上記パッケージの共通電極 内部に形成した制御電極配線網が、 一体型であること、 共通電極の表面 の溝内部に形成されていること、 この溝が対向する半導体チップ上の制 御電極位置に対応する位置を通り抜けるように形成されていること、 さ らに上記制御電極配線網の上記引き出し電極と電気的に接続する面が半 導体チップ側に向いて形成されていることなどが効果的である。

さらに、 本発明による M 0 S制御デバイス （例えば I G B T ) の多チ ップ内蔵高耐圧， 大電流容量の平型半導体装置を用いることにより、 従 来、 高耐圧， 大電流容量の分野で使用されてきた G T〇等を用いた電力 変換装置に比べて、 装置の容積， コス トを大幅に低減した大容量電力変 換装置が実現できる。 図面の簡単な説明

第 1 図は本発明の第 1 の実施例の半導体装置の断面図。

第 2図は中間電極の形状を示す図。

第 3図は第 1 の実施例に用いた共通電極の半導体チップ側から見た平 面図。

第 4図は本発明の制御電極配線網の平面図。

第 5図は本発明の第 2の実施例の半導体装置の制御電極配線網に平行 な断面図。

第 6図は本発明の第 3の実施例の半導体装置の制御電極配線網に平行 な断面図。

第 7図は本発明の第 4の実施例の半導体装置の制御電極配線網に平行 な断面図。

第 8図は第 7図に用いた引出しピンの製造方法、 及び立体構造を示す 図。

第 9図は本発明の半導体装置を用いた 1 プリッジ分の構成回路図。 第 1 0図は第 9図の 3相プリッジを 4多重した自励式変換器の構成図。 第 1 1 図は本発明の半導体装置を直列に実装したスタック構造を示す 平面図。

第 1 2図は第 1 1 図のスタックを二つ実装したモジユ ール構造を示す 図。

第 1 3図は第 1 2図のモジュール構造の立体図。

第 1 4図は第 1 3図ののモジュール構造を 4モジュール配置した 2ァ ーム構成の立体図。

第 1 5図は本発明の半導体装置を用いた 3相プリッジ構成の立体図。 第 1 6図は第 1 5図の 3相ブリッジを 4多重にしたバルブホールレイ ァゥ 卜図。

第 1 7図は従来の半導体装置の断面図。

第 1 8図は従来の半導体装置の断面図。

第 1 9図は大電流平型半導体装置の例。 発明を実施するための最良の形態

本発明の実施例を図面に基づいて説明する。

第 1 図は本発明による平型半導体装置の断面の一例を示したもので、 I G B Tチップ 1 と逆並列に接続したフライホイールダイオー ド（FTO) チップ 2 を組み込んだ逆導通型スィツチングデバイスの例である。 図に は、 右端の平型半導体装置 3の最外部から中央に向かった途中までの断 面を示している。 I G B Tチップ 1 は約 1 6 mm角の大きさで、 上面側の 第一主面にはほぼ全面にエミッタ電極、 下面側の第二主面にはコレクタ 電極が形成されており、 さらに第一主面中央には制御用電極 （ゲー ト電 極） 4が形成されている。 また、 F W Dチップ 2には、 シリコン基板の 上面側にアノー ド電極、 下面側に力ソー ド電極が形成されている。 これ らの各半導体チップには、 放熱と電気的接続を兼ねた中間電極 5 ， 6 ， 1 5が主電極と接する形で固定されており、 これが第 1 の共通電極板 7 (ェミ ッタ電極板） と第 2の共通電極板 8 (コレクタ電極板） に挾まれ ている。 これらの一対の共通電極板の間は、 セラミック製等の絶縁性の 外筒 9により外部絶縁され、 さらに共通電極板 7 ， 8 と絶縁外筒 9の間 を金属板 1 0によりパッケージ内部をシール封止したハ一メチック構造 となっている。 但し、 このハ一メチック構造は用途によっては必ずしも 必要ない。

次に多数の半導体チップからの制御用電極配線 （ゲー ト配線） の引出 し方法と、 チップをパッケージ内の所定の位置に位置決めする方法につ いて説明する。 まず 1 G B Tチップ 1上の制御用電極パッ ド 4から引出 しピン 1 1 を用いてチップ主面に垂直に制御用電極配線を引き出す。 こ の引出しピン 1 1 の周囲には、 中間電極 6及び共通電極 7 と引出しピン を絶縁するためのテフロン等の耐熱樹脂製の絶縁用部材 1 2 (上部が外 径 4丽 0、 下部が外径 3匪 ^で内径が 1 匪 0の管状） が設置されている _c 第一主面側に設置する中間電極の外形寸法は、 プレーナ耐圧構造のチッ プ終端部への中間電極の接触を避けるため半導体チップの外形寸法より 小さくなつている。 制御電極を有する I G B Tチップ 1 に配置する中間 電極 6は、 外径が 1 2 IMI < >の丸型で中央には 3 ΐΜΐ φの貫通穴 1 3が開け られており、 端部は面取り加工が施されている。 この中間電極は上記形 状に限定されるものではなく、 例えば第 2図に示すような偏芯穴や切欠 きを設けた形状のものでも良い。 さらに穴、 及び絶縁部材の外形形状も 丸型に限定されるものではなく、 角型でもよい。 また第二主面側に配置 する中間電極 5は、 半導体チップの外形寸法より少し大きい 1 7 MI角で、 端部に面取り加工を施してある。 一方、 共通電極板 7の半導体チップ側 には、 半導体チップを配置するべき所定位置に 4 mm 0の穴 1 4が形成さ れている。 パッケージに組み込む際には、 前述の引出しピン 1 1 および 絶縁用部材 1 2が中間電極 6の貫通穴 1 3にはめ込まれ、 さらに絶縁用 部材 1 2の上部が共通電極板 7に形成された穴 1 4にはめ込まれること によって穴 1 4 を形成した位置に各半導体チップ位置が決まる。 すなわ ち、 各半導体チップの制御電極から配線を引き出すための方法 （部材 ： 引出しピン 1 1 および絶縁用部材 1 2 ) が平型パッケージ内での各半導 体チップの平面内の位置を決定する手段を兼ねる構造となっており、 位 置決めのための新たな部品は必要なく、 部品数を大幅に削減できる。 ま た、 半導体チップゃ中間電極の外形を基準とした位置決めではないため、 そのための部材をチップ間に配置する必要がなく、 この分チヅプ間を詰 めて実装密度を上げることができる。

上記の方法では、 制御用電極 4 と引出しピン 1 1 が接合されておらず、 接触して導通する構造となっている。 これにより制御用電極や半導体基 板と引出しピン材料間の熱膨張差に基づく接合の劣化等の問題を回避で きる。 一般に、 半導体装置の動作等によってパッケージ内に温度変化を 受けると、 構成部材間の熱膨張係数差によって構成部材相互の位置ずれ (横ずれ） が起きる。 このため制御用電極と引出しピンを接合しない構 造では、 位置ずれが起こって制御配線が断線する心配がある。 ところが 本発明の構造では、 例えば共通電極 7が熱膨張変化してこれに設けられ た位置決め穴 1 4の位置が変化した場合でも、 引出しピン 1 1 および絶 縁用部材 1 2がこの穴 1 4の移動に合わせて移動し、 同時に引出しピン 1 1 および絶縁用部材 1 2によって位置が決められている中間電極 6及 び半導体チップ 1 も一緒に動くことになるので、 引出しピンと半導体チ ップの相対位置はずれることがない。 すなわち、 いわゆるセルファライ メン 卜機能を備えていることになる。 さらに本方法では、 半導体チップ 上に設けられた制御用電極パッ ド 4、 及びこの真上に配置する引出しピ ン 1 1 が中心軸となって半導体チップ及び中間電極の位置を決めている ので、 個別の半導体チップや中間電極の熱膨張変化はこの軸を中心に ¾ 生することになり、 中心軸上にある制御用電極パッ ドと引出しピンの相 互位置はずれることがない。 従って、 図 1 の実施例により制御用電極パ ッ ドと引出しピン間の接続信頼性は非常に向上する。 これは特に搭載チ ップのサイズが大きく、 搭載チップ数も多い場合や、 パッケージサイズ が大きい場合に有効である。

F W Dチップ 2に配置する中間電極 1 5には貫通していない穴 1 6が 形成され、 この穴と共通電極板 7に形成された穴 1 4に絶縁用部材 1 7 がはめ込まれて各半導体チップの位置が決められる。 ただし、 上記の中 間電極 1 5に形成する穴を貫通穴として I G B Tチップと中間電極部品 を共用してもよい。 また絶縁用部材 1 7 も中央にピン穴のある I G B T チップ用の絶縁用部材 1 2 を用いてもよい。 また F W Dチップが最外周 部になく、 F W Dチップの位置が周辺を取り囲む I G B Tチップによつ てほぼ決まる場合には、 F W Dチップについては上記のような絶縁用部 材 1 7 を用いた位置決めを行わないことも可能である。 これによつて部 品加工コス ト， 部品点数等の削減が図れる。

本発明の実装方式は、 もちろんダイオー ドを含まない I G B T等の半 導体スィツチング素子のみからなる平型半導体装置にも用いることがで きる他、 例えばダイォー ドチップのみを多数個上記のように位置決めし て実装し、 大容量化することももちろん有効である。

第 3図は、 第一の共通電極 7 を半導体チップ側から見た図を示してお リ、 A— A ' 位置は第 1 図中の共通電極 7の断面位置に対応する。 この 共通電極 7のパッケージ内側表面には、 多数の平行な溝 1 8が形成され ており、 さらに外周部にも溝 1 9が形成されている。 溝の幅は 3匪以下 であり、 さらに溝 1 8には、 前述の引出しピン 1 1 および絶縁用部材 1 2 をはめ込むべき 4 mii の穴 1 4が半導体チップを配置するべき所定 位置に形成されている。 点線で示してある四角の線 2 0は半導体チップ が配置される位置を示している。 言い換えると、 対向する半導体チップ 上の制御電極が形成されている位置に対応する位置、 すなわち本実施例 の場合には半導体チップの中央に対応する位置を通るように溝 1 8が形 成されている。 互いに平行な溝 1 8は共通電極板の両端に抜ける溝とな つており、 一方、 電極板の周囲に形成する溝 i 9は階段状の加工でよい ため、 どちらも溝の加工が簡単である。

第 4図は、 制御電極配線網 2 1 とこれに接続した半導体装置の外部に 導出するための集合端子 2 2の代表的な形状を示している。 （ a ) ，

( b ) は、 第 2図に記した共通電極の溝 1 8， 1 9に内蔵される制御電 極配線網の形状を示している。 （ c ) ， （ d ) は、 制御電極配線網の他 の形状例を示している。 これを用いる場合には、 この形状に対応した溝 を共通電極に形成する。 この場合にも共通電極板の両端に抜ける溝加工 を行ったほうが加ェが簡単である。 制御電極配線網は外周部で一体につ ながった構造としてあり、 共通電極内にセッ 卜して使用する際にこの外 周部分が制御電極配線網の位置を安定化する。 さらに、 これらの配線網 には集合端子 2 2が設けてあり、 これを介して制御信号配線をパッケ一 ジから外部へ引き出す。 この集合端子 2 2は、 制御電極配線網と同一材 で形成してもよいし、 配線の太さを変えたり、 材質を変える等の場合に は別部品を接合して一体化してもよい。 この集合端子 2 2の一端は、 第 1 囡で示すように絶縁性の外筒 9に気密を保って形成された外部導出端 子 2 4に半田接続される。

この制御電極配線網 2 1 は絶縁材 2 3により共通電極 7 と絶縁して溝 に内蔵される。 半導体チップの制御電極 4から引き出された引出しピン 1 1 が絶縁用部材 1 2の中心穴にガイ ドされて、 上記制御電極配線網 2 1 に接続されている。 以上により、 パッケージの共通電極内部に内蔵 された無駄の少ないコンパク 卜なゲー ト配線網が形成できる。 これらの 配線網は、 薄い金屈プレー 卜を打抜いて一括で作製したり、 いくつかの 部品を接合して作ることができる。 また T A Bテープのようなあらかじ め配線材と絶縁材がー体となった部材を用いてもよい。

共通電極に内蔵する配線材と絶縁材を薄く、 細く して溝を細くするこ とは、 全体の電極面積ノ体積に占める溝の面積ノ体積を小さく して熱抵 抗を低減できるので好ましい。 本方式では、 一つの溝内に例えば、 個別 の被覆したゲー 卜リー ド線を多数配線したりすることがないので溝が細 くできる。 また、 配線形成にワイヤボンディ ングを用いることもないの で、 ワイヤボンディ ングの為の空間領域を確保する必要もなく、 やはり 溝を細くできる為、 溝幅による規制を受けることなくチップ間を詰めて 高密度実装することができる。

さらに、 本発明の内蔵型制御電極配線は主回路配線 （主回路電流， 電 圧） の影響を受けにく くなるという効果もある。 すなわち主回路配線に は大電流が流れ、 また電圧も数千 V変化する為、 主回路配線から磁気的、 または静電的な誘導でノィズが制御電極配線に飛び込む可能性がある。 このノィズにより電流が変化し、 特定のチップだけに電流が集中すると いう問題がある。 ところが本発明の構造では、 主回路に対して制御電極 配線網が直角に配置されていること、 及び電位が一定となるエミッタ電 極の中に制御電極配線網が埋め込まれているのでエミ ッタ電極がシール ド効果を発揮することにより、 コレクタ電極の電位変化による制御電極 配線への電気的な影響を防ぐことができる。

次に、 第 5図〜第 7図を参照して制御電極配線網の詳細実施例を説明 する。 図はいずれも共通電極 7に形成した制御電極配線網に平行な断面 図である。 第 5図では I G B Tチップ 1 と共通電極板 7， 8 との間に中 間電極板 5， 6が挿入されている。 中間電極板 5， 6にはあらかじめ A uめっきが施されており、 チップ 1 のェミッタ側 A 1電極、 及びコレ クタ側 A 1電極が各々中間電極板 5 , 6 と A u を主成分とする接合層 2 5にて接着されている。 長さを調整した引出しピン 1 1 は、 絶縁用部 材 1 2 を介して半導体チップに対して垂直に保たれ、 さらに共通電極 7 の溝 1 8に内蔵された制御電極配線網 2 1 に押し付けられている。 絶縁 部材 2 3は耐熱性の弾性を有する樹脂でできており、 引出しピン 1 1 が 押し付けられることにより弾性変形し、 その復元力がピン 1 1 に半導体 チップ上の制御電極パッ ド 4への押し付け力 2 6 を付与し、 ピン 1 1 の 先端と制御電極 4 との接触状態を良好に保つ構造となっている。

第 6図では、 ピンに半導体チップ上の制御電極への押し付け力を付与 する別の実施例を示す。 制御電極配線網 2 1 はリン青銅， 洋白， ベリ リ ゥム銅などの降伏点が高く、 疲れ強さが大で疲れ変形を起こしにくい金 属材料を用いて作製する。 絶縁部材 2 7には硬質の耐熱性樹脂を用い、 そのピン位置に対応する部分だけ取り除くことにより配線材がたわむ構 造とする。 この部分にピン 2 8が押し付けられると配線がたわんで復元 力が発生するので、 このピンを下向きに押す力 2 6 を利用して制御電極 への接触を保つ構造となっている。

本実施例では、 ピン 2 8の上端が丸型もしくは角型のへッ ド 2 9 を備 えておリ、 ここに発振防止用のチップ抵抗 3 0 を半田接続してある。 こ のチップ抵抗と制御電極配線網の間は、 半田等で接合しても、 あるいは 接合しなくてもよい。 他の方法として、 ピンをス ト レー ト形状とし、 別 途作製した抵抗付きソケッ 卜をこのピン上部に嵌合、 または接仓する形 でもよい。 本実施例では、 チップ 1 とコレクタ側の中間電極板 5が半田 3 1 にて接合されている力 \ ェミッタ側の中間電極板 6 とは接合されて いない。 この場合には、 チップ 1 または中間電極板 5 とェミ ッタ側の中 間電極板 6の相対位置をテフ口ンゃシリコーン等の耐熱性樹脂の補助枠 3 2 を用いて固定する。 これにより、 ピンとチップの相対位置ば常に変 わらずに保つことができる。 本例のように補助枠 3 2 を用いる場合でも 補助枠 3 2の外形寸法は精度を必要としないので枠の厚さを薄く したり . 加工を簡略化できるので部品コス トが低減できる。 補助枠 3 2は、 チッ プ終端部の絶縁保護強化や機械的保護の役割も兼ねることができる。 絶 縁保護強化のみが目的の場合には、 より寸法精度の緩い補助枠 3 2に類 似した構造の部材や、 平板状の部材を利用すればよい。 さらに、 シリコ ーン， ポリイ ミ ド等の接着剤でチップ終端部上及び側面を覆うことも有 効である。

第 7図はピン自体に弾性を付与する本発明の実施例である。 半導体チ ップ上の制御電極 4から配線を引き出す為の引出しピン 3 3は、 その上 部が U字型に折曲げられており、 この部分が上下方向のパネ性を有する, 引出しピン 3 3の長さは、 パッケージを組み込んだ際の制御電極 4 と制 丄 5 御電極配線網 2 1 の間の距離 （ばらつきも含む） より少し長くなるよう にあらかじめ調整されて作製されている。 従って、 このピンが絶縁用部 材 1 2 を介して半導体チップに対して垂直に保たれ、 さらに共通電極 7 の溝 1 8に内蔵された制御電極配線網 2 1 に押し付けられることにより , ピン 3 3 自身が制御電極パッ ド 4への押し付け力 2 6 を発生し、 ピン 3 3 と制御電極 4 との接触状態を良好に保つ構造となっている。

また本実施例では、 チップ端部、 及び中間電極側面がシリコーン及び ポリイ ミ ドの接着剤 3 6， 3 7で保護されている。 さらに I G B Tチッ プ 1 のェミッタ側 A 1電極とあらかじめ A gめっきを施したェミッタ側 の中間電極板 6 との間は A gを含む主成分とする接着層 2 5にて接合さ れている。 チップ 1 のコレクタ側は表面に A g電極が形成されており、 あらかじめ N iめっきを施したコレクタ側の中間電極板 5 とはんだシ一 卜 3 1 を介して接合されている。

第 8図には上記のピン 3 3の作製例を示す。 低コス ト化の為に、 リン 青銅などの板からピンへッ ド部分 3 4が幅広で、 ピン足の部分 3 5はピ ンヘッ ド部分よ りも幅の狭い形状に打抜き、 折曲げて作製する。 ピンに は N i めっきが施された後、 ピンへッ ド部に抵抗チップ 3 0が半田付け され、 抵抗チップとピンが一体化した形でパッケージの組立に供される。 パッケージが非常に大型化してくると、 パッケージ内に設置される各 半導体チップまでの制御電極配線の抵抗値ばらつきが大きくなる。 並列 に接続された多チップの動作を均一化するためには、 各半導体チップま での制御電極配線の抵抗値をチップ毎に個別に配置される抵抗器の抵抗 値の 1 Z 1 0以下とすることが好ましい。 これによりゲー ト入力端子か ら各チップまでのゲ一 卜抵抗のばらつきが 1 0 %以下とできるため、 回 路設計の精度が緩和され回路が安価に作製できる。 前述の様に第 1及び第 2の共通電極板と半導体チップとの間に中間電 極を介在させることは必ずしも必須ではない力 、 例えば半導体チップと 共通電極板の熱膨張差に基づく発生応力等の低減が必要な場合には、 両 部材の中間の熱膨張係数、 若くは半導体チップにより近い熱膨張係数を 持ち、 かつ熱伝導性， 導電性に優れる材料からなる中間電極を介装する ことが好ましい。 材料としては、 タングステン（W )やモリブデン（M 0 ) 等の単体金属、 またはそれらを主たる構成材料とする C u — W， A g - W， C u— M o， A g - M o , C u— F e N i等の複合材料または合金、 さらには金属とセラミ ックスゃカーボンとの複合材料、 例えば C u Z S i C , C n / C , A 1 / S i C , A 1 Z A 1 N等が好ましい。 一方、 共通電極には電気伝導性で熱伝導性の良い銅やアルミニウム、 またはそ れらを含む前述のような合金または複合材料を使用するのが好ましい。 ェミ ッタ側中間電極に設ける制御配線引出し部分は、 上記のように中 央に貫通穴を形成するのが最も簡単であるが、 半導体チップ側に形成す る制御電極パッ ドの位置， 形状， 数によっては、 偏心させたり、 電極端 部に切欠き形状， 矩型状に形成したり、 複数個の穴を形成しても良い。 中間電極の外形形状は丸型， 角型、 いずれでもよいが、 ェミ ッタ側に設 置する中間電極についてはチップ終端部に形成された耐圧構造部分への 接触を避けられる構造が好ましい。 また制御電極部分との接触も避ける ことができる構造が必要で、 チップに接する面の形状はリ ング状の他、 く し歯状， 一本歯状， さいの目状等、 ェミッタ電極パッ ドの位置， 形状， 数に合わせた物を用いるのがよい。 一方、 コレクタ側は平面状でできる だけコレクタ電極と広くコンタク トできる構造が好ましい。 さらに、 こ れら中間電極は本例のように半導体チップごとに個別の中間電極を配置 しても良いし、 1枚の大型中間電極板を用いてもよい。 上記実施例ではチップ生面に形成する制御電極パッ ドの位置は、 いず れもチップの中央部分に形成されているが、 これは中央に限定する必要 はなくチップの角部分でも良いし、 また一つに限らず 2箇所以上であつ ても良い。 半導体チップの第一主面の制御電極パッ ド及びチップ終端部 以外は、 第一主電極 （ェミッタ電極） の接続部となっており、 A 1や A 1 S i の電極が形成されている。 さらにチップの第一主面に、 制御電 極の他に過電流検出用の電極等が形成されていてもよい。 半導体チップ の第一主而の上記制御電極ゃェミ ッタ電極領域以外は、 例えば、 ポリイ ミ ドのパッシベーション膜によって被覆されるのが望ましい。

半導体チップと中間電極、 または共通電極との間、 及び中間電極と共 通電極との間を半田や A u， A gを用いた接合により固着した例を示し たが、 各部の固着は必須ではなく、 いずれの部分も固着しないで実装す ることももちろん可能である。

平型パッケージに複数個の半導体チップを並列に組み込む場合には、 一対の共通電極に挾まれる部材 （各半導体チップと中間電極） の高さを 揃えて、 共通電極とのコンタク 卜を各部分とも確実に行うことが重要で ある。 この為には共通電極板と半導体チップの間、 又は共通電極板と中 間電極の間に、 良導電性で柔軟、 かつ熱伝導率の大きな膜状、 あるいは シー ト状部材を挿入するのがよい。 半導体装置の組み立て途中、 または 最終工程で、 共通電極板上に半導体チップ， 中間電極板， 膜， シー ト状 部材を重ねた状態で、 室温もしくは加熱しながら一括プレスを行えば、 チップ位置相互間の高さばらつきを吸収して各半導体チップの上面が平 行、 かつ同じ高さに揃うように膜， シー ト状部材が塑性変形し、 均一な 接触状態が実現できる。 上記膜状部材は、 金， 銀， 銅、 あるいはアルミ ニゥム等の金属、 またはそれらの合金、 あるいは前記材料を主たる構成 材料とする合金や複合材、 あるいははんだシー 卜などの熱可塑性の導電 性シー トを使用するのが好ましい。

一方、 共通電極板と半導体チップの間、 又は共通電極板と中間電極の 間を接合しない場合には、 接触面同士のコンタク 卜を良くすることが熱 抵抗の低減に非常に重要となる。 この目的にも上記の方法が有効で、 さ らに接触面の少なく とも一方に金， 銀， 銅、 あるいはアルミニウム等の β導電性で柔軟、 かつ熱伝導率の大きな素材の膜を蒸着する方法も有効 である。 高さの補正と熱抵抗の低減を同時に実現するために、 部材間ご とに異なる材質の膜状部材を組み合わせて配置してもよい。 すなわち、 共通電極と中間電極の間には A gなどの軟金属シー 卜を挿入し、 中間電 極と半導体チップの間には A g薄膜を挿入すると、 高さの補正と熱抵抗 の低減が比較的簡単に実現できる。

第 3図では共通電極板、 あるいはパッケージの外形が丸型の例を示し たが、 4角形の半導体装置も当然可能であり、 この場合は絶縁性の外筒 も 4角形がよい。 チップ自体が角型の場合には、 特に搭載チップ数が少 ない場合、 円形より全体をコンパク トにできるので好ましい。 しかしな がら、 搭載する半導体チップの数が非常に多くなるとパッケージの外形 が丸型でもパッケージ面積のロスは小さくなるため、 パッケージング材 料の製造コス ト等の他の要因から形状を選択すればよい。

以上の多数の半導体チップを並列接続した平型の半導体装置において、 特に内蔵されたチップ及び中間電極， 共通電極間の界面に接合されてい ない部分がある場合には、 共通電極板の外部に露出した 2面から挟んで 加圧し、 前記部材間の接触を良く し 状態で使用することが好ましい。 この場合には、 丸型のパッケージの方が均一に加圧しやすく好ましい。 一般に I G B T素子の耐電圧を高くすると素子の損失が増大し、 動作 中の 熱が大きくなるため、 あま り電流密度が上げられない。 従って、 特に高耐圧で大電流の半導体装置を必要とする場合には、 並列に接続す るチップ数を非常に多くする必要がある。 本発明の方法は、 特にこのよ うな要求に対して好適でパッケージ内部の配線処理がコンパケ卜になリ 熱抵抗も下げられる。 一方、 実装工数， コス トの低減を図るにはできる だけ搭載チップ数を少なくすること、 すなわちチップサイズはチップコ ス 卜の許す範囲内でできるだけ大きいほうが望ましく、 1 4蘭角以上が 好ましい。 1 4〜 1 6 mm角の I G B Tチップ、 及びダイォ一 ドチップを 用い、 I G B Tチップとダイオー ドチップの数をほぼ 2 ： 1 とした場合 の本究明の高耐圧， 大電流の平型半導体装置の例を第 1 9図の表に示す _t 逆導通型の平型半導体装置の場合には F W Dチップと I G B Tチップを 同じサイズに設計すると配置を S由に選択できるので、 チップの数量配 分比の自由度が増し、 高密度配置と相俟っていろいろな定格の素子が簡 単に提供できる。 しかも本発明の実装方法は、 基本的に制御電極の有無 にかかわらずチップの種類を変えても柔軟に対応できる構造であるため、 上記のような変更に比較的簡単に対応できる。 但し、 I G B Tチップと F W Dチップのパッケ一ジ内での配列は、 発熱箇所を平均化するために 同じ種類のチップができるだけ偏らない配置が好ましい。

上記の各実施例では、 いずれも制御電極付き半導体素子として I GBTを 用いて説明したが、 本発明は少なく とも第一主面に第一の主電極と第二 主面に第二の主電極を有する半導体素子全般を対象としており、 I GBT以 外の絶縁ゲー ト形トランジスタ （M〇 S トランジスタ） や、 I G C T ( I nsulated Gate Control led Thyri stor) などを含む絶縁ゲ一 ト形サイ リスタ （M O S制御サイ リ スタ） などの制御電極付き半導体素子、 及び ダイオー ドなどに対しても同様に実施できる。 また、 S i 素子以外の S i C , G a Nなどの化合物半導体素子に対しても同様に有効である。 本発明の平型半導体装置では非常に多くのチップを高密度に実装でき るため、 この平型半導体装置を用いることにより、 装置容積、 及びコス 卜を大幅に削減した大容量電力変換装置が実現できるようになる。 第 9 図〜第 1 6図に本発明による I G B T平型半導体装置を用いた電力用自 励式大容量変換装置の実施例を示す。

第 9図には、 1 ブリッジ分の構成回路図を示す。 主変換素子となる I GBT76とダイオー ド 7 7が逆並列に配置され、 これらがさらに n個直列 に接続された構成となっている。 これら I G B Tとダイオー ドは、 本発 明による多数の半導体チップを並列実装した平型半導体装置を示してい る。 前述の逆導通型 I G B T平型半導体装置を用いた場合には図中の I GBT76とダイォー ド 7 7がまとめて一つのパッケージに収められた形と なる。 これにスナバ回路 7 8、 及び限流回路が設けてある。

第 1 0図は第 9図の 3相プリッジを 4多重した自励式変換器の構成図 である。

第 1 1 図は本発叨の平型半導体装置 3 を 5個、 加圧直列接続したスタ ック構造を示している。 5個の平型半導体装置は、 その共通電極外側と 面接触する形で水冷電極 3 9 を挟んで直列接続されている。 さらにスタ ックの端部には高電圧用絶縁物 4 0 を配してあり、 構造物 4 1 によって スタック全体を加圧保持している。 本発明によれば耐圧 5 k V， 定格電 流 3 k Aの平型半導体装置でもサイズを約 φ 3 0 0 X 4 0 mm t以下に小 型化できるので、 スタック全体寸法も約 4 0 0 X 4 0 0 X 5 5 0 ( H ) 匪と非常に小型になる。

このスタック 4 2 を二つ用いて、 さらにスナバコンデンサ 4 3ゃスナ バ抵抗 4 4 を配したスナバ回路ゃゲ一 卜 ドライバ回路 4 5 を実装したモ ジュール 4 6の実装配置図を第 1 2図に示す。 二つのスタックは主回路 配線 4 7， 4 8， 4 9 を介して直列に接続されており、 スタック間、 お よび配線間には絶縁板 5 0が設置されている。 本実施例では配線ィンダ クタンスを低減するために、 二つのスタックを流れる主回路電流が互い に平行で逆方向となるようにスタ ツクの中心軸方向を平行に配置して配 線してある。

第 1 3図は第 1 2図のモジュールを一部省略した形で立体的に示した 図である。

第 1 4図は、 第 1 3図のモジュール 4 6 を 4個配置して、 1相分の 2 アーム （上アーム 5 1 ， 下アーム 5 2 ) を 4 0個の本発明の平型半導体 装置で構成した場合の立体図である。 モジュール間は絶縁物 5 3により 絶録されており、 スタ ック構造間を相互配線する主回路配線 5 4には、 主回路配線部のイ ンダクタンスを低減するために平行導体板 （ラミネ一 トブスバー） を用いている。

第 1 5図は、 第 1 4図の構成を 3相分配置し、 さらに限流回路モジュ ール 5 5， 冷却水の制御モジュール 5 6、 及び直流コンデンサ 5 7 を加 えて 3相ブリ ッジ 5 8 を構成した図である。

さらに第 1 6図は、 第 1 5図の 3相ブリッジ 5 8 を 4多重して 3 0 0 M W級の電力用変換器システムを構成した場合のバルブホールレィァゥ 卜図である。 本システムにおける 3相ブリッジのサイズは、 約 8 0 0 0 X I 5 0 0 X 8 0 0 0 mm, 直流コンデンサ 5 7 を除いた部分では 5800 X 1 0 0 0 X 3 8 0 O IMと、 従来型素子 （G T〇等） を用いた場合に比べ て変換器自体の容積が非常に小さくなつている。 その結果、 変換器内に 必要な配線 6 0の長さがかなり短縮できる為、 平行配線を用いた効果を 考慮しない単純な配線長さからの計算でも配線のィ ンダクタンスは 1素 子あたり 1 . 5 μ Η 以下と、 従来に比べて半分以下にできる。 さらに周 辺部品の削減， 軽量化が可能となり、 全体コストは大幅に削減される。 本発明の平型半導体装置は、 上記の例に限らず変換容量が 1 0 M V A 以上である大容量電力変換装置に用いることが有効で、 変換容量が 5 0 Μ V Α以上で電力系統に用いられる自励式大容量変換装置やミル用電力 変換器として用いられる大容量電力変換装置に好適で、 可変速揚水発電， 圧延機， ビル内変電所設備， 電鉄用変電設備， ナト リウム硫黄 （N a S ) 電池システム等にも川いることができる。

本発明によれば、 複数個の半導体チップを並置した平型の半導体装置 において、 各半導体チップの動作制御を行うために必須である制御電極 の配線を形成するための部材、 すなわち引出し電極、 及びその絶縁用部 材が、 同時に半導体チップ上の制御電極と引出し電極配線を常に整合し、 かつパッケージ内での各半導体チップの位置決めをする機能を備えるセ ルファライメン 卜構造となっている。 これによ りパッケージを構成する 異なる部材間での熱膨張差等に起因する相互の位置ずれ， 部材間のス 卜 レス等に起因する問題の発生を防ぎ、 さらにチップ間を詰めて実装密度 を上げることができる。

また、 本発明の平型パッケージは一体型の制御電極配線網を共通電極 内に内蔵する構造のため制御電極の配線処理が非常に簡素化できるので、 非常に多チップの実装を必要とする場合にも対応が可能で、 組み立て作 業性やパッケージとしての信頼性も飛躍的に向上する。 さらにパッケ一 ジが薄型でコンパク トにできるため、 熱抵抗も下げられる。 また本方式 の制御電極配線は主回路配線の影響を受けにく く、 ゲ一 卜配線へのノィ ズの影響を低減できる。

以上により多チップ並列接続が可能な平型半導体装置が実現できるの で、 定格電圧 3. 5 k V ， 定格電流 l k A以上、 さらには 5 k V， 3 kA 以上という大容量の半導体装置が実現できる。 さらにこれらの半導体装 置を用いた大容量電力変換装置は、 装置容積， コス トを大幅に低減でき る。 さらに装置がコンパク トにできることにより、 直流配線のイ ンダク タンスを大幅に低減でき、 素子の電圧利用率を向上できる。

請 求 の 範 囲

1 . 両面に露出する一対の共通電極板の間を絶縁性の外筒により外部絶 縁した平型パッケージの中に、 第一主面に第一の主電極と制御電極， 第 二主面に第二の主電極を有する複数個の半導体チップを並置して組み込 んだ半導体装置であって、 各半導体チップ上の制御電極から引き出す制 御電極配線、 及びこれを主電極配線と絶縁するための絶縁用部材が、 該 共通電極板の少なく とも一方に対して各半導体チップの位置決めを兼ね る構造を持つことを特徴とする平型 導体装置。

2 . 両面に露出する一対の共通電極板の間を絶縁性の外筒により外部絶 縁した平型パッケージの中に、 第一主面に第一の主電極と制御電極， 第 二主面に第二の主電極を有する複数個の半導体チップを並置して組み込 んだ半導体装置であって、 各半導体チップの主電極とこれに対向する共 通電極板との間の少なく とも第一主電極側に導電、 及び放熱を兼ねた中 間電極を介装し、 上記各半導体チップ上の制御電極から引き出す制御電 極配線、 及びこれを主電極配線と絶縁するための絶縁用部材が、 該共通 電極板の少なく とも一方に対して該第一主電極側中間電極の位置決めを 兼ねる構造を持つことを特徴とする平型半導体装置。

3 . 上記各半導体チップ上の制御電極から引き出す制御電極配線を主電 極配線と絶縁するための絶縁用部材が、 上記第一主電極側中間電極に形 成された貫通穴、 または切欠き部と、 該半導体チップの第一主電極に対 向する共通電極板の所定位置に形成された穴、 または溝をつなぐことに より、 該中間電極と共通電極板の相互の位置を決める構造を備えたこと を特徴とする請求項 2記載の平型半導体装置。

4 . 両面に露出する一対の共通電極板の間を絶縁性の外筒により外部絶 縁した平型パッケージの中に、 第一主面に少なく とも第一の主電極， 第 二主面に第二の主電極を有する複数個の半導体チップを並置して組み込 んだ半導体装置であって、 各半導体チップの主電極とこれに対向する共 通電極板との間の少なく とも第一主電極側に導電、 及び放熱を兼ねた中 間電極を介装し、 さらに上記第一主電極側中間電極に形成された貫通穴. または切欠き部と、 該半導体チップの第一主電極に対向する共通電極板 の所定位置に形成された穴、 または溝をつなぐことにより、 該中間電極 と共通電極板の相互の位置を決める構造を備えたことを特徴とする平型 半導体装置。

5 . 上記第一主電極側の中問 n極と半導体チップが絶縁性のガィ ド部材 により相互に位置決めされていることを特徴とする請求項 2乃至 4のい ずれかに記載の平型半導体装置。

6 . 上記第一主電極側の中間電極と第二主電極側の中間電極が絶縁性の ガイ ド部材により相互に位置決めされていることを特徴とする請求項 2 乃至 4のいずれかに記載の平型半導体装置。

7 . 両面に露出する一対の共通電極板の間を絶縁性の外筒により外部絶 縁した平型パッケージの中に、 第一主面に第一の主電極と制御電極， 第 二主面に第二の主電極を有する複数個の半導体チップを並置して組み込 んだ半導体装置であって、 該複数個の半導体チップの制御電極が各引出 し電極を介して電気的に接続された制御電極配線網を、 該第一主面側に 対向する共通電極板の内部に形成したことを特徴とする平型半導体装置。 8 . 上記制御電極配線網が、 上記引出し電極に加圧力を与え、 半導体チ ップ上の制御電極とのコンタク 卜を保つ機能を有することを特徴とする 請求項 7記載の平型半導体装置。

9 . 上記制御電極配線網が、 板状の弾性体により構成されていることを 特徴とする請求項 7記載の平型半導体装置。

1 0 . 上記制御電極配線網に接続する引出し電極がその主軸方向に弾性 を有し、 半導体チップ上の制御電極とのコンタク 卜を保つ機能を有する ことを特徴とする請求項 7記載の平型半導体装置。

1 1 . 上記引出し電極が平板を湾曲させて弾性を付与した部分と半導体 チップ上の制御電極とのコンタク 卜する部分からなる一体成形品からな ることを特徴とする請求項 1 0記載の平型半導体装置。

1 2 . 上記パッケージ内に形成される制御電極配線網が一体型の剛性を 有する構造であることを特徴とする請求項 7記載の平型半導体装置。

1 3 . 上記各半導体チップの制御電極と共通電極内部に形成した制御電 極配線網の間に半導体チップ毎に個別抵抗を備えることを特徴とする請 求項 7記載の平型半導体装置。

1 4 . 請求項 1， 2， 4， 7のいずれかに記載の平型半導体装置を主変 換素子として用いたことを特徴とする電力変換装置。