WO1994020961A1

WO1994020961A1 - Apparatus for reproducing information

Info

Publication number: WO1994020961A1
Application number: PCT/JP1994/000330
Authority: WO
Inventors: Nobuhiro Hayashi
Original assignee: Sony Corporation
Priority date: 1993-03-02
Filing date: 1994-03-01
Publication date: 1994-09-15
Also published as: JPH06259894A; EP0649139A1; DE69428017T2; US5600664A; EP0649139A4; KR950701448A; JP3292323B2; DE69428017D1; EP0649139B1; KR100323562B1

Description

叨細畫

発明の名称情報再生装置

技術分野

本発明は、例えば磁気ディスクや磁気テープ、光ディスク、光磁気ディスクなどに記綠された情報をビタビ復号法等の最尤復号法によつて復号する場合に川いて好適な情報再生装^に関する。背景技術

磁気記録再生装置または光記録再生装置における変調符号には、ノヽ。一シャルレスポンスが用いられる。ノ、。一シャルレスポンスの種類としては、良く使われるものに、 P R S ( 1 , 1 ) (クラス 1 ) 、 P R S ( 1，一 1 ) 、 P R S ( 1， 0，一 1 ) (クラス IV ) などがある。第 6図（ a ) に示す演算回路 1 0 1 は、 P R S ( 1， 0， - 1 ) を用いるものである。第 6図（ b ) に示す演算回路 1 0 2， 1 0 3は、 P R S ( 1，一 1 ) を用いるものである。 P R S ( 1， 0，一 1 ) のシステム多項式 G (D) は、 G (D) = 1 一 D² である。 P R S ( 1 , — 1 ) のシステム多項式 G ( D ) は、 G (D) = 1 + Dである。ここで、 Dは遅延オペレータでめ o

演算回路 1 0 1 は、孤立した論理 1が入力されたとき、 1， 0 , 一 1のデータを順次出力する回路である。演算回路 1 0 2， 1 0 3は、孤立した論理 1が入力されたとき、 1，一 1のデータを順次出力する回路である。

第 6図（ a ) に示す演算回路 1 0 1 ( P R S ( 1， 0 , — 1 ) ) では、 G (D) = 1 - D² のシステム多項式を有するため、あるサンプル時刻 kにおける入力データ y _k は、常に 2つ前のサンプル y _k— ₂ と演算される。従って、奇数番目のサンプルと偶数審目のサンプルは、実質的に独立しており、それぞれが独立なパーシャルレスポンス P R S ( 1，一 1 ) の系列とみなすことができる。即ち、第 6図（ a ) の回路は、第 6図（ b ) に示すように、ノ、。一シャルレスポンス P R S ( 】，一 1 ) の ii 7回路 1 0 2 , 1 0 3に、スィツチ 1 0 4を切り換えて、入力データの奇数 ¾目のサンプルと偶数番目のサンプルをそれぞれ供給し、処理させ、その出力をスィツチ 1 0 5で合成して出力する回路と等価である。つまり、浈^回 KM 0 2 , 1 0 3 ( P S ( 1 ，一 1 ) ) をィンタリーブしながら使用することによるデコードと、浈！?·回路 1 0 1 ( P R S ( 1 ， 0，一 1 ) ) によるデコードは、本質的には同じである。ここではパーシャルレスポンス P K S ( 1 , 0 , 一 1 ) を例にとつて説明する。

パーシャルレスポンス P R S ( 1 , 0，一 1 ) 自体はエラ一を伝搬する性質を有し、ある条件で 1 ビットエラ一がおこると壊滅的なエラーを引き起こす恐れがある。そこで、これを防ぐため、記録する前にプリコーディングしておく必要がある。このブリコ —ディングは、ノ、。一シャルレスポンスの逆変換を行うことで実行することができる。

第 7図は、このようにプリコードを行って、パーシャルレスポンスの変復調を行う系の全体の構成を示している。同図において、プリコーダ 1 1 1 は、 1 Z ( 1 - 2 ² ) の処理を実行する。

記録データは、このプリコーダ 1 1 1 によって、記録データのデータ間の相関を利用して、記録.データの値 1および— 1の間で変化するプリコ一ドデータに変換された後、記録チャンネル回路 1 1 2に出力される。

記録チャンネル回路 1 1 2 は特別に設けられる回路ではなく、磁気記録再生系が本来有している機能を等価回路として表したものである。この回路では（即ち、データを磁気的に記録し、これを再生すると）、演算処理回路 1 1 3においてプリコーダ 1 1 1 の出力に対して（ 1 一 D ) の演算処理が行われる。このとき実際の磁気記録チヤンネルで発生するノィズは、この演算結果に加算器 1 1 4で加^されるものとして扱われる。このノイズを加算したデータ（磁気記録した後、再生したデータ）が

、後段の溃算処理回路 1 1 5に出力される。演算処理回路 1 1 5 では、記録チヤンネル回路 1 1 2からの出力に対して（ 1 + D ) の演算処理が行われる。

記録チヤンネル回路 1 1 2から出力される信号は、信号レベルの範囲を ± 2 とすると、第 8図に示すように、 {— 2， 0， + 2 } の 3つのレベルのいずれかをとる。これをデコーダ 1 1 6で元のバイナリデータ（ 1 または 0 ) にデコードするのに、固定閻値を用いる 3値レベル検出法と、最尤復号法であるビタビデコーディングが考えられる。

3値レベル検出法では、 0 と + 2の間、および 0 と— 2の間に、それぞれ、所定の固定値をもつスレショルドレベルが設定され、サンプル点がスレショルドレベルより大きい力、、小さいかを判定することによってデコードするものである。 3値レベル検出法は、回路が非常に簡単ですむという利点を有する反面、検出能力が比較的低いという欠点を有する。

これに対して、最尤復号法（ビタビデコーデイング）は、前後のサンプル点の値も使ってデータを復号し、復号した結果得られるデータの系列（パス）を検出して、もっとも確からしい系列（パス）を推定していくという方法である。 3値レベル検出法に比ベて高い検出能力を持っており、同じデータをデコードした場合には、ビットエラーレートが 1桁から 2桁改善される。

次に、デコーダ 1 1 6をビタビデコーダで構成する場合の回路例を示す。その前段階の準備として、ビタビデコーディングについて説明する。 P R S ( 1 , 0，一 1 ) を用いた系は、 1 一 D ² のシステム多項式を有するため、 4つの状態を有する。この系から 1 ビットおきにデータを取り出すと、 1 つの系（つまり、 P R S ( 1，一 1 ) ) となる。そのシステム多 ¾式は 1 一 Dであるため、 2つの状態を冇する。

P R S ( 1 , 一 1 ) の状態遷移図は、第 9図に示すようになる。即ち、 P R S ( 1，一 1 ) においては、状態が、 a _k_₂ = - 1 のとき、 1 が入力されると、状態が、 a _k = + 1 に遷移するとともに、 2が出力される。また一 1が入力されると、状態が、元の状態と同一の状態、即ち a _k = + 1 に遷移するとともに、 0が出力される。さらに、状態が、 a _k—₂ = + 1 のとき、 1 が入力されると、状態が、 a _k = _ 1 に遷移するとともに、一 2が出力される。また一 1 が入力されると、状態が、元の状態と同一の状態、即ち a _k = - 1 に遷移するとともに、 0が出力される。

この第 9図の状態遷移図に対応するトレリスダイアグラム（尤度追跡図）（以下、トレリスと記載する）は、第 1 0図に示すようになる。ここで、このトレリスにおいては、あるサンプル時刻 kにサンプル値（この場合、演算処理回路 1 1 5の出力） y _k の入力があつたときに、状態 a _k-₂ から状態 a u へ遷移するブランチメトリック（尤度の瞬時尺度に相当する）が、サンプル値 y の自乗誤差に— 1を乗算した値（一（ y ₂ — 0 ) ² ， - ( y ₂ - 2 ) ² ，一 ( y 2 + 2 ) ² ， ) で示されている。

ビタビデコ一ディングは、これらのブランチメトリックの総和が最大になるようなパスを見つけ出すものである。あるサンプル時刻 kまでの、状態 a _k = + 1 と a _k =— 1 それぞれにおけるパスメトリック（尤度の経路積分に相当） L _k ⁺ と L _k — は、 1つ前のサンプル時刻 k— 2までのパスメトリックの値 L _{k 2} を用いて、次の（ 1 ) , ( 2 ) 式のように表すことができる。

L _k + -m a x { L _k-₂ + + [- ( y _k - 0 ) ² 〕，

L x- 2 - + C- ( y _k - 2 ) ² ] } ( 1 ) L k ― = m a x { L k- 2 ⁺ + 〔― ( y κ + 2 ) ² 〕，

-₂ - + 〔一（ y _k - 0 ) ² 〕 } ( 2 ) ここで、 m a x {Λ, B } は、 Λ， Βのうち、大きい方を選択することを意味する。

このメトリツクを計算しながら最適なパスを検出するためには、通 '、自乗器が 3個、加 ί器が 6個、コンパレータが 2個必要となる。そこで、パスメトリックを忠实に計算していくのではなく、回路を簡単にするために、差動メトリックを用いた了ルゴリズムを使用することができる。

ここで、状態が 2つしかない場合のビタビアルゴリズムについて考察する。ビタビアルゴリズムは、ある時刻 kにおける各々の状態について、そこに至るまでの尤度がもっとも大きくなるようなパスを 1つにしぼりながら、データを決定していくものである。前述した復号回路（デコーダ 1 1 6 ) は、それを忠実に実現するためのものである。

即ち、状態 a _k = + 1 , 一 1それぞれにおけるパスメトリックの差（差動メトリック）は、次式で表すことができる。

Δ L _k = L _k ⁺ - L _k - ( 3 )

( 1 ) 式から、ノ、。スメトリック L _k ⁺ は、

L _k-₂ ⁺ + 〔一（y _k — 0 ) ² 〕 > L _k-₂ - + 〔― ( y , - 2 ) の場合（状態 a _k.₂ = + 1から、状態 a _k = + 1へ遷移する尤度が大きい場合）、

L _k-₂ ⁺ + [- ( y _k - 0 ) ² ]

となる。

L_k— ₂ ⁺ + 〔― ( y _k - 0 ) ² — ₂ - + 〔一 ( y κ - 2 ) の場合（状態 a _k— ₂ =— 1から、状態 a _k = + 1へ遷移する尤度が大きい場合）、パスメトリック L_k + は、

L _k-₂ - + [- ( y _k - 2 ) ² ] となる。

一方、（ 2 ) 式から、パスメトリック L は、

L _k + 〔一（ y _k + 2 ) ² 〕〉 L k - 2 + [- ( y , - ϋ ) ² ] の場合（状態 a _k-₂ = + 1 から、状態 a 1 へ遷移する尤度が大きい場合）、

"_{- 2} 〔一（ y _k - 1 2 ) ² 〕

となる。

L ,-₂ ⁺ + [- ( y _k + 2 ) ² ] ≤ L k - 2 + [- ( y , - 0 ) ² 3 の場合（状態 a _k-₂ =— ；！から、状態 a 1 へ遷移する尤度が大きい場合）、パスメトリック L _k _ は、

L _k - 2 - + C- ( y _k - 0 ) ² ]

となる。

即ち、整理すると、パスメトリック L X ⁺ は、

4 > 4 y u - Δ L k- 2 …… · （C + 1 )

の場合（状態 a _k_₂ = + 1から、状態 a _k = + 1 へ遷移する尤度が大きい場合）と、

4≤ 4 y k - Δ L k- 2 (C + 2 )

の場合（状態 a _k— ₂ =— 1から、状態 a = + \へ遷移する尤度が大きい場合）の 2つの場合で値が異なる。また、パスノトリツク L κ _ は、

- 4 > 4 y k - Δ L κ- 2 (C - 1 )

の場合（状態 a _k— ₂ = + 1から、状態 a _k =一 1へ遷移する尤度が大きい場合）と、

- ≤ 4 y _k ー厶 L k- 2 (C - 2 )

の場合（状態 a _k— ₂ =— 1 から、状態 a _k =一 1へ遷移する尤度が大きい場合）の 2つの場合で値が異な o

従って、（ 3 ) 式で表わされる差動メ h »J ック△ L _k は、 ( c + 1 ) 且つ（C - 1 ) , (C ⁺ 2 ) 且つ (C 2 ) , (C ⁺ 1 ) 且つ（C— 2 ) 、および（C ⁺ 2 ) 且つ（C— 1 ) の 4 (= 2 x 2 ) 通りの場合があることになる。

即ち、まず、 4 〉 4 y _k —△ L _k— ₂ 、且つ一 4 〉 4 y _k —△ L - 2 の場合（生き残りパスが、状態〈+ 1 〉 —状態〈+ 1 〉且つ状態〈+ 1〉 →状態〈一 1 〉のパターンとなる場合）、つまり - > 4 y _k - Δ L _k-₂ の場合、差動メトリック△ L _k は、

Δ L_k = {L_k-₂ ⁺ + [- (y _k - 0 ) ² ] }

- {L_k_₂ ⁺ + C- (y , + 2 ) ² ] }

= L k— 2 ⁺ y k L + y + 4 y _k + 4 = 4 y _k + 4

となる。

さらに、 4 ^ 4 y _k - Δ L _K - 2 、且つ一 4≤ 4 y _k - Δ L _h-₂ の場合（生き残りパスが、状態〈一 1〉 —状態〈_ 1〉且つ状態〈一 1〉 —状態〈+ 1〉のパターンとなる場合）、つまり 4≤ 4 y _k - Δ L - 2 の場合、差動メトリック A L_k は、

Δ L_k = {L_k-₂ - + [- (y _k - 2 ) ² ] }

一 {L_k— 2 - + 〔一（y _k - ϋ ) ² 〕 }

= L k- 2 ― — y k ² + 4 y k - 4 - L k-₂ " + y _k ² = y k ― 4

となる。

また、 4 > 4 y _k - Δ L k- 2 、且つ一 4≤ 4 y _k —厶 L _k— ₂ の場合（生き残りパスが、状態〈一 1〉 —状態〈一 1〉且つ状態く + 1〉 —状態〈+ 1〉のパターンとなる場合）、つまり一 4 ≤ 4 y ·< —厶 L K- 2 < の場合、差動メトリック△ L _k は

厶 L _k = { L w + + 〔― （ y _k - 0 ) ² 〕 }

- { L _k-₂ - + C- ( y _k - 0 ) ² ] }

L k— 2 + 一 y k - L _k + y k

Δ L _K- 2 となる。

そして、 4 ≤ 4 y _k - Δ L _k _ ₂ 、且つ一 / l 〉 4 y _k - Δ L _k-₂ の場合（生き残りパスが、状態〈一 1 〉 —状態〈+ 1 〉且つ状態〈+ 1〉 →状態〈一 1 〉のパターンとなる場合）は、この式を整理すると、 4 ≤ 4 y _k - Δ L _k-₂ く一 4 となることから、ありえない。

以上から、（ 3 ) 式は、 4 y _k - Δ L„ - 2 の大きさによって場合分けをすることができ、次の（ 4 ) 式のようになる。

4 y - 4 但し、 4 ≤ 4 y _k - Δ L _k-₂ のとき

Δ L , = Δ L _h-₂ 但し、一 4 ≤ 4 y _k —厶 L _k-₂ く 4のとき

4 y k + 4 但し、 4 y _k - L -₂ く一 4のとき

( ) 従って、状態が 2つ（ a _k = + 1 または a _k — 1 に）しかない場合、生き残りパスのパターンとしては、次に示す 3通りのパターンしかあり得ない。

状態〈一 1〉 →状態〈一 1〉且つ状態〈一 1〉 →状態〈十 1 ) 状態〈一 1 〉 —状態〈一 1〉且つ状態〈十 1 ) —状態〈十 1 ) 状態〈十 1 > —状態〈+ 1 > 且つ状態〈+ 1 > —状態〈一 1〉ここで、あり得る 3種類の生き残りパスのパターンを、それぞれ— ΐ、 →→、 →丄という 3種類の 2文字記号で表すことにする

( 4 ) 式の場合分けの不等式においては、 4 y _k —△ L _k— ₂ が共通の比較要素として含まれているので、この値を 4または一 4 と比較して、その大小を判定することにより、生き残りパスのパターンが、上述の生き残りパスのパターンのうちのいずれかであるのかを判定することができる。つまり、パスメトリックそのものを計算しなくても、差動メトリックを計算すれば、その過程で生き残ったパスを決定し、これによりデータを復号することができる。

即ち、 y _P を、トレリスにおいて、平行パス（→―) 以外のパス、即ち、上向きの発散 (→ T ) または下向きの発故 (→ 1 ) が現れたときの地点（ 1 0 c a t i o n p ) のサンプル値とすると共に、 βを、いわば補正 iとして、 A L _k - 4 y p — 4 ^5とおいて変数変換すると、（ 4 ) 式は、次の（ 5 ) 式のように表すことができる。

y R - 1 但し、一 + l ≤ y _k — y _P のとき

y _P _ β = y _P — β 但し、一一 l ≤ y _k — y _P く一一：！のとき

L y _k + 1 但し、 y _k — y _P く一ー 1 のとき

( 5 ) ここで、（ 5 ) 式の左辺と右辺を比較することにより、上段または下段で等式が成立する場合、即ち生き残りパスのバターンとして上向きの発散（― ΐ ) または下向きの発散（→丄）が現れた場合、 0は、 1 または一 1 とそれぞれなることが判る。

従って、は、いまの地点からさかのぼって、最初の、上向きの発散（→ ΐ ) または下向きの発散（— ）が現れる地点（ 1 0 c a t i o n p ) での発散の方向（つまり、その地点（ 1 o c a t i o n p ) での生き残りパスのパターンが、上向きの発散

(→† ) および下向きの発散 (→ i ) のうちのいずれかであったか）を表している。

例えば、いまの地点からさかのぼって、最初に現れた発散が、上向きの発散 (→† ) であった場合、つまり /9 = + 1 である場合 - 、いまの地点での生き残りパスのパターンは、（ 5 ) 式における場合分けの不等式のに 1 を代入することにより、

0≤ y _k - y p のとき、上向きの発散 (→ T ) 、

- 2≤ y _k - y p く 0のとき、平行パス（→→) 、

y _k — y _P く一 2のとき、下向きの発散（→丄）と判定される（第 1 1図）。

さらにこの場合、（ 5 ) 式の左辺と右辺を比铰することにより、と y ρ は、

0≤ y„ - y p のとき、 y _P y _k ， + 1、

一 2 ≤ y _k _ y _P ぐ ϋのとき y P y P , β β

y - y p < — 2のとき、 y

のように更新される（第 1 1図）。

同様にして、いまの地点からさかのぼって、最初に現れた発散、下向きの発散 (- \ ) であった場合、つまり 9 =一 1 である場合、いまの地点での生き残りパスのパターンは、（ 5 ) 式における不等式のに一 1 を代入することにより、

2≤ y _k - y p のとき、上向きの発散（―† ) 、

0≤ y , - y p く 2のとき、平行パス（→→) 、

y , - y p く 0のとき、下向きの発散 (→ Ϊ )

と判定される。と y _P は、（ 5 ) 式の左辺と右辺を比較することにより、

2 ≤ y _k — y _P のとき、 y _P — y _k ， β .+ 1、

0≤ y _k - y p く 2のとき、 y _P —y _P β— β、

y _k — y _P く 0のとき、 y _P — y _k ， β 一 1

のように更新される。

従って、の表す意味は、式の上でいうと判定するための闘値にオフセットを加える役割を果たしているものと見ることができる（この点については、表 1、表 2を参照して後述する）。生き残りパスパターンとして、上向きの発散（→† ) または下向きの発散（→丄）が現れたとき、その地点（ l o c a t i o n k ) より 1つ前の発散か現れた地点（ l o c a t i o n p ) から、その地点（ l o c a t i o n k ) までのパスを確定することができ、これを繰り返すことによりデータを複合することが可能となる。

このようなビタビアルゴリズ厶に^づいてデータを復号するデコーダ 1 1 6のブロック図を第 1 2図に示す。記録チャンネル回路 1 1 2 (第 7図）からの再生データは、処理回路 1 2 0または 1 3 0に入力される。その偶数列サンプルまたは奇数列サンプルが、個別にそれぞれ処理された後、合成回路 1 4 1 において、切換回路 1 が出力する切換信号のタイミングにづいて、元の順序に復号され、出力される。

第 1 2図では、偶数列サンプルを処理する処理回路 1 2 0の構成が詳細に示されている。奇数列サンプルを処理する処理回路 1 3 0 も同様に構成される。

処理回路 1 2 0においては、記録チャンネル回路 1 1 2からの再生データは、切換回路 1 から出力される切換信号に対応して、偶数列サンプル奇数列サンプルのタィミングで〇 N Z O F Fするスィツチ 1 4を介して減算回路 1 1 およびレジスタ 1 2 bに供給される。即ち、減算回路 1 1およびレジスタ 1 2 bには、再生データの偶数列サンプルが供給される。

レジスタ 1 2 bは、 1つ前の発散地点におけるサンプル値 y p を記憶する。減算回路 1 1 は、入力された偶数列サンプル y _k からレジスタ 1 2 bに記憶されている値 y p を減算して（（ y _k — y p ) を演算して）、比較回路 1 3に出力する。

比較回路 1 3は、閾値である + 2 , 0，一 2、減算回路 1 1の出力（ y _k - y p ) 、およびレジスタ 1 2 a に記憶されている 3 に対応して、表 1 および表 2に示す演算処理を行う。演算結果に対応して、表 1、表 2 に示す出力データが出力される。

この演算の詳細は、第 1 4図および第 1 5図を参照して後述す

O o 表 1

表 2

シフトレジスタ 1 2 1 は、第 ] 3図に示すように、 N個のセレクタ S p , 乃至 S p _N およびフリップフロップ D p , 乃至 D p _N が交互に縦接続されるとともに、最前段のセレクタ S _{P l} の前段にフリップフ π ップ D p n が接続されたシリアルシフトレジスタと、 N個のセレクタ S m , 乃至 S m _N およびフリップフロップ D m , 乃至 D in _N が交互に縦接続されたシリアルシフトレジスタとがパラレルに接続されたパラレルロード Ζシリアルシフトレジスタとして構成されている。

ここで、 Νは、再生データ（偶数列サンプル）をビタビ復号する処理単位（ビット数）である。 '

最前段のセレクタ S p ，または S m , には、 0が信号 Bまたは Dとして入力されるとともに、フリップフロップ D p。を介して比較回路 1 3からの生き残りパスパターン信号（m e r g e ) が、信号 Aまたは Cとして入力されている。そのうちのいずれか一方（信号 Λおよび Bのうちの一方、または信号 Cおよび Dのうちの一方）が、同じく比較回路 1 3からの生き残りパスパターン信号（m e r g e ) およびデータ（ d a t a ) に対応して選択され、フリップフロップ D p , または Dm , にそれぞれ出力される。

ここで、生き残りパスパタ一ン信号（m e r g e ) は、条件判断された結果が平行パスか否か、言い換えれば、状態変化の可能性があるか否かを示すフラグである。またデータ（ d a t a ) は状態変化があつたか否かを示すフラグである。即ち、例えば m e r g e

又は^) が、実際には変化がなかったことを示すのである。

ここで、比較回路 1 3においては、表 1 および表 2に示したように、上向きの発散または下向きの発散が生じた場合には、 m e r g e = l とされ、平行パスの場合には、 m e r g e = 0 とされるようになされている。

最前段のセレクタ S p , および S m , を除く、セレクタ S p„ または S m _n ( n = 2 , · · · ·， Ν ) には、前段のフリップフロップ D ρ _η— , にラッチされたデータが、信号 Αまたは Cとして入力される。前段のフリップフロップ D m„— , にラッチされたデータが、信号 Bまたは Dとして入力されている。信号 Aおよび Bのうちの一方、または信号 Cおよび Dのうちの一方が、比較回路 1 3 からの生き残りパスパタ一ン信号（m e r g e ) およびデータ（ d a t a ) に対応して選択され、次段のフリップフロップ D p„ ₊ . または Dm_{n+ I} にそれぞれ出力される。表 3

即ち、セレクタ S p _n ( S m„ ) は、比較回路〗 3からの生き残りパスパターン信号（m e r g e ) およびデータ（ d a t a ) に対応して、表 3に示すように、入力信号 Aおよび B ( Cおよび D ) のうちのいずれか一方を選択して出力する。

フリップフロップ D p _n または D m _n は、前段のセレクタ S p または S m_n からの出力を、 P L L (図示せず）より出力される P L Lクロックに同期してそれぞれラッチする。

第 1 2図に示すような構成を用いれば、自乗器は不要となり、加算器は 1個、コンパレータは 2個で済むことになる。

次に、この第 1 2図の回路に対し、ある信号が入力された場合の動作について、第 1 4図および第 1 5図のタイミングチャートを参照して説明する。

いま、第 1 4図に示すような信号が第 1 2図のデコーダ 1 1 6 に入力された場合、比較回路 1 3は、表 1 と表 2に従って、シフトレジスタ 1 2 1 (第 1 3図）は、表 3に従って、次のように動作する。ただし、 y _P との初期値は、それぞれ、 y _P =— 2、 β = — 1 とする。

く k = 0 : 入力 y _k = y。 = l . 6 ; y _P = _ 2 ; =— 1 のとき〉

y - y p = 1 . 6 — （_ 2 ) = 3. 6 〉 2なので、入力は表 2の条件パターン Fに対応する。つまり、上向きの発散（以下、適宜 d i v e r g e n c eという）であるから、表 2にしたがつて、レジスタ 1 2 aの ^が + 1 に更新され、レジスタ 1 2 bの y p ( 1 つ前の発 ¾がおきた時刻におけるサンプル ffl) が、 y _P = y 0 = 1. 6 とされる。

同時に、表 2にしたがって、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号 ( m 0 r g 0 = 1 ) およびデータ（ d a t a = 1 ) が出力される。

従って、シフトレジスタ 1 2 1 (第 1 3図）では、フリップフロップ D p。に m e r g e = 1 がラッチされる（第 1 5図）。 ( k = 1 ：入力 y _k = _{y i} = 0. 2 ； y p = 1. 6 ； 9 - + 1 ； P = 0のとき〉

- 2 ≤ y - y _P = 0. 2— 1. 6 =— 1. 4 ^ 0なので、入力は表 1の条件パターン Bに対応する。つまり、平行パスということになるので、レジスタ 1 2 aと 1 2 bの、 y _P はそのままとされ（ = 1， y _P = y。）、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号（m e r g e = 0 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1 では、フリップフロップ D p 0 に m e r g e = 0がラッチされ、さらに m e r g e = 0であるから、表 3 にしたがってセレクタ S p _n または S m_n で、信号 Aおよび Bまたは信号 Cおよび Dのうちの、信号 Aまたは Dが選択され、次段のフリップフロップ D p _n または D τη _n にそれぞれ出力されてラツチされる。

即ち、平行パスのパターンの場合、上段のフリップフロップ D p _n にラッチされている信号（ビット）は、同じく上段の、次段のフリップフロップ D p _n+ 1 にラッチされる。下段のフリップフロップ Dm_n にラッチされている信号（ビット）は、同じく下段の、次段のフリップフロップ D m _{η +} , にラッチされる。但し、この場合、下段のフリップフロップ D m , は、セレクタ S m , に、信号 Dとして 'に入力されている 0をラッチする。

従って、 k = 1 では、上投のフリップフロップ D p。， D p , には、 ϋ , 1 がそれぞれラツチされる。下段のフリップフロップ Dm , には、 0がラッチされる（笫 1 5図）。

く k = 2 : 入力 y _k = y ₂ - ϋ . 2 ； y _Ρ - 1 . G ； j9 - -i 1 ； p = 0のとき〉

- 2 ≤ y _k - y _P - - 0. 2 — 1 . 6 - - 1 . 8 ≤ 0 なので、入力は表 1 の条件パターン Bに対応する。つまり、平行パスということになるので、レジスタ 1 2 a と 1 2 bの /9， y _P はそのままとされる比蛟回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスノターン信号（ _m e r g e = 0 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1 では、フリップフロップ D p。に m e r g e = 0がラッチされる。 m e r g e = 0であるから、表 3にしたがつて上段のフリップフ口ップ D p _n にラッチされている信号

(ビット）は、同じく上段の、次段のフリップフロップ D p _n+ , にラッチされる。下段のフリップフロップ D τη _n にラッチされている信号（ビット）は、同じく下段の、次段のフリップフ口ップ Dm„₊ , にラッチされる。

従って、 k = 2では、上段のフリップフロップ D p。， D p , , D p ₂ には、 0， 0 , 1がそれぞれラツチされ、下段のフリップフロップ D m , ， Dm 2 には、 0， 0がそれぞれラッチされる (第 1 5図）。

< k = 3 ：入力 y _k = y ₃ = 2. 0 ; y _P = l . 6 ; = + 1 ; P = 0のとき〉

y W - y p = 2. 0 — 1. 6 = 0. 4 > 0なので、入力は表 1 の条件パターン Cに対応する。つまり、上向きの d i v e r g e n c eであるから、前の候^ y _P が ¾在値 y _k に敗れた（ y _P く y ^ であった）ことになる。即ち、 k = ϋ ( Ρ = 0 ) において、上向きの発散 (^ - 1 ) と判定したのであるが、今回（ k = 3 において）、上向きの発散（ = + 1 ) がおきたので、前回は、上向きの発散のうちの平行パスであったことになる（ k = ϋにおい.て、上向きの遷移がおこったとすると、 k = 3において、パスが不連続になってしまう）。

そこで、表 1 にしたがって、レジスタ 1 2 aのが + 1にされ、レジスタ 1 2 bの記憶値 y _P が、 y _P = y ₃ = 2. 0とされる。さらに、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号 (m e r g e = 1 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1では、フリップフロップ D p。に m e r g e = lがラッチされる。さらに m e r g e = lおよび d a t a = 0であるから、表 3にしたがってセレクタ S p _n または S τη _n で、信号 Aおよび Bまたは信号 Cおよび Dのうちの、信号 Bまたは Dが選択され、次段のフリップフロップ D p„ または Dm_n にそれぞれ出力されてラッチされる。

即ち、直前に起きた発散が上向きの発散であり（ =+ 1であり）、さらに今の発散が上向きの発散である場合、上段のフリップフロップ D p _n に復号データ候補としてラッチされていた信号 (ビット）が敗れたこととなる。下段のフリップフロップ D m _n にラツチされている信号（ビット）が、上段および下段の、次段のフリップフロップ D p _η+ , および D m _η+ , にラッチされる。但し、この場合、上段のフリップフロップ D p , は、セレクタ S p , に、信号 Bとして常に入力されている 0をラッチする。

従って、 k = 3では、上段のフリップフロップ D p。， D p , , D p 2 , D p ₃ には、 1， 0 , 0， 0がそれぞれラツチされ、下设のフリップフロッフ。 D m , ， D m 2 , D m ₃ には、 ϋ， ϋ , 0がそれぞさラッチされる（ ,〗 5図）。

く k = 4 : 入力 y _k ニ = 0 . 2 ； y p = 2. 0 ; + 1 ； P = 3のとき〉

- 2 ≤ y . - y _P = ϋ . 2 - 2 . ϋ =— 1 . 8 ≤ ϋなので、入力は表 1 の条件パターン βに対応する。つまり、平行パスということになるので、レジスタ 1 2 a , 1 2 bでは、， y p がそのままにされ、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りノ、。スパターン信号（ m e r g e = 0 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1 では、フリップフロップ D p 。に m e r g e = 0がラッチされる。 m e r g e = 0であるから、上段のフリップフロップ D p„ にラッチされている信号（ビット）は、同じく上段の、次段のフリップフロップ D p _η+ , にラッチされる。下段のフリップフロップ D m _n にラッチされている信号（ビット ) は、同じく下段の次段のフリップフロップ Dm_n+，にラッチされる。

< k = 5 ：入力 y _k = y ₅ =— 0. 4 ； y _P = 2. 0 ; = + 1 ； p = 3のとき〉

y _k - y p = - 0. 4 — 2. 0 = - 2. 4く一 2なので、入力は表 1の条件パターン Aに対応する。つまり、下向きの d i v e r g e n c eであるから、前の候補は正しかったことになる（即ち、 k = 3 ( p = 3 ) において、上向きの発散のうち、上向きの遷移があつたことになる）。

よって、表 1 にしたがって、レジスタ 1 2 aの一 1 にされ、レジスタ 1 2 bの記憶値 y _P が、 y _P = y ₅ = - 0. 4 とされる。さらに、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号（ m e r g e = 1 ) およびデータ（ d a t a = 1 ) が出力される。

シフトレジスタ 1 2 】では、フリップフロップ D p。に m e r g e = 1 がラッチされる。さらに m e r g e = 1 および d a t a = 1 であるから、表 3にしたがってセレクタ S p _n または S m _n で、信号 A及び Bまたは信号 Cおよび Dのうちの、信号 Λまたは Cが選択され、次投のフリップフ π ップ D p _n または D m _n にそれぞれ出力されてラツチされる。

即ち、直前に起きた発散が上向きの発散であり（ = + 1 であり）、さらに今の発散が下向きの発散である場合、上 I ^のフリツプフロップ D p _n に復号データ候補としてラッチされていた信号

(ビット）は正しかったこととなる。上段のフリップフロップ D p _n にラツチされている信号（ビット）が、上段および下段の、次段のフリップフロップ D p _η+ , および D m _η+ , にラッチされる

〈 k = 6 ：入力 y k = y ₆ =— 0. 2 ； y _P = - 0. A ; β = - 1 ； ρ = 5のとき〉

0 ≤ y _k - y _p = - 0. 2 — （― 0. 4 ) = 0. 2 ≤ + 2なので、入力は表 2の条件パターン Eに対応する。つまり、平行パスということになるので、 β , y p はそのままにされる。比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号（ m e r g e = 0 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1 では、フリップフロップ D p 0 に m e r g e = 0がラッチされ、 m e r g e = 0であるから、上段のフリップフロップ D p _n にラッチされている信号（ビット）は、同じく上段の、次段フリップフロップ D p _{n+ l} にラッチされる。下段のフリップフロップ D in _n にラッチされている信号（ビット）は、同じく下段の、次段のフリップフロップ D m _η+ , にラッチされるく k = 7 : 入力 y _k = y ₇ =— 2. 0 ; y _P - - 0. A ; β = - 1 ； p = 5のとき〉

y _k - y p = - 2. 0 - (- 0. 4 ) = - 1 . 6 く 0なので、入力は表 2の条件パターン Dに対応する。つまり、下向きの d i v e r g e n c eであるから、前の候 tiは正しかったことになる。即ち、 k = 5 ( p = 5 ) においては、下向きの遷移ではなく、平行な遷移があったことになる。

よって、表 2にしたがつて、レジスタ 1 2 aのが一 1 にされ、レジスタ 1 2 bの記憶値 y _P が、 y _P = y ₇ = - 2. 0 とされる。さらに、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りノ、。スノ、。ターン信号（ m e r g e = 1 ) およびデータ（ d a t a = 0 ) が出力される。

シフトレジスタ 1 2 1 では、フリップフロップ D p 0 に m e r g e = lがラッチされる。さらに m e r g e = l および d a t a = 0であるから、表 3にしたがってセレクタ S p _n または S m _n で、信号 Aおよび Bまたは信号 Cおよび Dのうちの、信号 Bまたは Dが選択され、次段のフリップフロップ D p„ または D m _n にそれぞれ出力されてラツチされる。

即ち、直前に起きた発散が下向きの発散であり（ =— 1であり）、さらに今の発散が下向きの発散である場合、上段のフリツプフロップ D p _n に復号データ候補としてラッチされていた信号 (ビット）が敗れたこととなる。下段のフリップフロップ D m _n にラツチされている信号（ビット）が、上段および下段の、次段のフリップフロップ D p _η+ , および D m _η+ , にラッチされる。但し、この場合、上段のフリップフ u ップ D p , は、セレクタ S p . に、信号 Bとして常に入力されている 0をラッチする。

く k = 8 : 入力 y _k = y ₈ = 0. 2 ； y _P = - 2. 0 ; = — 1 ； p = 7のとき〉 , - y _P = 0. 2 - (- 2. 0 ) = 2. 2 〉+ 2なので、入力は表 2の条件パターン Fに対応する。つまり、上向きの発散ということになるので、前のデータが正しかったことになる。即ち、 k = 7 ( p = 7 ) においては、下向きの遷移がおこったことになる。

よって、表 2にしたがって、レジスタ 1 2 aのベータ力《 1 にされる。レジスタ 1 2 bの記憶値 y p が、 y p = y ₈ = 0. 2とされる。さらに、比較回路 1 3からシフトレジスタ 1 2 1 に、生き残りパスパターン信号（ m e r g e = 1 ) およびデータ（ d a t a = 1 ) が出力される。

シフトレジスタ 1 2 1では、フリップフロップ D p。に m e r g e = lがラッチされる。さらに m e r g e = lおよび d a t a = 1であるから、表 3にしたがってセレクタ S p _n または S m _n で、信号 Aおよび Bまたは信号 Cおよび Dのうちの、信号 Aまたは Cが選択され、次段のフリップフ口ップ D p„ または Dm_n にそれぞれ出力されてラツチされる。

即ち、直前に起きた発散が下向きの発散であり（ =ー 1であり）、さらに今の発散が上向きの発散である場合、上段のフリップフロップ D p„ に復号データ候補としてラッチされていた信号 (ビット）は正しかったこととなる。上段のフリップフ口ップ D Ρ » にラツチされている信号（ビット）が、上段および下段の、次段のフリップフロップ D p _η+ , および D m _η+ , にラッチされる < 以下、同様にしてデータが復号される。なお、ビット列の最後には、表 1の条件 Aあるいは C、または表 2の条件 Dあるいは F を生じさせるビットが負荷されるようになされている。表 1の条件 Aあるいは C、または表 2の条件 Dあるいは Fが生じた場合には、上段のフリップフップ D p , 乃至 D p N と、下段のフリップフロップ Dm, 乃至 Dm_N との記憶値が一致する。従って、上段のフリップフロップ D p _N および下段のフリップフロップ D m

N のうちのいずれか（例えば、上段のフリップフロップ D P N ) にラッチされたデータ（ビット）を順次受信するようにすることにより、ビタビ復号されたデータを得ることができる。

ところで、例えば磁気記録再生装匿または光記^再生装匿においては、信赖性向上のため、セクタ番号やトラック ¾号などの I Dに、例えば C R C (Cyclic Redundancy Check)符号などの誤り検出符号が付加されるようになされている。

即ち、 C R C符号の生成多 ¾5式 G ( X ) として、例えば式

G ( X ) = X ' ⁶+ X ^{1 2}+ X ⁵ + 1 ( 6 ) が使用された場合には、所定のビット長 B Lごとのデータが生成多項式 G ( X ) = X ^{, 6}+ X ^{, 2}+ X ⁵ + 1 で除算され、その剰余がデータの終りに付加される。

そして、このような C R C符号ガ付加されたデータの誤りを検出する場合には、第 1 6図に示すような C R Cデコード回路が用いられる。

この C R Cデコード回路は、生成多項式の最高次数（（ 6 ) 式で示される生成多項式の場合には、 1 6 ) と同一の個数のフリツプフロップ D , 乃至 D ₁₆がシリアルに接続されている。また、フリップフロップ D , の前段、フリップフロップ D ₅ と D ₆ の間、フリップフロップ D ,₂と D ₁₃の間に、 X〇 Rゲート（図中、〇印の中に +印を記して示す）が設けられている。

さらに、フリップフロップ D , の前段の X 0 Rゲートには、復号されたデータが入力される他、フリップフ u ップ D ,₆の出力がフィードバックされている。この X 0 Rゲートの出力は、フリツプフロップ D , に入力される他、フリップフロップ D ₅ と D ₆ の間の X〇 Rゲートおよびフリップフ口ップ D , ₂と D , ₃の間の X 0 Rゲートに入力されるようになされている。以上のように構成される C R Cデコ一ド回路では、複合された、所定のビット（C R C符号を含むデータのビット J5) B Lごとのビット列が、フリップフロップ D , の加段の）（〇 Rゲートで、フリップフロップ D , ₆の出力との X 0 Rがとられる。フリップフロップ D ₅ と D ₆ の間の X 0 Rゲートおよびフリップフロップ D ₁₂と D ₁₃の問の X 0 Rゲ一卜で、フリップフ口ップ D , の前段の X 0 Rゲートの出力との） C 0 Rがとられながら、フリップフロップ D , 乃至 D , ₆に順次ラツチされる。これにより、そのビット列の最後のビットがフリップフ D ップ D , に入力された段階で、ビット列を（ 6 ) 式で示される生成多項式で除算する浪^ (C R C演算）が施される。

そして、その結果、フリップフロップ D , 乃至 D ,₆にラッチされたビットがすべて 0であれば、即ち復号された、所定のビット長 B Lごとのビット列が（ 6 ) 式で示される生成多項式で割り切れれば、そのビット列に誤りがなかったものとされる。またフリップフロップ D , 乃至 D ,₆にラッチされたビットのいずれかが 0 でなければ、即ち、復号された、所定のビット長 B Lごとのビット列が（ 6 ) 式で示される生成多項式で割り切れなければ、ビット列に誤りがあったものとされる。

ところで、第 1 2図に示すような構成を持つビタビデコーダ 1 1 6によってデータを復号する場合、第 1 3図に示すシフトレジスタ 1 2 1によってデータ（ビット）を順次シフトする必要がある。このためシフトレジスタ 1 2 1にシリアルに設けられたフリップフロップ D p _n ( Dm_n ) の数のビット数だけの時間遅れが生じる。

また、復号されたデータの誤り検出を第 1 6図に示すような C R Cデコード回路によって行う場合、所定のビット長 B Lごとのビット列を、フリップフロップ D , 乃至 D , ₆で順次ラッチする必要がある。このため、所定のビット J¾ B L分だけの時 Rfl Sれが生し o。

従って、ビタビデコーダ 1 1 6 によって復号されたデータの誤り検出を、第 1 6図に示すような C R Cデコード回路によって行う場合には、かなり長い時間遅れが生じることになる。

よって、ビタビデコーダ 1 1 6および C K Cデコード回路は、セクタなどの I D部分などのように、 I Dをデコードした後にそのセクタにデータの読み書きを行うか否かを、迅速に判断すべき部分には不向きである。しかし、装置の信頼性を向上させるために適用すると、第 1 7図に示すように、ビタビデコーダ 1 1 6へ I ϋの再生データの入力が終了するタィミングに対応する記録媒体の I D領域の終わりから、 C R Cデコード回路での C R C演算が終了する（ビタビデコーダ 1 1 6から C R Cデコード回路への I Dの復号データの入力が終了する）タイミングに対応するデータ領域の始めまでに、長いギャップを設けなければならず、記録媒体の記錄容量が低下する課題があった。

発明の開示

本発明は、このような状況に鑑みななされたものであり、最尤復号および C R C演算による時間遅れを最小にし、記録媒体の大容量化を図ることができるようにするものである。

本発明の情報再生装置は、パーシャルレスポンス方式を利用して記録媒体からデータを再生し、ビタビ復号法に基づいてシフトレジスタを用いてデータを復号する情報再生装置において、シフトレジスタは、データをラッチする、シリアルに接続された複数のラッチ手段としてのフリップフロップ D a 」と、 C R C演算を行うように、フリップフロップ D a 」に配置され、フリップフ π ップ D a 』の出力どうしの排他的論理和を算出する演算手段としての X O Rゲート 3 1 a乃至 3 1 dとを備えることを特徴とする o

この情報再生装置は、 C R C演における生成多项式の ¾高次数を J とした場合、シフトレジスタは、フリップフロップ D a j を、少くとも J + 2段だけ備え、少くとも J + 2段のフリップフロップ D a 」のうち、後の J段のフリップフロップ D a 」にラッチされている値にづいて、 C R C li算の結果を評価するようにすることができる。

さらに、この情報再生装置は、データが、パーシャルレスボンスクラス IVを使用して記綠媒体に記録されており、パーシャルレスポンス（ 1，一 1 ) による処理を行う一対の処理手段をインタリーブしながら使用することによって、データを復号するとともに、 C R C演算を行うようにすることができる。

上記構成の情報再生装置においては、ビタビ復号法を行うシフトレジスタを構成するシリアルに接続されたフリップフロップ D a j 間に、フリップフロップ D a 』の出力どうしの排他的論理和を算出する X O Rゲート 3 1 a乃至 3 1 dが、 C R C演算を行うように配置されている。従って、ビタビ復号および C R。演算が同時に行われるため、データの復号および誤り検出に必要な時間遅れを大幅に減少することができ、その結果、記録媒体の記録容量を、向上させることができる。

図面の簡単な説明

第 1図は本発明の情報再生装置の一実施例の構成を示すプロック図、第 2図は第 1図のシフトレジスタ渍算回路 2のより詳細なブロック図、第 3図は信号生成回路（ 3 0 a〜 3 0 d ) の具体的構成を示す図、第 4図は第 1図の実施例の動作を説明するタィミングチャート、第 5図は第 1図の実施例におけるビタビ復号と C R C演算のタィミングを説明するタイミングチャート、第 6図はパーシャルレスポンス変調を説明するプロック図、第 7図はパー 2G シャルレスポンスの記綠 ¾生系の構成を示すブ u ック図、第 8図は信号レベルの変化を示す図、筇 9図はパ一シャルレスポンス P R S ( 1 , — 1 ) の状態遷移図、 ^ 1 ϋ図は^ 9図の状態遷移図のトレリスダイヤグラム、第 1 1図はビタビアルゴリズムを説明する図、笫 1 2図はビタビアルゴリズムを用いたデコーダ 1 1 ΰ の一例の描成を示すブロック図、筇 1 3図は第 1 2図のデコーダ 1 1 6のシフトレジスタ 1 2 1 のより詳細なプロック図、第 1 4 図は第 1 2図のデコーダ 1 1 6の動作を説明するタィミングチャート、第 1 5図は^ 〗 3図のシフトレジスタ 1 2 1 の動作を説叨するタイミングチャート、第 1 6図は C R C演算を行う C R Cデコード回路の一例の構成を示すブロック図、第 1 7図は従来の装置におけるビタビ復号と C R C演算のタイミングを説明するタイミングチヤ一トである。

発明を実施するための最良の形態

第 1図は、本発明の情報再生装置の一実施例の構成を示すプロック図である。図中、第 1 2図における場合と対応する部分については、同一の符号を付してある。即ち、この装置においては、偶数列サンプルを処理する処理回路 1 0が、第 1 2図の処理回路 1 2 0からシフトレジスタ 1 2 1を除いて構成されている。また、シフトレジスタ演算回路 2が、合成回路 1 4 1 に代えて設けられている。

奇数列サンプルを処理する処理回路 2 0は、処理回路 1 0の溃算回路 1 1、レジスタ 1 2 a , 1 2 b . 比較回路 1 3、またはスイッチ 1 4 とそれぞれ同様に構成される減算回路 2 1、レジスタ 2 2 a , 2 2 b、比較回路 2 3、またはスィッチ 2 4から構成されている。

さらに、第 1図においては、偶数列サンプルを処理する処理回路 1 0の比較回路 1 3から出力される ^， m e r g e , d a t a には、それらが偶数列サンプルに対応する信号であることを示すために、それぞれの文字列の最後に— e V e nを付してある。また、奇数列サンプルを処理する処 Θ!回路 2 0の比較回路 2 3から出力される， m e r g e , d a t aには、それらが奇数列サンプルに対応する信号であることを示すために、それぞれの文字列の最後に— 0 d dを付してある。

シフトレジスタ演算回路 2は、 ^ 2図に示すように構成され、再生されたデータを、上述した差動メトリックを用いるアルゴリズムに基づいてビタビ復号することと同時に、 C R C演算を行うようになされている。

即ち、 C R C溃算における生成多 I 式の最高次数を J とした場合、シフトレジスタ演算回路 2は、第 2図に示すように、縦接続された J + 2個のフリップフロップ D a— ,乃至 D a j , D b— ,乃至 D b j ， D c _,乃至 D c j 、または D d 乃至 D d j の間に、 J + 1個のセレクタ S a。乃至 S a j ， S b。乃至 S b j ， S c o 乃至 S c j または S d。乃至 S d j をそれぞれ接続した 4つの a乃至 d系列のシリアルシフトレジスタがパラレル接続されたパラレルロード Zシリアルシフトレジスタとして構成されている。フリップフロップ D a ,乃至 D a j , D b _ ,乃至 D b j ， D c ―,乃至 D c _« 、および D d ,乃至 D d j は、クロック（第 4図（ a ) ) が供給されるタイミングで、入力されるデータをラッチする。セレクタ S a。乃至 S a j , S b。乃至 S b j , S c。乃至 S c j 、または S d D 乃至 S d j は、切換回路 1からの切換信号 ( e v e n / o d d "' (第 1図乃至第 4図においては、 o d dにバー（一）を付して示してある））、比較回路 1 0からの rn e r g e― e v e n , d a t a e v e n、および比較回路 2 0からの m e r g e o d d , d a t a o d dに基づいて、入力される 3つの信号のうちから 1を選択して出力する。ここで、本实施例では、 C K C浪における生成多项式を、 fjij 述の（ 6 ) 式に示した G ( X ) とする。従って、 J は 1 6とする o

さらに、このシフトレジスタ浪箅回路 2においては、フリップフロップ D a ₀ ， D b 0 , D c ₀ 、または D d ₀ と、セレクタ S a , ， S b，， S c , 、または S d ，との ί!ϋに、 X〇 Rゲート 3 1 a乃至 3 1 d力《、フリップフロップ D a 5 , D b ₅ ， D c ₅ 、または D d ₅ と、セレクタ S a ₆ ， S b ₆ 、 S c ₆ 、または S d 6 との Hljに、 X〇 Rゲート 3 2 a乃至 3 2 dが、フリップフロップ D a , 2， D b , 2, D c _{l 2}、または D d と、セレクタ S a _{l 3}， S b , 3, S c _{l 3}、または S d _{l 3}との ROに、）（ 0 Rゲート（図示せず）が、それぞれ設けられている。 X O Rゲート 3 l a乃至 3 1 dには、フリップフロップ D a , ₆， D b , 6, D c , ₆、または D d ₁₆の出力がそれぞれ入力される（フィードバックされる）ようになされている。

また、このシフトレジスタ演算回路 2では、 X O Rゲート 3 1 a乃至 3 I dの出力が、 X O Rゲート 3 2 a乃至 3 2 dに、それぞれ入力されるようになされているとともに、フリップフ口ップ D a ， D b , ₂, D c ₁₂、または D d ,₂と、セレクタ S a ₁₃， S b , 3, S c ,₃、または S d ₁₃との間の X〇 Rゲートに、それぞれ入力されるようになされている。

従って、シフトレジスタ演算回路 2の 4つの a乃至 d系列のシリ了ルシフトレジスタそれぞれは、第 1 6図の（ 6 ) 式の生成多項式に対応する C R Cデコード回路の各フリップフ口ップの前段にセレクタを設けるとともに、フリップフロップ D , の前段の X 〇 Rゲートのさらに前段に、 2つのフリップフ口ップと 1つのセレクタを設けたものと同様の構成となっている。

つまり、シフトレジスタ演算回路 2の 4つの a乃至 d系列のシリアルシフトレジスタそれぞれに注 Ξした場合、各シリアルシフトレジスタでは、（ 6 ) 式で示される生成多项式 G ( ) に ¾づいた C R C演算が行われることになる。

また、シフトレジスタ演算回路 2から、すべての X O Rゲートを取り除いた回路を考えた場合、その回路は、第 1 3図に示した偶数列サンプルを処现するシフトレジスタ 1 2 1 を拡張した、偶数列サンプルと奇数列サンプルを同時に処理する回路となる。つまり、シフトレジスタ演算回路 2から、すべての X O Rゲートを取り除いた回路では、再生されたデータ力、順次（サンプル順に）ビタビ復号されて出力されることになる。

次に、その動作について説明する。例えばパーシャルレスポンス（ 1 , 一 1 ) の演算を行う一対の回路（例えば、第 6図（ b ) の演算回路 1 ϋ 2 と 1 0 3 ) がインタリーブしながら使用されることによって、再生データが処理回路 1 0および 2 0に供給される。

一方、切換回路 1 において、第 4図に示すようなクロック（第 4図（ a ) ) の立ち上がりエッジのタイミングで、 Hレベル（論理 1 ) ZLレベル（論理 0 ) に交互に変化する選択信号（ e v e n Z o d d— ') (第 4図（ b ) ) が、シフトレジスタ演算回路 2 、処理回路 1 0、および 2 0に供給される。処理回路 1 0または 2 0では、切換回路 1からの選択信号（ e v e n Z o d d - ') のタイミングで、スィツチ 1 4または 2 4を介して入力される偶数サンプル列または奇数サンプル列の再生データが、第 1 2図で説明したときと同様にして処理され、前述の表 1および表 2 にしたがつて、比較回路 1 3または 2 3から、 m e r g e— e v e n , d a t a― e v e n、または m e r g e― o d d , d a t a― o d dがシフトレジスタ演算回路 2にそれぞれ出力される。

シフトレジスタ浪算回路 2では、切換回路 1 からの選択信号（ e v e n / o d d " ') が論 1 である場合（H レベルである ¾合 ) 、比較回路 1 3から、 , 4図（ c ) に示すタィミングで出力される m e r g c― e v e n 、よひ d a t a― e v e riに !jづ、て処理が行われる。また、切換回路 1からの選択信号（ e V e n Z o d d " ¹) が論理 0である場合（ L レベルである埸合）、比較回路 2 3から、笫 4図（ d ) に示すタィミングで出力される m e r g e o d dおよび d a t a o d dに基づいて処理が行われる即ち、シフトレジスタ淀算回路 2においては、まず信号生成回路（ 3 0 a 〜 3 0 d ) で、切換回路 1からの選択信号（ e v e n / o d d - ') 、比較回路 1 3からの m e r g e e v e nおよび d a t a e v e n . 並びに比較回路 2 3からの m e r g e o d dおよび d a t a o d dから、次式で示される 4つの信号（ i n p u t a , i n p u t― b， i n u t一 c ， i n p u t 一 d ) が生成される。

尚、 3 0 a ~ 3 0 dは、具体的には第 3図（ a ) 〜（ d ) で示される回路である。

input_a= (even/odd" ' = l)*merge-even + (even/odd" '=0)*merge_odd input— b= (even/odd— '=l)*merge— even

input_c= (even/odd" '=0)*merge_odd

input— d二 0

但し、 *は論理積、 +は論理和を意味する。さらに、（ e v e n / 0 d d - ¹ = 1 ) は、 e v e n Z o d d — 'が論理 1 であれば（偶数列サンプルのタィミングのとき）、論理 1 となり、 e v e n o d d — 'が論理 0であれば（奇数列サンプルのタィミングのとき）、論理 0 となる。また（ e v e n Z o d d — ' = 0 ) は、 e v e n X o d d — 'が論理 1 であれば、論理 0 となり、 e v e n Z o d d — 'が論理 0であれば、論理 1 となる。従って、 i n p u t — bは、偶数列サンプルのタィミングにおいてのみ有効であり、比較回路 1 3から出力される m e r g e ( m e r g e― e v e n と同一の iifiとなる。 i n p u t cは、奇数列サンプルのタイミングにおいてのみ有効であり、比較回路 2 3力、ら出力される m e r g e (m e r g e _o d d ) と同一の値となる。さらに、 i n p u t — aは、偶数列サンフ。ルのタイミングにおいては、比較回路 1 3から出力される m e r g e \ τη e r g e e v e n ) と同一の値となり、奇数列サンプルのタイミングにおいては、比較回路 2 3から出力される m c r g c ( m o r g e o d d ) と同一の値となる。 i n p u t — dは、常に 0 となる。

整理すると、以下のようになる。

( 1 ) i n p u t aについて

① e v e n Z o d d — ' (以下 e Z"^"とする） = 1力、つ、 m e r g e― e = l のとき i n p u t a = 1

② e 1カヽっ m e r g e e = 0のとき i n p u a = 0

③ e /~o = 0かつ m e r g e o 1のとき n p u a = 1

④ e Z"5"= 0力、つ m e r g e o = 0のとき i n p u a = 0

( 2 ) i n u t bについて

① e Z o = lかつ m e r g e e = lのとき i n p u b

= 1

② e /~o ^ 1カヽっ m e r g e e = 0のとき i n p u t b = 0

③ e _ "5"= 0のとき i n p u t b = 0

( 3 ) i n p u t c について ① e "5"= ϋカヽっ m e r g e o = l のとき i n p u

1

② e Z o = 0力、つ m e g e o ϋのとき i n p u t c = 0

③ e /~ = 1 のとき i n p u 0

( 4 ) i n u t _dについて

'ff;に i n p u t ― d = 0

4つの信号 i n p u t ― a , i n p u t b， i n p u t c 、または i n p u t — dは、シフトレジスタ浪回路 2 2図 ) の初 f殳のフリップフロップ D a 乃至 D d — ,に、それぞれ入力される。

フリップフロップ D a—，乃至 D d—，にそれぞれ入力された i n p u t一 a , i n p u t一 b， i n p u t― c、または i n p u t — dは、クロックのタイミングで、セレクタを介して次段のフリップフ口ップに順次ラツチされる。

ここで、セレクタ S a _j ， S b j , S c j 、または S d j ( j = 0 , 1 , ·· ··， J (本実施例においては、上述したように J = 1 6 ) ) では、前段からの信号であって、 a系列乃至 d系列のシフトレジスタからの信号を、それぞれ i n a , i n b , i n c、または i n dとした場合、次式にしたがって信号 o u t a , o u t ― b o u t c、または o u t dがそれぞれ出力される。

out— a= (even/odd =l)*(merge-even=l)*(data-even=0)*in-c

+ (even/odd = l)*((merge-even = l)*(data-even = 0))一 ¹水 in— a + (even/odd =0)*(merge-odd=l)*(data-odd=0)*in_b

+ (even/odd =0)*((merge_odd=l)*(data-odd=0)) " '*in-a out-b= (even/odd =l)*(merge-even=l)*(data_even=0)*in-d

+ (even/odd =l)*((merge-even=l)*(data_even=0)) " '*in-b out—

out—

++ ((eevveenn//oodddd"

)*(data-odd = l))"^l*in-d なお、（） —'は、（）内の否定を意味する。即ち、（） —'は、 0 内の論理が 1であれば、論理 0 となり、（）内の論理が 0であればと、論理 1 となる。

上式を整理すると、以下のようになる。

( 1 ) o u t一 aについて、

① 偶数サンプルのタイミング

(a) m e r g e e = lかつ d a t a e = 0のとき、 o u t一 a = i n― c

(b) m e r e e = 0又は d a t a e = 1のとき、 o u t一 a = i n一 a

② 奇数サンプルのタイミング

(a) m e r g e o = l かつ d a t a o = 0のとき、 o u t― a = i n― b

(b) m e r g e o = 0又は d a t a o 1 のとき、 o u t― a = i n― a

( 2 ) o u t bについて

① 偶数サンプルのタイミング

(a) m e r e e = lかつ d a t a e = 0のとき、 o u t— b = i n― d

(b) m e r g e e = 0又は d a t a e = l のとき、 o u t— b = i n― b

② 奇数サンフ。ルのタィミング

(a) m e r g e― o = 1カヽっ d a a o = 1 のとき、 o u t b = i n― a

(b) m e r g e o = 0又は d a t a o = 0のとき o u t b = i n一 b

( 3 ) o u t cについて

3

4

① 偶数サンフ。ルのタィミング

(a) m e r g e e = 1力、つ d a a e = 1 のとき、 o u t一 c = i n一 a

(b) m e r g e e = 0又は d a t a e = 0のとき、 o u t― c = i n一 c

② 奇数サンフ。レのタィミング

(a) m e r g e o = 1力、つ d a a o = 0のとき、 o u t一 c = i n― d

(b) m e r g e o = 0又は d a t a o = l のとき、 o u t c = i n一 c

( 4 ) o u t dについて

① 偶数サンフ。 Jレのタィミング

(a) m e r g e e = 1 力、つ d a a e 1のとき、 o u t d = i n一 b

(b) m e r g e e = 0又は d a t a e 0のとき、 o u t d = i n― d

② 奇数サンフ。レのタィミング

(a) m e r g e o = 1力、つ d a t a o = lのとき、 o u t d = i n c (b) m e r g e― o = 0又は d a t a― ο = ϋのとき、（） u t― d = i n― d

上式から、このシフトレジスタ演算回路 2 においては、第 1 3 図で説明したときと同様にして、比較回路 1 0からの m e r g e — e v e nおよび d a t a _ e v e n、並びに比較回路 2 0からの m e r g e o d dおよび d a t a o d d力、ら、生き残るシリアルシフトレジスタの系列（正しいパス）が選択される。選択された系列のシリアルシフトレジスタのフリップフ口ップにラッチされたデータが、他の系列のシリアルシフトレジスタのフリップフロップにコピーされ、ビタビ復号法に基づく誤り検出が行われる。

同時に、このシフトレジスタ演算回路 2では、 a系列乃至 d系列のシリアルシフトレジスタの最終段のフリップフロップ D a ， ₆ 乃至 D d ,₆の出力と、フリップフロップ D a。乃至 D d。の出力との X 0 Rが、 X〇 Rゲート 3 1 a乃至 3 1 dでとられ、セレクタ S a , 乃至 S d , にそれぞれ入力される。

さらに、 X O Rゲート 3 1 a乃至 3 1 dの出力と a系列乃至 d 系列のシリアルシフトレジスタのフリップフロップ D a ₅ 乃至 D d 5 の出力との X 0 Rが、 X 0 Rゲート 3 2 a乃至 3 2 dでとられ、セレクタ S a ₆ 乃至 S d ₆ にそれぞれ入力される。 a系列乃至 d系列のシリアルシフトレジスタの図示せぬフリップフロップ D a , ₂乃至 D d , ₂の出力との X 0 Rが、そのフリップフ ϋ ップ D a ₁₂乃至と、図示せぬセレクタ S a ,₃乃至 S d ,₃との間にそれぞれ設けられた X O Rゲートでとられ、セレクタ S a _{l 3}乃至 S d ,₃ にそれぞれ入力される。

従って、このシフトレジスタ演算回路 2においては、第 1 6図で説明したときと同様にして（ 6 ) 式で示される生成多項式に基づく C R C演算が行われることになる。ところで、ノ、 "一シャルレスポンス（ 1， 0，一 1 ) をビタビ^ 号するには、復号するデータ（ビット列）のブロック（復号する処理単位のビット列）の終わりに、トレリスを終端するための 2 ビッ卜の符号が必要となる。この 2 ビットの符号としては、プリコ一ド前の符号で、一般的に（ 1， 1 ) がブ u ックの終わりに付加される。

このトレリスを終端するための 2 ビットの符号は、 c κ c %% を行うには必要はない。従ってシフトレジスタ浪算回路 2では、データのブロックの終りに付加された、トレリスを終端するための符号（ 1 ， 1 ) に対応する 2 ビットのデータが、 a系列乃至 d 系歹 ijのシリアルシフトレジスタのフリップフロップ D a— 1乃至 D d—，と、 D a。乃至 D d。とにそれぞれラッチされた時点において、フリップフロップ D a , 乃至 D a , ₆， D b , 乃至 D b , ₆, D c , 乃至 D c ,₆、および D d , 乃至 D d ₁₆のいずれかにラッチされている 1 6 ビットの論理和が取られ、 C R C演算結果が評価される。

即ち、フリップフロップ D a ，乃至 D a ， D b ，乃至 D b ， _ε ， D c ，乃至 D c ₁₆、および D d , 乃至 D d _{l 6}のうちのいずれかにラッチされている 1 6 ビットがすべて 0である場合、第 1 2図の判定回路 3 4において、データに誤りがなかったという評価が C R C演算結果に対してなされる。その 1 6 ビットのうち、いずれかのビットが 0でない場合、データに誤りがあつたという評価が C R C演算結果に対してなされる。

以上のように、ビタビ復号法を行う各系列のシリアルシフトレジスタを構成する縦接続されたフリップフ口ップ間に、そのフリップフ口ップの出力どうしの排他的論理和を算出する X 0 Rゲートを、 C R C演算を行うように配置するようにしたので、 C R C 符号の生成多項式として J次のものを使用した場合、再生データのブロックの i¾後のビットが、； 1 図の処理回路 1 0および 2 ϋ に入力されてから、 J 一 1 クロック以内で C R C浪結を得ることができる。

即ち、第 5図に示すように、ビタビ復号と、 C R C演算とが同時に行われ、データの復号およびり検出に必要な時 fii]遅れを大幅に減少することができ、記綠媒体の I D部分とデータ部分との間のギヤップを小さくすることができる。

従って、記録媒体に高密度にデータを記録するとともに、高密度に記錄された記録媒体から、信頼性の高いデータを再生することが可能となる。

なお、本発叨は、パーシャルレスポンス方式を利用し、誤り訂正符号として C R C符号を用いるものであれば、例えば磁気テープ装置や磁気ディスク装置などの磁気記^媒体に情報を記録または再生する装置に適用することができる他、光磁気デイスク装置や、光ディスク装置、光カード装置などの光記録媒体に情報を記録または再生する装置に適用することができる。

また、本実施例においては、 C R Cの生成多項式に（ 6 ) 式で示されるものを用いたが、これに限ることではなく、他の式で示されるものを用いるようにすることができる。この場合、シフトレジスタ溃算回路 2は、用いる生成多項式に対応して、フリップフップの段数を増減するとともに、 X 0 Rの個数と揷入位置を変えて構成すれば良い。

Claims

if 求の ^ 111

1. パーシャルレスポンス方式を利用して記録媒体からデータを再生し、 ¾尤復号法に Mづいてシフトレジスタを用いて前記録データを復号する情報再生装匿において、

前記シフトレジスタは、

前記データをラツチする、シリ了ルに接続された複数のラッチ手段と、

誤り検出符号の生成多项式に対応した演算を行うように、前記ラッチ手段間に配置され、前記ラツチ手段の出力同士の排他的論理和を算出する演手段とからなるシリアルシフトレジスタであることを特徴とする情報再生装置。

2. 請求の範囲 1記載の 1 報再生装置において、

前記シリアルシフトレジスタが、状態数分パラレルに接続されていることを特徴とする情報再生装置。

3. 請求の範囲 2記載の情報再生装置において、

前記誤り検出演算における生成多項式の最尤次数を J とした場合、

前記シフトレジスタは、前記ラッチ手段を少なくとも J + 2 段備え、

J + 2段の前記ラッチ手段にラッチされている J + 2個の値の内、 J + 2個より少ない数の値を用いて前記誤り検出演算の結果を評価することを特徴とする情報再生装置。

4. 請求の範囲 3記載の情報再生装置において、

前記シフトレジスタは、 J + 2段の前記ラッチ手段にラッチされている J + 2個の値の内、後の J段のラッチ手段にラッチされている値に基づいて前記誤り検出演算の結果を評価することを特徴とする情報再生装置。

5. 請求の範囲 4記載の 1 報再生装置において、 HU記デ一タは、パーシャルレスポンスクラス IVを用いて前記記録媒体に記録されており、

前記シフトレジスタは、ノ、"一シャルレスポンス（ 1 , — 1 ) による処理を行う一対の処理手段による処理結をィンタリーブしながら使用することにより、前 ΰデータを ¾尤復号すると共に、前記誤り検出浪算を行うことを特徴とする情報再生装置

6. 請求の範西 5記載の情報再生装置において、

さらに、前記再生データのサンプルの偶数列 Ζ奇数列を切り換えるための切換信号を発生する切換手段を備え、

前記シフトレジスタは、前記切換信号に Sづいて、前記処理手段の処理結果の偶数列サンプルと奇数列サンプルとを同時に処理することを特徴とする情報再生装置。

7. 請求の範囲 6記載の情報再生装置において、

前記最尤復号は、ビタビ復号であることを特徴とする情報再生装置。

8. 請求の範囲 Ί記載の情報再生装置において、

前記誤り検出符号は、 C R C符号であることを特徴とする情報再生装置。

9. 請求の範囲 8記載の情報再生装置において、

前記シフトレジスタは、前記 J + 2段のラッチ手段にラッチされている J + 2個の値の内、後の J段のラツチ手段にラツチされている値が、全て同一値であるかを判断することにより、誤り検出をすることを特徴とする情報再生装置。

10. 請求の範囲 5記載の情報再生装置において、

前記処理手段は、再生データから差動メトリックを算出し、この差動メトリックから、状態変化の可能性を示す第 1 のフラグと状態変化が実際に起こったことを示す第 2 のフラグとを処理結 ¾として出力することを特徴とする情報再生装。