JPS63299412A - シ−ケンシャル復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 高符号化率の組織符号を低符号化率の組織符号の復号器
を用いて誤り訂正復号するようにしたシーケンシャル復
号装置において、受信した信号にダミーのパリティビッ
トを付加することにより低符号化率の組織符号に変換す
るとともに、このダミーのパリティビットを付加したと
きには、最尤パスの判定を行なうシーケンシャル復号器
におけるファノメトリック演算を禁止する信号を発生す
る符号化率変換回路を設け、回線の品質に応じて誤り訂
正符号の符号化率を選択できるようにして回線の伝送効
率を向上させたものである。

〔産業上の利用分野〕

本発明は、高符号化率の組織符号にダミーのパリティビ
ットを付加して低符号化率の組織符号に変換した後に、
誤り訂正復号を行なうようにしたシーケンシャル復号装
置に関する。

回線の伝送効率を向上させるためには、回線の品質に応
じて符号化率を選択することが得策であり、そのために
は同一の復号器により符号化率の異なる複数種類の組織
符号を復号できることが要求される。

〔従来の技術〕

第５図は符号化率３／４、拘束長４の組織符号を生成す
る組織符号化器の一構成例である。

この構成のものにおいて、３つの送信データ１１　　、
■２　　、Ｉ３は拘束長に等しい４段構成からなるシフ
トレジスタ１，２．３のそれぞれ初段のレジスタＩｔ　
　、２＋　　、３＋　に入力され、この初段のレジスタ
１＋　　、２＋　　、３＋を介して情報ピントとして送
信されるとともに、１ビツト処理期間ごとにそれぞれ次
段のレジスタに順次シフトされる。

この第５図においては、第１の送信データ１１について
の生成行列式は“１１１１”、第２の送信データＩ２に
ついての生成行列式は“１１０１”、第３の送信データ
の生成行列式は“１０１１”としてあり、これらの生成
行列式により指定されたレジスタがストアしているデー
タは、ＥＸ−ＯＲ回路４．〜４４によってモジュロ２の
加算が行なわれてパリティビットが生成され、上記した
３つの情報ビットと同時に送出される。従って、同時に
送出される情報ビットが第１〜第３の情報ピッ）１．．
１．．１３の３つであるのに対してパリティビットＰは
１つであり、この組織符号の符号化率は３／３　＋１　
＝３／４となる。なお、第６図は上記した符号化率３／
４の組織符号を復号する復号器の内部符号器の構成例で
あり、シフトレジスタ５とＥＸ−ＯＲ回路６とから構成
される。

上記のような畳込み符号を用いる伝送方式の受信側にお
いて復号を行なう場合、従来は第７図に示す構成からな
る符号化率３／４のシーケンシャル復号器が用いられる
。この構成のものでは、送信データはシンボルメモリ７
で受信され、ここで受信された情報ビットはブランチメ
トリック演算回路９に供給されるとともに、パリティビ
ットは内部符号器１１から供給される出力とＥＸ−ＯＲ
回路８でモジュロ２の加算が行なわれた後にブランチメ
トリック演算回路９に供給される。このブランチメトリ
ック演算回路９では、送信された可能性のあるすべての
データを想定し、この想定したデータから生成される符
号と受信した符号を比較してブランチメトリックを出力
し、これに基づいてパス判定回路ＩＯにおいて最尤パス
の判定を行なって復号ビットを得、内部符号器１１、パ
スメモリ１２、パラレル−シリアル変換器１３を介して
復号データを得るものである。

すなわち、既に受信した符号データに基づいて送信され
た可能性のあるすべてのデータを想定し、これらの想定
したデータから生成される符号と受信した符号を比較し
、判定回路において送信側で送信した送信データの推定
を行なって復号データを得るものである。

第８図は上記した第７図に示した従来のシーケンシャル
復号器におけるブランチメトリック演算回路９の回路構
成例であり、高符号化率の組織符号を復号する場合には
非常に複雑な回路構成となる。なお、第８図中において
、１４１〜１４．はモジュロ２の加算を行なうＥＸ−Ｏ
Ｒ回路、１５１〜１５４はファノメトリック変換回路、
１６は加算回路である。

〔発明が解決しようとする問題点〕

上記した従来の構成においては、高符号化率の組織符号
を復号するために多数のパスを判定しなければならず、
パスの末端から分岐する技の計量を行なうブランチメト
リックの演算や、パスを判定するためのパスメトリンク
の比較等が増大するといった問題点があった。

また、回線の伝送効率を上げるために、回線の品質が良
い場合には高符号化率の組織符号を、そして回線の品質
が悪い場合には低符号化率の組織符号が使用されるが、
従来のように符号化率が一定の復号器では、受信される
符号化率の異なる組織符号に応じた複数種類のものを用
意しなければならないといった問題点があった。

〔問題点を解決するための手段〕

第１図の原理図に示すように、受信した組織符号にダミ
ーのパリティビットを付加して低符号化率の組織符号に
変換するとともに、このダミーパリティビットを付加し
たときには、最尤パスの判定を行なうシーケンシャル復
号器２２におけるファノメトリック演算を禁止するファ
ノメトリック演算禁止信号を発生する符号化率変換回路
２１を上記のシーケンシャル復号器２２の前段に設け、
受信した組織符号を低符号化率の組織符号に変換り、た
後に復号するようにしたものである。

そして、シーケンシャル復号器２２のブランチメトリッ
ク演算回路を構成するファノメトリ・ツク変換回路の変
換テーブルには、符号化率を変換する前の高符号化率に
基づいて計算した値を用いるとともに、符号化率変換回
路２１により付加されたダミーパリティビットがブラン
チメトリック演算回路に入力されたときには、パリテイ
ビ・ノドのファノメトリック演算を禁止するものである
。

また、高符号化率の組織符号にダミービ・ノドを付加し
て低符号化率の組織符号に変換し、この低符号化率組織
符号用の復号器を用いて復号するように、組織符号の生
成行列およびファノメトリ・ツク変換回路の変換テーブ
ルを切替えることにより、符号化率を可変するようにし
たものである。

〔作　用〕

第５図について先に説明した符号化率３／４の組織符号
を例にとると、この組織符号は実質的に同時に存在する
３つの情報ビン）Ｉ、、＋２．＋３と１つのパリティビ
ットＰとから構成される。

上記のような符号化率の大きい組織符号を符号化率の低
い組織符号に変換するためにはパリティビットの数を増
加させればよく、本発明においては、上述したように符
号化率変換回路２１によりダミーのパリティビットを付
加することによってパリティビットの増加を行ない、低
符号化率の組織符号に変換される。

しかしながら、このダミーのパリティビットは伝送され
てきたデータとは関係なく“１”あるいは“０”のビッ
トのいずれかであるので、このダミーパリティビットを
用いてシーケンシャル復号器２２において復号されたデ
ータに対する最尤パスの判定を行なった場合にはエラー
を生じるため、上記のダミーパリティビットが付加され
たときには、受信データに対してのファノメトリック演
算を禁止するファノメトリック演算禁止信号が、符号化
率変換回路２１から上記のシーケンシャル復号器２２に
供給される。

また、高符号化率の組織符号にダミーパリティビットを
付加して低符号化率の組織符号に変換した後に低符号化
率符号用の復号器により復号するために、組織符号の生
成行列およびファノメトリック変換回路の変換テーブル
を、符号化率切替信号に基づいて切替えることにより符
号化率が可変される。

〔実施例〕

以下、本発明による実施例について説明する。

第２図は、本発明による符号化率変換回路２１の実施例
を示す回路構成図であり、先に第５図によって説明した
ような符号化率３／４の組織符号を符号化率１／２の組
織符号に変換する場合を示す°ものである。

受信した３つの情報ビットＩｔ、Ｉｚ、Ｉ３はそれぞれ
シフトレジスタ２３の各段のレジスタ２３３　．２３２
．２３．にストアされ、これらの情報ビットＩＩ、Ｉ２
．１：ｌと同時に受信されたパリティビットＰ１はシフ
トレジスタ２４の最終段のレジスタ２４３にストアされ
、このシフトレジスタ２４の始めの２段のレジスタ２４
１．２４□には、制御部２７の制御に基づいてダミーパ
リティビット発生器２５から“１″あるいは“Ｏ”のダ
ミーパリティピッ）Ｄ２　、Ｄ、がそれぞれストアされ
る。

そして、上記のようにしてシフトレジスタ２３゜２４に
それぞれストアされた情報ビットおよびダミーパリティ
ビットを含むパリティビットは、１ビツト処理期間ごと
に順次次段のレジスタにシフトされ、最初の処理期間に
はシフトレジスタ２３の最終段のレジスタ２３３からは
第１の情報ビット１．が出力され、受信されたパリティ
ビットＰ１　もシフトレジスタ２４の最終段のレジスタ
２４、から上記の情報ビットＩｔ　と同時に出力される
。

次の１ビツト処理期間には、先の１ビツト処理期間にレ
ジスタ２３３，２４３にシフトされていた情報ビット■
２およびダミーパリティビットＤ１とが出力され、さら
に次の１ビツト処理期間には上記と同様に情報ビットＩ
３およびダミーパリティビットＤ２とが出力され、結局
ジ−ケンシャル復号器（第１図の２２）には、情報ビア
）１１−Ｉ２→Ｉ３、パリティビットＰ１　→ＤＩ−Ｄ
２からなる符号化率１／２のデータが供給される。

そして、上記のようにダミーパリティビットが供給され
ている期間においては、シーケンシャル復号器に供給さ
れるパリティビットがダミーのパリティビットを含んで
いて本来の送信データから得られたパリティビットでは
ないため、ダミーパリティビットＩ）＋、’Ｄｚがシフ
トレジスタ２４の最終段のレジスタ２４３から出力され
ている期間中、制御部２７に基づいてダミーパリティビ
ット発生器２５と同時に制御され、シーケンシャル復号
器におけるファノメトリック演算を禁止させるためのフ
ァノメトリック演算禁止信号Ｓがファノメトリック演算
禁止信号発生器２６から発生される。そして、上記のフ
ァノメトリック演算禁止信号Ｓがシーケンシャル復号器
に供給され、上記したダミーパリティビットが出力され
ている期間中は、シーケンシャル復号器におけるファノ
メトリック演算が禁止される。

第３図は、本発明による符号化率３／４のシーケンシャ
ル復号装置の実施例を示す回路構成図である。

第２図により説明したように、符号化率変換回路２１に
より受信された符号化率３／４の組織符号が符号化率１
／２の組織符号に変換され、情報ビット■、パリティビ
ット　（ダミーパリティビットを含む）Ｐ、ファノメト
リック演算禁止信号Ｓがそれぞれシンボルメモリ２８に
ストアされる。

上記のシンボルメモリ２８にストアされた組織符号の復
号は、このシンボルメモリ２８を含む公知のシーケンシ
ャル復号器２２により行なわれるが、この第３図におい
てはファノアルゴリズムを用いたシーケンシャル復号器
として示しである゛。

シンボルメモリ２８からの情報ビットＩはモジュロ２の
加算を行なうＥＸ−ＯＲ回路３０．、’３０２に供給さ
れ、ここでそれぞれ予め与えられた“０”および“１”
とでモジュロ２の加算が行なわれ、それぞれファノメト
リック変換回路３２．。

３２□に供給される。

また、シンボルメモリ２８からのパリティビットＰはモ
ジュロ２の加算を行なうＥＸ−ＯＲ回路２９に供給され
る。そして、ここで既に復号したデータを格納するバス
メモリ３９の記憶領域の一部を実質的に構成するシフト
レジスタ３６からの復号器のデータを、ＥＸ−ＯＲ回路
３７により符号化率およびパリティビットの生成行列式
により定まるモジュロ２の加算を行なったビットとモジ
ュロ２の加算を行なった後、モジュロ２の加算を行なう
ＥＸ−ＯＲ回路３１’ｌ、３１゜に供給される。このモ
ジュロ２の加算を行なうＥＸ−ＯＲ回路３１１．３１□
でそれぞれ予め与えられた“０”および“１”とでモジ
ュロ２の加算が行なわれ、それぞれファノメトリック変
換回路３３．，３３２に供給される。

なお、パリティビットＰに対するファノメトリック演算
が行なわれるファノメトリック変換回路３３１３２２、
３３１、３３２には、符号化率変換回路２１においてダ
ミーパリティビットが付加されたときに発生され、ファ
ノメトリック演算を禁止するファノメトリック演算禁止
信号が供給される。

上記のファノメトリック変換回路３２１，３３１により
ブランチメトリックに変換された受信組織符号は加算回
路３４．へ、またファノメトリック変換回路３２２３２
２、３３１、３３２によりブランチメトリックに変換さ
れた受信組織符号は加算回路３４□へ供給され、上記の
各加算回路３４．，３４□からのブランチメトリック出
力がパス判定回路３５に供給される。そして、このパス
判定回路３５において最尤パスの判定を１テなって得ら
れた復号ビットを、シフトレジスタ３６とパスメモリ３
９とからなる復号データ記憶手段に転送・記憶させ、こ
のパスメモリ３９より復号データが読出される。

なお、第４図は符号化率を可変とした場合の復号器の実
施例である。

このものは、符号化率切替信号に基づいて、符号化率変
換回路２１、ファノメトリック変換回路３２１．３２□
　、３３．．３３゜におけるファノメトリック変換テー
ブル、シフトレジスタ３６とＥＸ−ＯＲ回路３７で構成
される内部符号器３８で生成される符号の生成行列式を
、それぞれ符号化率に対応して切替えることにより、種
々の符号化率の組織符号に対応できる構成としたもので
ある。

そして、上記の符号化率切替信号に基づいて、符号化率
変換回路２１では受信された組織符号の変換が行なわれ
、パリティビットに対してはセレクタ４０により選択さ
れた内部符号器３８からの符号の生成行列式により定ま
るビットとのモジュロ２の加算がＥｘ−ｏＲＨ路２９で
行なわれ、ファノメトリック変換回路３２．，３２□　
、３３．。

３３１、３３２におけるファノメトリック変換テーブル
がそれぞれ切替えられる。

〔発明の効果〕

以上説明した本発明によれば、符号化率の異なる複数種
類の組織符号を同一のシーケンシャル復号器により復号
できる構成としたので、符号化率切替信号に基づいて符
号化率の切替を容易に行なうことができるとともに、符
号化率の異なる組織符号ごとに別個の復号器を用意する
必要がないという格別の効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明による符号化率変換回路の実施例を示す
構成図、 第３図は本発明によるシーケンシャル復号装置の実施例
を示す構成図、 第４図は本発明による符号化率可変なシーケンシャル復
号装置の実施例を示す構成図、第５図は本発明を説明す
るための符号化率３／４の組織符号を生、成する送信側
の符号化器の例を示す構成図、 第６図は第５図に示された符号化率３／４の組織符号を
復号する受信側の復号器の内部符号器の構成図、 第７図は従来方式による符号化率３／４のシーケンシャ
ル復号器の構成図、 第８図は第７図に示したシーケンシャル復号器における
ブランチメトリック演算回路の構成図である。 ２１・・・符号化率変換回路、２２・・・シーケンシャ
ル復号器、３２１，３２□　、３３．３２２、３３１、
３３２・・・ファノメトリック変換回路、３８・・・内
部符号器。

Claims (2)

【特許請求の範囲】
1. （１）ファノメトリック変換回路（３２＿１、３２＿２
   、３３＿１、３３＿２）と内部符号器（３８）を備え、
   高符号化率の組織符号を低符号化率の組織符号のシーケ
   ンシャル復号器（２２）により最尤判定を行なって復号
   するようにしたシーケンシャル復号装置において、 上記シーケンシャル復号器の前段に、受信した信号にダ
   ミーパリティビットを付加することにより低符号化率の
   組織符号に変換するとともに、上記ダミーパリティビッ
   トを付加したときは上記シーケンシャル復号器における
   ファノメトリック演算を禁示するファノメトリック演算
   禁止信号を該シーケンシャル復号器に供給する符号化率
   変換回路（２１）を設けたことを特徴とするシーケンシ
   ャル復号装置。
2. （２）上記符号化率変換回路（２１）での変換、ファノ
   メトリック変換回路（３２＿１、３２＿２、３３＿１、
   ３３＿２）におけるファノメトリック変換テーブルなら
   びに内部符号器（３８）で生成される符号の生成行列式
   を、符号化率切替信号に基づいてそれぞれ切替えること
   により符号化率を可変とし、符号化率の異なる複数種類
   の組織符号に対応できるようにしたことを特徴とする特
   許請求の範囲第１項記載のシーケンシャル復号装置。