WO1984004826A1 - Rom module for sequence program - Google Patents

Rom module for sequence program Download PDF

Info

Publication number
WO1984004826A1
WO1984004826A1 PCT/JP1984/000273 JP8400273W WO8404826A1 WO 1984004826 A1 WO1984004826 A1 WO 1984004826A1 JP 8400273 W JP8400273 W JP 8400273W WO 8404826 A1 WO8404826 A1 WO 8404826A1
Authority
WO
WIPO (PCT)
Prior art keywords
sequence
program
module
rom
printed circuit
Prior art date
Application number
PCT/JP1984/000273
Other languages
English (en)
French (fr)
Inventor
Hiroomi Fukuyama
Shinichi Isobe
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Publication of WO1984004826A1 publication Critical patent/WO1984004826A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/12—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using record carriers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/408—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13006—Prom burning
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36106—Cassette
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36114—Eprom, prom

Definitions

  • the present invention relates to an R0M module for a sequence program, particularly for a sequence program that performs a sequence process corresponding to a command output from a numerical control unit and outputs the processing result to a machine side.
  • R0M module for a sequence program, particularly for a sequence program that performs a sequence process corresponding to a command output from a numerical control unit and outputs the processing result to a machine side.
  • FIG. 1 is a block diagram of an NC device using a sequence program
  • NTP is an NC tape on which NC data is punched.
  • 10a is a tape reader that reads NC data from the NC tape NTP
  • 10lb is random access memory (RAM) that stores NC data and other processing results perforated on the NC tape
  • 10b 1 c is the read-only memory (ROM) in which the control program is stored
  • 101 d is the processing unit (CPU)
  • 101 f is the X-axis and Y-axis movement amount X. , Y.
  • a feed rate F and a known pulse distribution operation is executed to output distribution pulses ⁇ and ⁇ .
  • 101 g is a bus line.
  • 10 ih is a manual data input device (MD ⁇ device), which is attached to the operation panel and is used for inputting NC data of I block, for example, when adding or changing NC data. Is done. 1 0 1 i Display device,
  • 101 j is an interface circuit
  • 100 ik is an EROM (rewritable ROM)
  • the sequence 'program' is a logical program of the function of the high-power circuit that controls data transfer between the NC unit 1 and the machine tool 2 using the command code and the operand.
  • the high-power circuit shown in Fig. 2 The ladder diagram, one of the circuits, is programmed as shown in Fig. 3. RD, AND, WRT, ORAND, NOT, etc.
  • the logical execution of MF M28 ⁇ M24 * M22 ⁇ 21 ⁇ 18 M14 M12 ⁇ Mil is executed, and the execution result ( a1 ”or“ 0 °) is stored in the operand KM03 accompanied by the write instruction WRT.
  • the corresponding RAM is stored in the specified bit at the specified address of 10 lb (the second bit at address 10), and is set by the instruction group in the PRB part.
  • the correspondence table stored in ER0M101k includes symbols MF and AUT, which are operands of sequence / program instructions. Hence shows the correspondence between the storage locations of these logical values in RAM 101b.
  • the logical value of the symbol AUT is stored in the first bit at address 10 in the data memory, and the symbol M
  • the logical value of 03 is stored in the second bit at address 10, and so on, and the CRA is stored in the second bit at address 42.
  • the symbol and the storage location are shown together in the ladder diagram of FIG.
  • the processing unit 101d reads each instruction of the sequence program one by one sequentially, performs the sequence processing from the first instruction to the last sequence / program instruction, and finally executes the last instruction processing.
  • the program returns to the first sequence / program command again, and thereafter, the process / process of the sequence / program command is repeated at high speed.
  • the spindle forward rotation command M03 is issued, and the bit position of RAM101b where the logical values of symbols MF, Ml1, and Ml2 are to be stored (address 66 "1" is stored in the first bit and the first bit and the second bit of the address 67, see FIG. 4, and the bit position of RAM101b (address 367) is stored. "0" is stored in the bit to the 8th bit).
  • the processing device 101d repeatedly reads and reads out each instruction of the sequence program at a high speed, and performs the sequence processing. Therefore, the PRA of the sequence program is executed.
  • OMPI _ The corresponding relay of machine 2 is turned on, and the spindle normal rotation control is executed. Then, if the spindle rotates forward, a machine spindle forward rotation completion signal is generated from the machine 2, and the spindle forward rotation completion signal is read via the interface circuit 101j by the sequence program instruction. It is stored in a predetermined bit of RAMI01b. Thereafter, another sequence 'program processing is continued, the completion of the spindle normal rotation is notified to the NC device 1, and the sequence processing for the spindle normal rotation ends.
  • EROM 10 Ik which records the sequence, program, etc.
  • the NC manufacturer supplies a program for sequence / program debugging to the user, receives the sequence / program information and the ladder drawing from the user side, and transfers the sequence / program information to the ER0M.
  • the NC manufacturer supplies a program for sequence / program debugging to the user, receives the sequence / program information and the ladder drawing from the user side, and transfers the sequence / program information to the ER0M.
  • Write on the manufacturer side supply the written ER0M to the user, and perform maintenance by referring to the ladder diagram when a failure occurs.
  • the user purchases ER0M on his own and writes the sequence program, etc., and writes the ER0M on which the sequence program is written to the NC unit.
  • the ladder diagram is not supplied to the NC manufacturer when the product is mounted and shipped without permission.
  • the ladder drawing is not registered in the NC equipment, maintenance may not be possible with the NC equipment. Therefore, the ladder diagram is displayed from the sequence program written in the EROM, but there is a problem that the whole is not seen on the display of the CRT and the maintenance is still difficult without proper instructions. is there.
  • the present invention can prevent a situation in which a user purchases ER0M independently, writes a sequence * program into the ER0M, mounts the program on an NC unit, and ships the program.
  • the purpose of this is to provide a ROM module for the sequence, sigma, and sigma programs.
  • Another object of the present invention is that a user can independently write a sequence program in an EROM provided by an NC machine, and that writing does not cause any trouble, and is highly reliable. To provide a ROM module for sequence programs.
  • the present invention is a sequence for performing a sequence process corresponding to a command output from the numerical control unit and outputting the processing result to the machine side.
  • This is an R0M module for a program.
  • ROM for storing a case program, a printed circuit board on which the ROM is mounted, a case for storing the printed circuit board, and a case mounted on the printed circuit board and exposed from the case. It has a connector, and reads a sequence * program from a ROM and writes a sequence program into the ROM via a request from an external device via the connector.
  • the R0M module having a predetermined structure can be mounted on the NC device, and the ER0M that the user has purchased independently cannot be mounted on the NC device. Therefore, it is possible to prevent a situation in which the user purchases the ER ⁇ M on his own, writes the sequence program into it, and then mounts it on the NC unit before shipping, and eliminates the R0M failure. The reliability can be improved.
  • Fig. 1 is a block diagram of an NC unit using a sequence program
  • Fig. 2 is a high-voltage circuit diagram
  • Fig. 3 is a diagram illustrating a sequence and a program
  • Fig. 4 is a diagram illustrating a correspondence table
  • Figs. FIG. 8 shows the present invention.
  • FIG. 9 is a circuit diagram of a write / read control circuit formed on a printed circuit board.
  • FIG. 5 to FIG. 7 are explanatory diagrams of the R 0 M module according to the present invention.
  • Fig. 5 (A) is a longitudinal section
  • Fig. 5 (B) is a transverse section
  • Fig. 6 is a left side view
  • Fig. 7 is a right side view.
  • Printed circuit board 102 on which 102 b, addressres' software 102 c, and data knocker 102 d are mounted, and printed circuit board 102 A connector with a jack 102 e is mounted at the end of.
  • holes 103 and 103 are formed for screws 103 and 103, respectively (Fig. 6).
  • 101b, stonot, 101c, and 101c are formed, and on the right side surface, the screw portions 103, 103 of the screws 103, 103 are formed.
  • Holes 101 a and 101 d through which a penetrates are formed.
  • a recess 15 1 (FIG.
  • the jack portion JC of the connector 102e projects into the concave portion 151 through the opening portion 151b.
  • the jack JC of the connector with a jack 102 e located in the recess 1.5 1 has a plug PC of a connector 202 with a plug attached to the printed circuit board 201 shown in Fig. 8. Is inserted, and the printed circuit board 201 and the printed circuit board 102 are electrically connected. Therefore, a sequence program can be externally written to ER0M102a and a sequence program can be read from EROMi02a.
  • the screws 103, 103 of the screws 103, 103 project through the holes 101d, iOld, and stand upright on the printed circuit board 201 in Fig. 8.
  • the female module portions 203 a and 203 b formed on the formed boss 203 are fitted together, thereby fixing the ROM module.
  • NAT! It is not necessary to implement ERO 102 a, address decoder 102 b, address buffer 102 c, and data buffer 102 d, and at least just implement ER 0 M Good.
  • Figure 9 if 2 ⁇ of ER 0 M 1 0 2 a - 1, 1 0 2 a - 2 only is a circuit diagram of implementation is flop 5 / down bets substrate, ADB is add-Resubasu, DB 1, CB 2 is a data bus.
  • a low level signal (* UCS, * LCS, * OE) is input to the chip select terminal CS and the art output enable terminal 0 E of one of the EROMs, the signal is output to the address bus ADB.
  • a dress signal is generated, data is output to the data node D—.B1 or DB2 from a predetermined address of EROM 102 a — 1 or 102 a — 2.
  • the program voltage V pp Is applied to ER0M from the line PL and a low-level signal * UCS or * LCS is input to the chip select terminal CS of one of the EROMs.
  • Data on 1 or DB 2 is EROM 10 2 a — 1 or
  • FIG. 10 is a circuit diagram of a printed circuit board in which an address decoder 102 b is mounted in addition to the EROML 0 2 a — 1 and 102 a-2 of FIG. 9, and the address decoder 102b is the select signal
  • FIG. 11 is a circuit diagram of a printed circuit board on which a bus buffer 102 f 102 f is further mounted.
  • E R0M there are E £ RO M (R 0 M of the electric erasure type) and EPR 0 M (R O M of the ultraviolet erasure type). As described above, E R 0 M is housed in a case and modularized.
  • OMPI In addition to supplying to users, it also supplies ROM writers, lasers, etc. In this way, the user can write the sequence * program into the ER0M using a ROM writer and an eraser, and can optimize the writing and erasing conditions. 0 M reliability can be improved.
  • a printed circuit board on which an EROM that stores a sequence program is stored in a case so that the contact portion of the EROM is not easily obtained from outside.
  • the reliability of the EROM was significantly improved.
  • the case Since only writing can be performed using the ROM writer and eraser supplied from the NC manufacturer, the writing conditions and erasing conditions (writing level, erasing level, etc.) And the reliability can be improved.
  • the NC unit since the NC unit has a structure that can only accept the R 0 ⁇ module housed in the case, the user purchases ER 0 ⁇ on his own and writes the sequence program into it, then the NC unit It can be prevented from being mounted and shipped on the market and reliability can be improved. And, since the reliability is improved in this way, no trouble occurs and the ill effect due to the ladder drawing not being registered can be reduced.
  • the R0 module for storing a sequence and a program according to the present invention is suitable for use in an NC device or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Programmable Controllers (AREA)
  • Numerical Control (AREA)

Description

明 細 書
シーケ ンス · プログラム用 R 0 Mモジュ ール 技術分野
本発明はシーケ ンス · プログラム用の R 0 Mモジュールに係り、 特に数値制御部から出力された指令に対応するシーケ ンス処理を 行って該処理結果を機械側へ出力するシーケ ンス · プロ グラ ム用 の R 0 Mモジュ ールに関する。
背景技術
数値制御システムにおいては N C装置からの指令に基づいてェ 作機械の各機械要素が制御される。 そして、 N C装置と工作機械 間の信号の授受制御はシ一ケンス · プロ グラ ムに基づいて行われ る。 第 1 図はシーケ ンス · プログラムを用いた N C装置のブロ ッ ク図であり、 N T Pは N Cデータが穿孔された N Cテープ、
1 0 1 a は N Cテープ N T Pから N Cデータを読取るテープリ ー ダ、 1 0 l bは N Cテープに穿孔された N Cデータその他処理結 果を記憶する ラ ンダムア ク セス ' メ モ リ （ R A M) 、 1 0 1 c は 制御プロ グラムが記憶された リ ー ドオ ン リ ーメ モ リ （ R O M) 、 1 0 1 d は処理装置 （ C P U) 、 1 0 1 f は X軸、 Y軸方向移動 量 X。 、 Y。 及び送り速度 Fを入力されて公知のパルス分配演算 を実行し、 分配パルス Χρ 、 Υρ を出力するパルス分配演箕回路、 1 0 1 gはバス線である。 1 0 i hはマニュ アル ' データ · ィ ン プッ ト装置 （ M D 〖 装置） で、 操作バネルに取付けられ、 たとえ ば N Cデータの追加、 変更等において I ブロ ッ クの N Cデータを 入力する ために使用される。 1 0 1 i デ ィ スプレ イ装置、
1 0 1 j はイ ンタ フ ェ ー ス回路、 1 0 i k は E R O M (書替え可 能な R O M) であり、 シーケンス ' プログラムと、 後述する シン ボルとその論理値を記憶する記憶位置との対応テーブルを記憶す る。 シーケンス ' プログラムは N C装置 1 と工作機械 2間のデー タ授受を司どる強電回路の機能を命令コ一'ド'とオペラン ドで論理 的にプログラムしたもので、 たとえば、 第 2図に示す強電回路の 一都であるラダー図は第 3図の如〈 プログラムされている。 尚、 シーケンス * プログラム中における R D、 A N D、 WR T、 O R A N D · N O T等はそれぞれ命令コー ドで、 R Dは読出し命令、 A N Dば論理積演算命令、 W R Tは書込み命令、 O Rは論理和演 箕命令、 A N D · N O Tば否定値との論理積命令である。 又、. M F、. M 2 8、 … A U T、 M 0 3、 …はシンボルで表現されたォ ぺラ ン ドで、 その論理値 （ α 1 " 又は " 0 Β ) は R A Μ 1 0 1 b の所定番地、 所定ヒ * 'ン ドに記憶されている。 このシーケンス · プ ログラムの P R A部分の命令群により
M F M28 · M24 * M22 · 21 · 18 M14 M12 · Mil の論理演箕が実行され， その演箕結果 （ a 1 " 又は " 0 ° ) が書 込み命令 W R Tに伴われたオペラ ン K M 0 3 に対応する R A M 1 0 l bの所定番地の所定ビッ ト （ 1 0番地第 2 ビッ ト） に格納 され、 又 P R B部分の命令群により
A U T - M 0 3 - S P C C W
の演算が実行され、 その演算結果が書込み命令 W R Tに伴われた オペラ ン ド S P C Wが指示する R A M I 0 1 bの所定番地の所定 ビッ ト （ 2 0番地第 5 ビッ ト） に格納される。 又、 E R 0 M 1 0 1 kに記憶される対応テーブルは第 4図に示すようにシーケ ンス · プログラム命令のオペラ ン ドである シンボル M F、 A U T ……と R A M 1 0 1 bにおけるそれらの論理値の記憶位置との対 応を示し、 シ ンボル A U Tの論理値はデータメ モ リ の 1 0番地の 第 1 ビ ッ トに格納され、 シ ンボル M 0 3 の論理値は 1 0番地の第 2 ビ ッ ト に格納され以下同様に、 C R Aは 4 2番地の第 2 ビ ッ ト に格納される。 尚、 第 2図のラダー図にはシ ンボルと記憶位置が 併記されている。 さて、 処理装置 1 0 1 dはシーケ ンス · プログ ラムの各命令を 1 つずつ順次読出し、 最初の命令から最後のシ一 ケンス · プログラム命令までシーケ ンス処理を実汗し、 最後の命 令処理が終了すれば再び最初のシーケンス · プログラム命令に戻 り、 以後サイ ク リ 'ン ク に且つ高速でシーケ ンス · プログラム命令 の処_珲を操返すようになつている。
この状態で、 たとえば主軸正転指令 M 0 3が指令されれ 'シン ボル M F、 M l 1、 M l 2 の論理値を記憶すべき R A M 1 0 1 b のビ ッ ト位置 （ 6 6番地の第 1 ビ ッ ト及び 6 7番地の第 1 ビ ッ ト、 第 2 ビッ ト…第 4図参照） に " 1 " が記憶され、 R A M 1 0 1 b のビ ッ ト位置 （ 6 7 番地第 3 ビ ッ 卜 〜第 8 ビ ッ ト ） に " 0 " が記 憶される。
さて、 処理装置 1 0 1 d は前述の如く シーケ ンス . プログラム の各命令を高速度でサイ ク リ ックに缲返して読出し、 シーケ ンス 処理を行っているから、 シーケ ンス ' プログラムの P R A、
P R B部分の命令 （第 3図） を実行したとき R A M I 0 1 わ の
2 0番地の第 5 ビツ ト目に " 1 " が記憶される。 しかる後、 この 2 0番地、 第 5 ビッ 卜の内容 （ S P C W = " 1 " ) は別のシーケ ンス ' プログラム命令により読出されてィ ンタフヱ ース回路
1 -0 1 j を介して工作機械 2へ出力される。 これにより、 工作機
OMPI _ 械 2 の対応する リ レ，がオ ン し、 主軸正転制御が実行される。 そ して、 主軸が正転すれば機械 2より主軸正転完了信号が発生し、 該主軸正転完了信号はシ-ケンス · プロダラム命令によりイ ンタ フェース回路 1 0 1 j を介して読みとられ R A M I 0 1 bの所定 ビッ ト に記憶される。 しかる後、 別のシーケ ンス ' プロ グラ ム処 理が維続され主軸正転完了が N C装置 1 に通知され、 主軸正転の ためのシーケ ンス処理が終了する。
さて、 か、るシーケ ンス - プログラム等を記億する E R O M 1 0 I kは通常、 N Cメ ーカ側で用意してユーザ （機械メ ーカ） に供袷するのが原則である。 即ち、 N Cメ ーカはシーケンス · プ ログラムデバック用のプログラムをユーザに供給し、 ユーザ側か らデバック したシーケ ンス ' プログラム情報とラダ一図面を頂き 該シーケ ンス · プログラム情報を E R 0 Mに N C メ ーカ側で書込 み、 書込んだ E R 0 Mをユーザに供袷し、 障害発生時にはラダー 図を参照して保守を行う。
- しかし、 か、 る原則があってもユーザが独自で E R 0 Mを購入 してシーケ ンス · プログラム等を書込み、 該シーケ ンス · フ'ロ ク' ラムを書込んだ E R 0 Mを N C装置に勝手に実装して出荷し、 又 ラダー図を N Cメ ーカに供袷しない場合がある。
さて、 ユーザが独自で E R O Mにシーケ ンス . プログラムを書 込んで出荷する理由は、 （a)機械 1台毎にシーケ ンス . プロ グラ ム の変更が必要なため N Cメ 一力に依頼すると時間がか、 りすぎる (b)仕様変更、 設計ミ スによる変更が必要な場合にも N Cメ 一力に 依頼すると時間がか、 る、 という理由によるものである。
又、 ラダー図などを N Cメ ーカに供給 （登録） しない理由は、 (a)種類が多く—登録が煩わしい、 （b)変更が多 く 登録が追いつかない、 (c)登録図面の書き方が不明、 という理由によるものである。
しかし、 ユーザが独自に E R O Mを購入してこれにシーケ ンス ' プログラム等を書込み、 該書込んだ E R O Mを N C装置に実装し て出荷すると障害が発生しやすく なる。 これは、 E R O M単品で 取扱うため、 E R 0 Mのビ ンを曲げたり、 プリ ン ト基板から抜く とき基板を傷めたり、 或いは人手がコ ンタク ト部分に触れたり し、 更には E R 0 Mへの書込条件、 消去条件が悪いためである。
又、 ラダー図面が N C装置メ 一力に登録されていないと N Cメ 一力で保守ができない事態を生じる。 そこで、 E R O Mに書込ま れたシーケ ンス · プログラムからラダー図を表示させることが行 われるが、 C R T の表示では全体がみれず、 又適切な指示もし に く 、 依然として保守が困難であるという問題がある。
以上から、 本発明の百的は、 ユーザが独自に E R 0 Mを購入し て、 これにシーケ ンス * プロ グラ ムを書込んだ後、 N C装置に実 装して出荷するという事態を防止でき る シーケ ンス · フ · σク"ラム 用 R O Mモジュールを提供することである。
本発明の別の目的は、 N Cメ 一力が供袷する E R O Mにユーザ 側で独自にシーケ ンス · プロ グラ ムを書込め、 且つ書込んでも障 害が発生することがない、 信頼性の高いシーケ ンス · プロ グラ ム 用 R O Mモジュールを提供することである。
本発明の更に別の目的'は、 ユーザが N Cメ 一力にラダー図面を 供袷しないことによる弊害を軽減できる シーケ ンス · プログラム 用 R O Mモジュールを提供することである。
発明の開示 本発明は数値制御部から出力された指令に対応するシーケンス 処理を行って該処理結果を機械側へ出力するシーケンス * ブログ ラム用 R 0 Mモジュ ールであり 、 この R 0 Mモジュールは、 シー ケ ンス . プログラ厶を記憶する R O Mと、 該 R O Mが実装される フ'リ ン ト基板と、 該プリ ン ト基板を収納するケース と、 プリ ン ト 基板に装着されると共にケースから露岀するコネクタを有し、 該 コネクタを介して、 外部装置からの要求により R O Mからシーケ ンス * プログラムを読出し及び該 R O Mにシーケ ンス · プログラ ムを書込む。 この発明によれば所定の構造を有する R 0 Mモジュ —ルのみ N C装置に実装でき、 ユーザが独自に購入した E R 0 M は N C装置に実装できない。 このため、 ユーザが独自に E R◦ M を購入して、 これにシーケンス ' プログラムを書込んだ後、 N C 装置に実装して出荷するという事態を防止でき、 R 0 Mの障害発 生がなく なり、 信頼性を向上できる。
又、 E R O Mが実装されたプリ ン ト基板はケースに収納されて いるから、 E R 0 のコ ンタク ト部に外力が加わることはな く信 頓性を向上できる。
図面の簡単な説明
第 1図はシーケンス · プログラムを用いた N C装置のブロ ック 図、 第 2図は強電回路図、 第 3図はシーケ ンス · プログラム説明 図、 第 4図は対応テーブル説明図、 第 5図乃至第 8図は本発明の
R 0 Mモ ジュ ール説明図、 第 9図乃至第 1 1図はプリ ン ト板上に 形成される書込/読出制御回路の回路図である。
発明を実施するための最良の形態
第 5図乃至第 7図ば本発明に係る R 0 Mモジュ ールの説明図で
OMP1
5 あり、 第 5図 （A) は縦断面図、 第 5図 （ B ) は横断面図、 第 6 図は左側面図、 第 7図は右側面図である。
ケース 1 0 1 内には E R O M 1 0 2 a、 ア ド レスデコーダ
1 0 2 b、 ア ド レスノ ' ソ フ ァ 1 0 2 c、 データノ ッ フ ァ 1 0 2 d が実装されたプリ ン ト基板 1 0 2が収納されており、 プリ ン ト基 板 1 0 2 の端部にはジャ ック付コネクタ 1 0 2 eが実装されてい る。 ケース 1 0 1 の左側面部にはネジ 1 0 3、 1 0 3揷通用の穴 1 0 1 a . 1 0 1 a (第 6図） がそれぞれ形成され、 又内部にば 案内部 1 0 1 b、 1 0 1 b、 ス ト ッノ、 · 1 0 1· c、 1 0 1 cが形成 され、 更に右側面部にはネジ 1 0 3、 1 0 3 のネジ部 1 0 3 a、 1 0 3 aが貫通する穴 1 0 1 d、 1 0 1 dが形成されている。 ケ ース右側面部には凹部 1 5 1 (第 5図 （A) ) が形成され、 該凹 部 1 5 1 の底部 1 5 1 a には矩形状の開孔部 1 5 1 bが設けられ- 該開孔部 1 5 1 bを介して凹部 1 5 1 にコネクタ 1 0 2 e のジャ ック部 J Cが突出している。 凹部 1.5 1 に位置するジャ ッ ク付コ ネクタ 1 0 2 e のジャ ッ ク部 J Cには第 8図に示すプリ ン ト基板 2 0 1 に取付けられたプラグ付コネクタ 2 0 2 のプラグ部 P Cが 挿入され、 プリ ン 卜基板 2 0 1 とプリ ン ト基板 1 0 2間が電気的 に接続される。 従って、 E R 0 M 1 0 2 a には外部からシーゲ ン ス · プログラムを書込める し、 E R O M i 0 2 aからシーケンス プログラムを読出すこともできる。 ネジ 1 0 3、 1 0 3 のネジ部 1 0 3 a、 1 0 3 a は、 穴 1 0 1 d、 i O l dを介して突出し、 第 8図のプリ ン ト基板 2 0 1 に立設したボス ト 2 0 3 に形成した 雌ネジ部 2 0 3 a 、 2 0 3 bに嵌合し、 これにより R O Mモジュ ールが固定される。 尚、 プリ ン ト基板 1 0 2 に-は第 5図に示す NAT! E R O 1 0 2 a、 ア ド レスデコーダ 1 0 2 b、 ア ド レスノヾフ フ ァ 1 0 2 c、 データバッ フ ァ 1 0 2 dを全部実装する必要はなく 少なく とも E R 0 Mを実装するだけでもよい。
第 9図ば 2俪の E R 0 M 1 0 2 a - 1、 1 0 2 a - 2 のみを実 装するプ 5/ ン ト基板の回路図であり、 A D Bはア ド レスバス、 D B 1 、 C B 2 はそれぞれデータバスである。 一方の E R O Mの チップセ レク ト端子 C S及びァゥ ト プッ ト イ ネーブル端子 0 Eに ロー レベルの信号 （ * U C S、 * L C S、 * O Eを入力している 扰態において、 ァ ド レスバス A D B上にァ ドレス信号を発生すれ ば E R O M 1 0 2 a — 1又は 1 0 2 a — 2 の所定番地からデータ ノ ス D—.B 1又ば D B 2上にデータが出力される。 又、 プログラム 電圧 V ppを線 P Lより E R 0 Mに与え、 且つ一方の E R O Mのチ ップセ レク ト端子 C Sにロー レベル信号 * U C S又ば * L C Sを 入力している扰態において、 ァ ドレス信号を発生すればデータバ ス D B 1又ば D B 2上のデータは E R O M 1 0 2 a — 1 又は
1 0 2 a - 2 の所定番地に格納される。
第 1 0図は第 9図の E R O M L 0 2 a — 1 、 1 0 2 a - 2に加 えてァ ド レスデコーダ 1 0 2 bを実装したプリ ン ト基板の回路図 であり、 ア ド レスデコーダ 1 0 2 b はア ツブバィ 卜選択信号
* U D S、 ロ ワ一バイ ト選択信号 * L D S、 ア ド レス信号を用い てチップセ レク ト信号 * U C S、 * L C Sを発生する。
第 1 1図は更にバスバ ッ フ ァ 1 0 2 f 1 0 2 f を実装したプ リ ン ト基板の回路 ¾である。 尚 . E R 0 Mとしてば E£RO M (電 気消去型の R 0 M)、EPR 0 M (紫外線消去型の R O M) がある。 以上のように、 E R 0 Mをケースに収容してモジュール化して
OMPI ユーザに供給すると共に、 R O Mライ ター、 ィ レーザなどもユー ザに供給する。 このようにすれば、 ユーザ側で E R 0 Mにシーケ ンス * プログラムを R O Mライ ター、 ィ レーザを用いて書込むこ とができるようになり、 しかも書込条件、 消去条件を最適にでき、 E R 0 Mの信頼性を向上できる。
以上説明したように、 本発明によればシーケンス ' プログラム を記憶する E R O Mが実装されたプリ ン ト基板をケースに収納し、 E R O Mのコ ンタク 卜部分も外部から容易に入手に触れないよう にしたから E R O Mの信頼性を著し く 向上できた。 '、 ケース.に 入れたことにより N Cメ ーカから供給する R O Mライ ター、 ィ レ 一ザ みを用いて書込めるだけであるため、 書込条件、 消去条件 (書込レベル、 消去レベルなど） を最適にでき增々信賴性を向上 できる。 更に、 N C装置はケース収容の R 0 Μモジュールのみを 受容でき'る構造となるため、 ユーザが独自に E R 0 Μを購入して、 これに シーケ ンス · プロ グラムを書込んだ後、 N C装置に実装し て出荷するという事態を防止でき、 信頼性を向上できる。 そして、 こ のよ う に信頼性が向上したから、 障害が発生することがな く な り ラダー図面が登録されないこ とによる弊害を少なく できる。
産業上の利用分野
以上から、 本発明のシーケ ンス · プログラ ム記憶用 R 0 Μモジ ユ ールは N C装置などに用いて好適である。

Claims

請求の範囲
1. 数値制御部から出力される指令に対応するシーケンス処理を 行って該処理結果を機械側へ出力するシーケンス · プログラムを 記憶する R O Mと、 該 R O Mが実装されるプリ ン ト基板と、 該プ リ ン ト基板を収納するケースと、 プリ ン ト基板に装着されると共 に、 ケースから露出するコネクタを有し、 該コネクタを介して、 R 0 Mからシーケンス · プログラムを読出し及び該 R 0 Mに シー ケンス · プログラムを書込むことを特徴とする シーケンス · プロ グラム用 R 0 Mモジュール。
2. 前記プリ ン ト基板に 2以上の R O Mを実装すると共に、 0 M 選択 ft号を発生するァ ドレスデコーダを実装することを特徴とす る請求の範囲第 1 項記載のシーケ ンス · プログラム用 R O Mモジ —ル0
3. 前記プリ ン ト基板にバスバッファを実装することを特徵とす る請求の範囲第 2項記載のシーケ ンス ' プログラム用 R 0 Mモジ ユ ール。
4. ケースの 1 面に HQ部を形成し、 該凹部に前記コネクタを位置 させてなる請求の範囲第 1項記載のシーケ ンス · プログラム用
R 0 Mモ ジュ ール。
5. N C装置に設けられた受容部を介して、 該 N C装置に装着さ れることを特徴とする請求の範囲第 1項記載のシーケ ンス . プロ グラム用 R 0 Mモジュール。
O P1
PCT/JP1984/000273 1983-05-31 1984-05-28 Rom module for sequence program WO1984004826A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9629183A JPS59221708A (ja) 1983-05-31 1983-05-31 シ−ケンス・プログラム用のｒｏｍモジユ−ル

Publications (1)

Publication Number Publication Date
WO1984004826A1 true WO1984004826A1 (en) 1984-12-06

Family

ID=14160962

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1984/000273 WO1984004826A1 (en) 1983-05-31 1984-05-28 Rom module for sequence program

Country Status (3)

Country Link
EP (1) EP0147469A4 (ja)
JP (1) JPS59221708A (ja)
WO (1) WO1984004826A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766286B2 (ja) * 1986-04-07 1995-07-19 フアナツク株式会社 Ｎｃ装置の処理方法
DE69833169T2 (de) 1997-11-17 2006-07-13 Bridgestone Corp. Luftreifen für PKW

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5316176A (en) * 1976-07-30 1978-02-14 Toshiba Corp Nc device loaded with sequential controller
JPS54116585A (en) * 1978-03-01 1979-09-10 Omron Tateisi Electronics Co Sequence controller
JPS5588102A (en) * 1978-12-27 1980-07-03 Omron Tateisi Electronics Co Sequence programmer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702464A (en) * 1971-05-04 1972-11-07 Ibm Information card
US4229804A (en) * 1976-06-28 1980-10-21 Fujitsu Fanuc Limited Numerical control unit having a cassette type memory
JPS57153306A (en) * 1981-03-17 1982-09-21 Matsushita Electric Works Ltd Sequence controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5316176A (en) * 1976-07-30 1978-02-14 Toshiba Corp Nc device loaded with sequential controller
JPS54116585A (en) * 1978-03-01 1979-09-10 Omron Tateisi Electronics Co Sequence controller
JPS5588102A (en) * 1978-12-27 1980-07-03 Omron Tateisi Electronics Co Sequence programmer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0147469A4 *

Also Published As

Publication number Publication date
EP0147469A4 (en) 1987-07-23
JPS59221708A (ja) 1984-12-13
EP0147469A1 (en) 1985-07-10

Similar Documents

Publication Publication Date Title
KR900008767B1 (ko) 휴대할 수 있는 전자장치
US4281392A (en) Memory circuit for programmable machines
ES2256402T3 (es) Procedimiento de programacion de una aplicaicon de automatismo.
WO1984004826A1 (en) Rom module for sequence program
US5450366A (en) IC memory card
EP0070184A2 (en) A method of testing memory
JPH06180674A (ja) データ記憶装置
WO1990000763A1 (en) Programmable controller
JPS623520B2 (ja)
JP2858816B2 (ja) Ｅｅｐｒｏｍの初期設定方式
JPH07256945A (ja) プリンタ装置
JP3125526B2 (ja) 記憶装置
Johnston Designing your own microcomputer: Constructing your own micro will give you experience, more power for your money, and a system that will do just what you want
EP0497443B1 (en) Static ram based microcontroller
JP3335370B2 (ja) 数値制御装置
JPH06139064A (ja) 電子機器のバグ対策装置
JPH0552794B2 (ja)
JPS6289104A (ja) プログラマブルコントロ−ラ
JPS6316079Y2 (ja)
JPS6398082A (ja) 半導体記憶装置
JPH09282897A (ja) Ｒｏｍライター装置
JPH02287846A (ja) 記憶媒体容量検出方式
JPH0616302B2 (ja) マイクロコンピユ−タ
JPH0321922B2 (ja)
JPH06175913A (ja) コンピュータ装置

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1984902072

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1984902072

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1984902072

Country of ref document: EP