JPH06175913A - コンピュータ装置 - Google Patents
コンピュータ装置Info
- Publication number
- JPH06175913A JPH06175913A JP4345276A JP34527692A JPH06175913A JP H06175913 A JPH06175913 A JP H06175913A JP 4345276 A JP4345276 A JP 4345276A JP 34527692 A JP34527692 A JP 34527692A JP H06175913 A JPH06175913 A JP H06175913A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- substrate
- memory card
- connector
- computer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 主記憶装置としての半導体メモリの基板上の
実装スペ−スを大幅に小さくするとともに、その半導体
メモリを基板上から取り外し易くする。 【構成】 システムバス5を介してCPU2に接続され
ているコネクタ4を基板1に設け、主記憶装置としての
フラッシュメモリ及びSRAMを混在型メモリカ−ド6
内に組み込み、この混在型メモリカ−ド6をコネクタ4
に対し抜き差し可能にした。これにより基板1上の実装
スペ−スを大幅に少なくすることができ、また主記憶装
置を抜取り工具を用いずに容易に取り外すことができ
る。更に、混在型メモリカ−ド6内にバックアップ用の
電池9を内蔵させたので、基板1の実装スペ−スを一層
小さくすることができる。
実装スペ−スを大幅に小さくするとともに、その半導体
メモリを基板上から取り外し易くする。 【構成】 システムバス5を介してCPU2に接続され
ているコネクタ4を基板1に設け、主記憶装置としての
フラッシュメモリ及びSRAMを混在型メモリカ−ド6
内に組み込み、この混在型メモリカ−ド6をコネクタ4
に対し抜き差し可能にした。これにより基板1上の実装
スペ−スを大幅に少なくすることができ、また主記憶装
置を抜取り工具を用いずに容易に取り外すことができ
る。更に、混在型メモリカ−ド6内にバックアップ用の
電池9を内蔵させたので、基板1の実装スペ−スを一層
小さくすることができる。
Description
【0001】
【産業上の利用分野】この発明はコンピュ−タ装置に関
し、特に半導体メモリを主記憶装置として使用するコン
ピュ−タ装置に関する。
し、特に半導体メモリを主記憶装置として使用するコン
ピュ−タ装置に関する。
【0002】
【従来の技術】従来のコンピュ−タ装置においては主記
憶装置として各種の半導体メモリが使用されている。半
導体メモリは基板上にはんだ付けにより直接実装された
り、ソケットを介して実装されたりしている。
憶装置として各種の半導体メモリが使用されている。半
導体メモリは基板上にはんだ付けにより直接実装された
り、ソケットを介して実装されたりしている。
【0003】一般に、はんだ付けされた半導体メモリは
交換が困難であるため、起動用プログラム等改版の可能
性のあるデ−タを記憶させる例えばEPROM(紫外線
消去型PROM)等のメモリは、ソケットを用いて取外
し可能な状態で基板に実装される。
交換が困難であるため、起動用プログラム等改版の可能
性のあるデ−タを記憶させる例えばEPROM(紫外線
消去型PROM)等のメモリは、ソケットを用いて取外
し可能な状態で基板に実装される。
【0004】
【発明が解決しようとする課題】ところが、処理能力の
高いコンピュ−タ装置には大容量の半導体メモリが要求
されることが少なくないので、コンピュ−タ装置を組み
込むべき装置が小型の場合には、基板上に大量の半導体
メモリを実装するだけのスペ−スを確保することが困難
であった。
高いコンピュ−タ装置には大容量の半導体メモリが要求
されることが少なくないので、コンピュ−タ装置を組み
込むべき装置が小型の場合には、基板上に大量の半導体
メモリを実装するだけのスペ−スを確保することが困難
であった。
【0005】とりわけ、DIPタイプのEPROM等の
半導体メモリの実装にはソケットを用いるので、他の部
品に較べて一層大きな実装空間を必要とした。また、そ
の半導体メモリをデ−タ書換えのために基板から取り外
すとき、リ−ドの変形を防ぐために抜取り工具を使用し
なければならず、容易に半導体メモリを取り外すことが
できないという問題もあった。
半導体メモリの実装にはソケットを用いるので、他の部
品に較べて一層大きな実装空間を必要とした。また、そ
の半導体メモリをデ−タ書換えのために基板から取り外
すとき、リ−ドの変形を防ぐために抜取り工具を使用し
なければならず、容易に半導体メモリを取り外すことが
できないという問題もあった。
【0006】これに較べ、フラシュメモリは基板上での
書換えが可能であるが、書換えに高電圧を要するために
専用の回路を付加しなければならず、そのためのスペ−
スが必要になる。これに対し、EEPROM(電気的消
去型PROM)は書換えに高電圧を要しないが、素子自
体が高価で、しかもフラシュメモリやEPROM等の半
導体メモリに較べて容量が小さいので、それらの半導体
メモリと同じ容量を得るためには大量に実装しなければ
ならず、実装スペ−ス及びコスト面で難点があった。
書換えが可能であるが、書換えに高電圧を要するために
専用の回路を付加しなければならず、そのためのスペ−
スが必要になる。これに対し、EEPROM(電気的消
去型PROM)は書換えに高電圧を要しないが、素子自
体が高価で、しかもフラシュメモリやEPROM等の半
導体メモリに較べて容量が小さいので、それらの半導体
メモリと同じ容量を得るためには大量に実装しなければ
ならず、実装スペ−ス及びコスト面で難点があった。
【0007】また、コンピュ−タ装置を組み込むべき装
置が電源切断時にもメモリのバックアップ用電源を必要
とする装置である場合には、基板上にバックアップ電源
用の回路が必要になり、これも実装空間を圧迫する一因
になっていた。
置が電源切断時にもメモリのバックアップ用電源を必要
とする装置である場合には、基板上にバックアップ電源
用の回路が必要になり、これも実装空間を圧迫する一因
になっていた。
【0008】この発明はこのような事情に鑑みてなされ
たもので、その課題は主記憶装置としての半導体メモリ
の基板上の実装スペ−スを大幅に小さくするとともに、
その半導体メモリを基板上から取り外し易いコンピュ−
タ装置を提供することである。
たもので、その課題は主記憶装置としての半導体メモリ
の基板上の実装スペ−スを大幅に小さくするとともに、
その半導体メモリを基板上から取り外し易いコンピュ−
タ装置を提供することである。
【0009】
【課題を解決するための手段】前述の課題を解決するた
めこの発明のコンピュ−タ装置は、主記憶装置として半
導体メモリを用いたコンピュ−タ装置において、CPU
が実装された基板に設けられ、そのCPUにシステムバ
スを介して接続されているコネクタと、このコネクタに
対し抜き差し可能であって、前記半導体メモリが組み込
まれたメモリモジュ−ルとを備えている。
めこの発明のコンピュ−タ装置は、主記憶装置として半
導体メモリを用いたコンピュ−タ装置において、CPU
が実装された基板に設けられ、そのCPUにシステムバ
スを介して接続されているコネクタと、このコネクタに
対し抜き差し可能であって、前記半導体メモリが組み込
まれたメモリモジュ−ルとを備えている。
【0010】また、前記メモリモジュ−ルとしてメモリ
カ−ド又はROM及びRAMを含む混在型メモリカ−ド
を用いてもよい。
カ−ド又はROM及びRAMを含む混在型メモリカ−ド
を用いてもよい。
【0011】更に、前記メモリモジュ−ルにバックアッ
プ用電源を内蔵させるようにしてもよい。
プ用電源を内蔵させるようにしてもよい。
【0012】
【作用】前述のようにシステムバスを介してCPUに接
続されているコネクタを基板に設け、主記憶装置として
の半導体メモリをメモリカ−ド等のメモリモジュ−ルに
組み込み、このメモリモジュ−ルを前記コネクタに対し
抜き差し可能にしたので、基板上の実装スペ−スが大幅
に小さくなり、また半導体メモリを容易に取り外すこと
もできる。
続されているコネクタを基板に設け、主記憶装置として
の半導体メモリをメモリカ−ド等のメモリモジュ−ルに
組み込み、このメモリモジュ−ルを前記コネクタに対し
抜き差し可能にしたので、基板上の実装スペ−スが大幅
に小さくなり、また半導体メモリを容易に取り外すこと
もできる。
【0013】また、メモリモジュ−ルとして混在型メモ
リカ−ドを用いたり、メモリモジュ−ルにバックアップ
用電源を内蔵させたりすると、基板上の実装スペ−スが
一層小さくなる。
リカ−ドを用いたり、メモリモジュ−ルにバックアップ
用電源を内蔵させたりすると、基板上の実装スペ−スが
一層小さくなる。
【0014】
【実施例】以下この発明の実施例を図面に基づいて説明
する。
する。
【0015】図1はこの発明の一実施例に係るコンピュ
−タ装置の全体構成図である。コンピュ−タ装置の基板
1上には、CPU2及び各種のIOデバイス3が実装さ
れている。基板1の端部にはコネクタ4が設けられてい
る。コネクタ4は、システムバス5を構成するアドレス
バス5a、デ−タバス5b及び制御バス5cを介してC
PU2に接続されている。
−タ装置の全体構成図である。コンピュ−タ装置の基板
1上には、CPU2及び各種のIOデバイス3が実装さ
れている。基板1の端部にはコネクタ4が設けられてい
る。コネクタ4は、システムバス5を構成するアドレス
バス5a、デ−タバス5b及び制御バス5cを介してC
PU2に接続されている。
【0016】図2は混在型メモリカ−ド6のアドレスマ
ッピング例を示す図である。フラッシュメモリ7とSR
AM(スタティックRAM)8とはこのコンピュ−タ装
置の主記憶装置を構成し、1個のカ−ドケ−ス内に組み
込まれている。混在型メモリカ−ド6の上位のアドレス
空間にはフラッシュメモリ7が配置され、起動用プログ
ラムの他に作業用プログラムが書き込まれている。混在
型メモリカ−ド6の下位のアドレス空間にはSRAM8
が配置され、作業用メモリ領域として使用される。フラ
ッシュメモリ7への書込みには高電圧(12V)を要す
るのに対し、SRAM8への書込みには5V電圧で足
り、図示しない5V用及び12V用の電圧供給端子が設
けられているので、書込み可能なメモリを選択すること
ができる。
ッピング例を示す図である。フラッシュメモリ7とSR
AM(スタティックRAM)8とはこのコンピュ−タ装
置の主記憶装置を構成し、1個のカ−ドケ−ス内に組み
込まれている。混在型メモリカ−ド6の上位のアドレス
空間にはフラッシュメモリ7が配置され、起動用プログ
ラムの他に作業用プログラムが書き込まれている。混在
型メモリカ−ド6の下位のアドレス空間にはSRAM8
が配置され、作業用メモリ領域として使用される。フラ
ッシュメモリ7への書込みには高電圧(12V)を要す
るのに対し、SRAM8への書込みには5V電圧で足
り、図示しない5V用及び12V用の電圧供給端子が設
けられているので、書込み可能なメモリを選択すること
ができる。
【0017】また、混在型メモリカ−ド6には、基板1
側の図示しない主電源からの電源供給が途絶えたときの
ためのバックアップ用電源として電池9が内蔵されてい
る。
側の図示しない主電源からの電源供給が途絶えたときの
ためのバックアップ用電源として電池9が内蔵されてい
る。
【0018】混在型メモリカ−ド6をコネクタ4に差し
込むと、主記憶装置としての各メモリ7,8がシステム
バス5を介してCPU2に接続される。混在型メモリカ
−ド6の各メモリ7,8には基板1側の主電源から電源
が供給される。また、混在型メモリカ−ド6の上位のア
ドレス空間にフラッシュメモリ7が配置されており、リ
セットボタンを押すとすぐに起動プログラムを読み出
す。
込むと、主記憶装置としての各メモリ7,8がシステム
バス5を介してCPU2に接続される。混在型メモリカ
−ド6の各メモリ7,8には基板1側の主電源から電源
が供給される。また、混在型メモリカ−ド6の上位のア
ドレス空間にフラッシュメモリ7が配置されており、リ
セットボタンを押すとすぐに起動プログラムを読み出
す。
【0019】何等かの原因により基板1側からの電源供
給が途絶えたときには、混在型メモリカ−ド6内の電池
9から電源が供給され、SRAM8内のデ−タは保護さ
れる。
給が途絶えたときには、混在型メモリカ−ド6内の電池
9から電源が供給され、SRAM8内のデ−タは保護さ
れる。
【0020】また、混在型メモリカ−ド6のデ−タを書
き換えるには、混在型メモリカ−ド6をコネクタ4から
取り外して行う。
き換えるには、混在型メモリカ−ド6をコネクタ4から
取り外して行う。
【0021】この実施例のコンピュ−タ装置によれば、
システムバス5を介してCPU2に接続されているコネ
クタ4を基板1に設け、主記憶装置としてのフラッシュ
メモリ7及びSRAM8を混在型メモリカ−ド6内に組
み込み、この混在型メモリカ−ド6をコネクタ4に対し
抜き差し可能にしたので、基板1上の実装スペ−スを大
幅に小さくすることができ、コンピュ−タ装置をかなり
小型の装置に組み込むことができる。
システムバス5を介してCPU2に接続されているコネ
クタ4を基板1に設け、主記憶装置としてのフラッシュ
メモリ7及びSRAM8を混在型メモリカ−ド6内に組
み込み、この混在型メモリカ−ド6をコネクタ4に対し
抜き差し可能にしたので、基板1上の実装スペ−スを大
幅に小さくすることができ、コンピュ−タ装置をかなり
小型の装置に組み込むことができる。
【0022】また、主記憶装置を抜取り工具を用いずに
容易に取り外すことができるので、デ−タの書換えが容
易であり、また故障時にデ−タだけ救出したり、故障原
因のソフトウェア的な解析も容易になる。
容易に取り外すことができるので、デ−タの書換えが容
易であり、また故障時にデ−タだけ救出したり、故障原
因のソフトウェア的な解析も容易になる。
【0023】更に、混在型メモリカ−ド6内にバックア
ップ用の電池9を内蔵させたので、基板1の実装スペ−
スを一層小さくすることができる。
ップ用の電池9を内蔵させたので、基板1の実装スペ−
スを一層小さくすることができる。
【0024】また、この実施例ではフラッシュメモリ7
及びSRAM8を1個のカ−ドケ−ス内に組み込んだ混
在型メモリカ−ド6を用いたので、ROMだけを組み込
んだメモリカ−ドとRAMだけを組み込んだメモリカ−
ドとの2枚の非混在型メモリカ−ドで主記憶装置を構成
した場合に較べてコネクタが1個で足り、実装スペ−ス
及び配線スペ−スを大幅に小さくすることができる。
及びSRAM8を1個のカ−ドケ−ス内に組み込んだ混
在型メモリカ−ド6を用いたので、ROMだけを組み込
んだメモリカ−ドとRAMだけを組み込んだメモリカ−
ドとの2枚の非混在型メモリカ−ドで主記憶装置を構成
した場合に較べてコネクタが1個で足り、実装スペ−ス
及び配線スペ−スを大幅に小さくすることができる。
【0025】更に、この混在型メモリカ−ド6のサイズ
及び接続端子配列を一般的なROMカ−ド等と同じにす
れば、カ−ド製造ライン、部品、カ−ドコネクタ及び読
書き用装置を共用することができる。
及び接続端子配列を一般的なROMカ−ド等と同じにす
れば、カ−ド製造ライン、部品、カ−ドコネクタ及び読
書き用装置を共用することができる。
【0026】なお、この実施例ではメモリカ−ドとして
フラッシュメモリ7及びSRAM8を有する混在型メモ
リカ−ド6ついて述べたが、本明細書中メモリカ−ドと
はメモリの他にマイクロプロッセッサを内蔵するものも
含まれるものとする。
フラッシュメモリ7及びSRAM8を有する混在型メモ
リカ−ド6ついて述べたが、本明細書中メモリカ−ドと
はメモリの他にマイクロプロッセッサを内蔵するものも
含まれるものとする。
【0027】
【発明の効果】以上説明したようにこの発明のコンピュ
−タ装置によれば、基板上の実装スペ−スを大幅に小さ
くし、コンピュ−タ装置をかなり小型の装置に組み込む
ことができるとともに、主記憶装置としての半導体メモ
リを抜取り工具を用いずに容易に取り外すことができる
ので、デ−タの書換えも容易になる。
−タ装置によれば、基板上の実装スペ−スを大幅に小さ
くし、コンピュ−タ装置をかなり小型の装置に組み込む
ことができるとともに、主記憶装置としての半導体メモ
リを抜取り工具を用いずに容易に取り外すことができる
ので、デ−タの書換えも容易になる。
【0028】また、メモリモジュ−ルとして混在型メモ
リカ−ドを用いることにより、部品点数を減らし、実装
スペ−ス及び配線スペ−スも大幅に小さくすることがで
きる。
リカ−ドを用いることにより、部品点数を減らし、実装
スペ−ス及び配線スペ−スも大幅に小さくすることがで
きる。
【0029】更に、メモリモジュ−ルにバックアップ用
電源を内蔵させることにより、基板上の実装スペ−スを
一層小さくすることができる。
電源を内蔵させることにより、基板上の実装スペ−スを
一層小さくすることができる。
【図1】図1はこの発明の一実施例に係るコンピュ−タ
装置の全体構成図である。
装置の全体構成図である。
【図2】図2は混在型メモリカ−ドのアドレスマッピン
グ例を示す図である。
グ例を示す図である。
1 基板 2 CPU 4 コネクタ 5 システムバス 5a アドレスバス 5b デ−タバス 5c 制御バス 6 混在型メモリカ−ド 7 フラッシュメモリ 8 SRAM 9 電池
Claims (3)
- 【請求項1】 主記憶装置として半導体メモリを用いた
コンピュ−タ装置において、 CPUが実装された基板に設けられ、そのCPUにシス
テムバスを介して接続されているコネクタと、 このコネクタに対し抜き差し可能であって、前記半導体
メモリが組み込まれたメモリモジュ−ルと、 を備えたことを特徴とするコンピュ−タ装置。 - 【請求項2】 前記メモリモジュ−ルがROM及びRA
Mを含む混在型メモリカ−ドであることを特徴とする請
求項1記載のコンピュ−タ装置。 - 【請求項3】 前記メモリモジュ−ルにバックアップ用
電源を内蔵させたことを特徴とする請求項1又は2に記
載のコンピュ−タ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4345276A JPH06175913A (ja) | 1992-12-01 | 1992-12-01 | コンピュータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4345276A JPH06175913A (ja) | 1992-12-01 | 1992-12-01 | コンピュータ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06175913A true JPH06175913A (ja) | 1994-06-24 |
Family
ID=18375501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4345276A Withdrawn JPH06175913A (ja) | 1992-12-01 | 1992-12-01 | コンピュータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06175913A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448483B1 (ko) * | 1996-12-30 | 2005-01-26 | 엘지전자 주식회사 | 램/롬착탈방식의디지탈컴퓨팅시스템 |
-
1992
- 1992-12-01 JP JP4345276A patent/JPH06175913A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448483B1 (ko) * | 1996-12-30 | 2005-01-26 | 엘지전자 주식회사 | 램/롬착탈방식의디지탈컴퓨팅시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6384626B2 (en) | Programmable apparatus and method for programming a programmable device | |
JPH0514294B2 (ja) | ||
JPS62121979A (ja) | 集積回路メモリ | |
KR19990041698A (ko) | 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법 | |
EP0825530A2 (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
US6354858B1 (en) | Retention apparatus for flash memory card | |
KR100283974B1 (ko) | 결함 있는 어드레스가 있는 랜덤 액세스 메모리들을 갖는 메모리 모듈 | |
JPH06175913A (ja) | コンピュータ装置 | |
US11107539B2 (en) | Semiconductor device and its power supply control method | |
US5987534A (en) | Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes | |
JP2702820B2 (ja) | Icメモリカードおよびカードホルダ | |
JPH0887896A (ja) | カード状回路ブロック及びその書き込み方法 | |
JPS61196495A (ja) | アクセス可能メモリパツクホルダ | |
JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
KR100741002B1 (ko) | 유니버셜 시리얼 버스 표준 전자 장치용 데이터 저장카드 | |
JPS62171340A (ja) | 無線装置 | |
JPH07191913A (ja) | 電子機器および増設記憶装置 | |
JPH09274798A (ja) | 電気的に書き換え可能なromの書き込み方法 | |
JPS62245597A (ja) | メモリカ−トリツジ及びその書き込み装置 | |
JPH06139064A (ja) | 電子機器のバグ対策装置 | |
JPH03187794A (ja) | Icメモリカード | |
JPH0562455A (ja) | Icメモリカード | |
WO1984004826A1 (en) | Rom module for sequence program | |
JP2002108648A (ja) | デバッグ方法 | |
JPH03226811A (ja) | 携帯可能端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |