KR100448483B1 - 램/롬착탈방식의디지탈컴퓨팅시스템 - Google Patents

램/롬착탈방식의디지탈컴퓨팅시스템 Download PDF

Info

Publication number
KR100448483B1
KR100448483B1 KR1019960077675A KR19960077675A KR100448483B1 KR 100448483 B1 KR100448483 B1 KR 100448483B1 KR 1019960077675 A KR1019960077675 A KR 1019960077675A KR 19960077675 A KR19960077675 A KR 19960077675A KR 100448483 B1 KR100448483 B1 KR 100448483B1
Authority
KR
South Korea
Prior art keywords
rom
ram
sub storage
digital computing
computing system
Prior art date
Application number
KR1019960077675A
Other languages
English (en)
Other versions
KR19980058351A (ko
Inventor
권보근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019960077675A priority Critical patent/KR100448483B1/ko
Publication of KR19980058351A publication Critical patent/KR19980058351A/ko
Application granted granted Critical
Publication of KR100448483B1 publication Critical patent/KR100448483B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

본 발명은 착탈 가능한 롬/램의 보조 기억 수단을 휴대용으로 사용하여 주메모리의 효과적인 확장과 동작 속도의 혁신적인 개선을 할 수 있는 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템에 관한 것이다.
본 발명의 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템은 디지탈 컴퓨팅 시스템에 있어서, 보조 기억 장치와 주기억장치로 사용하기 위한 휴대형 램/롬 보조 기억 수단과, 시스템과 램/롬 보조 기억 수단과의 데이타 전송을 중계하는 데이터 중계수단과, 시스템으로부터 램/롬 보조기억수단으로의 어드레스 전송을 중계하는 어드레스 중계수단과, 램/롬 보조 기억수단으로부터 시스템으로의 식별코드 신호 전송을 중계하는 식별 코드신호 중계수단을 구비한다. 상기 각각의 중계수단은 상기 시스템으로부터의 제어신호를 입력으로 하여 신호의 흐름을 제어하는 3상태 버퍼를 포함한다.
본 발명에 의하면, 착탈이 가능한 휴대형 롬/램을 보조 기억 장치로 사용함으로써, 주메모리의 대용량화를 간편하게 꾀할 수 있은 뿐만 아니라 동작속도를 혁신적으로 개선할 수 있는 효과가 있다.

Description

램/롬 착탈 방식의 디지탈 컴퓨팅, 시스템
본 발명은 디지탈 컴퓨팅 시스템(Digital Computing System)에 관한 것으로서, 특히 착탈 가능한 롬/램을 보조 기억 수단으로 사용하여 휴대용으로 사용할 수 있을 뿐만 아니라 동작 속도를 혁신적으로 개선할 수 있도록 한 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템에 관한 것이다.
일반적으로, 개인용 컴퓨터(PC)나 개인 정보 단말기(PDA) 등과 같은 디지탈 컴퓨팅 시스템의 휴대형 보조 기억 장치로서 착탈식의 하드 디스크(Hard Disk), 플로피 디스켓(Floppy Diskette), PCMCIA용 플래시 롬 카드 등이 있다.
제 1 도는 디지탈 컴퓨팅 시스템과 상기 보조 기억 장치들 사이의 인터페이스 장치를 개략적으로 도시한 것으로서, 하드 디스크(1)는 하드 디스크 드라이버(2)를 통하여 상기 시스템과 인터페이스되고, 플로피 디스켓(3)은 플로피 디스켓 드라이버(4)를 통하여, PCMCIA용 플래시 롬 카드(5)는 PCMCIA(6)를 통하여 시스템과 인터페이스 된다.
그런데 상기와 같은 종래의 보조 기억 장치들은 그 동작 속도가 느리다는 단점이 있었다. 한편, 메모리 기술의 발달과 함께 가속적으로 확산되고 있는 멀티미디어 환경은 자연적으로 대용량의 주메모리를 필요로 하게 되었다.
이에 따라, 주메모리와 같은 동작속도를 가지면서 시스템의 주메모리 확장을 위한 보조 메모리 수단이 요구되어졌다.
본 발명은 상기 사정에서 안출된 것으로서, 본 발명의 목적은 착탈 가능한 롬/램 등의 보조 메모리 수단을 휴대형으로 사용함으로써 주메모리의 대용량화를 간편하게 이룰 수 있을 뿐만 아니라 동작속도를 혁신적으로 개선할 수 있도록 한 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템은 디지탈 컴퓨팅 시스템에 있어서, 보조 기억 장치와 주기억 장치로 사용하기 위한 휴대형 램/롬 보조 기억 수단과, 시스템과 램/롬 보조 기억 수단과의 데이타 전송을 중계하는 데이터 중계수단과, 시스템으로부터 램/롬 보조 기억수단으로의 어드레스 전송을 중계하는 어드레스 중계수단과, 램/롬 보조 기억수단으로부터 시스템으로의 식별코드 신호의 전송을 중계하는 식별 코드신호 중계수단을 구비한다.
상기 각각의 중계수단은 상기 시스템으로부터의 제어신호를 입력으로 하여 신호의 흐름을 제어하는 3상태 버퍼를 포함한다.
상기의 목적 외에도 발명의 다른 목적 및 장점들은 첨부도면을 참조한 본 발명의 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
우선, 본 발명에 따른 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템은 램/롬을 주기억장치로 쓰기도 하고, 필요에 따라 보조 기억 장치처럼 원하는 데이터-이를테면, 텍스트 파일이나 실행 파일, 그 외의 바이너리 파일 등을 기록해서 시스템으로부터 분리하거나, 상기 데이터를 기록한 램/롬을 동작중인 시스템에 연결하여 원하는 데이터를 얻고, 필요에 따라서는 주메모리로 사용한다. 이때, 램/롬을 보조기억장치로 쓰는 경우 하드 디스크나 플로피 디스켓에서처럼 여기에는 FAT(File Allocation Table)와 같은 파일 시스템이 존재하고, 주기억장치로 사용하는 경우에는 프로그램의 기계어 코드를 기록하는데 사용할 수 있다.
제 2도는 본 발명에 따른 램/롬 착탈 방식의 디지털 컴퓨팅 시스템의 구성을 도시한 것이다.
디지탈 컴퓨팅 시스템은 착탈이 가능한 램/롬(10)과 데이터버스(C1)를 통하여 접속된 데이터 중계회로와, 램/롬(10)과 어드레스 버스(C2, C3)를 통하여 접속된 어드레스 중계회로와, 램/롬(10)과 ID 신호라인(C4)을 통하여 접속된 ID 신호 중계회로를 구비한다. 이때, 상기 각각의 중계회로들은 시스템의 중앙처리 장치(도시하지 않음)로부터 제어신호(A1 내지 A4)를 입력받아 신호의 흐름을 제어하는 3상태 버퍼를 구비한다. 그리고, 램/롬(10)은 파워라인(D1,D2)을 통하여 시스템과 접속되어 있다.
한편, 램/롬을 시스템에서 주메모리로 쓰고 있다가 원하는 데이터를 파일 형식으로 저장해서 시스템으로부터 분리하고자 필요한 과정은 다음과 같다.
시스템은 제어신호(A1 내지 A2)를 통하여 램/롬(10)과의 연결상태를 플로팅(Floating) 상태로 만든다. 이때, 시스템 쪽의 입력단과 램/롬 쪽의 입력단을 풀업(Pull Up)이나 풀다운(Pull Down) 저항(B1 내지 B5)을 통하여 디폴트(Default)시킨 값을 각각의 입력단에 인가한다. 그리고, 램/롬(10)의 어드레스 버스(C2, C3), 데이터 버스(C1) 및 ID코드 신호 라인(C4)을 시스템으로부터 분리한 다음, 램/롬(10)의 파워라인(D1, D2)을 시스템으로부터 분리한다.
그리고, 동작 중인 시스템의 정해진 위치에 램/롬(10)을 결합할 때에는 먼저, 램/롬의 파워라인(D1, D2)을 시스템에 연결하고 어드레스 버스(C2, C3), 데이터 버스(C1) 및 ID코드 신호 라인(C4)을 시스탬에 연결한다. 이때, 풀업이나 풀다운 저항(B1 내지 B5)에 의하여 시스템과 램/롬(10)의 입력단에는 각각의 디폴트 값이 인가된 상태가 된다. 이에 따라, 램/롬(10)과 시스템과의 인터페이스는 준비가 완료된 상태가 된다. 따라서, 시스템에 고정되어 사용되어지는 램/롬의 억세스 방법대로 이 램/롬(10)을 억세스한다.
상기와 같이, 본 발명에 따른 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템에 의하면, 착탈이 가능한 휴대형 롬/램을 보조 기억 장치로 사용함으로써, 주메모리의 대용량화를 간편하게 꽤할 수 있을 뿐만 아니라 동작속도를 혁신적으로 개선할 수 있는 효과가 있다.
상기 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
제 1 도는 일반적인 디지탈 컴퓨팅 시스템과 휴대형 보조 기억장치 사이의 인터페이스를 개략적으로 도시한 도면.
제 2 도는 본 발명에 따른 롬/램 착탈 방식의 디지탈 컴퓨팅 시스템을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 하드 디스크 2 : 하드 디스크 드라이버
3 : 플로피 디스켓 4 : 플로피 디스켓 드라이버
5 : 플래시 롬 카드 6 : PCMCIA
10 : 램/롬 A1 내지 A4 : 제어신호
C1 : 데이터 버스 C2, C3 : 어드레스 버스
C4 : ID코드 신호 라인 B1,B2,B4,B5 : 풀다운 저항
B3 : 풀업 저항 D1, D2 : 파워라인

Claims (2)

  1. 디지탈 컴퓨팅 시스템에 있어서,
    보조 기억 장치와 주기억장치로 사용하기 위한 착탈 가능한 휴대형 램/롬 보조 기억 수단과;
    시스템과 상기 램/롬 보조 기억 수단과의 데이타 전송을 중계하는 데이터 중계수단과;
    상기 시스템으로부터 상기 램/롬 보조기억수단으로의 어드레스 전송을 중계하는 어드레스 중계수단과;
    상기 램/롬 보조 기억수단으로부터 시스템으로의 식별코드 신호 전송을 중계하는 식별 코드신호 중계수단을 구비하고;
    상기 각각의 중계수단은 상기 시스템으로부터의 제어신호를 입력으로 하여 신호의 흐름을 제어하는 3상태 버퍼를 포함하는 것을 특징으로 하는 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템.
  2. 제 1 항에 있어서,
    상기 시스템 쪽의 입력단과 상기 램/롬 보조 기억수단 쪽의 입력단에 풀업 저항이나 풀업다운 저항을 구비하는 것을 특징으로 하는 램/롬 착탈 방식의 디지탈 컴퓨팅 시스템.
KR1019960077675A 1996-12-30 1996-12-30 램/롬착탈방식의디지탈컴퓨팅시스템 KR100448483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077675A KR100448483B1 (ko) 1996-12-30 1996-12-30 램/롬착탈방식의디지탈컴퓨팅시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077675A KR100448483B1 (ko) 1996-12-30 1996-12-30 램/롬착탈방식의디지탈컴퓨팅시스템

Publications (2)

Publication Number Publication Date
KR19980058351A KR19980058351A (ko) 1998-09-25
KR100448483B1 true KR100448483B1 (ko) 2005-01-26

Family

ID=37366721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077675A KR100448483B1 (ko) 1996-12-30 1996-12-30 램/롬착탈방식의디지탈컴퓨팅시스템

Country Status (1)

Country Link
KR (1) KR100448483B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436004B1 (ko) * 1997-07-04 2004-08-16 삼성전자주식회사 보안및서비스관리기능을가진컴퓨터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219918A (ja) * 1988-02-29 1989-09-01 Toshiba Corp 電子機器
KR930003990A (ko) * 1991-08-31 1993-03-22 박원근 형상기억합금 선재의 성형방법 및 장치
KR930010719A (ko) * 1991-11-15 1993-06-23 정몽헌 칼라프로그램 실행을 위한 칼라 모방회로
JPH06175913A (ja) * 1992-12-01 1994-06-24 Nikon Corp コンピュータ装置
JPH07302140A (ja) * 1994-05-06 1995-11-14 Canon Inc 拡張型ｐｃカード用インタフェースユニット及び携帯可能な情報処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219918A (ja) * 1988-02-29 1989-09-01 Toshiba Corp 電子機器
KR930003990A (ko) * 1991-08-31 1993-03-22 박원근 형상기억합금 선재의 성형방법 및 장치
KR930010719A (ko) * 1991-11-15 1993-06-23 정몽헌 칼라프로그램 실행을 위한 칼라 모방회로
JPH06175913A (ja) * 1992-12-01 1994-06-24 Nikon Corp コンピュータ装置
JPH07302140A (ja) * 1994-05-06 1995-11-14 Canon Inc 拡張型ｐｃカード用インタフェースユニット及び携帯可能な情報処理装置

Also Published As

Publication number Publication date
KR19980058351A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
EP0189638B1 (en) Bus width adapter
AU589815B2 (en) Bus interface circuit for digital data processor
CN1971545A (zh) 信息处理设备
US5838995A (en) System and method for high frequency operation of I/O bus
US5477172A (en) Configurable input buffer dependent on supply voltage
US5291080A (en) Integrated circuit device having tristate input buffer for reducing internal power use
KR100448483B1 (ko) 램/롬착탈방식의디지탈컴퓨팅시스템
EP0026648A2 (en) Digital data transfer apparatus
KR960006286B1 (ko) 출력 회로
EP0377296A2 (en) Cache coherency control when programmable option selection (POS) and memory expansion
JPS581451B2 (ja) デ−タ転送方式
US5218683A (en) Method and apparatus for concealing the enablement of a device by modifying a status word
KR970059914A (ko) 플래시 메모리 시스템
JP2008512754A (ja) 複数のエンディアン・モード・バス・マッチングのための装置及び方法
US6813671B1 (en) Controller for hot swapping of extended I/O device to computer body
JP3344564B2 (ja) 双方向シリアルバスリピータ
US20020049885A1 (en) Personal computer with an exteranl cache for file devices
JPS62212860A (ja) デ−タ転送回路
MY127438A (en) Electronic device, unit using the same, and system.
JP2975638B2 (ja) 半導体集積回路
KR0152003B1 (ko) 인터페이스회로
KR950003057Y1 (ko) 명령/상태 정보 교환회로
KR950005794B1 (ko) 고속데이타 전송중계장치
JP3015460B2 (ja) 半導体集積回路
KR910008254Y1 (ko) 직접 메모리 억세스 제어기의 용량 확장회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee