WO1984001076A1 - Semiconductor image pickup device - Google Patents

Semiconductor image pickup device Download PDF

Info

Publication number
WO1984001076A1
WO1984001076A1 PCT/JP1983/000303 JP8300303W WO8401076A1 WO 1984001076 A1 WO1984001076 A1 WO 1984001076A1 JP 8300303 W JP8300303 W JP 8300303W WO 8401076 A1 WO8401076 A1 WO 8401076A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
imaging device
gate
photocell
control
Prior art date
Application number
PCT/JP1983/000303
Other languages
English (en)
French (fr)
Inventor
Jun-Ichi Nishizawa
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to DE8383902905T priority Critical patent/DE3380086D1/de
Publication of WO1984001076A1 publication Critical patent/WO1984001076A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14679Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers

Definitions

  • the present invention relates to a light-receiving portion and a
  • Switching is performed by a single transistor, and one cell is configured by an electrostatic induction transistor that features high sensitivity and high speed. And a semiconductor imaging device.
  • the MOS transistor is used for switching.
  • the body device has already been disclosed in Japanese Patent Publication No. 56-204656.
  • the present invention relates to each of the characteristics of the disclosed semiconductor imaging device.
  • An object of the present invention is to provide a new semiconductor imaging device by introducing a new cell structure for improving the method of separating the ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ .
  • N + group ⁇ region of Figure 1 A, 1 and are in B is Si
  • 2 is a high-resistance n _ slaughter
  • Is an intrinsic semiconductor region 3 is a high impurity density n + region serving as a source or a drain, 4 is a high impurity concentration P + region serving as a first gate, and 5 is a second impurity region.
  • the gate is a P + region with a high impurity density to be compared.
  • 8 is a source and drain electrode
  • 10 is a drain and source electrode
  • 6 is an insulative material such as a Si-film, a SieN * film
  • 7 is a first gate.
  • Reference numerals 9 indicate insulating surfaces for protecting the surface such as SiO 2 film.
  • 11 is a switching transistor for switching, and 12 is a transistor for controlling switching.11 is for selecting a video line such as #s.
  • 13 is an address bridge that generates a pulse pressure to the first gate for reading &
  • 14 is the load resistance of the switching transistor for switching
  • 15 is the load resistance of the switching transistor for switching.
  • the video voltages ⁇ and 16 to the photocell section indicate wiring up to the switch transistor 11 and the load resistor 14: video line).
  • 18 is an optical input.
  • indicates that the surface ⁇ + region and its electrode 8 are grounded] ?, and ⁇ indicates that the ⁇ + base region 1 is grounded.
  • Fig. 1C shows a circuit diagram of the readout of one cell in Fig. 1.
  • the source of the SIT is grounded also in Fig. 1C because the high impurity density n + region 3 as the source is grounded. Shown in here is Shi read out if we 1 cell Le moiety is read out Shi circuit of Figure 1 B ⁇ D 1 cell Le portions n + de Tray down preparative Ru n + Motoyoru region 1 is grounded In the circuit, the display of SIT is reversed. Already, SIT is working in reverse.
  • the base of the transistor 11 or the gate or the gate is subjected to a pulse pressure of a, and the transistor 11 is turned on and the video voltage power supply 15 1
  • the optical signal 18 is applied to the J-optical signal.
  • # is applied ⁇ .
  • # & is applied and the phototransistor 19 is turned on, a drain mane current is generated with respect to the optical input 18 and a D optical output signal is obtained from the output terminal 17.
  • the light output of the output terminal 17 changes depending on the strength of the light input 18, and the characteristic that the dynamic range is large is obtained. It ’s bigger than the bora transistor There are five features.
  • FIG. 1D shows one example of the optical dynamic characteristics of the image sensor ⁇ 1 cell portion of the reverse operation SIT shown in FIG. 1B.
  • the dimensions of the device are about 50; * ⁇ 55 » the storage capacity of the gate is about 5 PF, and the light integration time is 25 msec.
  • the phototransistor shown in the cross-sectional views of Figs. 1A and 1B has a high impurity density, which is the same as that of the first transistor! > + Regions 4 and the source over scan high impurity ⁇ degree n + region 3 listening distance of Ru 3 ⁇ 4, ⁇ W 2 Gahopo between the second gate of the p + regions 5 and against the source scan n + regions 3 Since the first gate and the second gate have the same level of storage due to light generated by light at the same rate, the signal between the source and drain is the same. The change in the voltage of the first and second gates applied to the current is a similar contribution.
  • a first feature of the present invention is that a first gate region for control (hereinafter referred to as a control ⁇ -gate) is used.
  • the second gate area hereinafter referred to as the shielding gate area
  • the second feature of the present invention is that a gate region for control, one main electrode, and a channel formed by p + i (n _
  • the light receiving area of the diode has been increased, and the required surface ridge of the unit pixel has been reduced to achieve higher integration.
  • control gate region is made to have photosensitivity only, and the shielding gate region is made to function only as a bridge between adjacent cells (impurity density, Introducing the dimension) is one of the special features of Honkiaki.
  • FIG. 1 shows the cross-sectional structure of a conventional electrostatic induction transistor (SIT) image sensor, A and B, and C shows one cell (1
  • Figure 2 shows an example of the optical dynamics of one cell of a conventional reverse operation SIT image sensor.
  • FIG. 3A and FIG. 3B are cross-sectional views of a first embodiment of the SIT image sensor according to the present invention.
  • FIG. 4A and FIG. 4B show a cross-sectional structure, and FIG.
  • Fig. 5 shows the cross-sectional structure of an actual example
  • FIG. S is a diagram showing a cross-sectional structure of the fourth practical example of FIG.
  • Fig. 7 shows a plan view of the SIT image sensor.
  • Fig. 8 is a one-way display.
  • FIG. 9 shows a SIT area image based on the practical example of the present invention.
  • FIG. 4 is a diagram illustrating optical dynamic characteristics of a sensor.
  • the cross-sectional view is for electrostatic induction
  • Source area 3 It is located away from Wi. 21 ⁇ ⁇ type
  • the n + source region is smaller than W1 ⁇ 2
  • the diffusion potential of region 3 is the same as the diffusion S position of shield gate region 21 and source region 3]. For example, if Wi> Wa and control gate The impurity density of the shielding gate region 21 is increased by 1 mm.
  • the light receiving area of the diode around J in the shielding gate region 21 is small, even if it is irradiated with light, the amplification factor due to the potential change of the shielding gate region with respect to the light Is small.
  • the introduction of a new photocell with such a new structure] also requires that the distance between the source area and the shielding gate area be small. The size can be reduced, the degree of integration can be significantly improved, and the isolation between the matrices of the imaging device can be performed more effectively.
  • FIG. 2A an example of a practical example in which the n + base region 1 is the n + source region can be implemented as shown in FIG.
  • FIG. 2A shows the case where the n + region 3 on one main surface irradiated with light
  • the operating state can be made the same as in the case of n + base slope area 1 on one of the main surfaces as the source area.
  • FIG. 2B shows an example of the present invention.
  • a light-shielding mask 22 formed on the shielding gate region to prevent light from penetrating from the upper region of the shielding gate region is formed on the shielding gate region. It is provided.
  • the impurity density of the n + base region 1 is 3.
  • the impurity density of the n + region 3 is
  • the channel region ⁇ ⁇ layer 2 is formed on the n + substrate 1 by a vapor phase growth method using, for example, Si-C4 and Hs gas, and the control gate region ⁇ and the shield layer are formed.
  • the ring gate regions 21 and 11 + region 3 are normal ny.
  • ⁇ Diffusion method or selective ion implantation method is a bond 13 or is selected by the elimination of the volume by the silicon of the Lindo.
  • the capacitance connected to the control gate region is formed by SiO, SiiN *, AetOt, silicon, or a composite film of these.
  • Each of the electrodes 8, 7, and 10 is formed by vacuum evaporation of Si or —Si.
  • the diffusion potential between the shielding gate region 21 and the 11+ region 3 of the source (the lower Vbi (S)) is defined as in order to diffusion potential (hereinafter Vbi (C)) it may also large active gate region 20 and the source over the scan of the n + region 3, the thickness d 2 of the Control
  • Vbi (C) diffusion potential
  • the diffusion potential for the source region Vbi)> Vbi (C) is the shielding gate region. The effect of signal segmentation between pixels is stronger.
  • the region 22 is a film, for example, ⁇ , for blocking light emitted on the shielding gate region 21 and the surrounding channel region. In this way, light does not enter the shielding gate region 21 and the vicinity of the shielding gate, and the tangle-to-glue gate region 20 and the cont ⁇ -gate Only near the region
  • the potential of the shield dating region is hardly changed by light, is kept at a constant value, and the shield dating region is deeply wiped. In addition to being formed by scattering, the separation from the photocells to be further lectured is effectively realized.
  • Je diffusion in the shielded gate region first selects and shields only the shielded gate region by a button, and then photo-oxidizes pus in the control gate region. It can be processed by lithography, followed by selection and distribution by a button, and then 5 and so on.
  • the impurity density of the shielding gate region of the real example shown in Fig. 3 is 10 1 T cnT 8 to: L0 22 cm -8 , and the impurity density of the control gate region is also 10 1 T cnT. * ⁇ 10 2i cnT i, and the n + region 3 and the n + substrate region 1 of the source are 10 ls cnT »or more.
  • Vb i) is larger than Vb i (C), so that the photomultiplier effect due to the change in the position of the shielding gate is the same as that of the ⁇ - l gate.
  • the high-impurity-density region 23 in the channel 2 of the channel may be, for example, a well-known photoresist masked, selectively ion-implanted by lithography, or It can be formed by diffusion from a single polysilicon.
  • the example of the real field shown in Fig. 4B is the same as the real example shown in Fig. 3 and the light intensity is applied to the channel area near the shield-like target area 21 and the shielding gate area.
  • the light is shielded by a light-shielding layer 22 such as an inset, so that it is substantially
  • FIGS. 5A and 5B show another embodiment of the present invention in which FIGS. 3 and 4 are combined.
  • the shielding gate region 21 and the n + region 3 of the drain In this embodiment, the impurity density of the channel region between them is higher than that of the other channel regions by one digit or more, and Vbi (s)> Vbi (c).
  • Reference numeral 22 in FIG. 5B denotes a mask for shielding light with an M film or the like as in FIGS. 3B and 4B.
  • each photocell is arranged as a matrix of a large number of m ⁇ n.
  • One basic cell each
  • FIG. 6B is the same as FIG. 5A except that the junction depth of the shielding region 21 is formed deeper than the control gate region.
  • Fig. 6C shows that the impurity concentration rather than the impurity density of the channel region of the i-shear 2 near the shielding gate region 21 is near the channel region of ⁇ -legate region 20 near the shielding gate region 21. This is an example of a real area where a region with a density approximately one digit higher is provided. Others are the same as Fig. 5A.
  • FIG. 6D is a top view of FIGS. 6B and 6C.
  • n + region 3 of the source is lined up in a row in the X direction. I) It is compressively the same as the n + region 3 of the source of the matching photocell. It is connected to each other, and its intersection with the writing electrode 7 on the contact ⁇ -gate region is insulated by an interlayer insulating film such as a CVD SiOs.PSG film. Except for the source n + region 3 and the contact ⁇ -lugget region 20, light should be shielded with a film or the like so that the X and y writing lines do not short circuit each other so that light is not irradiated. Is desirable.
  • FIG. 7 shows the symbols of the photocell part of the semiconductor imaging device of the present invention.
  • 31, 32, 33, and 34 are the source, drain, control gate, and shielding gate power, respectively.
  • FIG. 8 shows an embodiment in which the present invention is used for image processing.
  • Numeral 30 denotes the photocell matrix shown in FIGS. 2 to 6 of the present invention, and the shielding gate has an n + substrate area.
  • Reference numeral 11 denotes a switching transistor for video lines, which may be an electrostatic induction transistor, a MOS transistor, or a bias transistor.
  • 12 is a video line selection circuit that provides a video line selection pulse #s] 3 and 13 is a read address circuit that provides a read gate pulse # A] ?, 14 is load resistance, 15 is video power.
  • Input 18 illuminates the matrix 30 of the cell, which is selected by the video line selection path and the read-out dress circuit! ? ,
  • the signals of the photocells as row and column elements are sequentially output
  • a bias is applied to the shielding gate via a resistor Rs G 36.
  • a method of adding or a method of adding via a parallel circuit of a resistor C36 and a large capacitor CSG 37, etc.). Reading between photocell matrices The signal can be separated well.
  • Second impurity density of are in Figure B n _ layers 2 ⁇ .
  • 10 1 * cm "* or more, gate diffusion depth 6 ⁇ 7 ⁇ , ⁇ -layer 2 thickness is about 8 / ⁇ 10 / *.
  • the area of 1 cell is 100 ⁇ X 100 ft
  • the total length of the source is 120 /
  • line B is for Wi—] ?
  • each is a common shielding case.
  • a reverse bias of -1.8 V and -1.5 V is applied to the input via the via resistor HsG-lMi ?.
  • Fig. 9 is an example in which the light integration time is 10 msec.],
  • the light input wavelength 2 655 OA, the signal reading line selection pulse s is added, and the video via Or * --- added to the rows of cells 1-1, 1-2, 1-3)), and read out the gate pulse & [gate pulse height 5 V
  • the gate pulse & gate pulse height 5 V
  • the secondary light information is read.
  • OMPI 2a
  • A has better sensitivity on the low-light side.o
  • the dynamics of light are 40 dB higher and SZN is more than 0 dB. Can be confirmed.
  • the variation of optical dynamic characteristics is also less than 10 at the position of 5 ⁇ ⁇ of Awa Leper! ?
  • the actual operation shown in Fig. 2 has a vertical structure as an image sensor and the gates are divided, and one of the gates is used for separation and the degree of integration is sufficiently high.
  • the device is designed so that the light shines only on the side of the gate ⁇ , proper sensitivity and good signal separation between adjacent cells are also obtained.
  • the matrix 30 of the photocell is divided by a color filter, and for example, red (3 ⁇ 4, green ((3 ⁇ 4. Then, if the R, G, and ⁇ ⁇ signals are extracted, it is possible to obtain a solid-state image of a color display.
  • the light receiving section is made of a photocell having a high sensitivity, a high speed, a large dynamic range, and a shielding gate by an electrostatic induction transistor. 1) good separation between each fort cell can be achieved], and a high-integration semiconductor imaging device can be obtained.
  • the explanation has been made on 11 channels, but it goes without saying that it is also possible to use a channel.
  • the configuration may be such that the channel is a reverse conduction type static induction transistor, and the gate may be a shot key gate or a MOS (MIS) gate.
  • MIS MOS
  • the wiring of the matrix of the photocell is A.
  • the double-layer S-line of silicon and so on can use the traditional digital memory skirt. Four .
  • the semiconductor imaging device of the present invention has the following features.
  • One of the gates in the drain area is a control gate, and the other is a shield gate area.
  • the light amplitude action is performed in the con-t ⁇ - gate region. That is, the functions of the two gates are separated for light.
  • the semiconductor imaging device of the present invention has dynamic cells with high sensitivity, high integration, and low noise in addition to the fact that the photocells are separated from each other and the degree of integration is improved. It has very good characteristics, such as a large cleanness and a good S / N ratio, so it can be said that it has high industrial value.

Description

m 細. 嘗 半 導 体 撮 像 装 置 技 術 分 野
本発明は光に感じ增權作用を有する受光部と マ ト リ
クス選択のス ィ ツ チングを単一の ト ラ ン ジス タ で行 ¾ い、 高感度高速 ¾こ とを特徵とする静電誘導 ト ラ ン ジ ス タ によ ?ひとつのセルを構成 したこ とを特徵とする 半導体撮像装置に関する。
背 景 技 裙
従来の半導体撮像装置は光検出闱のダイ ォー ド と ス
ィ ツチ用 © M O S ト ラ ン ジ ス タ に よ ]? ひ とつのセルが
構成されていて、 光検出をダイ オー ドで行な う ために
感度が悪 とい う欠点を有 して る。
又 M O S ト ラ ン ジスタ を ス ィ ツチン グ用に使用 して
いる こ とから、 ス イ ッ チ ン グに伴 ¾: う雑音が光の信号
よ i? も大き く維音の除去のための回路が複雑で-ある欠
点を有 している。 ^上の理由から光検出用のダイ ォー
ドと M O S ト ラ ン ジスタ のセ ル では慼匣の点か らは集
稹度を高める驟界がある。
本癸明者によ 允検出に尤感度の大きい嫠¾誘導 ト
ラ ン ジ ス タ 、 ス ィ ッ チ用に光検出 と同 じ靜¾誘導 ト ラ
ン ジ スタ ¾使った、 1 セル 1 ト ラ ン ジス タ 方式の半導
体装置を特頭昭 56-204656 号に よ D既に開示 している。
O PI
、 IPO ノ
、^? 。 しかし、 既に鬨示されて る S I Tイ メ ージセ ンサで
は具体的動作方法、 セ ル間の信号分雄方法の点で具体 住を欠 ていた。
本発明は、 開示した半導体撮像装置の特性の 5 ち各
セル閟の僵号分離方法の改善と集積度 ¾增すための新 規¾ セ ル構造を導入するこ とに よ 新し 半導体撮像 装置を提供する こ とにある。
锭来の半導体撮像装置 ¾第 1 図に示す。 第 1 図 A , Bに いて 1 は Si の n+基钣領域、 2は高抵抗 n_
しは真性半導体領域、 3はソ ー スある は ド レ イ ン と ¾る高不純物密度 n+領域、 4は第 1 のゲー ト とるる ベき高不純物密度 P+領域、 5は第 2のゲー ト と ¾るべ き高不純物密度 P+領域である。 8はソ ース し ド レ イ ン ¾ ¾、 10は ド レ イ ン る しはソ ー ス電極、 6は Si- 膜、 S i eN*膜等の絶緣物で、 7 は第 1 のゲー ト ¾ ¾、 9 は S iOs 膜等の表面保護の絶縁屢である。 11はス ィ ツ チ ン グ用の ト ラ ン ジス タ 、 12は ス ィ ッ チ ン グ-用 ト ラ ン ジスタ 11を制御する #sと う ビデオラ イ ン選択用の
パルス ¾圧 ¾発生させる回路である。 13は &と う読 み出 し用の第 1 ゲー トへのパルス ¾圧を発生するァ ド レス画賂、 14はス イ ッ チ ン グ用 ト ラ ン ジス タ の負荷抵 抗、 15はフ ォ ト セル部への ビデオ電圧 镙、 16はスィ ツチ用 ト ラ ン ジ スタ 11と負荷抵抗 14ま での配線 : ビデ オラ イ ン ) を示 して る。 18は光入力である。
OMPI WIPO -、 第 2 ゲー ト の高不純物密度 p+領域 5 ¾気的に フ π —テ ィ ン グの状態、 も し く は所定のバ イ アス回路に よ 一定電圧になされて る。
第 1 図に て Αは 面 η+領域及びその電極 8 が接 地されてお ]?、 Βでは η+基衩領域 1 が接地されている。
第 1 図 Α の 1 セ ル部分の読み出 し回路図を第 1 図 C に示す。 第 1 図 A では ソ ース と るる高不純物密度 n+領 域 3 が接地されているため、 第 1 図 C で も S I T の ソ ースが接地されている。 こ こでは図示 し が第 1 図 B <D 1 セ ル部分の読み出 し回路では n+ ド レ イ ン と る n+基夜領域 1 が接地されるか ら 1 セ ル部分の読み出 し 回路では S I T の表示は逆にる る。 既に S I Tは逆動 作と る。
第 1 図 Cに て 11の ト ラ ン ジス タ のベース ない し はゲー ト に a と う パ ル ス ¾圧が加わ 、 ト ラ ン ジス タ 11が導通 して ビデオ電圧電源 15 ©電圧が第 1 図 Aの 断面図に示すフ ォ ト ト ラ ン ジス タ 19に加わる と光入力 18に よ J? 光信号の醫き 込みが行 われる。 この と き # は印加されてい ^。 #&が印加され、 フ ォ ト ト ラ ン ジ ス タ 19が導通する と、 光入力 18に対 ίδ して ド レ イ ン鬣 流が生 じ出力端子 17 よ D 光出力信号が得 られる。 光入 力 18の強弱に よ って出力端子 17の光出力は変化 し、 ダ イ ナ ミ ッ ク レ ン ジが大 き い と い う 特性が得 られ、 允增 锡率は ¾来のパイ ボー ラ ト ラ ン ジス タ よ も大き と い 5特镦がある。
第 1 図 Dは第 1 図 B に示された逆動作 S I Tのィ メ ージセ ンサ © 1 セル部分の光ダイ ナ ミ ッ ク特性の一钾 である。 デバイ スの寸法は 50 ;* Χ 55 »程度であ 、 ゲ 一 ト の蓄積容量は約 5 PF、 光積分時間 25 m se cである。
第 1 図 A , B の断面図に示される フ ォ ト ト ラ ン ジス タ は第 1 ザ一 ト と ¾る高不純物密度! >+領域 4 と ソ ース と ¾ る高不純狳密度 n+領域 3 聞の距 、 第 2 ゲー ト の p+領域 5 と ソ ースの n+領域 3 間の钜雜 W2がほぽ同 じ であって、 第 1 ゲー ト 及び第 2 ゲー ト には同程度の礒 率で光に よって発生 しえキヤ y ァが蓄積される こ とか ら、 ソ ー ス ド レ イ ン間の信号 ¾流に与える第 1 ゲー ト 及び第 2 ゲー ト の電圧変化は同程度の寄与であ る。
これは第 1 ゲー ト の P+領域 4 と ソ ースの n+領域 3 間 の拭散電位 Vb i と 第 2 ゲー ト の p+領域 5 と ソ ースの n+ 領域 3 間の拡散電位 Vb が殆んど等 し く 、 光信号 18が 照射された と き の第 1 ゲー ト 4 及び第 2 ゲー ト-の ソ ー スに ¾する鴛位障壁の低下の程度が同程度に生じる こ と に よっている。 このえめに第 2 ゲー ト を フ 53 —ティ ングに して も、 電位障壁の低下に よって第 2 ゲー ト と ソ ースの n+領域 3 間のチ ャ ンネル領域、 第 1 ゲー ト と ソ ー スの n+領域 3 間のチヤ ン ネ ル領域 と 同程度に光 变換 ¾流が れ、 第 2 ゲー ト の 位をチャ ンネル 2 に 対 して固定でき る く る る。 発 明 の 開 示
本発明は上述の従来の半導体搛像装 Sの欠点を く すえめのも のであって、 第 1 の本発明の特徵は制御用の 第 1 のゲ一 ト領域 ( 以下コ ン ト α —ルゲー ト領域と称 す ) とは別に第 2 のゲー ト領域と ( 以下シ ー ルディ ン グゲー ト領域と称す ) をフォ ト セルを集稷化する と き に、 雜 ]?合う フ ォ ト セ ルの分雜をよ く するために設け たこ とであ ])、 第 2 の本発明の特徴は制御用のゲー ト 領域と ひとつの主電極とチャ ン ネ ル よ 形成される p+ i ( n_、 ダイ オー ドの受光面積を大き く し、 単位画素子の所要面稜を小さ く して高集積化を図った こ とにある P
さ らに コ ン ト ロ ー ルゲー ト領域にのみ光感度を持た せ、 シ ー ルデイ ン ググー ト領域は隣接するセ ル間の分 雜兩と してのみ機能させるための構造 ( 不純物の密度、 寸法 ) を導入する こと も本癸明の特徵の一つである。
図面の簡単る説明 - 第 1 図は A , Bは と もに従来の静電誘導 ト ラ ン ジス タ ( S I T ) イ メ ージセ ンサの断面構造を示す図、 Cは その 1 セ ル ( 1 ビク セ ル ) の読み出 し回路、 Dは従来 の逆動作 S I T ィ メ ー ジ セ ンサの 1 セ ル部分の光ダイ ナ ミ ッ ク特住の一例 示す図、 第 2 図 A及び Bは本発 明の S I T ィ メ ージセ ンサの第 1 の実 ¾例の断面構造 ¾示す図、 第 3 図 A及び Bは本発明の第 2 の実施例の 断面構造を示す図、 第 4 図 A及び Bは本発明の第 3 の
実旄例の断面構造を示す図、 第 5 図 A及び Bは本発明
の第 4 の実旛例の断面構造を示す図、 第 S 図 A乃至 C
は本癸明の第 5 の実旎倒の新面構造図であ ? 、 Dは C
の平面図を示す図、 第 7 図は S I T イ メ ージセ ンサの
1 ビク セルの!1路表示であ 、 第 8 図は第 2 図乃至第
6 図に示した S I T ィ メ ー ジセ ンサ ¾ s ― y ァ ド レ ス
方式のェ 了セ ンサ と して组む場合の実旄例であ 、
第 9 図は本発明の実旛例に基づ く S I T エ リ アイ メ ー
ジセ ンサの光ダイ ナ ミ ッ ク特性を示す図である。
発明を実旎するえめの最良の彩態
以下図面を参照 して本発明を詳述する。 第 2 図は本
発钥の基本的 実施例を示す。 断面図は受光用静電誘
導 ト ラ ン ジスタ の フ ォ ト セル部を示 し、 外部回路は第
1 図 B の も の と 同 じであ る。 20は p 型の高不純物密度
( 1 X 10 17cm"»以上)る コ ン ト Q —ルゲ一 ト領域で 11+
ソ ース領域 3 よ ]? Wiの钜離に位置 している。 21ϋ ρ 型
の高不純物密度 ( I X 1017cm_3以上 ) シ ー ルデイ ング
ゲー ト領域で n+の ソース領域とは W½よ も小さ Wiと
い う 钜離に位置 してい る。 他の構造は従来の第 1図の半
導体撮像装置と 同 じであるので説明を省略する。
コ ン ト α — ルゲー ト 領域にのみ光感度を持たせ、 シ
一ルディ ングゲ一 ト領域には光感度が生 じに く 卷性
を持たせるえめに コ ン ト π—ルゲー ト領域^ と ソ ース
O PI WIPO: ' 領域 3 の拡散電位はシ ー ルデイ ングゲー ト領域 21 と ソ ー ス領域 3 の搣散 S位よ ]? も坻く する よ ゥ に、 例えば Wi > Wa と して、 かつコ ン ト ロ ー ルゲー ト領域 20の不 純物密度よ ]? シ ー ルディ ングゲ一 ト領域 21の不純物密 度を 1 珩高 く する等の発展型がある。
光入力 18が該フ ォ ト セルに照射されたと き 、 チャ ン ネ ル中に生 じた電子、 正孔対の う ち電子は ドレイ ン領 域の n+基板領域 1 に到達する。 正孔は拡散電位の低い コ ン ト ロ ー ルゲー ト領域 20に到達 し、 コ ン ト π—ル ゲ ー ト領域 20を正に帯電させる。 コ ン ト ロ ールゲー ト領 域 20 と ソー ス領域 3 の電位は低下し光に対する增驅は 行 ¾われる。 一方.シ一ルディ ングゲ一 ト領域 21と ソー ス領域 3 の ¾散¾位はコ ン ト ロ ー ルゲー ト領域 20 と ソ — ス の n+領域 3 の拡散電位よ D も大きいこ と と シ ー ル ディ ングゲ一 ト領域 21のま わ J? のダイ ォ一 ドの受光面 積が少 ¾いので光照射されて も、 光に対する シ ー ルデ ィ ングゲ一 ト領域の電位変化に よる増幅率は、 小さい。 こ の よ う 新規る構造の フ 才 ト セルの導入に よ ]? 第 1 図に示す従来の フ ォ ト セ ル よ ]) も 、 ソ ー ス領域と シ ー ルディ ングゲ一 ト領域の間隔は縮小する こ とができ、 集積度は著し く 向上 し、 かつ撮像装置のマ ト リ クス 間 のア イ ソ レ ー シ ョ ンが よ 効果的に行なわれる。
第 2 図 Aに いて、 n+基衩領域 1 を n+のソ ー ス領域 と した実旛例は、 第 1 図 Aのよ 5 に実施する こ とがで
OMPI き るのは う ま でも い。
本発明の実旄例にお ては第 2 図 Aに示す^ く、 光 の照射される一方の主表面の n+領域 3 をソ ース領域と して形成する ¾合と、 光のあたら い一方の主表面の n+基坂領域 1 をソ ース領域と した場合があって、 動作 状態は同様にでき るので、 第 2 図 Aに示す実麁例のよ うに片方を説明するだけにする。 第 2図 Bは本発明の 実; St例の一つを示す。 第 2 図 Aの構造にさ らにシ ー ル デイ ングゲー ト領域の上彌領域からの光の侵入を防ぐ ために 等によ 形成された遮光用のマスク 22をシー ルディ ングゲ一 ト領域上に設けたものである。 n+基衩 領域 1 の.不純物密度、 3 の n+領域の不純物密度は
よそ 1017〜1022 «11ー8と してでき るだけ高いこ とが望ま し 。 チ ャ ン ネ ル領域の不純物密度は よそ 10i ecm—* 以下であって、 nヽ 《 ある は真性半導体領域とする こ とができ る。 コ ン ト 。 ー ルゲー ト領域 20、 シ ー ルデ ィ ングゲ一 ト領缄 21の不純物密度は よそ 1017〜: L022 cnT 8とする。 特にコ ン ト π—ルゲー ト領域及びシ ー ル ディ ングゲ一 ト領域の不純物密度に差を設けずに単に Wi > W2 とする構造が最も容易に製造可能である。
チ ャ ン ネ ル領域 © ϊ 層 2 は n+ 基钣 1上へ例えば S i - C 4 と Hs ガスによる気相成長方法によって形成 し、 コ ン ト ロ ー ル ゲ ー ト領域^、 シ ー ルディ ン グ ゲ一 ト領域 21及び 11+領 ¾ 3 は通常のボ n y ¾ しは リ ンに よ る ¾ ^拡散法、 あるいは選択イ オ ン注入法 い しはボ 13 ン ド ーブ. い しは リ ン ドーブのボ リ シ リ コ ンによ る選 択拭教によ U彩成される。
コ ン ト a—ル ゲ ー ト領域に接鎵されるキャパシタ ン スは SiO , SiiN* , AetOt , Α Νある は これらの複 合膜によって形成される。 8 , 7 , 10の各電極は も し く は — Si の真空蒸着に よって形成される。
第 3図 Α , Β に示す実施例は、 シ ー ルデ ィ ングゲー ト領域 21と ソ ー ス の 11+領域 3 との拡散電位 ( ^下 Vbi (S)とする ) を コ ン ト π—ル ゲ ー ト領域 20と ソ ー ス の n+ 領域 3 の拡散電位 ( 以下 Vbi (C) ) よ も大き く するた めに、 シ ー ルディ ン グゲー ト領域の厚さ d2 を コ ン ト 口 一ル ゲ ー ト領域の厚さ よ も、 大き く したこ と を特 徴と して る。 シ ー ルデイ ン グゲー ト領域の! >+領域は コ ン ト ロ ールゲー ト領域の p+領域よ も深 く 形成され て るので、 ソー ス領域に対する拡散電位 Vbi )〉 Vbi (C)と つて、 シ ー ルデ ィ ングケ'ー ト領域によ る-画素間 の信号分雜の効果は強 く るる。
第 3 図 Bに示す実旛例に て領域 22はシ ー ルディ ングゲ一 ト領域 21上及びその周辺のチ ャ ン ネ ル領域に 照射される光を遮断するための膜で例えば 嫫である。 このよ う に シ ー ルデイ ン グゲー ト領域 21 と シ ー ルディ ン グゲー ト近傍に光が侵入せず、 もつばら コ ン ト 口 一 ル ゲ ー ト領域 20と コ ン ト α —ル グ ー ト領域近傍にのみ
OMPI 先が照射される こ と に よって、 シ ー ルデイ ン グゲー ト 領域の電位は光に よって変化 しに く く ¾ され、 ほぽー 定に保たれ、 シ ー ルデイ ン グゲー ト領域を深 く 拭散さ せて形成させる こ とに加えてさ らに講接する フ ォ ト セ ル と の分離が効果的に実 1される。
シ ー ルディ ングゲ一 ト領域の桀 拡散は最初に シ ー ルディ ングゲ一 ト 領域のみをボ c ンに よって ¾択¾散 し、 次に コ ン ト o—ルゲー ト領域の酸化膿を フ ォ ト リ ソ グ ラ フ ィ に よって加工 し、 続けてボ = ンに よる遘択 搣散を行 ¾ 5 こ と に よって行 ¾ こ とができ る。
第 3 図に示 した実旛例の シ ー ルディ ングゲー ト領域 の不純称密度は 101 TcnT 8〜: L022 cm- 8、 コ ン ト ロ ー ルゲー ト領域の不純物密度も 101 T cnT *〜102icnT i と し、 ソ ー ス の n+領域 3 及び n+基板領域 1 は 10l s cnT »以上であ る。
第 4 図 A , B に示す実旛例は シ ー ルデイ ン グゲー ト 領域近傍の n_層 2 のチ ヤ ン ネ ル領域の不純称密度 ¾ コ ソ ト π—ルゲー ト 領域 20近傍のチ ャ ン ネ ル領域- 2 の不 純物密度領域 よ も 1 桁程度^上高 く した領域 23を設 けたこ とを特徵と している。 例えばチャ ンネ ルの η一層
2 の不純物密度が cm一 *る ら 1014cm_ s、 10i aem— s ら 1014 cm" a〜iol s em— * 程度 と う よ う にする。
Vb i )は Vb i (C)よ も大き く るる こ と に よって、 シー ルデ ィ ン グゲ一 ト の ¾位変化に よ る光増頃作用は コ ン ト π一ル ゲ— ト の 3位変化に よ る光増幅作用に比べて
OMPI
S > 著し く低下させる こ とができ る。
チヤ ンネ ルの ΕΓ灣 2 中の不純物密度の高 領域 23は 例えば、 周知のょ ゥに フ ォ ト レ ジス ト をマスク と した、 リ によ る選択イ オ ン注入る しは、 リ ン ド一ブのボ リ シ リ コ ンからの拡散に よって形成する こ とができ る。 第 4 図 Bに示す実旛例は第 3 図お に示した実旌例と 罔様シ ールディ ンダゲ一 ト領域 21及びシー ルディ ン グ ゲー ト領域近傍のチ ャ ン ネ ル領域に光力礙入し ¾いよ に例えぱ 等の遮光用の嫫 22に よって遮光 し、 実質的
光感度をコ ン ト ロ ー ルゲー ト領域 20にのみ持たせ、 シ ー ルディ ングゲ一 ト領绒 21に よ る函素閫の信号分離 をよ 効果的に行るわせた実施例で ¾る。
第 5 図 A , Bは第 3 図及び第 4 図を組み合せた本発 钥の別の実施例である。 シ ー ルデイ ン グゲー ト領域の 深さを コ ン ト π —ル ケ'一 ト領域 よ も深 く する と 同時 にシ ー ルディ ン グ ゲ一 ト領域 21と ドレイ ンの n+領域 3 との間のチ ヤ ン ネ ル領域の不純物密度を他の ャ ンネ ル領域よ i) も 1桁以上高 く して、 Vb i (s)〉Vb i (c)とした 実施例である。
第 5 図 B の 22は第 3 図 B 及び第 4 図 B と 同様 M膜 等に よ る光の遮光用のマ ス ク である。
次に述べる実施例は、 各フ ォ ト セ ルを多数儸の m x n のマ ト リ クス と して配列する際にデバイ スの構造を 考縻 した実旌例である。 それぞれ基本的 セ ル 1 ケを
O P1 AT10 図面には示す。
第 6 図 Aでは、 フォ ト セ ル摄は、 p+のコ ン ト ロ ール ゲ一 ト領域 20と ソ ース の n+領域 3 で彤成されて て、 シールデイ ン グゲー ト領域 に よ ]?囲まれ、 酶接する 画素間の信号分難が されている。 シ ールデ ィ ン.グゲ ー ト領域苺分は絶縁胰 9 、 ソ ー ス の n+領缄 3 への ¾ ¾ とるる リ ン ドーブの Si多漦晶屠 2 と 膜の遽光用のマ ス ク 22によ ]?光入力 18は遮新されていて、 光入力 18は もつばら コ ン ト D —ル ゲー ト領域 0と ソ ース の n+領缄 3近傍のチャ ンネルにのみ有効に侵入する よ う に ¾さ れている。
第 6 図 Bはシ ールディ ン グ領域 21 の接合深さがコ ン ト ロールゲー ト領域よ も深 所に形成されてお ]?、 他は第 5 図 A と同一である。 第 6 図 Cはシ ー ルデ ィ ン グゲー ト領域 21近傍のチャ ン ネ ル領域にコ ン ト α —ル ゲー ト領域 20近傍の ιΓ脣 2 のチ ャ ン ネ ル領域の不純物 密度よ も不純物密度の 1 桁程度高 領域 23 設けた 実旛例である。 他は第 5 図 A と同一である。
第 6 図 Dは第 6 図 B , Cの上面図である。
コ ン ト π —ル ゲ ー ト領域 20と ソ ー ス の n÷領域 3 の間 の高抵抗チ ャ ンネ ル領域には第 6 図 B , C に示す薄 絶縁膜 9 を通 して光入力 18が侵入でき る よ う に ¾つて る。 コ ン ト π — ルゲー ト領域との間で容量を肜虡す る ¾極 7 (読み出 しゲー ト パ ル ス ア ド レ ス ^ ) は y方 向に配線されている。 各フ ォ ト セ ルの コ ン ト α — ル ゲ 一 ト領域 20は絶縁物 6 ¾介して ¾¾ 7 と キャ パシタ を 形成 している。 絶縁物 6 は SiOz , SiN, Ta2Os等の比較 的均一性の良好で誘電率の高いものが望ま し 。 ¾¾
7 は Sn02 , IHSOB 等の透明髦極、 も し く はポ リ シ リ コ ン、 も しく は シ リ サイ ドで形成されている。 ソ ー ス の n+領域 3 は X方向の一列に並んだ瞵 )あう フ ォ ト セル の ソ ース の n +領域 3 と罨気的に同 «位であ i?、 互いに 接続されてお 、 コ ン ト π —ルゲー ト領域上の記線電 極 7 とは C V D SiOs . P S G膜等の層間絶縁膜で交叉 部分は絶縁されている。 光の射照されない よ に ソー スの n+領域 3 と コ ン ト π —ルゲー ト領域 20以外の部分 は X , y方向の記線が互いに短絡 し い程度に、 膜 等で遮光する こ とが望ま し 。
第 7 図は本発明の半導体撮像装置の フ ォ ト セ ル部の 記号を示す。 31,32 , 33 , 34は各 々 ソ ー ス、 ド レ イ ン、 コ ン ト ロ ー ル ゲー ト 、 及び シ ー ル ディ ングゲ一 卜 の電 ¾ である o
第 8 図は本発钥を画像処理用 と した実施例である。
30は本発明の第 2 図乃至第 6 図のフ ォ ト セル ¾マ ト リ クスに した も のでシ ー ルディ ングゲ一 トは n+基板領域
1 の電極と同電位に接地 も し く は一定の逆バ イ ア ス電 位と る よ う に一定 ¾ 35が与え られている。 このよ う にマ ト リ ク スにする こ とに よ ]) 2 次元の画像検出が
OMPI
> WIPO
、¾?應。 でき る こ と に る。
11は ビデオ ラ イ _ン達 用のス ィ ツ チ ン グ ト ラ ン ジス タ で静電誘導 ト ラ ン ジス タ 、 M O S ト ラ ン ジスタ 、 バ ィ ー ラ ト ラ ン ジ タ で良い。 12はビデオ ラ イ ン選^ パ ル ス #sを与える ビデオ ラ イ ン選^回路であ ]3 、 13は 読み出 しゲー ト パ ル ス # を与える読み出 しァ ド レ ス画 路であ ]?、 14は負荷抵抗、 15は ビデオ電 Ε潔である。
入力 18が フ 才 ト セ ルの マ ト リ ク ス 30に照射され、 ビデオ ラ イ ン選択園路と読み出 し了 ド レ ス回路に よ !? 、 行と列の要素 と る フ ォ ト セ ル の信号が順次出力端子
17に出て く る。 17の出力を穎次、 ディ ス ブ レ回路へ伝 送する こ と に よ ]) 画像出力を得る こ とができ る。
シ ー ルディ ングゲ一 ト に ソ ー ス電極に対 して負の髦 位を与える よ う に した も のの実施例では、 シー ルディ ン グゲー ト に抵抗 Rs G 36を介 してパイ ァスを加える方 式、 或いは抵抗 36 と大 き る コ ンデ ン サ C S G 37の並列画 路 ¾介してパイ ァス ¾加える方式等があ Ϊ) フ ォ ト セ ルマ ト リ ク ス間の読み出 し信号の分雔¾良 く する こ と ができ る。
フ ォ ト セ ル のマ ト リ クス と周辺回路を含めて単一の 基衩上に集積化する こ と も も ちろん可能であ 、 同一 ブ a セ ス で製造可能 ¾ I *L , CML, S TL , I SL等の論理 形式に よ る S I T論理集積回路が製造容易である。
第 2 図 B に示 しえ基本セ ル断面構造を持つデパ イ ス 一 OMPI を第 8 図に示した如く 4 X 4 の複数儳集積化 し、 その う ちの 3 つのセ ル の尤ダイ ナ ミ ック特性 ¾測定 した菘 杲¾第 9 図に示す。 基本セ ル ( ビ ク セ ル ) の構造は第
2図 B に いて n_層 2 の不純物密度〜. loUcm—*、 第 1 及び第 2.の p+ゲー ト である コ ン ト ロ ー ルゲー ト領域 及びシー ルディ ングゲ一 ト領域 21 ©不純物密度は 101* cm"*以上、 ゲー ト の拡散深さ 6 〜 7 μια、 η—層 2 の厚さ は 8 /< 〜 10 /*程度である。 1 セ ル の面積は 100 ρ X 100 ftで、 全体のソ ース の長さは 120 /| と つている。
第 9 図において A の ラ イ ンは Wi — W2 = 2.0 /« 、 B の ラ イ ンは Wi— の場合に対応して ]? 、 そ れぞれ罨気的に共通のシ ー ルディ ングゲ一 ト にバイ ァ ス抵抗 HsG - lMi? を介して一 1.8 V、 - 1.5 V の逆 バイ ァス が加えられている。
第 9 図の結果は光積分時間が 10 m sec の例であ ]?、 光入力波長 2 = 655 O Aであって信号読み出 しラ イ ンの 選択パ ル ス sが加え られ、 ビデオバ イ ア スか *—-列に並 んだセ ル 1— 1 、 1— 2 、 1— 3 に加わ ])、 さ らに読み 出 しゲー ト パ ル ス & 〔 ゲー ト パ ル ス高さ 5 V、 幅 1 μ sec :) が加わる と顺次光情報が読み出されるわけであ る。 その結果が鍈雜にブロ ッ ト されて 、 同一チッ ブ A の中のパ ラ ツ キ、 同一チ ッ プ B の中のパ ラ ツ キ と もに少 こ とがわかる。 さ らに Wi — W2 = 2 ;B のも のと — W2 = l /i のも の を比べる と 明 らかに Wi -Wz
OMPI = 2 a のも の Aの方が徵弱光側で感度が良好に る こ とがわかる o 光のダイ ナ ミ ^ ク レ ン ジは 40 dB ¾上、 S ZNも 0 dB以上存在するこ とが確認でき る。光ダイ ナ ミ ック特性のパラ ツキも麁和レペル の 5ϋ ίίの位置で 10 以下であ !?、 この よ う に第 2 図 Βの実 ¾倒はィ メ ー ジセ ンサ と して縱里構造でかつゲー トが分割され、 片 方のゲー ト を分雜用に用 充分集積度が上が 、 かつ 他方コ ン ト ο — ル ゲ ー ト S傍上にのみ光があたる工夫 が ¾されて るこ とから、 允の感度、 隣接するセル間 の信号の分離も良好である。
カ ラ ー表示 ¾得た と きにはフォ ト セルのマ ト リ ク ス 30を色フ ィ ル タ で分雜し、 例えば赤 {¾、 緑 ((¾.、 實 © のセルを も うけて、 R, G , Β ©信号を取 出せば、 力 ラー表示の半導体撮像と 'る こ とはいう までも ¾ 。
本発明によ 、 受光部は静電誘導 ト ラ ン ジ ス タ によ 高感度、 高速でダ イ ナ ミ ッ ク レ ン ジの大 き い フ ォ ト セル額と、 シ ー ルデイ ン グゲー ト によ 1?各フ ォート セル 間の分離が良 く でき る こ とによ ]?、 集積度の高 半導 体攆像装置を得る こ とができ る。
実旌例にお ては 11 チャ ン ネ ルで説明 してきたが、 も ちろん Ρ チャ ン ネ ルでも よ こ とは説明するまでも い。 又チャ ン ネ ルが逆導 ¾型の静¾誘導 ト ラ ン ジ ス タ に よる構成でも 良 し、 ゲー トはシ ョ ッ ト キーバ リ ァゲー ト又は M O S ( M I S ) ゲー ト でも良い。 材料は
OMPI S iに限 らず Ge 、 3— V族間化合物半導体(混晶も含む)、 あるいは: Hgx Cd ! -χ Te のよ 5 ¾ B— ¾族間の化食物半 導体等でも良 。
フ ォ ト セルのマ ト リ ク ス の配線は A の ボ リ シ .リ コ ン の二層 S線等、 铉来のディ ジタ ル メ モ リ の技裙が使え る こ とは う までも 4 。
産業上の利用可能性
^上説明 してき たよ うに本発明の半導体撮像装置は ^下のよ う 特徵を有 して る。
(1) ド レ イ ンる しはソ ース領域の片方のゲー ト は コ ン ト o —ル ゲー ト と して片方のゲー トはシ ー ルディ ングゲ一 ト領域と して構成 し、 常に光增幅作用は コ ン ト α一ル ゲー ト領域で行 ¾わせて る。 つま Ϊ) 2つの ゲー ト の機能を光に対 して分離して る。
(2) 集稷度が向上 している。
以上のこ とから本発明の半導体撮像装置は、 フ ォ ト セルが互 に分雜 し、 かつ集積度が向上 して る こと の他に、 高感度、 高集稷度、 低雑音でダイ ナ ミ ッ ク レ ン ジが大き く S / N比が良いと う非常に優れた特性 を有する こ とか ら工業的価値が高いといえる。

Claims

請 求 の 範 囲
(1) 複数の行線、 粳数の列辗でマ ト リ.タスが構成され て る半導体撮像装置であって、 マ ト リ ク スの交点 には列線に接続された一方の主《¾.と、 共通に接続 された.他方の主電極と、 主 « ¾間に £置されたチヤ ンネ ル領域と、 2 つの制御領域 ¾有 し、 その う ち 1 つのフ オル ト セル と して働 く 制御領域に接続された 菴稷 コ ンデ ンサが行線に接続されたこ とを特徵と して、 前記制御領域とは別の他の制街領域はフ ォ ト セル間の信号分雜領域と して動作し、 フ ォ ト セル と して働 く制御領域の感度を増大するべく、 前記フォ ト セルと して動作する制御領域と前記列線に接続さ れた主電極の間隔を 、前記フ ォ ト セル と して動作 し ¾ 他の制御領域と前記列線に接続された主 ¾ ¾ の間隔を W2 と しえと きに Wi〉 となる こ とを特徵 と し、 該フ ォ ト セル と して動作する制御鼋¾構造を 具備した静電誘導 ト ラ ン ジス タ と コ ンデ ンザ-を フォ ト セル と して具備して ]?、 さ らに前記列線の片方 にはス ィ ツ チ ング用の ト ラ ン ジスタ の一方の主 ¾ が接続され、 前記ス イ ッ チ ン グ ト ラ ン ジスタ の他方 の主電獲は各列のス ィ ツ チン グ用の ト ラ ン ジス タ と 共通にされ、 読み出 しビデオ負荷抵抗き介して電涿 と接続されて て、 各ス ィ ツ チ用の ト ラ ン ジス タ の ゲー ト し、 ベースは ビデオラ イ ン選択回路に接 続されていて、 前記各フォ ト セ ル のゲー ト はコ ンデ ン サ を介して読み出 しア ド レス回路に接続されてい る こ とを特徴と した半導体撮像装置。
(2) . 前記特許請求の範囲第 1 項記載の半導体撮像装置 において、 前記フ 才 ト セ ル,間の侵号分雜領域と して 働 く 制御領域の不鈍物密度が前記フ ォ ト セルを構成 する制御領域の不純物密度よ も高 こ と を特截と する半導体撮像装置。
(3) 前記特許請求の範囲第 1 項または第 2 項記載の半 導体撮像装置におい て、 前記フ ォ ト セ ル間の信号分 離領域と して働 く 制御領域と前記列線に接続された 主 の間のチ ヤ ン ネ ル領域の不純物密度が他のフ ォ ト セ ル と して働 く 制御領域と前記列線に接続され た主電極の間のチ ャ ン ネ ル領域の不純物密度よ U も 高 く したこ と を特徵とする半導体撮像装置。
(4) 前記特許請求の範囲第 1 項乃至第 3 項中の一項に 記載の半導体撮像装置において、 前記フ ォ ト セ ル間 の信号分鶬領域と して働 く 制御領域と隣接するチ ヤ ン ネ ル及び主電極に よ でき るダイ ォ ー ド部分に光 が照射される よ う に遮光 したこ と を特徵とする半 導体撮像装置。
(5) 前記特許請求の範囲第 1 項乃至第 4項中の一項に 記載の半導体攆像装置に いて、 マ ト リ ク ス の交点 にある静電誘導 ト ラ ン ジス タ のそれぞれが、 絶縁物 分離技街によ ]5製造されて る こ とを牿赘とする半 導体撮像装置。
Y iPO ν
PCT/JP1983/000303 1982-09-09 1983-09-09 Semiconductor image pickup device WO1984001076A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8383902905T DE3380086D1 (en) 1982-09-09 1983-09-09 Semiconductor image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57157693A JPS5945781A (ja) 1982-09-09 1982-09-09 半導体撮像装置

Publications (1)

Publication Number Publication Date
WO1984001076A1 true WO1984001076A1 (en) 1984-03-15

Family

ID=15655315

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1983/000303 WO1984001076A1 (en) 1982-09-09 1983-09-09 Semiconductor image pickup device

Country Status (5)

Country Link
US (1) US4673985A (ja)
EP (1) EP0118568B1 (ja)
JP (1) JPS5945781A (ja)
DE (1) DE3380086D1 (ja)
WO (1) WO1984001076A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108372A (ja) * 1982-12-13 1984-06-22 Fuji Photo Film Co Ltd 半導体光検出装置及びその製造方法
JPS59107583A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 半導体光検出装置の製造方法
JPS59107571A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 一次元半導体撮像装置
JPS59107582A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 半導体光検出装置の製造方法
JPS59188277A (ja) * 1983-04-08 1984-10-25 Hamamatsu Photonics Kk 半導体撮像装置
JPS60143668A (ja) * 1983-12-29 1985-07-29 Res Dev Corp Of Japan カラ−用イメ−ジセンサ
JPH0831991B2 (ja) * 1984-04-17 1996-03-27 オリンパス光学工業株式会社 固体撮像装置
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
JP3442283B2 (ja) * 1998-04-28 2003-09-02 セイコーインスツルメンツ株式会社 リニアイメージセンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150878A (en) * 1980-04-22 1981-11-21 Semiconductor Res Found Semiconductor image pickup device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496963A (en) * 1976-08-20 1985-01-29 National Semiconductor Corporation Semiconductor device with an ion implanted stabilization layer
US4284997A (en) * 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
JPS5515229A (en) * 1978-07-18 1980-02-02 Semiconductor Res Found Semiconductor photograph device
US4245231A (en) * 1978-12-26 1981-01-13 Motorola Inc. Combination capacitor and transistor structure for use in monolithic circuits
JPS5670673A (en) * 1979-11-14 1981-06-12 Hitachi Ltd Photoelectric converter
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置
JPS59107583A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 半導体光検出装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150878A (en) * 1980-04-22 1981-11-21 Semiconductor Res Found Semiconductor image pickup device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Electron Devices, Vol. ED-26, No. 12 (December, 1979) JUN-ICHI NISHIZAWA et al "Static Induction Transistor Image Sensors", p. 1970 - 1977 *

Also Published As

Publication number Publication date
EP0118568B1 (en) 1989-06-14
US4673985A (en) 1987-06-16
EP0118568A1 (en) 1984-09-19
JPS5945781A (ja) 1984-03-14
DE3380086D1 (en) 1989-07-20
JPH0137028B2 (ja) 1989-08-03
EP0118568A4 (en) 1985-12-19

Similar Documents

Publication Publication Date Title
US4631592A (en) Semiconductor image sensor
EP0014388B1 (en) Semiconductor memory device
US7394056B2 (en) Image sensor having pinned floating diffusion diode
US7026185B2 (en) Methods of fabricating image sensors including local interconnections
KR100306413B1 (ko) 고출력cmos계이미지센서
JPH0666446B2 (ja) 固体撮像素子
EP0182610A2 (en) Semiconductor photodetector device
US6136638A (en) Process technology architecture of embedded DRAM
JPS6329425B2 (ja)
WO1984001076A1 (en) Semiconductor image pickup device
JPH0454987B2 (ja)
US4450464A (en) Solid state area imaging apparatus having a charge transfer arrangement
JP2004119719A (ja) 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法
US4613881A (en) Vertical semiconductor photoelectric transducer with improved separated gate structure
JPH09275201A (ja) 固体撮像素子
JPS621257B2 (ja)
JPH07106553A (ja) 固体撮像素子
US4706107A (en) IC memory cells with reduced alpha particle influence
JP2746883B2 (ja) 光電変換装置
US7030434B1 (en) Arrangement with image sensors
JPH069236B2 (ja) 固体撮像装置及びその製造方法
JP2540834B2 (ja) Mos型イメ−ジセンサ
JP2898005B2 (ja) 固体撮像素子
JPH05110052A (ja) 固体撮像装置
TW487975B (en) Active CMOS pixel device and method for making the same

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE GB NL

WWE Wipo information: entry into national phase

Ref document number: 1983902905

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1983902905

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1983902905

Country of ref document: EP