JPH05110052A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05110052A JPH05110052A JP3293894A JP29389491A JPH05110052A JP H05110052 A JPH05110052 A JP H05110052A JP 3293894 A JP3293894 A JP 3293894A JP 29389491 A JP29389491 A JP 29389491A JP H05110052 A JPH05110052 A JP H05110052A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ベース（制御電極）電位を制御するために設
けられた容量構造によって入射光が遮られることがな
く、光センサセルの開口率が小さくならない固体撮像装
置を実現する。 【構成】 半導体トランジスタの制御電極領域に光電荷
を蓄積し、一方の主電極から信号を出力する光センサを
有する固体撮像装置において、上記制御電極領域から引
き出した電極線１と、センサ駆動線６４との間に絶縁膜
を挟んで容量構造を形成したことを特徴とする固体撮像
装置。また、前記容量構造が光センサセル開口部（ベー
ス６１）以外に形成されていることを特徴とする固体撮
像装置である。
けられた容量構造によって入射光が遮られることがな
く、光センサセルの開口率が小さくならない固体撮像装
置を実現する。 【構成】 半導体トランジスタの制御電極領域に光電荷
を蓄積し、一方の主電極から信号を出力する光センサを
有する固体撮像装置において、上記制御電極領域から引
き出した電極線１と、センサ駆動線６４との間に絶縁膜
を挟んで容量構造を形成したことを特徴とする固体撮像
装置。また、前記容量構造が光センサセル開口部（ベー
ス６１）以外に形成されていることを特徴とする固体撮
像装置である。
Description
【０００１】
【産業上の利用分野】本発明は、光により発生した電荷
を半導体トランジスタの制御電極領域に蓄積し、その制
御電極と容量結合した駆動線によって、制御電極電位が
制御される固体撮像装置に関するものである。
を半導体トランジスタの制御電極領域に蓄積し、その制
御電極と容量結合した駆動線によって、制御電極電位が
制御される固体撮像装置に関するものである。
【０００２】
【従来の技術】図５は、従来の固体撮像装置の単位セル
を示す平面図である。図５において、６１はバイポーラ
トランジスタのベース（制御電極）、６２はエミッタ
（主電極）、６３は６２のエミッタと接続する信号出力
線、６４はセルをセンサ動作させるための駆動線、６５
は６１のベースと６４の駆動線を両電極として形成され
る容量、６６は隣接するセルのベースをソース・ドレイ
ンとするＰＭＯＳのゲートであり、駆動線６４の一部で
ある。
を示す平面図である。図５において、６１はバイポーラ
トランジスタのベース（制御電極）、６２はエミッタ
（主電極）、６３は６２のエミッタと接続する信号出力
線、６４はセルをセンサ動作させるための駆動線、６５
は６１のベースと６４の駆動線を両電極として形成され
る容量、６６は隣接するセルのベースをソース・ドレイ
ンとするＰＭＯＳのゲートであり、駆動線６４の一部で
ある。
【０００３】図６は図５の単位セルのＸ方向の断面図で
あり、図７は図５の単位セルのＹ方向の断面図である。
図６，図７において、６７はバイポーラトランジスタの
コレクタ（主電極）、６８はベース６１とコレクタ６７
との間に空乏層が形成される不純物濃度の低い領域、６
９は隣接セルのベースをソース・ドレインとするＰＭＯ
Ｓのチャンネル部、７０は厚さの薄い酸化膜、７１は層
間絶縁膜、７２はエミッタ６２と接続するエミッタ電
極、７３はＹ方向のセルを分離するための厚い酸化膜、
７４はＹ方向のセルのベース同士を電気的に分離するた
めのベース６１とは反対の導電型の不純物層である。図
６，図７において、図５と共通する部分の符号に関して
は説明を省略する。
あり、図７は図５の単位セルのＹ方向の断面図である。
図６，図７において、６７はバイポーラトランジスタの
コレクタ（主電極）、６８はベース６１とコレクタ６７
との間に空乏層が形成される不純物濃度の低い領域、６
９は隣接セルのベースをソース・ドレインとするＰＭＯ
Ｓのチャンネル部、７０は厚さの薄い酸化膜、７１は層
間絶縁膜、７２はエミッタ６２と接続するエミッタ電
極、７３はＹ方向のセルを分離するための厚い酸化膜、
７４はＹ方向のセルのベース同士を電気的に分離するた
めのベース６１とは反対の導電型の不純物層である。図
６，図７において、図５と共通する部分の符号に関して
は説明を省略する。
【０００４】図８はセンサセル及びセンサ出力系の等価
回路を表わす図である。図８において、８１はセルのバ
イポーラトランジスタ、８２はベースをソース・ドレイ
ンとするＰＭＯＳ、８３は出力線６３を接地するための
ＭＯＳトランジスタ、８４はセルの出力信号を蓄積する
ための容量、８５は出力線６３と蓄積容量８４を接続す
るＭＯＳトランジスタである。
回路を表わす図である。図８において、８１はセルのバ
イポーラトランジスタ、８２はベースをソース・ドレイ
ンとするＰＭＯＳ、８３は出力線６３を接地するための
ＭＯＳトランジスタ、８４はセルの出力信号を蓄積する
ための容量、８５は出力線６３と蓄積容量８４を接続す
るＭＯＳトランジスタである。
【０００５】図８を用いてセンサセルの基本動作を説明
する。最初に駆動線６４を、ＰＭＯＳ８２をオン動作さ
せるほどの負電位とし、バイポーラトランジスタ８１の
ベースを接地する。
する。最初に駆動線６４を、ＰＭＯＳ８２をオン動作さ
せるほどの負電位とし、バイポーラトランジスタ８１の
ベースを接地する。
【０００６】次に、ＭＯＳ８３をオンして出力線６３を
接地した状態で６４の電位を正電位とすると、ＰＭＯＳ
８２はオフとなり、６５の容量結合を介してベース電位
が上がり、バイポーラトランジスタはオンとなる。ベー
スはフローティングであるから、流れるベース電流によ
ってベース電位は、エミッタ−ベースの接合電位付近ま
で下がる。
接地した状態で６４の電位を正電位とすると、ＰＭＯＳ
８２はオフとなり、６５の容量結合を介してベース電位
が上がり、バイポーラトランジスタはオンとなる。ベー
スはフローティングであるから、流れるベース電流によ
ってベース電位は、エミッタ−ベースの接合電位付近ま
で下がる。
【０００７】次に駆動線６４を接地すると、６５の容量
結合によってベース電位が下がり、エミッタ−ベースは
逆バイアス状態となるので、光電荷をベースに蓄積して
いく動作となる。
結合によってベース電位が下がり、エミッタ−ベースは
逆バイアス状態となるので、光電荷をベースに蓄積して
いく動作となる。
【０００８】蓄積電荷を読み出す動作においては、まず
８３のＭＯＳをオフとしてエミッタをフローティング状
態とし、８５のＭＯＳをオンとする。
８３のＭＯＳをオフとしてエミッタをフローティング状
態とし、８５のＭＯＳをオンとする。
【０００９】次に駆動線６４を正電位とし、６５の容量
結合を介してベース電位を上げてやると、ベースに蓄積
された電荷の大小に応じたエミッタ電流が流れ、容量８
４には、バイポーラトランジスタ８１で増幅された光信
号電荷が蓄積される。
結合を介してベース電位を上げてやると、ベースに蓄積
された電荷の大小に応じたエミッタ電流が流れ、容量８
４には、バイポーラトランジスタ８１で増幅された光信
号電荷が蓄積される。
【００１０】以上、一連の動作の繰り返しによってセン
サセルが動作する。
サセルが動作する。
【００１１】
【発明が解決しようとしている課題】しかしながら上記
従来例では、図５及び図７からもわかるように、ベース
電位を制御するために設けられた容量６５の領域が、駆
動線６４からベース６１上に突出してベース６１を覆う
構造となっている。そのため、この部分のベース６１へ
の入射光量が低下し、結果として光センサセルの開口率
が小さくなるという欠点があった。
従来例では、図５及び図７からもわかるように、ベース
電位を制御するために設けられた容量６５の領域が、駆
動線６４からベース６１上に突出してベース６１を覆う
構造となっている。そのため、この部分のベース６１へ
の入射光量が低下し、結果として光センサセルの開口率
が小さくなるという欠点があった。
【００１２】
【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、半導体トランジスタの制
御電極領域に光電荷を蓄積し、一方の主電極から信号を
出力する光センサを有する固体撮像装置において、上記
制御電極領域から引き出した電極線と、センサ駆動線と
の間に絶縁膜を挟んで容量構造を形成したことを特徴と
する固体撮像装置を提供するものである。
を解決するための手段として、半導体トランジスタの制
御電極領域に光電荷を蓄積し、一方の主電極から信号を
出力する光センサを有する固体撮像装置において、上記
制御電極領域から引き出した電極線と、センサ駆動線と
の間に絶縁膜を挟んで容量構造を形成したことを特徴と
する固体撮像装置を提供するものである。
【００１３】また、前記容量構造が光センサセル開口部
以外に形成されていることを特徴とし、また、前記容量
構造がセル分離領域上に形成されていることを特徴と
し、また、半導体の拡散層と、該拡散層上の第１の絶縁
膜と、該第１の絶縁膜上に設けられ、信号転送手段と接
続された電極と、該電極上の第２の絶縁膜と、該第２の
絶縁膜上に設けられ、前記拡散層と接続された電極とに
より、容量構造を形成したことを特徴とし、また、前記
絶縁膜表面がＴｉＯ2 またはＴａ2 Ｏ3 であることを特
徴とする手段により、上記課題を解決しようとするもの
である。
以外に形成されていることを特徴とし、また、前記容量
構造がセル分離領域上に形成されていることを特徴と
し、また、半導体の拡散層と、該拡散層上の第１の絶縁
膜と、該第１の絶縁膜上に設けられ、信号転送手段と接
続された電極と、該電極上の第２の絶縁膜と、該第２の
絶縁膜上に設けられ、前記拡散層と接続された電極とに
より、容量構造を形成したことを特徴とし、また、前記
絶縁膜表面がＴｉＯ2 またはＴａ2 Ｏ3 であることを特
徴とする手段により、上記課題を解決しようとするもの
である。
【００１４】
【作用】本発明によれば、制御電極と同電位の電極線
を、半導体トランジスタが形成されている層の上部に引
き出し、該制御電極線と、駆動線との間に絶縁膜を設け
て容量を形成することにより、光センサセル開口部とな
る半導体素子部を、容量構造部で覆うことがなくなり、
入射光量を減少させることがなくなる。
を、半導体トランジスタが形成されている層の上部に引
き出し、該制御電極線と、駆動線との間に絶縁膜を設け
て容量を形成することにより、光センサセル開口部とな
る半導体素子部を、容量構造部で覆うことがなくなり、
入射光量を減少させることがなくなる。
【００１５】また、本発明によれば、ベース（制御電
極）と接続する同電位の電極を設け、その電極と駆動線
とで形成される容量を、セル分離領域上に設けることに
より、従来タイプに比べて、セルへの入射光量を多く
し、センサを高感度化したものである。
極）と接続する同電位の電極を設け、その電極と駆動線
とで形成される容量を、セル分離領域上に設けることに
より、従来タイプに比べて、セルへの入射光量を多く
し、センサを高感度化したものである。
【００１６】また、半導体の拡散層と、該拡散層上の第
１の絶縁膜と、該第１の絶縁膜上に設けられ、信号転送
手段と接続された電極と、該電極上の第２の絶縁膜と、
該第２の絶縁膜上に設けられ、前記拡散層と接続された
電極とにより、容量構造を形成することにより、従来の
ように半導体の拡散層と、該拡散層上の第１の絶縁膜
と、該第１の絶縁膜上に設けられ、信号転送手段と接続
された電極とで構成された容量構造に比較して容量構造
が占める面積を小さくすることができる。
１の絶縁膜と、該第１の絶縁膜上に設けられ、信号転送
手段と接続された電極と、該電極上の第２の絶縁膜と、
該第２の絶縁膜上に設けられ、前記拡散層と接続された
電極とにより、容量構造を形成することにより、従来の
ように半導体の拡散層と、該拡散層上の第１の絶縁膜
と、該第１の絶縁膜上に設けられ、信号転送手段と接続
された電極とで構成された容量構造に比較して容量構造
が占める面積を小さくすることができる。
【００１７】また、前記絶縁膜表面をＴｉＯ2 またはＴ
ａ2 Ｏ3 等でコーティング等することにより、シリコン
酸化膜よりも比誘電率の高い絶縁膜とすることができ
る。
ａ2 Ｏ3 等でコーティング等することにより、シリコン
酸化膜よりも比誘電率の高い絶縁膜とすることができ
る。
【００１８】
【実施例】（実施例１）図１は本発明の第１の実施例を
示す固体撮像素子のセルの平面図であり、図２は図１の
セルのＹ方向断面図を示す。
示す固体撮像素子のセルの平面図であり、図２は図１の
セルのＹ方向断面図を示す。
【００１９】図１及び図２において、１は制御電極とし
てのベース６１と接続する導電体（電極）、２はベース
６１と導電体１との接続部、３は導電体１の薄い酸化絶
縁膜である。同図において、図５，図６，図７と共通の
符号を持つ部分については説明を省略する。
てのベース６１と接続する導電体（電極）、２はベース
６１と導電体１との接続部、３は導電体１の薄い酸化絶
縁膜である。同図において、図５，図６，図７と共通の
符号を持つ部分については説明を省略する。
【００２０】同図において、導電体１はベース６１と同
じ導電型の多結晶シリコンなどで形成され、ベース６１
と接続部２で接続され、セル分離領域７３上に配置され
る。この導電体１を酸化して表面に絶縁酸化膜３を形成
した後に、セルの駆動線６４を導電体１の上に配置し、
容量６５が形成される。
じ導電型の多結晶シリコンなどで形成され、ベース６１
と接続部２で接続され、セル分離領域７３上に配置され
る。この導電体１を酸化して表面に絶縁酸化膜３を形成
した後に、セルの駆動線６４を導電体１の上に配置し、
容量６５が形成される。
【００２１】本発明によれば、センサのベースを制御す
るための容量６５は、セル分離領域７３上に形成されて
いるので、図１の平面図からわかるように、図５の従来
例のようにベース６１上を覆うことがない。
るための容量６５は、セル分離領域７３上に形成されて
いるので、図１の平面図からわかるように、図５の従来
例のようにベース６１上を覆うことがない。
【００２２】従って、従来のセル構造に比べて開口面積
を大きくとれ、高感度なセンサを提供することができ
る。
を大きくとれ、高感度なセンサを提供することができ
る。
【００２３】（実施例２）図３は、本発明の第２の実施
例を示す図であり、図１におけるＹ方向の断面図に相当
するものである。
例を示す図であり、図１におけるＹ方向の断面図に相当
するものである。
【００２４】図３に示す本実施例では、セル分離領域７
３上に配置された多結晶シリコン等でできた駆動線６４
を酸化して、絶縁酸化膜４を形成し、その上にベース
（制御電極）６１と接続する導電体（電極）１を配置
し、センサのベースを制御する容量６５をセル分離領域
７３上に形成する。
３上に配置された多結晶シリコン等でできた駆動線６４
を酸化して、絶縁酸化膜４を形成し、その上にベース
（制御電極）６１と接続する導電体（電極）１を配置
し、センサのベースを制御する容量６５をセル分離領域
７３上に形成する。
【００２５】本実施例でも、第１の実施例と同じよう
に、容量６５構造がベース６１領域を覆うことがないた
め、センサセルの開口面積を大きくし、高感度なセンサ
を提供することができる。
に、容量６５構造がベース６１領域を覆うことがないた
め、センサセルの開口面積を大きくし、高感度なセンサ
を提供することができる。
【００２６】（実施例３）本実施例では、図２，図３に
おいて、ベース６１と同電位の導電体（電極）１と、駆
動線６４との間に容量を形成するための絶縁膜３及び４
を、シリコン酸化膜よりも比誘電率の高い絶縁膜、例え
ばＴｉＯ2やＴａ2 Ｏ3 等のコーティングによって形成
する。
おいて、ベース６１と同電位の導電体（電極）１と、駆
動線６４との間に容量を形成するための絶縁膜３及び４
を、シリコン酸化膜よりも比誘電率の高い絶縁膜、例え
ばＴｉＯ2やＴａ2 Ｏ3 等のコーティングによって形成
する。
【００２７】これにより、容量６５を形成するのに必要
な面積を縮小できる。さらに、駆動線６４や導電体（電
極）１の材料も、酸化膜が形成される必要がないので材
料選択の自由度が増し、駆動線６４の低抵抗化によるセ
ンサ動作の高速化などに対応できる。
な面積を縮小できる。さらに、駆動線６４や導電体（電
極）１の材料も、酸化膜が形成される必要がないので材
料選択の自由度が増し、駆動線６４の低抵抗化によるセ
ンサ動作の高速化などに対応できる。
【００２８】（実施例４）図４は、本発明を、図８に示
した信号蓄積容量８４の形成に応用した第４の実施例を
示す図である。
した信号蓄積容量８４の形成に応用した第４の実施例を
示す図である。
【００２９】図４において、１１は半導体の拡散層、１
２は拡散層１１の界面に形成される薄い酸化膜（第１の
絶縁膜）、１３はセンサからの出力信号を蓄積するため
の電極となる導電体（電極）、１４は導電体１３の上を
覆う薄い絶縁膜（第２の絶縁膜）、１５は絶縁膜１４の
上に形成される導電体（電極）であり、拡散層１１とは
１６の部分で接続される。１７は転送ＭＯＳ８５と電極
１３とを接続する配線、１８は拡散層１１と導電体１５
の電位を与える電極配線である。
２は拡散層１１の界面に形成される薄い酸化膜（第１の
絶縁膜）、１３はセンサからの出力信号を蓄積するため
の電極となる導電体（電極）、１４は導電体１３の上を
覆う薄い絶縁膜（第２の絶縁膜）、１５は絶縁膜１４の
上に形成される導電体（電極）であり、拡散層１１とは
１６の部分で接続される。１７は転送ＭＯＳ８５と電極
１３とを接続する配線、１８は拡散層１１と導電体１５
の電位を与える電極配線である。
【００３０】従来、図８に示した蓄積容量８４は、拡散
層１１と導電体１３とを両電極として形成されていた
が、本発明の図４では導電体１３は、導電体１５とも、
絶縁膜１４を介して容量が形成できるため、容量形成の
ための面積を従来に比べて縮小化でき、面積の小さなセ
ンサチップを供給できるという効果がある。
層１１と導電体１３とを両電極として形成されていた
が、本発明の図４では導電体１３は、導電体１５とも、
絶縁膜１４を介して容量が形成できるため、容量形成の
ための面積を従来に比べて縮小化でき、面積の小さなセ
ンサチップを供給できるという効果がある。
【００３１】（実施例５）センサセルに用いられる信号
を増幅するトランジスタが、接合型ＦＥＴ，ＳＩＴなど
でもその制御電極は、駆動線との容量結合を介して制御
される構成になっているため、ＪＦＥＴ，ＳＩＴ構造等
のセンサセルにも本発明を実施した容量の形成方法を行
うことにより、同様にセンサの高感度化を実現すること
ができる。
を増幅するトランジスタが、接合型ＦＥＴ，ＳＩＴなど
でもその制御電極は、駆動線との容量結合を介して制御
される構成になっているため、ＪＦＥＴ，ＳＩＴ構造等
のセンサセルにも本発明を実施した容量の形成方法を行
うことにより、同様にセンサの高感度化を実現すること
ができる。
【００３２】
【発明の効果】以上説明したように、半導体トランジス
タの制御電極領域に光電荷を蓄積し、一方の主電極から
信号が出力される光センサにおいて、上記制御電極領域
から引き出した電極線と、センサ駆動線との間に絶縁膜
を挟んで容量を形成することにより、容量構造部分をセ
ンサセルの開口部以外に設けることができ、センサセル
の開口面積を増すことができ、高感度な固体撮像素子を
実現することができる。
タの制御電極領域に光電荷を蓄積し、一方の主電極から
信号が出力される光センサにおいて、上記制御電極領域
から引き出した電極線と、センサ駆動線との間に絶縁膜
を挟んで容量を形成することにより、容量構造部分をセ
ンサセルの開口部以外に設けることができ、センサセル
の開口面積を増すことができ、高感度な固体撮像素子を
実現することができる。
【００３３】また、半導体の拡散層と、該拡散層上の第
１の絶縁膜と、該第１の絶縁膜上に設けられ、信号転送
手段と接続された電極と、該電極上の第２の絶縁膜と、
該第２の絶縁膜上に設けられ、前記拡散層と接続された
電極とにより、容量構造を形成することにより、従来の
ように半導体の拡散層と、該拡散層上の第１の絶縁膜
と、該第１の絶縁膜上に設けられ、信号転送手段と接続
された電極とで構成された容量構造に比較して容量構造
が占める面積を小さくすることができるため、固体撮像
素子の小型化ができるという効果が得られる。
１の絶縁膜と、該第１の絶縁膜上に設けられ、信号転送
手段と接続された電極と、該電極上の第２の絶縁膜と、
該第２の絶縁膜上に設けられ、前記拡散層と接続された
電極とにより、容量構造を形成することにより、従来の
ように半導体の拡散層と、該拡散層上の第１の絶縁膜
と、該第１の絶縁膜上に設けられ、信号転送手段と接続
された電極とで構成された容量構造に比較して容量構造
が占める面積を小さくすることができるため、固体撮像
素子の小型化ができるという効果が得られる。
【図１】本発明を実施したセンサセルの平面図
【図２】図１のＹ−Ｙ’断面図
【図３】本発明の実施例２を示すセンサセルの断面図
【図４】本発明の実施例４を示す断面図
【図５】従来のセンサセルの平面図
【図６】図５のＸ−Ｘ’断面図
【図７】図５のＹ−Ｙ’断面図
【図８】センサセルの基本動作を説明するための回路図
１ 導電体（電極線） ２ コンタクト部 ３ 絶縁膜 ４ 絶縁膜 １１ 拡散層 １２ 酸化膜 １３ 導電体（電極） １４ 絶縁膜 １５ 導電体（電極） １６ コンタクト部 １７ 配線 １８ 配線 ６１ ベース（制御電極） ６２ エミッタ（主電極） ６３ 配線（信号出力線） ６４ 駆動線 ６５ 容量 ６６ ゲート ６７ コレクタ（主電極） ６８ 半導体層 ６９ チャンネル部 ７０ 酸化膜 ７１ 絶縁層 ７２ 電極 ７３ 厚い酸化膜 ７４ 不純物層 ８１ バイポーラトランジスタ ８２ ＭＯＳトランジスタ ８３ ＭＯＳトランジスタ ８４ 容量 ８５ ＭＯＳトランジスタ
Claims (6)
- 【請求項１】 半導体トランジスタの制御電極領域に光
電荷を蓄積し、一方の主電極から信号を出力する光セン
サを有する固体撮像装置において、 上記制御電極領域から引き出した電極線と、センサ駆動
線との間に絶縁膜を挟んで容量構造を形成したことを特
徴とする固体撮像装置。 - 【請求項２】 前記容量構造が光センサセル開口部以外
に形成されていることを特徴とする請求項１に記載の固
体撮像装置。 - 【請求項３】 前記容量構造がセル分離領域上に形成さ
れていることを特徴とする請求項１に記載の固体撮像装
置。 - 【請求項４】 半導体の拡散層と、該拡散層上の第１の
絶縁膜と、該第１の絶縁膜上に設けられ、信号転送手段
と接続された電極と、該電極上の第２の絶縁膜と、該第
２の絶縁膜上に設けられ、前記拡散層と接続された電極
とにより、容量構造を形成したことを特徴とする請求項
１に記載の固体撮像装置。 - 【請求項５】 前記絶縁膜表面がＴｉＯ2 である請求項
１〜４のいずれか一項に記載の固体撮像装置。 - 【請求項６】 前記絶縁膜表面がＴａ2 Ｏ3 である請求
項１〜４のいずれか一項に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293894A JPH05110052A (ja) | 1991-10-15 | 1991-10-15 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293894A JPH05110052A (ja) | 1991-10-15 | 1991-10-15 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110052A true JPH05110052A (ja) | 1993-04-30 |
Family
ID=17800532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293894A Pending JPH05110052A (ja) | 1991-10-15 | 1991-10-15 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110052A (ja) |
-
1991
- 1991-10-15 JP JP3293894A patent/JPH05110052A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631592A (en) | Semiconductor image sensor | |
| JP4388139B2 (ja) | イメージ検出器 | |
| JP2666928B2 (ja) | 電荷転送素子の出力検出器 | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| US4327291A (en) | Infrared charge injection device imaging system | |
| JPH04500438A (ja) | ２重ゲート型抗曇り構造を備えたｃｃｄ撮像器 | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| EP0118568A1 (en) | Semiconductor image pickup device | |
| JPH09275201A (ja) | 固体撮像素子 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JPH05110052A (ja) | 固体撮像装置 | |
| JPH0618260B2 (ja) | イメージセンサの製造方法 | |
| US4185293A (en) | Opto-electronic sensing apparatus and method | |
| JP2757583B2 (ja) | 半導体集積回路 | |
| JP3246062B2 (ja) | フォトセンサシステム | |
| JPH05275671A (ja) | フォトトランジスタおよびそれを用いたイメージセンサ | |
| JPH04257263A (ja) | 固体撮像装置 | |
| JP2870048B2 (ja) | 固体撮像装置 | |
| JPS639753B2 (ja) | ||
| JP2898005B2 (ja) | 固体撮像素子 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPH0782760B2 (ja) | 画像メモリ素子 | |
| JPH0715986B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |