TWM649061U - 內埋式半導體封裝件 - Google Patents
內埋式半導體封裝件 Download PDFInfo
- Publication number
- TWM649061U TWM649061U TW112209142U TW112209142U TWM649061U TW M649061 U TWM649061 U TW M649061U TW 112209142 U TW112209142 U TW 112209142U TW 112209142 U TW112209142 U TW 112209142U TW M649061 U TWM649061 U TW M649061U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- chip
- semiconductor package
- conductive
- embedded semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 77
- 239000012790 adhesive layer Substances 0.000 claims abstract description 13
- 238000005538 encapsulation Methods 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 239000004952 Polyamide Substances 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Auxiliary Devices For And Details Of Packaging Control (AREA)
Abstract
本創作提供一種內埋式半導體封裝件，其包括一基座、一晶片、一框圍結構以及一封裝層。基座具有一接合表面。晶片具有相對之一頂面及一底面，其中底面通過一黏合層而接合於基座之接合表面。框圍結構係沿晶片之頂面之周緣設置。封裝層包覆晶片及框圍結構。
Description
本創作係關於一種半導體封裝元件，特別關於一種內埋式半導體封裝件。
請參閱圖1所示，習知的一種半導體封裝件10包括一第一導線層11、一晶片12、一黏著材料13、一導電柱層14、一第二導線層15以及一封裝材料16。晶片12係通過黏著材料13接合於第一導線層11。導電柱層14包括有複數第一導電柱141及複數第二導電柱142。第一導電柱141設置於第一導線層11與第二導線層15之間，第二導電柱142設置於晶片12與第二導線層15之間。上述之第一導線層11、晶片12、黏著材料13、導電柱層14、第二導線層15係包覆於封裝材料16之中。
上述之半導體封裝件10之黏著材料13在未固化之前係為流體狀態，在製造過程中，例如將晶片12放置於第一導線層11上時，可能導致黏著材料13被擠壓而向周圍溢出並向上攀爬。如圖1中之區域A所示，當溢出的黏著材料13向上攀爬至晶片12之一頂面121時，將可能導致電性短路或是降低導電性的問題。
因此，如何提供一種內埋式半導體封裝件，以避免上述問題的發生，實屬當前重要課題之一。
本創作之一目的，係提供一種內埋式半導體封裝件能夠改善黏著材料所致之影響封裝件之導電性的問題。
為達上述目的，本創作提供一種內埋式半導體封裝件，其包括一基座、一晶片、一框圍結構以及一封裝層。基座具有一接合表面。晶片具有相對之一頂面及一底面，其中底面通過一黏合層而接合於基座之接合表面。框圍結構係沿晶片之頂面之周緣設置。封裝層包覆晶片及框圍結構。
於一實施例中，其中該基座係為一金屬基座。
於一實施例中，更包括一導電增層結構，其一部分包覆於封裝層中，另一部分外露於封裝層之一表面。
於一實施例中，其中導電增層結構包括一導電線路層以及一導電柱層。導電線路層與基座之接合表面呈平行，並設置於晶片之頂面之上之封裝層中。導電柱層電性連接於晶片之頂面與導電線路層間。
於一實施例中，其中框圍結構之高度小於晶片之頂面至導電線路層底面之高度。
於一實施例中，其中基座係為導電增層結構之一部分。
於一實施例中，其中框圍結構之材質係為絕緣材料。
於一實施例中，內埋式半導體封裝件係應用於一面板級封裝之封裝件。
承上所述，本創作之內埋式半導體封裝件利用在晶片之頂面設置一框圍結構以框圍晶片之電性接點，因此位於晶片底面與基座間之黏合層因為接置晶片時的壓擠作用而向上攀爬汙染到晶片頂面的困難度大幅增加，也因為降低了黏合層對於封裝結構所造成的污染，因此能夠放寬製程參數並且提高產品良率。
為了使所屬技術領域中具有通常知識者能瞭解本創作的內容，並可據以實現本創作的內容，茲配合適當實施例及圖式說明如下。
請參閱圖2，本創作較佳實施例之一內埋式半導體封裝件20包括一基座21、一晶片22、一黏合層23、一框圍結構24、一導電增層結構25以及一封裝層26。內埋式半導體封裝件20係應用於一面板級封裝(panel level packaging，PLP)之封裝件，亦即內埋式半導體封裝件20係通過大面積的製程所產生，其係將晶粒重組於大於晶圓尺寸的矩形面板上，並且在其上直接進行製程以節省成本，並提高封裝效率。
基座21係為一金屬基座，其具有一接合表面211。在一些實施例中，基座21亦可為其他材質，例如環氧樹脂(epoxy)或其類似之非導電性材料。
晶片22具有相對之一頂面221及一底面222。晶片22可以係為微元件晶片(micro component IC)、記憶體晶片(memory IC)或邏輯晶片(logical IC)等，於此未加限制。於本實施例中，晶片22之頂面221係為一主動面(active surface)，其具有複數電性連接墊，作為訊號的輸入與輸出之用，底面222係為一非主動面，其可為導電連接或不具有可導電之電性連接墊。
黏合層23係設置於晶片22之底面222與基座21之接合表面211之間，以將晶片22固定於基座21上。
請同時參照圖2與圖3所示，其中圖3係為晶片22上設置有框圍結構24之一俯視圖。框圍結構24之材質係為絕緣材料，例如但不限於聚醯氬胺(polyimide，PI)、氮化矽(SiN)、Epoxy、底部填充膠(Underfill)、防焊劑(Solder Mask)或感光性介電材料。框圍結構24係沿晶片22之頂面221之周緣設置，而形成一立體的絕緣圍牆結構。在本實施例中，框圍結構24之高度係高於晶片22頂面221之電性連接墊(圖中未顯示)之高度。另外，框圍結構24之一側面241係與晶片22之一側面223齊平為共平面，而在一些實施例中，框圍結構24係可朝晶片22之中心內縮。
請繼續參閱圖2，導電增層結構25包括一第一導電線路層251、一第二導電線路層252、一第一導電柱253以及一第二導電柱254。在本實施例中，第一導電線路層251與基座21係為同一層的結構，換言之，基座21係為第一導電線路層251之一部分。第二導電線路層252係設置於晶片22之頂面221之上方。第一導電線路層251與第二導電線路層252之表面係與基座21之接合表面211約呈平行。第一導電柱253係設置於第一導電線路層251與第二導電線路層252之間。第二導電柱254係設置於晶片22之頂面221與第二導電線路層252之間。值得一提的是，框圍結構24之最佳實施例是高度小於晶片22之頂面221至第二導電線路層252底面之高度，亦即二者之間是間隔有介電材料，以避免影響第二導電線路層252之結構狀態；而在一些實施例中，例如該框圍結構24之組成係包括但不限於感光性介電材料時，框圍結構24之高度亦可等同於晶片22之頂面221至第二導電線路層252底面之高度，亦即二者會直接接觸。
封裝層26係包覆晶片22、黏合層23及框圍結構24。部分之導電增層結構25係包覆於封裝層26，部分係暴露於封裝層26。於本實施例中，導電增層結構25之部分之第一導電線路層251之表面係暴露於封裝層26之一底面261，其餘之導電增層結構25包括第二導電線路層252、第一導電柱253及第二導電柱254則係包覆於封裝層26中。
在本實施例中，第二導電線路層252遠離晶片22之一側還可設置複數電子元件，其可包括但不限於一主動元件271及一被動元件272。而在一些實施例中，還可如圖4所示之內埋式半導體封裝件20A，在第二導電線路層252遠離晶片22之一側還可設置其他的導電線路層及導電柱，例如第三導電柱255以及第三導電線路層256。
另外要說明的是，在本實施例中，框圍結構24係可通過微影蝕刻之半導體製程技術、塗佈或點膠等方式而形成於晶片22之頂面221，之後再將載有框圍結構24之晶片22納入封裝件的製程中。
綜上所述，本創作之內埋式半導體封裝件利用在晶片之頂面設置一框圍結構以令晶片之電性接點被框圍結構所框圍住，因此能夠有效阻擋及避免黏合層因為接置晶片時的壓擠作用而向上攀爬汙染到晶片頂面，故不會有電性橋接的風險發生。如此一來，將能夠放寬黏合層的塗膠製程的製程參數，包括但不限於黏著層之高度，同時也能夠提高產品良率。
上述之實施例僅用來列舉本創作之實施態樣，以及闡釋本創作之技術特徵，並非用來限制本創作之保護範疇。任何熟悉本項技術者可輕易完成之改變或均等性之安排均屬於本創作所主張之範圍，本創作之權利保護範圍應以申請專利範圍為準。
10:半導體封裝件
11:第一導線層
12:晶片
121:頂面
13:黏著材料
14:導電柱層
141:第一導電柱
142:第二導電柱
15:第二導線層
16:封裝材料
20,20A:內埋式半導體封裝件
21:基座
211:接合表面
22:晶片
221:頂面
222:底面
223:側面
23:黏合層
24:框圍結構
241:側面
25:導電增層結構
251:第一導電線路層
252:第二導電線路層
253:第一導電柱
254:第二導電柱
255:第三導電柱
256:第三導電線路層
26:封裝層
261:底面
271:主動元件
272:被動元件
A:區域
〔圖1〕係顯示習知的一種半導體封裝件之一示意圖。
〔圖2〕係顯示依據本創作較佳實施例之一種內埋式半導體封裝件之一示意圖。
〔圖3〕係顯示載有框圍結構之晶片之一俯視圖。
〔圖4〕係顯示依據本創作較佳實施例之內埋式半導體封裝件之另一實施態樣之一示意圖。
20:內埋式半導體封裝件
21:基座
211:接合表面
22:晶片
221:頂面
222:底面
223:側面
23:黏合層
24:框圍結構
241:側面
25:導電增層結構
251:第一導電線路層
252:第二導電線路層
253:第一導電柱
254:第二導電柱
26:封裝層
261:底面
271:主動元件
272:被動元件
Claims (10)
- 一種內埋式半導體封裝件，包含： 一基座，具有一接合表面； 一晶片，具有相對之一頂面及一底面，該底面通過一黏合層而接合於該基座之該接合表面； 一框圍結構，沿該晶片之該頂面之周緣設置；以及 一封裝層，包覆該晶片及該框圍結構。
- 如請求項1所述之內埋式半導體封裝件，其中該基座係為一金屬基座。
- 如請求項1所述之內埋式半導體封裝件，更包含一導電增層結構，其一部分包覆於該封裝層中，另一部分外露於該封裝層之一表面。
- 如請求項3所述之內埋式半導體封裝件，其中該導電增層結構包含： 至少一導電線路層，與該基座之該接合表面呈平行，並設置於該晶片之該頂面之上之該封裝層中；以及 一導電柱層，電性連接於該晶片之該頂面與該導電線路層間。
- 如請求項4所述之內埋式半導體封裝件，其中該框圍結構之高度小於該晶片之該頂面至該導電線路層底面之高度。
- 如請求項3所述之內埋式半導體封裝件，其中該基座係為該導電增層結構之一部分。
- 如請求項1所述之內埋式半導體封裝件，其中該框圍結構之材質係為一絕緣材料。
- 如請求項7所述之內埋式半導體封裝件，其中該絕緣材料係包括聚醯氬胺、氮化矽或Epoxy。
- 如請求項7所述之內埋式半導體封裝件，其中該絕緣材料係包括底部填充膠、防焊劑或感光性介電材料。
- 如請求項1所述之內埋式半導體封裝件，其係應用於一面板級封裝之封裝件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112209142U TWM649061U (zh) | 2023-08-25 | 2023-08-25 | 內埋式半導體封裝件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112209142U TWM649061U (zh) | 2023-08-25 | 2023-08-25 | 內埋式半導體封裝件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM649061U true TWM649061U (zh) | 2023-12-01 |
Family
ID=90040332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112209142U TWM649061U (zh) | 2023-08-25 | 2023-08-25 | 內埋式半導體封裝件 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM649061U (zh) |
-
2023
- 2023-08-25 TW TW112209142U patent/TWM649061U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129870B2 (en) | Package structure having embedded electronic component | |
| TWI631676B (zh) | 電子封裝件及其製法 | |
| US20190279937A1 (en) | Electronic package and method for fabricating the same | |
| US11031329B2 (en) | Method of fabricating packaging substrate | |
| US9287191B2 (en) | Semiconductor device package and method | |
| US20120193789A1 (en) | Package stack device and fabrication method thereof | |
| TW201603215A (zh) | 封裝結構及其製法 | |
| US12107055B2 (en) | Electronic package and fabrication method thereof | |
| TWI740305B (zh) | 電子封裝件及其製法 | |
| CN110581107A (zh) | 半导体封装及其制造方法 | |
| TWI736859B (zh) | 電子封裝件及其製法 | |
| TWI767243B (zh) | 電子封裝件 | |
| TWI732509B (zh) | 電子封裝件 | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| TWM649061U (zh) | 內埋式半導體封裝件 | |
| CN220731503U (zh) | 内埋式半导体封装件 | |
| TWI778654B (zh) | 電子封裝件及其製法 | |
| TWI852332B (zh) | 電子封裝件及其製法 | |
| TWI819440B (zh) | 電子封裝件及其製法 | |
| TWI585869B (zh) | 半導體封裝結構及其製法 | |
| US20240274505A1 (en) | Electronic package and manufacturing method thereof | |
| US20240274495A1 (en) | Electronic package and manufacturing method thereof | |
| US20240213134A1 (en) | Electronic package | |
| TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
| TW201810589A (zh) | 電子封裝件之製法 |