TWM621970U - 線路板 - Google Patents
線路板 Download PDFInfo
- Publication number
- TWM621970U TWM621970U TW110211946U TW110211946U TWM621970U TW M621970 U TWM621970 U TW M621970U TW 110211946 U TW110211946 U TW 110211946U TW 110211946 U TW110211946 U TW 110211946U TW M621970 U TWM621970 U TW M621970U
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- circuit
- substrate
- layer
- chamfered surface
- Prior art date
Links
Images
Abstract
本新型之線路板包括一基板、多個介電層及多個線路層。多個介電層是設置於基板的其中一側,而多個線路層是與上述介電層交叉設置。其中,線路板具有一斜切面,且至少部分的上述線路層的一端裸露於該斜切面上以形成多個連接墊。
Description
本新型是有關一種線路板,特別是指一種具有削邊角設計的線路板。
請參閱圖1,圖1所繪示為傳統線路板10的示意圖。現行的印製電路板(PCB)設計通常會將晶片11安裝在線路板10的外層,晶片11的訊號需藉由盲孔或通孔才能在線路板10的任何一層進行傳遞。然而,這些過孔(盲孔或通孔)對於訊號而言都是阻抗不連續的因素之一,其會造成訊號的反彈。此外,越多的過孔也會造成有效訊號的強度減弱。詳細來說,過孔的方式的訊號傳輸距離較長,所以造成訊號損失也較多,且越高頻的訊號通常損耗越多,進而限制高速訊號的發展。
因此,如何設計一種減少阻抗不連續及縮短訊號傳輸距離的線路板,便是本領域具有通常知識者值得去思量地。
本新型之目的在於提供一線路板,該線路板結構能減少阻抗不連續及縮短訊號傳輸距離。
本新型之線路板包括一基板、多個介電層及多個線路層。多個介電層是設置於基板的其中一側,而多個線路層是與上述介電層交叉設置。其中,線路板具有一斜切面,且至少部分的線路層的一端裸露於該斜切面上以形成多個連接墊。
在上所述的線路板中,斜切面與該基板的夾角小於90度。
在上所述的線路板中,斜切面與該基板的夾角為45~60度。
在上所述的線路板中,還包括一絕緣保護層,上述介電層是位於絕緣保護層與基板間。
在上所述的線路板中,還包括至少一電子元件,電子元件是焊接在連接墊上。
在上所述的線路板中,電子元件為一晶片。
本新型具有下述優點:線路板經由削邊角設計,使晶片封裝時,其訊號能夠直接傳遞至線路板的各層,故線路板結構能減少阻抗不連續及縮短訊號傳輸距離。
為讓本新型之上述特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
請參閱圖2A,圖2A所繪示為本實施例之線路板20。本新型之線路板20包括一基板25、多個介電層22、多個線路層23、一絕緣保護層24及一電子元件21。其中,多個介電層22是設置於基板25的其中一側,且這些介電層22是位於絕緣保護層24與基板25間。此外,多個線路層23是與上述介電層22交叉設置。詳細來說,相鄰的兩個線路層23之間是設有一層的介電層22。並且,在本實施例中,基板25的上下兩側皆設有介電層22與線路層23。在本實施例中,基板25例如是聚醯亞胺基板、玻璃基板、陶瓷基板、或絕緣矽基板,而介電層112的材料可包含無機材料(例如:氧化矽、氮化矽、氮氧化矽)、有機材料、或其他適宜的介電材料。此外,線路層23的材質例如為銅。
請參閱圖2B及圖2C,圖2B所繪示為斜切面20C與基板25的夾角θ的示意圖,圖2C所繪示為斜切面20C形成多個連接墊23P的示意圖。本實施例之線路板20是具有一斜切面20C,斜切面20C是與基板25形成一夾角θ1,且夾角θ1是小於90度。因此,線路板20是屬於一種削邊角設計的板子。在其他的實施例中,斜切面20C與基板25的夾角θ1可為45~60度。
此外,線路層23的一端是裸露於斜切面20C上以形成多個連接墊23P。舉例來說,在圖2C中,由上至下不同高度的四個線路層23於圖中的右端都裸露於斜切面20C上,所以斜切面20C有助於不同高度的線路層23同時暴露於線路板20的外部,以形成多個連接墊23P。值得注意的是,在本實施例中,所有線路層23的一端都裸露於斜切面20C上,但在其他實施例中,也可以只有部分的線路層23的一端都裸露於斜切面20C上,而其他部分的線路層23則未裸露。
請再次參閱圖2A,電子元件21例如為一晶片,且電子元件21是焊接在這些連接墊23P上。其中,這些連接墊23P是對應於不同高度的線路層23,也就是對應於不同層的線路層23。因此,電子元件21之訊號能夠直接傳遞至線路板20的任何一層,藉以減少阻抗不連續點位以及縮短訊號傳輸距離,從而便能減少因為經過過孔而所造成的訊號損失。
另外,請再次參閱圖2C,線路層23不需要焊接的部分23N(虛線橢圓框)便不需要延伸到斜切面20C,線路層23需要焊接的部分再延伸超過斜切面20C即可,線路層23裸露的部分便為連接墊23P。如此一來,斜切面20C上的連接墊23P就完全都是需要電子元件21焊接的部分。
請參閱圖2D,圖2D所繪示為圖2C的局部放大圖。連接墊23P的間距是與介電層112的厚度、線路層23的厚度、連接墊23P的線寬及連接墊23P的線距有關。更詳細來說,垂直的連接墊間距BP1與介電層厚度Td、線路層厚度Tc及夾角θ1有關,水平的連接墊間距BP2則是與線距S及線寬TW有關,連接墊間距BP1與連接墊間距BP2的計算公式如下:
;
;
透過上述計算公式,當線路層23延伸到設計好的斜切面20C時,相鄰的線路層23之間的距離便能符合連接墊23P的間距。
請參閱圖2E,當切割角度(夾角θ1)固定時,隨著線路延伸距離向右延伸多一點或少一點,便可改變斜切面20C的面積。詳細來說,相同的切割角度透過垂直的線路調整上下的距離能改變斜切面20C的面積大小,例如:在圖2E中,斜切面20C的面積A1是小於斜切面20C的面積A2。因此,經由調整斜切面20C的面積大小,不同大小的電子元件21都能設置於適合的斜切面20C。
請參閱圖3A至圖3F,圖3A至圖3F所繪示為線路板20的製造方法的實施例。線路板20的製造方法如下列步驟:
首先,請參閱圖3A,提供一線路板20’及一傾斜調整平台8,線路板20’是設置在傾斜調整平台8上。其中,線路板20’包括一基板25、多個介電層22、多個線路層23及一絕緣保護層24,且多個線路層23是與多個介電層22交叉設置。線路板20’主要是藉由在基板25的上下二表面形成交叉設置的線路層23與介電層22而製成,由於線路板20’的製程所牽涉到的細節,例如:電鍍、沉積、顯影、鑽孔,是本領域具有通常知識者所熟悉,故將不在本說明書詳細說明。
之後,請參閱圖3B,將傾斜調整平台8進行調整,使傾斜調整平台8與水平面形成一夾角θ2。其中,夾角θ2是相同於夾角θ1,所以夾角θ2是小於90度。
接著,請參閱圖3C及圖3D,經過CNC加工機對線路板20’進行切割,以形成如圖2C所示的斜切面20C,以讓線路層23的其中一端露出以形成連接墊23P。斜切面20C會與基板25形成該夾角θ1。並且,切割線路板20’的精度可做到最小為 ± 5 um。然後,請參閱圖3E,將斜切面20C進行拋光。其中拋光的方式例如為CMP 化學機械研磨及CP 離子拋光,此二種拋光方法皆可做到奈米等級之粗糙度,藉以將斜切面20C平整化。再來,請參閱圖3F,將電子元件2利用焊接的方式設置於斜切面20C上,以完成本新型之線路板20的製作。
請參閱圖4,圖4所繪示為另一實施例之線路板30的示意圖。線路板30與線路板20的差異在於:線路板30的基板35是只有一側(上方)設有介電層22與線路層23,另一側(下方)不具有介電層22與線路層23。然而,這並不影響線路板30的運作。詳細來說,線路板30的電子元件21同樣能以焊接的方式設置在斜切面20C上。因此,電子元件21之訊號同樣能夠直接傳遞至線路板30的任何一層。
綜上所述,本新型之線路板經由削邊角的設計,使電子元件在安裝於線路板後,電子元件所發出的訊號能夠直接傳遞至線路板的各層線路層,讓訊號減少過孔傳輸,藉以減少阻抗不連續以及減少訊號傳輸距離,降低訊號損失。
雖然本新型已以較佳實施例揭露如上,然其並非用以限定本新型,任何所屬技術領域中具有通常知識者,在不脫離本新型之精神和範圍內,當可作些許之更動與潤飾,因此本新型之保護範圍當視後附之申請專利範圍所界定者為準。
8:傾斜調整平台
10:線路板
11:晶片
20、30:線路板
20’:線路板
20C:斜切面
21:電子元件
22:介電層
23:線路層
23P:連接墊
24:絕緣保護層
25、35:基板
θ1、θ2:夾角
A1、A2:斜切面的面積
S:線距
TW:線寬
Tc:線路層厚度
Td:介電層厚度
BP1:垂直的連接墊間距
BP2:水平的連接墊間距
圖1所繪示為傳統線路板10的示意圖。
圖2A所繪示為本實施例之線路板20。
圖2B所繪示為斜切面20C與基板25的夾角θ的示意圖。
圖2C所繪示為斜切面20C形成多個連接墊23P的示意圖。
圖2D所繪示為圖2C的局部放大圖。
圖2E所繪示為不同面積的斜切面20C的示意圖。
圖3A至圖3F所繪示為線路板20的製造方法的實施例。
圖4所繪示為另一實施例之線路板30的示意圖。
20:線路板
20C:斜切面
21:電子元件
22:介電層
23:線路層
24:絕緣保護層
25:基板
Claims (6)
- 一種線路板,包括: 一基板; 多個介電層,設置於該基板的其中一側;及 多個線路層,與上述介電層交叉設置; 其中,該線路板具有一斜切面,且至少部分的上述線路層的一端裸露於該斜切面上以形成多個連接墊。
- 如請求項1所述的線路板,其中該斜切面與該基板的夾角小於90度。
- 如請求項2所述的線路板,其中該斜切面與該基板的夾角為45~60度。
- 如請求項3所述的線路板,還包括一絕緣保護層,其中上述介電層是位於該絕緣保護層與該基板間。
- 如請求項1所述的線路板,更包括至少一電子元件,其中該電子元件是焊接在該連接墊上。
- 如請求項5所述的線路板,其中該電子元件為一晶片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110211946U TWM621970U (zh) | 2021-10-12 | 2021-10-12 | 線路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110211946U TWM621970U (zh) | 2021-10-12 | 2021-10-12 | 線路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM621970U true TWM621970U (zh) | 2022-01-01 |
Family
ID=80784976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110211946U TWM621970U (zh) | 2021-10-12 | 2021-10-12 | 線路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM621970U (zh) |
-
2021
- 2021-10-12 TW TW110211946U patent/TWM621970U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2555240B1 (en) | Packaging substrate having embedded interposer and fabrication method thereof | |
US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
US9299651B2 (en) | Semiconductor assembly and method of manufacturing the same | |
KR100269551B1 (ko) | 반도체 패키지 장치 및 그 제조 방법(Packaged semiconductor device and method of manufacturing the same) | |
JP4844391B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
JP2019525464A (ja) | 下にある凹状コンポーネント配置 | |
JP2005191518A (ja) | 斜行バイアが形成された印刷回路基板およびパッケージ | |
JP2011082496A (ja) | 貫通電極基板及びその製造方法 | |
JP2016092406A (ja) | 印刷回路基板及びその製造方法 | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
US20120319289A1 (en) | Semiconductor package | |
TW201517224A (zh) | 半導體裝置以及其製備方法 | |
TWM621970U (zh) | 線路板 | |
CN215912284U (zh) | 线路板 | |
KR20170004260A (ko) | 인쇄회로기판 및 그 제조방법 | |
US20160071807A1 (en) | Methodology to achieve zero warpage for ic package | |
TWI471992B (zh) | 具有導電凸塊之半導體裝置、封裝結構及製法 | |
JP2004235441A (ja) | 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置 | |
JP2023069792A (ja) | 量子デバイス | |
JP4452846B2 (ja) | 金属−セラミックス接合基板及びその製造方法 | |
TWI573230B (zh) | 封裝件及其封裝基板 | |
TWI775930B (zh) | 配線基板、零件構裝配線基板、半導體裝置及配線基板的製造方法 | |
US20240063107A1 (en) | Crack arrest features for miultilevel package substrate | |
JP2002334953A (ja) | 配線基板の加工方法 |