TWM591695U - 積層陶瓷電容器 - Google Patents
積層陶瓷電容器 Download PDFInfo
- Publication number
- TWM591695U TWM591695U TW108215310U TW108215310U TWM591695U TW M591695 U TWM591695 U TW M591695U TW 108215310 U TW108215310 U TW 108215310U TW 108215310 U TW108215310 U TW 108215310U TW M591695 U TWM591695 U TW M591695U
- Authority
- TW
- Taiwan
- Prior art keywords
- internal electrode
- electrode layer
- ceramic capacitor
- multilayer ceramic
- core
- Prior art date
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本創作為有關一種積層陶瓷電容器,該介電質本體所具之複數陶瓷誘電層間為設有呈交錯間隔排列之複數內電極層,且各內電極層所具之芯部一側形成有向內縮而與相鄰內電極層的芯部重疊之第一端部,而芯部另側形成有露出於介電質本體外之第二端部,且第二端部端面剖設有複數凹槽以形成細長形狀並彼此平行排列之複數引出部,而內電極層之第二端部與相鄰內電極層的第一端部之間形成有一水平間距,再於介電質本體相對二側處設有與複數內電極層的第二端部形成電性接觸之二外部端電極,其因內電極層之第一端部為與相鄰內電極層的芯部重疊,可有效提升複數內電極層之芯部處的支撐強度,進而增加承受燒結時的收縮應力,藉此減少複數內電極層之芯部發生塌陷或變形的情形,從而提升產品良率與可靠度。
Description
本創作係提供一種積層陶瓷電容器,尤指內電極層之第一端部為與相鄰內電極層的芯部重疊,以有效提升複數內電極層之芯部處的支撐強度,增加承受燒結時的收縮應力,進而減少複數內電極層之芯部處發生塌陷或變形的情形,藉此提升產品良率與可靠度。
按,現今電子元件之製作逐漸被要求多工發展,以符合高階電子元件彼此之間複雜的訊號傳遞與運作,並使電容器朝著微型化、高電容量、高穩定性及可靠度等趨勢邁進,而傳統電容器轉變為以晶片方式的積層陶瓷電容器,由於生產設備精進及製程技術的持續突破,使積層陶瓷電容器不但大幅縮小其體積及降低了生產成本,通常也被課以高電容量及高信賴度的產品要求。
積層陶瓷電容器儲存電荷的功能,主要源自複數個彼此相互堆疊的陶瓷誘電體層及內電極層,並由內電極層與陶瓷誘電體層二端之外電極作電性接續,其層狀結構係可以儲存電量的特殊容器,這種容器的電量儲存原理,基本上係使用至少二片相互堆疊平行但中間夾有一陶瓷絕緣物的金屬片,陶瓷絕緣物的作用係阻隔金屬片,使各二相鄰金屬片彼此之間絕對不會發生接觸,當二片金屬片中的任一片與電池正極端接觸時,
另一片將同時吸引電子流蓄積並作為電池負極端,此時該金屬片開始儲存電荷,始稱為電容。
由於電容儲存電荷的能力與金屬片及陶瓷絕緣物彼此之間所能堆疊的層數成正比,這種層狀結構形成積層陶瓷電容器的基本模型,當堆疊層數不斷增加時,電容值就自然會伴隨著提升,而進一步地,為了使堆疊的層數可以大幅增加,積層陶瓷電容器的多工發展上遂開始減小金屬片及陶瓷絕緣物厚度,目的不外乎使積層陶瓷電容器在有限的體積內能夠做到最大數量的堆疊設置,這種層狀結構的堆疊設置如同並聯有最大數量的電容,使積層陶瓷電容器總電容量等於各層電容量的總和(Ct=C1+C2+C3+…Ci)。
又請參閱習知技藝如日本特開2006-190774之專利案,其揭露一種積層陶瓷電容器,該積層陶瓷電容器之介電質本體包括相互堆疊之複數陶瓷基板,並於各陶瓷基板表面設有內電極,且二相鄰陶瓷基板上的內電極為以交錯之方向設置,而內電極具有大面積部及面積小於大面積部的面積之小面積部,且大面積部及小面積部之間連接有寬度小於小面積部的寬度之連接部,而大面積部相對於連接部另側設有露出於陶瓷基板外之端部,又於複數陶瓷基板相對二側邊分別設有與複數端部電性連接之二外電極。
前述複數內電極的大小面積部為呈交錯相互堆疊,且大小面積部的邊緣為不重疊,然而,現今內電極的金屬片工藝越做越薄,所以材料本身承受瞬間電壓或抗應力破壞的能力都會隨之下降,若堆疊過多內電極時,其小面積部能夠承受燒結的收縮應力不足,以致於小面積部無法
有效支撐大面積部,導致大小面積部於燒結完成後會發生塌陷或變形的情況,藉此造成產品無法使用、產品良率低之情形,且因大小面積部的邊緣為不重疊,所以不重疊的面積會過多,以致於整體電容量會損失過多,導致產品效能不好,而不具市場競爭力。
是以,要如何設法解決上述習用之缺失與不便,即為從事此行業之相關業者所亟欲研究改善之方向所在。
故,創作人有鑑於上述缺失,乃搜集相關資料,經由多方評估及考量,始設計出此種積層陶瓷電容器的新型專利者。
本創作之主要目的乃在於該介電質本體為包含上、下堆疊之複數陶瓷誘電層,並於複數陶瓷誘電層之間設有呈交錯間隔排列之複數內電極層,且各內電極層具有芯部,再於芯部一側形成有向內縮而與相鄰內電極層的芯部重疊之第一端部,而芯部另側形成有露出於介電質本體外之第二端部,且第二端部端面朝內剖設有間隔排列之複數凹槽以形成細長形狀且彼此平行排列之複數引出部,而各內電極層之第二端部與相鄰內電極層的第一端部之間形成有一水平間距,再於介電質本體相對二側處設有與複數內電極層的第二端部形成電性接觸之二外部端電極,其因內電極層之第一端部為與相鄰內電極層的芯部重疊,即可有效提升複數內電極層之芯部處的支撐強度,以可增加承受燒結時的收縮應力,進而使複數內電極層之芯部處經燒結過程後,可減少塌陷或變形的情形,藉此達到提升產品良率與可靠度之目的。
本創作之次要目的乃在於該內電極層僅有一側之第一端部
向內縮減,所以整體電容量損失有限,並能提供燒結過程避免芯部塌陷的支撐。
本創作之另一目的乃在於該複數內電極層之第二端部端面為朝內剖設有間隔排列之複數凹槽,即可減少第二端部與外部端電極接觸的面積,便可減少電鍍液沿著第二端部侵入的管道,更有利於防止電鍍液滲入內電極層之芯部所引發電容器劣化的問題,確保整體高電容值的表現,進而達到提升產品良率與可靠度之目的。
本創作之再一目的乃在於該複數內電極層的形狀大小皆相同,所以在透過網版印刷製程來將複數內電極層印刷於介電質本體之複數陶瓷誘電層上的過程中,僅需藉由單一印刷機台便可輕易往復印刷出複數內電極層,進而達到降低複數內電極層設計及印刷時間成本之目的。
1‧‧‧介電質本體
11‧‧‧陶瓷誘電層
2‧‧‧內電極層
21‧‧‧芯部
22‧‧‧第一端部
221‧‧‧第一角隅
23‧‧‧第二端部
231‧‧‧第二角隅
24‧‧‧凹槽
241‧‧‧引出部
3‧‧‧外部端電極
A‧‧‧水平間距
第一圖 係為本創作之立體外觀圖。
第二圖 係為本創作之立體分解圖。
第三圖 係為本創作之俯視圖。
為達成上述目的及功效,本創作所採用之技術手段及其構造,茲繪圖就本創作之較佳實施例詳加說明其特徵與功能如下,俾利完全瞭解。
請參閱第一、二、三圖所示,係為本創作之立體外觀圖、立體分解圖及俯視圖,由圖中可清楚看出,本創作係包括介電質本體1、
複數內電極層2及二外部端電極3,其中該介電質本體1包含上、下堆疊之複數陶瓷誘電層11,並於複數陶瓷誘電層11之間設有形狀大小相同且呈交錯間隔排列之複數內電極層2,且各內電極層2具有芯部21,再於芯部21一側形成有向內縮而與相鄰內電極層2的芯部21重疊之第一端部22,而芯部21另側形成有露出於介電質本體1外之第二端部23,且第二端部23端面朝內剖設有間隔排列之複數凹槽24,而複數凹槽24之間形成有呈細長形狀且彼此平行排列之複數引出部241(或另泛稱作梳子狀之引出部241),且引出部241寬度係介於20~500μm,較佳係80~150μm,其各內電極層2之第二端部23與相鄰內電極層2的第一端部22之間形成有一水平間距A,再於介電質本體1相對二側處設有與複數內電極層2的第二端部23形成電性接觸之二外部端電極3。
上述第一端部22之二第一角隅221與第二端部23之二第二角隅231為呈圓弧狀,以降低二第一角隅221及二第二角隅231因採用具有尖角或方形之電極圖案容易蓄積高能量或發生電弧效應的情況。
再者,上述內電極層2之複數凹槽24可呈矩形、半圓形、多邊形或其它各式形狀。
然而,上述之水平間距A為介於100~1000μm之間,較佳係100~400μm,且該水平間距A更具體地定義係內電極層2的第二端部23與相鄰內電極層2的第一端部22之間的邊界距離(y-margin)。
當本創作於實際使用時,其因內電極層2一側為形成有向內縮而與相鄰內電極層2的芯部21重疊之第一端部22,即可有效提升複數內電極層2之芯部21處的支撐強度,以可增加承受燒結時的收縮應力,進而使複數內電極層2之芯部21處經燒結過程後,可減少塌陷或變形的情形,藉此提升本創作的產品良率與可靠度,且因各內電極層2僅有一側之第一端部22向內縮減,所以整體電容量損失有限,相較於習知技術因塌陷所造成之電容量嚴重損失,其電容量損失較小,並能提供燒結過程避免芯部21塌陷的支撐。
再者,上述複數內電極層2之第二端部23端面為朝內剖設有間隔排列之複數凹槽24,即可減少第二端部23與外部端電極3接觸的面積,所以便可減少後續在製作外部端電極3的電鍍過程中,其電鍍液沿著第二端部23侵入的管道,更有利於防止電鍍液滲入內電極層2之芯部21所引發電容器劣化的問題,確保整體高電容值的表現,進而提升產品良率與可靠度。
然而,上述複數內電極層2的形狀大小皆相同,所以在透過網版印刷製程來將複數內電極層2印刷於介電質本體1之複數陶瓷誘電層11上的過程中,僅需藉由單一印刷機台便可輕易往復印刷出複數內電極層2,進而降低複數內電極層2設計及印刷時間成本。
故,本創作為主要針對積層陶瓷電容器的設計,該內電極層2之第一端部22為與相鄰內電極層2的芯部21重疊,以可有效提升複數內電極層2之芯部21處的支撐強度,進而可增加承受燒結時的收縮應力,藉此減少塌陷或變形的情形,從而達到提升本創作的產品良率與可
靠度之目的,故舉凡可達成前述效果之結構、裝置皆應受本創作所涵蓋,此種簡易修飾及等效結構變化,均應同理包含於本創作之專利範圍內,合予陳明。
綜上所述,本創作之積層陶瓷電容器於使用時,為確實能達到其功效及目的,故本創作誠為一實用性優異之創作,為符合新型專利之申請要件,爰依法提出申請,盼 審委早日賜准本案,以保障創作人之辛苦創作,倘若 鈞局審委有任何稽疑,請不吝來函指示,創作人定當竭力配合,實感德便。
1‧‧‧介電質本體
11‧‧‧陶瓷誘電層
2‧‧‧內電極層
21‧‧‧芯部
22‧‧‧第一端部
221‧‧‧第一角隅
23‧‧‧第二端部
231‧‧‧第二角隅
24‧‧‧凹槽
241‧‧‧引出部
3‧‧‧外部端電極
Claims (8)
- 一種積層陶瓷電容器,係包括介電質本體、複數內電極層及二外部端電極,其中該介電質本體為包含上、下堆疊之複數陶瓷誘電層,並於複數陶瓷誘電層之間設有呈交錯間隔排列之複數內電極層,且各內電極層具有芯部,再於芯部一側形成有向內縮而與相鄰內電極層的芯部重疊之第一端部,而芯部另側形成有露出於介電質本體外之第二端部,且第二端部端面朝內剖設有間隔排列之複數凹槽,其各內電極層之第二端部與相鄰內電極層的第一端部之間形成有一水平間距,再於介電質本體相對二側處設有與複數內電極層的第二端部形成電性接觸之二外部端電極。
- 如申請專利範圍第1項所述之積層陶瓷電容器,其中該複數內電極層的形狀大小為相同。
- 如申請專利範圍第1項所述之積層陶瓷電容器,其中該第一端部之二第一角隅與第二端部之二第二角隅為呈圓弧狀。
- 如申請專利範圍第1項所述之積層陶瓷電容器,其中該內電極層之複數凹槽之間形成有呈細長形狀且彼此平行排列之複數引出部。
- 如申請專利範圍第4項所述之積層陶瓷電容器,其中該引出部寬度係介於20~500μm。
- 如申請專利範圍第5項所述之積層陶瓷電容器,其中該引出部寬度係80~150μm。
- 如申請專利範圍第1項所述之積層陶瓷電容器,其中該內電極層之第二端部與相鄰內電極層的第一端部間所形成之水平間距係介於100 ~1000μm。
- 如申請專利範圍第7項所述之積層陶瓷電容器,其中該水平間距係100~400μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108215310U TWM591695U (zh) | 2019-11-19 | 2019-11-19 | 積層陶瓷電容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108215310U TWM591695U (zh) | 2019-11-19 | 2019-11-19 | 積層陶瓷電容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM591695U true TWM591695U (zh) | 2020-03-01 |
Family
ID=70767958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108215310U TWM591695U (zh) | 2019-11-19 | 2019-11-19 | 積層陶瓷電容器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM591695U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI752895B (zh) * | 2021-08-05 | 2022-01-11 | 國巨股份有限公司 | 積層陶瓷電容之製造方法 |
CN115458331A (zh) * | 2022-08-29 | 2022-12-09 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
-
2019
- 2019-11-19 TW TW108215310U patent/TWM591695U/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI752895B (zh) * | 2021-08-05 | 2022-01-11 | 國巨股份有限公司 | 積層陶瓷電容之製造方法 |
CN115458331A (zh) * | 2022-08-29 | 2022-12-09 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7381626B2 (ja) | キャパシタ部品 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR20220106943A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR101922866B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
JP2013191820A (ja) | 積層セラミック電子部品及びその製造方法 | |
TWM591695U (zh) | 積層陶瓷電容器 | |
KR101412900B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
KR20180073083A (ko) | 커패시터 부품 | |
KR101452070B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
CN113555214A (zh) | 层叠陶瓷电容器 | |
JP5628351B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR102436224B1 (ko) | 커패시터 부품 | |
KR20150019732A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
US20200118760A1 (en) | Multilayer ceramic capacitor having dummy pattern | |
JP6261855B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6086269B2 (ja) | セラミック電子部品およびその製造方法 | |
TWM565389U (zh) | Structural improvement of laminated ceramic capacitors | |
CN106369867A (zh) | 一种多层电卡元件及其制备方法 | |
KR20170071192A (ko) | 커패시터 및 그 제조방법 | |
KR20150121479A (ko) | 적층 세라믹 커패시터 | |
JP2007059854A (ja) | 固体電解コンデンサ | |
TWI678715B (zh) | 具碎形幾何圖案之超級電容電極及其製法 | |
WO2023233835A1 (ja) | 積層セラミックコンデンサ | |
JP4487613B2 (ja) | 積層セラミック電子部品 | |
TWM544699U (zh) | 具防跳弧功能之積層陶瓷電容器 |