TWM586910U - 載帶芯片用關機重置電路 - Google Patents
載帶芯片用關機重置電路 Download PDFInfo
- Publication number
- TWM586910U TWM586910U TW108211362U TW108211362U TWM586910U TW M586910 U TWM586910 U TW M586910U TW 108211362 U TW108211362 U TW 108211362U TW 108211362 U TW108211362 U TW 108211362U TW M586910 U TWM586910 U TW M586910U
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- module
- power supply
- node
- resistor
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本創作載帶芯片用關機重置電路,包括:分壓模組、一級電壓調節模組、儲能模組和二級模組;其中上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級電壓調節模組;上述儲能模組的一端與供電電源相連,其另一端與一級電壓調節模組、二級模組之間的第二節點電壓相連;關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級電壓調節模組導通;在一級電壓調節模組導通後,二級模組正向導通輸出關機重置電壓。
Description
本創作涉及電路設計技術領域,尤其涉及載帶芯片用關機重置電路技術領域。
在TFT液晶面板應用中,關機(power off)時為了避免面板在關機過程中出現無法預期的畫面,因此面板驅動電路芯片需要關機偵測並進行關機程式,因此關機重置電路可以啟動在芯片設計是非常重要的。
圖1是現有的開機重置電路,現有的開關機重置電路是利用RC充放電,經過兩級反向器來產生開機重置信號。如圖2所示是現有的關機重置電路的時序圖,然而現有的開機重置電路在關機(power off)過程中,會因為RC 延遲過大,當V1點降到正反器的低輸入準位(Vil)時,供電電源(VDD)已經降到工作電壓以下導致此開機重置電路在關機過程中無法作動。因此現有的重置電路(reset circuit)並非開機與關機過程都可以啟動,關機作動時容易使正反器的輸入電壓超出工作電壓。
為克服現有技術中存在的現有重置電路並非開機與關機過程都可以啟動,關機作動時容易使正反器的輸入電壓超出工作電壓的問題,本創作提供了一種載帶芯片用關機重置電路。
為了解決上述技術問題,本創作提供了一種載帶芯片用關機重置電路,包括:分壓模組、一級電壓調節模組、儲能模組和二級模組;其中上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級電壓調節模組;上述儲能模組的一端與供電電源相連,其另一端與一級電壓調節模組、二級模組之間的第二節點電壓相連;關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級電壓調節模組導通;在一級電壓調節模組反向導通後,二級模組導通輸出關機重置電壓。
進一步,上述分壓模組包括:電阻R1和電阻R2;供電電源經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓。
進一步,上述一級電壓調節模組包括:第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13;上述第三PMOS管MP11的柵極接入上述第一節點電壓,其源極與供電電源連接;上述第四PMOS管MP12的柵極接入上述第一節點電壓,其汲極接入二級模組;上述第三PMOS管MP11的汲極與第四PMOS管MP12的源極連接後接入第五PMOS管MP13的源極;上述第五PMOS管MP13的汲極接地,其柵極接入二級模組。
進一步,上述二級模組包括:第二PMOS管MP2和第二NMOS管MN2;上述第二PMOS管MP2的柵極接入一級電壓調節模組的輸出,其源極與供電電源連接;上述第二NMOS管MN2的柵極接入一級電壓調節模組的輸出,其源極接地;以及上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極相連,且上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。
進一步,上述儲能電路包括:電解電容;上述電解電容的一端與供電電源相連,其另一端與第二節點電壓相連。
與現有技術相比,本創作的有益效果是:
本創作是開機關機過程中都可以運作的重置電路,開機時,第一節點電壓隨著供電電源的上升而上升,以觸發一級電壓調節模組正向導通,在一級電壓調節模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級模組反向導通輸出開機重置電壓;關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級電壓調節模組反向導通,在一級電壓調節模組反向導通後,二級模組正向導通輸出關機重置電壓;本創作將儲能模組設置為電解電容,透過調節電解電容值的大小可以設置重置時間;本創作設置電阻R1和電阻R2對供電電源進行分壓,進而透過改變電阻R1和電阻R2的阻值大小可以調節輸入的電壓值。
茲為便於更進一步對本創作之構造、使用及其特徵有更深一層明確、詳實的認識與瞭解,爰舉出較佳實施例,配合圖式詳細說明如下:
如圖3-4所示,本創作示意性的示出了一種載帶芯片用關機重置電路,包括:
分壓模組、一級電壓調節模組、儲能模組和二級模組;其中上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級電壓調節模組;上述儲能模組的一端與供電電源相連,其另一端與一級電壓調節模組、二級模組之間的第二節點電壓相連;開機時,第一節點電壓隨著供電電源的上升而上升,以觸發一級電壓調節模組正向導通;在一級電壓調節模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級模組反向導通輸出開機重置電壓;以及關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級電壓調節模組反向導通;在一級電壓調節模組反向導通後,二級模組正向導通輸出關機重置電壓。
上述分壓模組包括:電阻R1和電阻R2;供電電源經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓。
上述一級電壓調節模組包括:第一NMOS管MN1、第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13;上述第三PMOS管MP11的柵極接入上述第一節點電壓,其源極與供電電源連接;上述第四PMOS管MP12的柵極接入上述第一節點電壓,其汲極接入二級模組;上述第三PMOS管MP11的汲極與第四PMOS管MP12的源極連接後接入第五PMOS管MP13的源極;上述第五PMOS管MP13的汲極接地,其柵極接入二級模組;上述第一NMOS管MN1的柵極接入上述第一節點電壓,其源極接地,上述第一NMOS管MN1的汲極接入二級模組。
上述二級模組包括:第二PMOS管MP2和第二NMOS管MN2;上述第二PMOS管MP2的柵極接入一級電壓調節模組的輸出,其源極與供電電源連接;上述第二NMOS管MN2的柵極接入一級電壓調節模組的輸出,其源極接地;以及上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極相連,且上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。
上述儲能電路包括:電解電容;上述電解電容的一端與供電電源相連,其另一端與第二節點電壓相連。
電阻R1和電阻R2並不限於用被動電阻來設計,亦可以利用電晶體等效電阻來設計。
如圖3和圖4所示,利用電阻R1和電阻R2的分壓來產生一個所需要的第一節點電壓V1,其中V1=VDD*(R2/(R1+R2))。關機時,第一節點電壓V1隨著供電電源(VDD)下降而下降,當重置信號未狀態前,第二節點電壓V2狀態為接地,此時第五PMOS管MP13導通,節點電壓VA的電壓為-Vthmp13。當供電電源VDD持續下降,第一節點電壓V1電壓降到低於VA+Vtmp12時(其中Vthmp12為負值),第四PMOS管MP12導通轉態。此時第二節點電壓V2電壓為VDD,第三PMOS管MP11關閉。再經過二級模組(第二PMOS管MP2和第二NMOS管MN2組成)中的第二NMOS管MN2,則關機重置信號產生。本創作可將重置電路的低輸入準位(Vil)降至VA+Vthmp12 (Vthmp12為負值)。已知的關機重置電路的低輸入準位(Vil)受限於PMOS電晶體的臨界電壓特性,低輸入準位(Vil)可調整範圍區間小,透過的本創作設計的關機重置電路可將低輸入準位(Vil)的可調範圍擴大,同時第一節點電壓V1也不受RC的效應影響,可讓關機重置電路工作更加容易。
本創作透過電阻R1和電阻R2分壓,第一節點電壓V1經過高輸入準位(Vih)與低輸入準位(Vil)調整電路來設計重置啟動電壓,另一方面可透過電容值來決定重置時間,同時本創作可將低輸入準位(Vil)的可調範圍擴大,使關機重置電路工作更加完善,相較於現有技術有顯著進步。
以上所舉實施例,僅用為方便說明本創作並非加以限制,在不離本創作精神範疇,熟悉此一行業技藝人士依本創作申請專利範圍及新型說明所作之各種簡易變形與修飾,均仍應含括於以下申請專利範圍中。
MN1‧‧‧第一NMOS管
MN2‧‧‧第二NMOS管
MP2‧‧‧第二PMOS管
MP11‧‧‧第三PMOS管
MP12‧‧‧第四PMOS管
MP13‧‧‧第五PMOS管
R1、R2‧‧‧電阻
V1‧‧‧第二節點電壓
V2‧‧‧第二節點電壓
MN2‧‧‧第二NMOS管
MP2‧‧‧第二PMOS管
MP11‧‧‧第三PMOS管
MP12‧‧‧第四PMOS管
MP13‧‧‧第五PMOS管
R1、R2‧‧‧電阻
V1‧‧‧第二節點電壓
V2‧‧‧第二節點電壓
圖1是現有的關機重置電路的示意圖;
圖2是現有的關機重置電路的時序圖;
圖3是本創作的關機重置電路圖;以及
圖4是本創作的關機重置電路的時序圖。
圖2是現有的關機重置電路的時序圖;
圖3是本創作的關機重置電路圖;以及
圖4是本創作的關機重置電路的時序圖。
Claims (5)
- 一種載帶芯片用關機重置電路, 包括:
分壓模組、一級電壓調節模組、儲能模組和二級模組;其中
上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級電壓調節模組;
上述儲能模組的一端與供電電源相連,其另一端與一級電壓調節模組、二級模組之間的第二節點電壓相連;
關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級電壓調節模組導通;
在一級電壓調節模組導通後,二級模組正向導通輸出關機重置電壓。 - 如請求項第1項所述載帶芯片用關機重置電路,其中,上述分壓模組包括:電阻R1和電阻R2;
供電電源經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓。 - 如請求項第2項所述載帶芯片用關機重置電路,其中,上述一級電壓調節模組包括:第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13;
上述第三PMOS管MP11的柵極接入上述第一節點電壓,其源極與供電電源連接;
上述第四PMOS管MP12的柵極接入上述第一節點電壓,其汲極接入二級模組;
上述第三PMOS管MP11的汲極與第四PMOS管MP12的源極連接後接入第五PMOS管MP13的源極;
上述第五PMOS管MP13的汲極接地,其柵極接入二級模組。 - 如請求項第3項所述載帶芯片用關機重置電路,其中,上述二級模組包括:第二PMOS管MP2和第二NMOS管MN2;
上述第二PMOS管MP2的柵極接入一級電壓調節模組的輸出,其源極與供電電源連接;
上述第二NMOS管MN2的柵極接入一級電壓調節模組的輸出,其源極接地;以及
上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極相連,且上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。 - 如請求項第4項所述載帶芯片用關機重置電路,其中,上述儲能電路包括:電解電容;
上述電解電容的一端與供電電源相連,其另一端與第二節點電壓相連。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108211362U TWM586910U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用關機重置電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108211362U TWM586910U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用關機重置電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM586910U true TWM586910U (zh) | 2019-11-21 |
Family
ID=69190563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108211362U TWM586910U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用關機重置電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM586910U (zh) |
-
2019
- 2019-08-27 TW TW108211362U patent/TWM586910U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI439051B (zh) | 準位轉換正反器及其操作方法 | |
CN112311383A (zh) | 实现电源监控高效低功耗的电路及工作方法 | |
TWI708134B (zh) | 基體偏壓產生電路 | |
TWI528718B (zh) | 輸出緩衝器 | |
TWM586910U (zh) | 載帶芯片用關機重置電路 | |
JP2009098801A (ja) | 電源回路及びそれを用いた内部電源電圧発生方法 | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
JP4476501B2 (ja) | パワーオンリセット回路 | |
TWI684089B (zh) | 電壓調整電路 | |
CN108829174B (zh) | 线性稳压器电路 | |
TWI692200B (zh) | 載帶芯片用開機關機重置電路及其工作方法 | |
CN114637367A (zh) | 一种芯片内部低压电源产生电路 | |
TWI440005B (zh) | 產生液晶顯示器的削角電壓的削角電路及其方法 | |
TW201947352A (zh) | 數位穩壓器 | |
TWM586490U (zh) | 載帶芯片用開機關機重置電路 | |
CN210518244U (zh) | 一种载带芯片用关机重置电路 | |
TW201830863A (zh) | 電源啟動控制電路以及輸入/出控制電路 | |
TWM616390U (zh) | 低功率電壓位準移位器 | |
TWI502892B (zh) | 輸入緩衝器 | |
CN210691250U (zh) | 一种载带芯片用开机关机重置电路 | |
US8542041B2 (en) | Semiconductor device and system | |
TWI601385B (zh) | 延遲電路 | |
CN110350898B (zh) | 一种载带芯片用开机关机重置电路及其工作方法 | |
CN211018782U (zh) | 一种载带芯片用开机重置电路 | |
TWM576365U (zh) | 低功率電壓位準轉換器 |