TWM586490U - 載帶芯片用開機關機重置電路 - Google Patents
載帶芯片用開機關機重置電路 Download PDFInfo
- Publication number
- TWM586490U TWM586490U TW108211360U TW108211360U TWM586490U TW M586490 U TWM586490 U TW M586490U TW 108211360 U TW108211360 U TW 108211360U TW 108211360 U TW108211360 U TW 108211360U TW M586490 U TWM586490 U TW M586490U
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- module
- flip
- node
- flop
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本創作載帶芯片用開機關機重置電路,包括:分壓模組、一級正反器模組、儲能模組和二級正反器模組;分壓模組用於對供電電源進行分壓,將第一節點電壓傳輸至一級正反器模組;儲能模組一端與供電電源相連,另一端與一級正反器模組、二級正反器模組之間的第二節點電壓相連;開機時,第一節點電壓隨供電電源的上升而上升,以觸發一級正反器模組正向導通;一級正反器模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級正反器模組反向導通輸出開機重置電壓;關機時,第一節點電壓隨供電電源的下降而下降,以觸發一級正反器模組反向導通;在一級正反器模組反向導通後,二級正反器模組正向導通輸出關機重置電壓。
Description
本創作涉及電路設計技術領域,尤其涉及載帶芯片用開機關機重置電路技術領域。
在積體電路設計中為了避免開機(power on)時電路節點(node)中進入未知狀態(unknown state)而造成誤動作或漏電,因此需要使用開機重置信號(power on reset)讓內部節點可以維持在預設電壓,讓電路可以進入預設狀態,因此開機重置電路(power on reset circuit)設計對於積體電路設計是非常重要。在TFT液晶面板應用中,關機(power off)時為了避免面板在關機過程中出現無法預期的畫面,因此面板驅動電路芯片需要關機偵測並進行關機程式,因此開機關機重置電路可以啟動在芯片設計是非常重要的。
圖1是現有的開機重置電路,現有的開機重置電路是利用RC充放電,經過兩級反向器來產生開機重置信號。如圖2所示是現有的開機重置電路的時序圖,開機時,V1點因為RC充電到第一級正反器(MP1和MN1組成)的高輸入準位(Vih)時,V2點就會轉態到接地,此時再經過一級正反器(MP2和MN2組成)則可以產生開機重置訊號(power on reset)。然而半導體製程中的電阻阻值變異相當大,容易造成開機重置信號產生的起始電壓與重置時間與模擬(simulation)不符。此電路在關機(power off)過程中,會因為RC 延遲過大,當V1點降到正反器的低輸入準位(Vil)時,供電電源(VDD)已經降到工作電壓以下導致此電路在關機過程中無法作動。因此現有的重置電路(reset circuit)並非開機與關機過程都可以啟動,且會使芯片在開關機過程中發生誤動作。
為克服現有技術中無法開機與關機均運作,且會使芯片在開關機過程中發生誤動作的問題,本創作提供了一種載帶芯片用開機關機重置電路。
為了解決上述技術問題,本創作提供了一種載帶芯片用開機關機重置電路,包括:分壓模組、一級正反器模組、儲能模組和二級正反器模組;其中上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級正反器模組;上述儲能模組的一端與供電電源相連,其另一端與一級正反器模組、二級正反器模組之間的第二節點電壓相連;開機時,第一節點電壓隨著供電電源的上升而上升,以觸發一級正反器模組正向導通;在一級正反器模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級正反器模組反向導通輸出開機重置電壓;以及關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級正反器模組反向導通;在一級正反器模組反向導通後,二級正反器模組正向導通輸出關機重置電壓。
進一步,上述分壓模組包括:電阻R1和電阻R2;供電電源經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓。
進一步,上述一級正反器模組包括:第一PMOS管和第一NMOS管;上述第一PMOS管的柵極接入上述第一節點電壓,其源極與供電電源連接;上述第一NMOS管的柵極接入上述第一節點電壓,其源極接地;以及上述第一PMOS管的汲極與第一NMOS管的汲極均接入二級正反器模組。
進一步,上述二級正反器模組包括:第二PMOS管和第二NMOS管;上述第二PMOS管的柵極接入一級正反器模組的輸出,其源極與供電電源連接;上述第二NMOS管的柵極接入一級正反器模組的輸出,其源極接地;以及上述第二PMOS管的汲極與第二NMOS管的汲極相連,且上述第二PMOS管的汲極與第二NMOS管的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。
進一步,上述儲能電路包括:電解電容;上述電解電容的一端與供電電源相連,其另一端與第二節點電壓相連。
與現有技術相比,本創作的有益效果是:
本創作是開機關機過程中都可以運作的重置電路,開機時,第一節點電壓隨著供電電源的上升而上升,以觸發一級正反器模組正向導通,在一級正反器模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級正反器模組反向導通輸出開機重置電壓;關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級正反器模組反向導通,在一級正反器模組反向導通後,二級正反器模組正向導通輸出關機重置電壓;本創作將儲能模組設置為電解電容,透過調節電解電容值的大小可以設置重置時間;本創作設置電阻R1和電阻R2對供電電源進行分壓,進而透過改變電阻R1和電阻R2的阻值大小可以調節輸入的電壓值。
茲為便於更進一步對本創作之構造、使用及其特徵有更深一層明確、詳實的認識與瞭解,爰舉出較佳實施例,配合圖式詳細說明如下:
如圖3-4所示,本創作示意性的示出了一種載帶芯片用開機關機重置電路,包括:
分壓模組、一級正反器模組、儲能模組和二級正反器模組;其中上述分壓模組用於對供電電源進行分壓,並將第一節點電壓V1傳輸至上述一級正反器模組;上述儲能模組的一端與供電電源相連,其另一端與一級正反器模組、二級正反器模組之間的第二節點電壓V2相連;開機時,第一節點電壓V1隨著供電電源的上升而上升,以觸發一級正反器模組正向導通;在一級正反器模組正向導通後,儲能模組開始儲存能量,使第二節點電壓V2逐漸減小,以觸發二級正反器模組反向導通輸出開機重置電壓;以及關機時,第一節點電壓V1隨著供電電源的下降而下降,以觸發一級正反器模組反向導通;在一級正反器模組反向導通後,二級正反器模組正向導通輸出關機重置電壓。
上述分壓模組包括:電阻R1和電阻R2;供電電源經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓V1。
上述一級正反器模組包括:第一PMOS管MP1和第一NMOS管MN1;上述第一PMOS管MP1的柵極接入上述第一節點電壓V1,其源極與供電電源連接;上述第一NMOS管MN1的柵極接入上述第一節點電壓V1,其源極接地;以及上述第一PMOS管MP1的汲極與第一NMOS管MN1的汲極均接入二級正反器模組。
上述二級正反器模組包括:第二PMOS管MP2和第二NMOS管MN2;上述第二PMOS管MP2的柵極接入一級正反器模組的輸出,其源極與供電電源連接;上述第二NMOS管MN2的柵極接入一級正反器模組的輸出,其源極接地;以及上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極相連,且上述第二PMOS管MP2的汲極與第二NMOS管MN2的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。
上述儲能電路包括:電解電容;上述電解電容的一端與供電電源相連,其另一端與第二節點電壓V2相連。
電阻R1和電阻R2並不限於用被動電阻來設計,亦可以利用電晶體等效電阻來設計。
如圖3和圖4所示,利用電組R1和電阻R2的分壓功能來產生一個所需要的第一節點電壓V1,其中V1=VDD*(R2/(R1+R2))。開機時,第一節點電壓V1隨著供電電源(VDD)上升而上升,當第一節點電壓V1點高於第一級正反器(第一PMOS管MP1和第一NMOS管MN1組成)的高輸入準位(Vih)時,第二節點電壓V2馬上轉態到接地。因此可以透過電阻R1與電阻R2的分壓功能與第一級正反器的高輸入準位(Vih)來設計第一NMOS管MN1何時導通,透過改變第一NMOS管MN1的等效電組與電解電容(Cap)的電容值,可以決定重置電路的重置啟動電壓和重置時間;關機時,第一節點電壓V1會隨著供電電源(VDD)下降而下降,因此可以設計第一節點電壓V1電壓在芯片工作電壓區間時降到正反器的低輸入準位(Vil),此時關機重置電路也可以作動。當半導體電阻阻值變異時,因為電阻R1與電阻R2會同時變動,因此不會影響第一節點電壓V1點的分壓,以此方法來設計會與模擬相符。本創作的開機關機過程中都可以運作的重置電路,透過電阻R1和電阻R2分壓,第一節點電壓V1經過高輸入準位(Vih)與低輸入準位(Vil)調整電路來設計重置啟動電壓,另一方面可透過電容值來決定重置時間,同時本創作亦在關機過程時可以運作以提供芯片進行關機程式,相較於現有技術有顯著進步。
以上所舉實施例,僅用為方便說明本創作並非加以限制,在不離本創作精神範疇,熟悉此一行業技藝人士依本創作申請專利範圍及新型說明所作之各種簡易變形與修飾,均仍應含括於以下申請專利範圍中。
MP1‧‧‧第一PMOS管
MP2‧‧‧第二PMOS管
MN1‧‧‧第一NMOS管
MN2‧‧‧第二NMOS管
R1、R2‧‧‧電阻
V1‧‧‧第一節點電壓
V2‧‧‧第二節點電壓
MP2‧‧‧第二PMOS管
MN1‧‧‧第一NMOS管
MN2‧‧‧第二NMOS管
R1、R2‧‧‧電阻
V1‧‧‧第一節點電壓
V2‧‧‧第二節點電壓
圖1是現有的開機重置電路的示意圖;
圖2是現有的開機重置電路的時序圖;
圖3是本創作的實施例1中的開機關機重置電路圖;以及
圖4是本創作的實施例1中的開機關機重置電路的時序圖。
圖2是現有的開機重置電路的時序圖;
圖3是本創作的實施例1中的開機關機重置電路圖;以及
圖4是本創作的實施例1中的開機關機重置電路的時序圖。
Claims (5)
- 一種載帶芯片用開機關機重置電路, 包括:
分壓模組、一級正反器模組、儲能模組和二級正反器模組;其中
上述分壓模組用於對供電電源進行分壓,並將第一節點電壓傳輸至上述一級正反器模組;
上述儲能模組的一端與供電電源相連,其另一端與一級正反器模組、二級正反器模組之間的第二節點電壓相連;
開機時,第一節點電壓隨著供電電源的上升而上升,以觸發一級正反器模組正向導通;
在一級正反器模組正向導通後,儲能模組開始儲存能量,使第二節點電壓逐漸減小,以觸發二級正反器模組反向導通輸出開機重置電壓;以及
關機時,第一節點電壓隨著供電電源的下降而下降,以觸發一級正反器模組反向導通;
在一級正反器模組反向導通後,二級正反器模組正向導通輸出關機重置電壓。 - 如請求項第1項所述載帶芯片用開機關機重置電路,其中,上述分壓模組包括:電阻R1和電阻R2;
供電電源依次經電阻R1、電阻R2接地,且電阻R1與電阻R2之間的電壓作為上述第一節點電壓。 - 如請求項第2項所述載帶芯片用開機關機重置電路,其中,上述一級正反器模組包括:第一PMOS管和第一NMOS管;
上述第一PMOS管的柵極接入上述第一節點電壓,其源極與供電電源連接;
上述第一NMOS管的柵極接入上述第一節點電壓,其源極接地;以及
上述第一PMOS管的汲極與第一NMOS管的汲極均接入二級正反器模組。 - 如請求項第3項所述載帶芯片用開機關機重置電路,其中,上述二級正反器模組包括:第二PMOS管和第二NMOS管;
上述第二PMOS管的柵極接入一級正反器模組的輸出,其源極與供電電源連接;
上述第二NMOS管的柵極接入一級正反器模組的輸出,其源極接地;以及
上述第二PMOS管的汲極與第二NMOS管的汲極相連,且上述第二PMOS管的汲極與第二NMOS管的汲極之間的電壓作為上述開機重置電壓或上述關機重置電壓。 - 如請求項第4項所述載帶芯片用開機關機重置電路,其中,上述儲能電路包括:電解電容;
上述電解電容的一端與供電電源相連,其另一端與第二節點電壓相連。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108211360U TWM586490U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用開機關機重置電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108211360U TWM586490U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用開機關機重置電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM586490U true TWM586490U (zh) | 2019-11-11 |
Family
ID=69190439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108211360U TWM586490U (zh) | 2019-08-27 | 2019-08-27 | 載帶芯片用開機關機重置電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM586490U (zh) |
-
2019
- 2019-08-27 TW TW108211360U patent/TWM586490U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109347464B (zh) | 具有零静态功耗的上电复位/掉电检测电路及其实现方法 | |
TW201637366A (zh) | 輸出/輸入電路 | |
JP2020129425A (ja) | ランダム・アクセス・メモリ及び関連する回路、方法及びシステム | |
US10114068B1 (en) | Methods and apparatus for monitoring aging effects on an integrated circuit | |
US10116299B2 (en) | Power-on reset circuit | |
US20080001628A1 (en) | Level conversion circuit | |
US20230387893A1 (en) | Clock gating circuit and method of operating the same | |
US20160191041A1 (en) | Circuit and Method for Power-On Reset of an Integrated Circuit | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
US7944278B2 (en) | Circuit for generating negative voltage and semiconductor memory apparatus using the same | |
TWM586490U (zh) | 載帶芯片用開機關機重置電路 | |
TWI692200B (zh) | 載帶芯片用開機關機重置電路及其工作方法 | |
CN210691250U (zh) | 一种载带芯片用开机关机重置电路 | |
US8369174B2 (en) | Power up signal generation circuit | |
TWM586910U (zh) | 載帶芯片用關機重置電路 | |
US8542041B2 (en) | Semiconductor device and system | |
TWI601385B (zh) | 延遲電路 | |
TWM586491U (zh) | 載帶芯片用開機重置電路 | |
CN110739942A (zh) | 一种上电复位电路 | |
KR100965054B1 (ko) | 파워 온 리셋 회로 | |
CN110350898B (zh) | 一种载带芯片用开机关机重置电路及其工作方法 | |
TWI844207B (zh) | 非揮發性記憶體及其電壓偵測電路 | |
CN211018782U (zh) | 一种载带芯片用开机重置电路 | |
TWI547097B (zh) | 延時電路 | |
CN210518244U (zh) | 一种载带芯片用关机重置电路 |