CN210518244U - 一种载带芯片用关机重置电路 - Google Patents
一种载带芯片用关机重置电路 Download PDFInfo
- Publication number
- CN210518244U CN210518244U CN201921116510.XU CN201921116510U CN210518244U CN 210518244 U CN210518244 U CN 210518244U CN 201921116510 U CN201921116510 U CN 201921116510U CN 210518244 U CN210518244 U CN 210518244U
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- power supply
- node
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供了一种载带芯片用关机重置电路，包括：分压模块、一级电压调节模块、储能模块和二级模块；其中所述分压模块适于对供电电源进行分压，并将第一节点电压传输至所述一级电压调节模块；所述储能模块的一端与供电电源相连，其另一端与一级电压调节模块、二级模块之间的第二节点电压相连；关机时，第一节点电压适于随着供电电源的下降而下降，以触发一级电压调节模块导通；在一级电压调节模块导通后，二级模块正向导通输出关机重置电压。
Description
技术领域
本实用新型涉及电路设计技术领域，尤其涉及载带芯片用关机重置电路技术领域。
背景技术
在TFT液晶面板应用中，关机(power off)时为了避免面板在关机过程中出现无法预期的画面，因此面板驱动电路芯片需要关机侦测并进行关机程序，因此关机重置电路可以启动在芯片设计是非常重要的。
图一是现有的开机重置电路，现有的开关机重置电路是利用RC充放电，经过两级反向器来产生开机重置信号。如图二所示是现有的关机重置电路的时序图，然而现有的开机重置电路在关机(power off)过程中，会因为RC延迟过大，当V1点降到正反器的低输入准位(Vil)时，供电电源(VDD)已经降到工作电压以下导致此开机重置电路在关机过程中无法作动。因此现有的重置电路(resetcircuit)并非开机与关机过程都可以启动，工作时容易使正反器两侧电压节点超出工作电压。
实用新型内容
为克服现有技术中存在的现有重置电路并非开机与关机过程都可以启动，工作时容易使正反器两侧电压节点超出工作电压的问题，本实用新型提供了一种载带芯片用关机重置电路。
为了解决上述技术问题，本实用新型提供了一种载带芯片用关机重置电路，包括：分压模块、一级电压调节模块、储能模块和二级模块；其中所述分压模块适于对供电电源进行分压，并将第一节点电压传输至所述一级电压调节模块；所述储能模块的一端与供电电源相连，其另一端与一级电压调节模块、二级模块之间的第二节点电压相连；关机时，第一节点电压适于随着供电电源的下降而下降，以触发一级电压调节模块导通；在一级电压调节模块反向导通后，二级模块导通输出关机重置电压。
进一步，所述分压模块包括：电阻R1和电阻R2；供电电源依次经电阻R1、电阻R2接地，且电阻R1与电阻R2之间的电压作为所述第一节点电压。
进一步，所述一级电压调节模块包括：第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13；所述第三PMOS管MP11的栅极接入所述第一节点电压，其源极与供电电源连接；所述第四PMOS管MP12的栅极接入所述第一节点电压，其漏极接入二级模块；所述第三PMOS管MP11的漏极与第四PMOS管MP12的源极连接后接入第五PMOS管MP13的源极；所述第五PMOS管MP13的漏极接地，其栅极接入二级模块。
进一步，所述二级模块包括：第二PMOS管MP2和第二NMOS管MN2；所述第二PMOS管MP2的栅极接入一级电压调节模块的输出，其源极与供电电源连接；所述第二NMOS管MN2的栅极接入一级电压调节模块的输出，其源极接地；以及所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，且所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极之间的电压作为所述开机重置电压或所述关机重置电压。
进一步，所述储能电路包括：电解电容；所述电解电容的一端与供电电源相连，其另一端与第二节点电压相连。
与现有技术相比，本实用新型的有益效果是：
本实用新型是开机关机过程中都可以运作的重置电路，开机时，第一节点电压随着供电电源的上升而上升，以触发一级电压调节模块正向导通，在一级电压调节模块正向导通后，储能模块开始储存能量，使第二节点电压逐渐减小，以触发二级模块反向导通输出开机重置电压；关机时，第一节点电压随着供电电源的下降而下降，以触发一级电压调节模块反向导通，在一级电压调节模块反向导通后，二级模块正向导通输出关机重置电压；本实用新型将储能模块设置为电解电容，通过调节电解电容值的大小可以设置重置时间；本实用新型设置电阻R1和电阻R2对供电电源进行分压，进而通过改变电阻R1和电阻R2的阻值大小可以调节输入的电压值。
附图说明
图1是现有的关机重置电路的示意图；
图2是现有的关机重置电路的时序图；
图3是本实用新型的关机重置电路图；
图4是本实用新型的关机重置电路的时序图；
具体实施方式
以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
如图3-4所示，本实用新型示意性的示出了一种载带芯片用关机重置电路，包括：
分压模块、一级电压调节模块、储能模块和二级模块；其中所述分压模块适于对供电电源进行分压，并将第一节点电压传输至所述一级电压调节模块；所述储能模块的一端与供电电源相连，其另一端与一级电压调节模块、二级模块之间的第二节点电压相连；开机时，第一节点电压适于随着供电电源的上升而上升，以触发一级电压调节模块正向导通；在一级电压调节模块正向导通后，储能模块开始储存能量，使第二节点电压逐渐减小，以触发二级模块反向导通输出开机重置电压；以及关机时，第一节点电压适于随着供电电源的下降而下降，以触发一级电压调节模块反向导通；在一级电压调节模块反向导通后，二级模块正向导通输出关机重置电压。
所述分压模块包括：电阻R1和电阻R2；供电电源依次经电阻R1、电阻R2接地，且电阻R1与电阻R2之间的电压作为所述第一节点电压。
所述一级电压调节模块包括：第一NMOS管MN1、第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13；所述第三PMOS管MP11的栅极接入所述第一节点电压，其源极与供电电源连接；所述第四PMOS管MP12的栅极接入所述第一节点电压，其漏极接入二级模块；所述第三PMOS管MP11的漏极与第四PMOS管MP12的源极连接后接入第五PMOS管MP13的源极；所述第五PMOS管MP13的漏极接地，其栅极接入二级模块；所述第一NMOS管MN1的栅极接入所述第一节点电压，其源极接地，所述第一NMOS管MN1的漏极接入二级模块。
所述二级模块包括：第二PMOS管MP2和第二NMOS管MN2；所述第二PMOS管MP2的栅极接入一级电压调节模块的输出，其源极与供电电源连接；所述第二NMOS管MN2的栅极接入一级电压调节模块的输出，其源极接地；以及所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，且所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极之间的电压作为所述开机重置电压或所述关机重置电压。
所述储能电路包括：电解电容；所述电解电容的一端与供电电源相连，其另一端与第二节点电压相连。
电阻R1和电阻R2并不限于用被动电阻来设计，亦可以利用电晶体等效电阻来设计。
如图3和图4所示，利用电组R1和电阻R2的分压功能来产生一个所需要的第一电压节点V1，其中V1＝VDD*(R2/(R1+R2))。关机时，第一电压节点V1随着供电电源(VDD)下降而下降，当重置信号未状态前，第二电压节点V2状态为接地，此时第五PMOS管MP13打开，电压节点VA的电压为-Vthmp13。当供电电源VDD持续下降，第一电压节点V1电压降到低于VA+Vtmp12时(其中Vthmp12为负值)，第四PMOS管MP12打开转态。此时第二电压节点V2电压为VDD，第三PMOS管MP11关闭。再经过二级模块(第二PMOS管MP2和第二NMOS管MN2组成)中的第二NMOS管MN2，则关机重置信号产生。本实用新型可将重置电路的低输入准位(Vil)降至VA+Vthmp12(Vthmp12为负值)。已知的关机重置电路的低输入准位(Vil)受限于PMOS电晶体的临界电压特性，低输入准位(Vil)可调整范围区间小，通过的本实用新型设计的关机重置电路可将低输入准位(Vil)的可调范围扩大，同时第一电压节点V1也不受RC的效应影响，可让关机重置电路工作更加容易。
本实用新型通过电阻R1和电阻R2分压，第一电压节点V1经过高输入准位(Vih)与低输入准位(Vil)调整电路来设计重置启动电压，另一方面可通过电容值来决定重置时间，同时本实用新型可将低输入准位(Vil)的可调范围扩大，使关机重置电路工作更加完善，相较于现有技术有显著进步。
上述说明示出并描述了本实用新型的优选实施例，如前所述，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述实用新型构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (5)
1.一种关机重置电路，其特征在于，包括：
分压模块、一级电压调节模块、储能模块和二级模块；其中
所述分压模块适于对供电电源进行分压，并将第一节点电压传输至所述一级电压调节模块；
所述储能模块的一端与供电电源相连，其另一端与一级电压调节模块、二级模块之间的第二节点电压相连；
关机时，第一节点电压适于随着供电电源的下降而下降，以触发一级电压调节模块导通；
在一级电压调节模块导通后，二级模块正向导通输出关机重置电压。
2.根据权利要求1所述的一种关机重置电路，其特征在于，
所述分压模块包括：电阻R1和电阻R2；
供电电源依次经电阻R1、电阻R2接地，且电阻R1与电阻R2之间的电压作为所述第一节点电压。
3.根据权利要求2所述的一种关机重置电路，其特征在于，
所述一级电压调节模块包括：第三PMOS管MP11、第四PMOS管MP12和第五PMOS管MP13；
所述第三PMOS管MP11的栅极接入所述第一节点电压，其源极与供电电源连接；
所述第四PMOS管MP12的栅极接入所述第一节点电压，其漏极接入二级模块；
所述第三PMOS管MP11的漏极与第四PMOS管MP12的源极连接后接入第五PMOS管MP13的源极；
所述第五PMOS管MP13的漏极接地，其栅极接入二级模块。
4.根据权利要求3所述的一种关机重置电路，其特征在于，
所述二级模块包括：第二PMOS管MP2和第二NMOS管MN2；
所述第二PMOS管MP2的栅极接入一级电压调节模块的输出，其源极与供电电源连接；
所述第二NMOS管MN2的栅极接入一级电压调节模块的输出，其源极接地；以及
所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，且所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极之间的电压作为所述关机重置电压。
5.根据权利要求4所述的一种关机重置电路，其特征在于，
所述储能模块包括：电解电容；
所述电解电容的一端与供电电源相连，其另一端与第二节点电压相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921116510.XU CN210518244U (zh) | 2019-07-16 | 2019-07-16 | 一种载带芯片用关机重置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921116510.XU CN210518244U (zh) | 2019-07-16 | 2019-07-16 | 一种载带芯片用关机重置电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210518244U true CN210518244U (zh) | 2020-05-12 |
Family
ID=70583557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921116510.XU Active CN210518244U (zh) | 2019-07-16 | 2019-07-16 | 一种载带芯片用关机重置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210518244U (zh) |
-
2019
- 2019-07-16 CN CN201921116510.XU patent/CN210518244U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107733407B (zh) | 一种快速充放电且复位时间可控的上电复位电路 | |
| WO2010134516A1 (ja) | 電源装置及びこれを備えた電子機器 | |
| CN103401544A (zh) | 用于充电管理芯片外部高压nmos管的驱动电路 | |
| CN102420591B (zh) | 振荡器 | |
| CN103001475A (zh) | 应用于同步升压型dc-dc转换器的短路保护电路 | |
| CN108055024B (zh) | 一种紧凑的延时电路 | |
| CN103078631A (zh) | 晶体振荡器 | |
| CN108631575B (zh) | 一种应用于开关电源的软启动电路 | |
| CN210518244U (zh) | 一种载带芯片用关机重置电路 | |
| CN211018642U (zh) | 一种冲击电流可控的直流电源缓启动电路 | |
| CN107294516B (zh) | 一种无静态功耗的上电复位电路 | |
| CN103269217A (zh) | 输出缓冲器 | |
| CN103475338A (zh) | 一种高精度低压振荡器 | |
| CN103929155A (zh) | 脉冲宽度拓宽电路 | |
| CN210691250U (zh) | 一种载带芯片用开机关机重置电路 | |
| CN108011502B (zh) | 一种防止降压调节电路工作状态信号非单调电路 | |
| CN106533410B (zh) | 一种栅极驱动电路 | |
| US8416013B1 (en) | Core circuit leakage control | |
| CN116015267A (zh) | 一种用于保护芯片低压器件的上下电复位方法及装置 | |
| CN211018782U (zh) | 一种载带芯片用开机重置电路 | |
| TWI692200B (zh) | 載帶芯片用開機關機重置電路及其工作方法 | |
| CN110350898B (zh) | 一种载带芯片用开机关机重置电路及其工作方法 | |
| CN108599745B (zh) | 单电容占空比可控振荡器 | |
| CN108768362B (zh) | 一种纯增强型mos管无静态功耗的上电复位电路 | |
| CN110545096B (zh) | 一种快速启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |