TWM536416U - 可縮減厚度提升良率之晶圓封裝結構 - Google Patents

可縮減厚度提升良率之晶圓封裝結構 Download PDF

Info

Publication number
TWM536416U
TWM536416U TW105212774U TW105212774U TWM536416U TW M536416 U TWM536416 U TW M536416U TW 105212774 U TW105212774 U TW 105212774U TW 105212774 U TW105212774 U TW 105212774U TW M536416 U TWM536416 U TW M536416U
Authority
TW
Taiwan
Prior art keywords
film
wafer
adhered
thickness
directional conductive
Prior art date
Application number
TW105212774U
Other languages
English (en)
Inventor
li-qing Zhou
Original Assignee
Your Chance Technology Co Ltd
li-qing Zhou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Your Chance Technology Co Ltd, li-qing Zhou filed Critical Your Chance Technology Co Ltd
Priority to TW105212774U priority Critical patent/TWM536416U/zh
Publication of TWM536416U publication Critical patent/TWM536416U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

可縮減厚度提升良率之晶圓封裝結構
本創作係有關於晶圓封裝結構，尤其是一種可縮減厚度提升良率之晶圓封裝結構。
如圖1及圖2所示，在習知技術中的晶圓封裝結構，晶圓30’上方需要連接導線31’的地方會先形成金球35’，然後再將導線31’由金球35’拉出。封裝時將晶圓30’安裝在基板40’上，然後在晶圓30’的上方由一層塑酯32’作為保護封裝層，以保護晶圓30’、金球35’及導線31’。
金球35’加上線高的厚度一般可以達到60到100μm，然後該導線31’的端點接在金球35’上方，整體導線31’的厚度加上在導線31’上方殘留的塑酯32’的厚度則是80到100μm。所以整個封裝的厚度將達到200μm左右。所以相當的增加了積體電路元件的厚度。一般在製造上是希望減少積體電路元件的厚度，以配合電子元件越來越朝向輕薄短小的趨勢。
故本案希望提出一種嶄新的晶圓封裝方式，以解決上述 先前技術中，由於封裝而加厚積體電路元件所造成晶片效能的缺陷。
所以本創作的目的係為解決上述習知技術上的問題，本創作中提出一種可縮減厚度提升良率之晶圓封裝結構，係在封裝時先於晶圓表面貼上第一膠膜，因此晶圓表面到第一膠膜表面有極小厚度差異，有助於提升良率，另外於晶圓及基板之間加入一第二膠膜，其包含一方向性導電薄膜，其中在晶圓內配置銅柱以導出訊號，該訊號可再經由該方向性導電薄膜直接傳導到基板上的訊號接點，所以不需要使用金球及銲線以導出訊號，整體的厚度可以減小。再者本案由於在封裝時於晶圓及基板之間加入該第二膠膜，可以使得該晶圓及該基板之間的接觸面較為平坦，所以整個高度差相當的低。
為達到上述目的本創作中提出一種可縮減厚度提升良率之晶圓封裝結構，包含：一晶圓；其中該晶圓為經過TSV(Through Silicon Via)處理之晶圓，其中該晶圓內係植入多個銅柱，以作為外接導線之用；其中該晶圓的下方係經過減薄，以露出導電的銅柱，該銅柱用於傳導該晶圓內部的電路或電流訊號；一第一膠膜，係包含一薄膜及一黏貼在該薄膜上的第一膠片；而該薄膜沒有黏貼該第一膠片的一面係黏貼到該晶圓上方；一方向性的第二膠膜，係黏貼於該晶圓的下方，其中該第二膠膜係包含一方向性導電薄膜及一黏貼在該 方向性導電薄膜上的第二膠片；而該方向性導電薄膜沒有黏貼該第二膠片的一面係黏貼到該晶圓下方；其中該方向性導電薄膜的方向係由該晶圓的下面直接直向導接到該方向性導電薄膜黏貼該第二膠片的一面；所以當電流由銅柱流出經過該方向性導電薄膜時，因為具有方向性，所以直接往該第二膠片的一面流動，不同銅柱之間的電流不會產生短路的情況；其中在黏貼該第二膠膜後，將該第一膠片撕開。
本案尚提出一種可縮減厚度提升良率之晶圓封裝結構的製造方法，包含下列步驟：一經過TSV(Through Silicon Via)處理之晶圓，其中該晶圓已植入多個銅柱，以作為外接導線之用；在該晶圓上貼上一第一膠膜，其中該第一膠膜係由一薄膜及一黏貼在該薄膜上的第一膠片所形成；而該薄膜沒有黏貼該第一膠片的一面係黏貼到該晶圓上方；將黏貼該第一膠膜的該晶圓予以烘烤，以使得該第一膠膜在該晶圓上方固化；減薄該晶圓的下方，以露出導電的銅柱，該銅柱用於傳導該晶圓內部的電路或電流訊號；在該晶圓的下方黏貼一方向性的第二膠膜，其中該第二膠膜係由一方向性導電薄膜及一黏貼在該方向性導電薄膜上的第二膠片所形成；而該方向性導電薄膜沒有黏貼該第二膠片的一面係黏貼到該晶圓下方；其中該方向性導電薄膜的方 向係由該晶圓的下面直接直向導接到該方向性導電薄膜黏貼該第二膠片的一面；其中在黏貼該第二膠膜後，將該第一膠片撕開。
由下文的說明可更進一步瞭解本創作的特徵及其優點，閱讀時並請參考附圖。
10‧‧‧第一膠膜
11‧‧‧薄膜
12‧‧‧第一膠片
20‧‧‧第二膠膜
21‧‧‧方向性導電薄膜
22‧‧‧第二膠片
30‧‧‧晶圓
30’‧‧‧晶圓
31‧‧‧銅柱
31’‧‧‧導線
32’‧‧‧塑酯
35‧‧‧晶粒
35’‧‧‧金球
40‧‧‧基板
40’‧‧‧基板
圖1顯示習知技術之立體示意圖。
圖2顯示習知技術之剖面示意圖。
圖3顯示本案之晶圓立體示意圖。
圖4顯示本案之晶圓剖面示意圖。
圖5顯示本案之晶粒應用示意圖。
圖6顯示本案之晶粒安裝於基板上之剖面示意圖。
圖7顯示本案之晶粒安裝於基板上之立體示意圖。
圖8顯示本案之製造程序步驟流程圖。
茲謹就本案的結構組成，及所能產生的功效與優點，配合圖式，舉本案之一較佳實施例詳細說明如下。
請參考圖3至圖8所示，顯示本創作之可縮減厚度提升良率之晶圓封裝結構，包含下列元件：一晶圓30；其中該晶圓30為經過TSV(Through Silicon Via)處理之晶圓30，其中該晶圓30內係植入多個銅柱31，以作為外接導線之用。其中該晶圓30的下方係經過減薄，以露出 導電的銅柱31，該銅柱31可以用於傳導該晶圓30內部的電路或電流訊號。其中較佳者，該銅柱31的下端微微地伸出於該晶圓30的底面，以利於電訊號的導接。
一第一膠膜10，係包含一薄膜11及一黏貼在該薄膜11上的第一膠片12。而該薄膜11沒有黏貼該第一膠片12的一面係黏貼到該晶圓30上方。其中該第一膠膜10的厚度一般介於5到30μm±3μm之間。
其中該第一膠膜10係以烘烤的方式固定在該晶圓30上方，因此該第一膠膜10可以在該晶圓30上方呈固化的狀態。
一方向性的第二膠膜20，係黏貼於該晶圓30的下方，其中該第二膠膜20係包含一方向性導電薄膜21及一黏貼在該方向性導電薄膜21上的第二膠片22。而該方向性導電薄膜21沒有黏貼該第二膠片22的一面係黏貼到該晶圓30下方。其中該方向性導電薄膜21的方向係由該晶圓30的下面直接直向導接到該方向性導電薄膜21黏貼該第二膠片22的一面。所以當電流由銅柱31流出經過該方向性導電薄膜21時，因為具有方向性，所以直接往該第二膠片22的一面流動，不同銅柱31之間的電流不會產生短路的情況。其中在黏貼該第二膠膜20後，將該第一膠片12撕開。
其中該第二膠膜20的厚度介於10μm到30μm之間。
在應用時，係將該晶圓30經過切割後形成小尺寸的晶粒35。使用時將該第二膠片22撕開(如圖5所示)，然後將該晶 粒35以該方向性導電薄膜21置於下方的方式黏貼到基板40上，並對準基板40上的訊號接點，而完成整個安裝的程序(如圖6及圖7所示)。因為該方向性導電薄膜21具有方向性，所以僅可以將其上方的銅柱31所流出的電流往下方導接，而不會產生相鄰銅柱31之間信號短路的問題。
本案之可縮減厚度提升良率之晶圓封裝結構的製造方法包含下列步驟：一經過TSV(Through Silicon Via)處理之晶圓30，其中該晶圓30已植入多個銅柱31，以作為外接導線之用。在該晶圓30上貼上一第一膠膜10，其中該第一膠膜10係由一薄膜11及一黏貼在該薄膜11上的第一膠片12所形成。而該薄膜11沒有黏貼該第一膠片12的一面係黏貼到該晶圓30上方(步驟110)。
其中該第一膠膜10的厚度一般介於5到30μm±3μm之間。
將黏貼該第一膠膜10的該晶圓30予以烘烤，以使得該第一膠膜10可以在該晶圓30上方固化(步驟120)。
減薄該晶圓30的下方，以露出導電的銅柱31，該銅柱31可以用於傳導該晶圓30內部的電路或電流訊號(步驟130)。實作上，在減薄時可以使該銅柱31的下端微微地伸出於該晶圓30的底面，以利於電訊號的導接。
在該晶圓30的下方黏貼一方向性的第二膠膜20，其中該第二膠膜20係由一方向性導電薄膜21及一黏貼在該方向性導電薄膜21上的第二膠片22所形成。而該方向性導電薄膜21沒有黏貼該第二膠片22的一面係黏貼到該晶圓30下方。其中該方向性導電薄膜21的方向係由該晶圓30的下面直接直向導接到該方向性導電薄膜21黏貼該第二膠片22的一面(步驟140)。所以當電流由銅柱31流出經過該方向性導電薄膜21時，因為具有方向性，所以直接往該第二膠片22的一面流動，不同銅柱31之間的電流不會產生短路的情況。其中在黏貼該第二膠膜20後，將該第一膠片12撕開。
其中該第二膠膜20的厚度介於10μm到30μm之間。
將該晶圓30經過切割後形成小尺寸的晶粒35。使用時將該第二膠片22撕開(如圖5所示)，然後將該晶粒35以該方向性導電薄膜21置於下方的方式黏貼到基板40上，並對準基板40上的訊號接點(如圖6及圖7所示)，而完成整個安裝的程序(步驟150)。因為該方向性導電薄膜21具有方向性，所以僅可以將其上方的銅柱31所流出的電流往下方導接，而不會產生相鄰銅柱31之間信號短路的問題。
所以應用本案的製造程序，整體經過封裝後加入該第一膠膜10及該第二膠膜20的總體厚度介於15到60μm±3μm之間。比習知技術的厚度約可減少一半以上。
本案的優點在於，在封裝時先於晶圓表面貼上第一膠膜，因此晶圓表面到第一膠膜表面有極小厚度差異，有助於提升良率，另外於晶圓及基板之間加入一第二膠膜，其包含一方向性導電薄膜，其中在晶圓內配置銅柱以導出訊號，該訊號可再經由該方向性導電薄膜直接傳導到基板上的訊號接點，所以不需要使用金球及銲線以導出訊號，整體的厚度可以減小。再者本案由於在封裝時於晶圓及基板之間加入該第二膠膜，可以使得該晶圓及該基板之間的接觸面較為平坦，所以整個高度差相當的低。
綜上所述，本案人性化之體貼設計，相當符合實際需求。其具體改進現有缺失，相較於習知技術明顯具有突破性之進步優點，確實具有功效之增進，且非易於達成。本案未曾公開或揭露於國內與國外之文獻與市場上，已符合專利法規定。
上列詳細說明係針對本創作之一可行實施例之具體說明，惟該實施例並非用以限制本創作之專利範圍，凡未脫離本創作技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
10‧‧‧第一膠膜
11‧‧‧薄膜
12‧‧‧第一膠片
20‧‧‧第二膠膜
21‧‧‧方向性導電薄膜
22‧‧‧第二膠片
30‧‧‧晶圓

Claims (6)

  1. 一種可縮減厚度提升良率之晶圓封裝結構，包含：一晶圓：其中該晶圓為經過TSV(Through Silicon Via)處理之晶圓，其中該晶圓內係植入多個銅柱，以作為外接導線之用；其中該晶圓的下方係經過減薄，以露出導電的銅柱，該銅柱用於傳導該晶圓內部的電路或電流訊號；一第一膠膜，係包含一薄膜及一黏貼在該薄膜上的第一膠片；而該薄膜沒有黏貼該第一膠片的一面係黏貼到該晶圓上方；一方向性的第二膠膜，係黏貼於該晶圓的下方，其中該第二膠膜係包含一方向性導電薄膜及一黏貼在該方向性導電薄膜上的第二膠片；而該方向性導電薄膜沒有黏貼該第二膠片的一面係黏貼到該晶圓下方；其中該方向性導電薄膜的方向係由該晶圓的下面直接直向導接到該方向性導電薄膜黏貼該第二膠片的一面；所以當電流由銅柱流出經過該方向性導電薄膜時，因為具有方向性，所以直接往該第二膠片的一面流動，不同銅柱之間的電流不會產生短路的情況；其中在黏貼該第二膠膜後，將該第一膠片撕開。
  2. 如申請專利範圍第1項之可縮減厚度提升良率之晶圓封裝結構，其中在應用時，係將該晶圓經過切割後形成小尺寸的晶粒；使用時將該第二膠片撕開，然後將該晶粒以該方向性導電薄膜置於下方的方式黏貼到基板上，並對準基板上 的訊號接點，而完成整個安裝的程序；因為該方向性導電薄膜具有方向性，所以僅將其上方的銅柱所流出的電流往下方導接，而不會產生相鄰銅柱之間信號短路的問題。
  3. 如申請專利範圍第1項之可縮減厚度提升良率之晶圓封裝結構，其中該第一膠膜的厚度介於5到30μm±3μm之間。
  4. 如申請專利範圍第1項之可縮減厚度提升良率之晶圓封裝結構，其中該第二膠膜的厚度介於10μm到30μm之間。
  5. 如申請專利範圍第1項之可縮減厚度提升良率之晶圓封裝結構，其中該銅柱的下端微微地伸出於該晶圓的底面，以利於電訊號的導接。
  6. 如申請專利範圍第1項之可縮減厚度提升良率之晶圓封裝結構，其中該第一膠膜係以烘烤的方式固定在該晶圓上方，因此該第一膠膜在該晶圓上方呈固化的狀態。
TW105212774U 2016-08-23 2016-08-23 可縮減厚度提升良率之晶圓封裝結構 TWM536416U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105212774U TWM536416U (zh) 2016-08-23 2016-08-23 可縮減厚度提升良率之晶圓封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105212774U TWM536416U (zh) 2016-08-23 2016-08-23 可縮減厚度提升良率之晶圓封裝結構

Publications (1)

Publication Number Publication Date
TWM536416U true TWM536416U (zh) 2017-02-01

Family

ID=58606827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105212774U TWM536416U (zh) 2016-08-23 2016-08-23 可縮減厚度提升良率之晶圓封裝結構

Country Status (1)

Country Link
TW (1) TWM536416U (zh)

Similar Documents

Publication Publication Date Title
JP4823089B2 (ja) 積層型半導体装置の製造方法
KR101185479B1 (ko) 반도체 장치 및 그 제조 방법
US7928551B2 (en) Semiconductor device and method of manufacturing the same
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US20090189261A1 (en) Ultra-Thin Semiconductor Package
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
WO2020125073A1 (zh) 一种Flash芯片堆叠的扇出封装结构及其制造方法
US20150014848A1 (en) Semiconductor device and fabrication method thereof
TWI616006B (zh) 磁性感測器
US8643158B2 (en) Semiconductor package and lead frame therefor
EP3346492A3 (en) Semiconductor chip package and fabrication method thereof
JP2006156436A (ja) 半導体装置及びその製造方法
US8642397B1 (en) Semiconductor wafer level package (WLP) and method of manufacture thereof
JP2010103348A (ja) 半導体装置及びその製造方法
JP2009064897A5 (zh)
CN111048468B (zh) 电子元件的层叠件及其制造方法
US20080265393A1 (en) Stack package with releasing layer and method for forming the same
JP2007214238A (ja) 半導体装置およびその製造方法
TWM536416U (zh) 可縮減厚度提升良率之晶圓封裝結構
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP4979661B2 (ja) 半導体装置の製造方法
KR101264339B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
JP6258538B1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees