TWM496232U - 靜電放電保護電路 - Google Patents

Description

靜電放電保護電路

本創作係關於一種靜電放電(Electrostatic Discharge，ESD)保護電路，特別係關於一種可降低負載電容值之靜電放電保護電路。

為了防止靜電放電(Electrostatic Discharge，ESD)事件發生時產生之高電流造成電路系統損壞，靜電放電保護電路目前係廣泛地使用於各種積體電路當中。然而，傳統之靜電放電保護電路通常具有較大之寄生電容，此將增加整體電路系統之電容性負載(Capacitive Load)，並對電路系統之高頻頻率響應造成不利之影響。舉例而言，電路系統之極點(Pole)將因較大之電容性負載而往低頻移動，使得電路系統之可操作頻帶變得較為狹窄。有鑑於此，有必要設計出一種全新之靜電放電保護電路，以解決傳統設計所面臨之問題。

在一實施例中，本創作提供一種靜電放電保護電路，包括：一第一二極體，具有一陰極和一陽極，其中該第一二極體之該陰極係耦接至一供應電位，而該第一二極體之該陽極係耦接至一輸入輸出接腳；一第二二極體，具有一陰極和一陽極，其中該第二二極體之該陰極係耦接至該輸入輸出接腳， 而該第二二極體之該陽極係耦接至一接地電位；一第一P型電晶體，具有一控制端、一第一端，以及一第二端，其中該第一P型電晶體之該控制端係耦接至該供應電位，該第一P型電晶體之該第一端係耦接至該供應電位，而該第一P型電晶體之該第二端係耦接至該輸入輸出接腳；一第一N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第一N型電晶體之該控制端係耦接至該接地電位，該第一N型電晶體之該第一端係耦接至該接地電位，而該第一N型電晶體之該第二端係耦接至該輸入輸出接腳；以及一第一夾鉗電路，耦接至該輸入輸出接腳，其中該第一夾鉗電路係用於限制該輸入輸出接腳之一電位。

在一些實施例中，當一靜電放電事件發生時，該第一夾鉗電路即提供一第一靜電放電路徑。在一些實施例中，該靜電放電事件發生係指一高電位脈衝進入該輸入輸出接腳。在一些實施例中，該第一P型電晶體為P型金屬氧化物半導體場效電晶體，而該第一N型電晶體為N型金屬氧化物半導體場效電晶體。在一些實施例中，該第一夾鉗電路包括：一第二P型電晶體，具有一控制端、一第一端，以及一第二端，其中該第二P型電晶體之該控制端係耦接至該供應電位，該第二P型電晶體之該第一端係耦接至該輸入輸出接腳，而該第二P型電晶體之該第二端係耦接至一第一節點；以及一第二N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第二N型電晶體之該控制端係耦接至該第一節點，該第二N型電晶體之該第一端係耦接至該接地電位，而該第二N型電晶體之該第 二端係耦接至該供應電位。在一些實施例中，該第一夾鉗電路更包括：一第一電阻器，具有一第一端和一第二端，其中該第一電阻器之該第一端係耦接至該供應電位，而該第一電阻器之該第二端係耦接至一第二節點；一第一電容器，具有一第一端和一第二端，其中該第一電容器之該第一端係耦接至該第二節點，而該第一電容器之該第二端係耦接至該接地電位；一第一反相器，具有一輸入端和一輸出端，其中該第一反相器之該輸入端係耦接至該第二節點；以及一第三N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第三N型電晶體之該控制端係耦接至該供應電位，該第三N型電晶體之之該第一端係耦接至該第一節點，而該第三N型電晶體之該第二端係耦接至該第一反相器之該輸出端。在一些實施例中，該第二P型電晶體為P型金屬氧化物半導體場效電晶體，而該第二N型電晶體和該第三N型電晶體皆為N型金屬氧化物半導體場效電晶體。在一些實施例中，該靜電放電保護電路更包括：一第二夾鉗電路，用於限制該供應電位和該接地電位，其中當一靜電放電事件發生時，該第二夾鉗電路即提供一第二靜電放電路徑。在一些實施例中，該第二夾鉗電路包括：一第二電阻器，具有一第一端和一第二端，其中該第二電阻器之該第一端係耦接至該供應電位，而該第二電阻器之該第二端係耦接至一第三節點；一第二電容器，具有一第一端和一第二端，其中該第二電容器之該第一端係耦接至該第三節點，而該第二電容器之該第二端係耦接至該接地電位；一第二反相器，具有一輸入端和一輸出端，其中該第二反相器之該輸入端係耦接至該第三節點；以及 一第四N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第四N型電晶體之該控制端係耦接至該第二反相器之該輸出端，該第四N型電晶體之該第一端係耦接至該接地電位，而該第四N型電晶體之該第二端係耦接至該供應電位。在一些實施例中，該第四N型電晶體為N型金屬氧化物半導體場效電晶體。

100、200、300、400、500‧‧‧靜電放電保護電路

110‧‧‧輸入輸出接腳

120、220‧‧‧第一夾鉗電路

222‧‧‧第一反相器

340、440‧‧‧第二夾鉗電路

442‧‧‧第二反相器

C1‧‧‧第一電容器

C2‧‧‧第二電容器

D1‧‧‧第一二極體

D2‧‧‧第二二極體

D3‧‧‧第三二極體

D4‧‧‧第四二極體

MP1‧‧‧第一P型電晶體

MP2‧‧‧第二P型電晶體

MN1‧‧‧第一N型電晶體

MN2‧‧‧第二N型電晶體

MN3‧‧‧第三N型電晶體

MN4‧‧‧第四N型電晶體

N1‧‧‧第一節點

N2‧‧‧第二節點

N3‧‧‧第三節點

PH1‧‧‧第一放電路徑

PH2‧‧‧第二放電路徑

R1‧‧‧第一電阻器

R2‧‧‧第二電阻器

VCC‧‧‧供應電位

VSS‧‧‧接地電位

第1圖係顯示根據本創作一實施例所述之靜電放電保護電路之示意圖；第2圖係顯示根據本創作一實施例所述之靜電放電保護電路之示意圖；第3圖係顯示根據本創作一實施例所述之靜電放電保護電路之示意圖；第4圖係顯示根據本創作一實施例所述之靜電放電保護電路之示意圖；第5圖係顯示傳統靜電放電保護電路之示意圖。

為讓本創作之目的、特徵和優點能更明顯易懂，下文特舉出本創作之具體實施例，並配合所附圖式，作詳細說明如下。

第1圖係顯示根據本創作一實施例所述之靜電放電(Electrostatic Discharge，ESD)保護電路100之示意圖。靜電放電保護電路100可應用於各種類比及數位之積體電路當中。 詳細而言，靜電放電保護電路100可耦接於一供應電位VCC和一接地電位VSS之間，其並可具有一輸入輸出接腳(Input/Output Pin，I/O Pin)110。必須理解的是，此輸入輸出接腳110更可耦接至其他電路結構(未顯示)，而本創作之靜電放電保護電路100主要係用於防止輸入輸出接腳110處之電位過高或電流過大，以保護整體電路系統不受損壞。

在第1圖之實施例中，靜電放電保護電路100包括：一第一二極體(Diode)D1、一第二二極體D2、一第一P型電晶體MP1、一第一N型電晶體MN1，以及一第一夾鉗電路(Clamp Circuit)120。第一P型電晶體MP1可以是一P型金屬氧化物半導體場效電晶體(P-type Metal-Oxide-Semiconductor Field-Effect Transistor，P-type MOSFET)，而第一N型電晶體MN1可以是一N型金屬氧化物半導體場效電晶體(N-type Metal-Oxide-Semiconductor Field-Effect Transistor，N-type MOSFET)。第一二極體D1具有一陰極和一陽極，其中第一二極體D1之陰極係耦接至供應電位VCC，而第一二極體D1之陽極係耦接至輸入輸出接腳110。第二二極體D2具有一陰極和一陽極，其中第二二極體D2之陰極係耦接至輸入輸出接腳110，而第二二極體D2之陽極係耦接至接地電位VSS。第一P型電晶體MP1具有一控制端、一第一端，以及一第二端，其中第一P型電晶體MP1之控制端係耦接至供應電位VCC，第一P型電晶體MP1之第一端係耦接至供應電位VCC，而第一P型電晶體MP1之第二端係耦接至輸入輸出接腳110。第一N型電晶體MN1具有一控制端、一第一端，以及一第二端，其中第一N型電晶體MN1 之控制端係耦接至接地電位VSS，第一N型電晶體MN1之第一端係耦接至接地電位VSS，而第一N型電晶體MN1之第二端係耦接至輸入輸出接腳110。第一夾鉗電路120係耦接至輸入輸出接腳110，其中第一夾鉗電路120係用於限制輸入輸出接腳110之一電位，例如：限制輸入輸出接腳110之電位保持在一特定可接受範圍之內。

靜電放電保護電路100可用於保護整體電路系統不會因靜電放電事件而造成嚴重損壞。舉例而言，前述靜電放電事件之發生通常係指一高電位脈衝進入輸入輸出接腳110。此種靜電放電事件可導因於電路系統進行規格檢測，或導因於人體直接接觸電路系統所引起。當前述靜電放電事件發生時，第一二極體D1和第一P型電晶體MP1將會瞬間導通，此時第一夾鉗電路120亦提供一第一靜電放電路徑，以幫助輸入輸出接腳110快速排除其上所累積之靜電電荷。第一夾鉗電路120之結構及操作將於下列實施例中作詳細說明。必須理解的是，這些實施例僅係用於舉例，而非用於侷限本創作之範圍。

第2圖係顯示根據本創作一實施例所述之靜電放電保護電路200之示意圖。第2圖與第1圖相似。在第2圖之實施例中，靜電放電保護電路200之一第一夾鉗電路220包括：一第二P型電晶體MP2、一第二N型電晶體MN2、第三N型電晶體MN3、一第一電阻器R1、一第一電容器C1，以及一第一反相器222。第二P型電晶體MP2可以是一P型金屬氧化物半導體場效電晶體，而第二N型電晶體MN2和第三N型電晶體MN3可以各自是一N型金屬氧化物半導體場效電晶體。第二P型電晶體MP2 具有一控制端、一第一端，以及一第二端，其中第二P型電晶體MP2之控制端係耦接至供應電位VCC，第二P型電晶體MP2之第一端係耦接至輸入輸出接腳110，而第二P型電晶體MP2之第二端係耦接至一第一節點N1。第二N型電晶體MN2具有一控制端、一第一端，以及一第二端，其中第二N型電晶體MN2之控制端係耦接至第一節點N1，第二N型電晶體MN2之第一端係耦接至接地電位VSS，而第二N型電晶體MN2之第二端係耦接至供應電位VCC。在一些實施例中，第一夾鉗電路220亦可僅包括第二P型電晶體MP2和第二N型電晶體MN2，而不包括其他元件。

第一電阻器R1具有一第一端和一第二端，其中第一電阻器R1之第一端係耦接至供應電位VCC，而第一電阻器R1之第二端係耦接至一第二節點N2。第一電容器C1具有一第一端和一第二端，其中第一電容器C1之第一端係耦接至第二節點N2，而第一電容器C1之第二端係耦接至接地電位VSS。第一反相器222具有一輸入端和一輸出端，其中第一反相器222之輸入端係耦接至第二節點N2。第三N型電晶體MN3具有一控制端、一第一端，以及一第二端，其中第三N型電晶體MN3之之控制端係耦接至供應電位VCC，第三N型電晶體MN3之第一端係耦接至第一節點N1，而第三N型電晶體MN3之第二端係耦接至第一反相器222之輸出端。

當包括靜電放電保護電路200之一電路系統正常運作時(亦即，輸入輸出腳位110之電位處於一可接受範圍內，沒有異常之高電位或大電流)，第二P型電晶體MP2呈現斷路狀 態。此時，第一電容器C1經由第一電阻器R1之路徑進行充電，直到第二節點N2之電位拉高至供應電位VCC為止。由於第一反相器222之輸入端電位為高邏輯位準，耦接其輸出端之第一節點N1之電位將為低邏輯位準，使得第二N型電晶體MN2亦呈現斷路狀態。當一靜電放電事件發生時(例如：可能因對電路系統進行規格檢測，或是一人體直接接觸電路系統所引起，使得一高電位脈衝進入輸入輸出接腳110)，第一二極體D1和第一P型電晶體MP1將會瞬間導通。此時，第二P型電晶體MP2之第一端(源極)和控制端(閘極)之間之電位差將等同於第一二極體D1之導通電位差，是以第二P型電晶體MP2將被導通，並因而拉高第一節點N1之電位。一般而言，當靜電放電事件發生時，供應電位VCC可能會變為浮接或高阻抗節點，使得第三N型電晶體MN3呈現斷路狀態，是以第一節點N1之電位將不會受到第一反相器222之輸出電位所影響。簡言之，第一夾鉗電路220可於靜電放電事件發生時提供經由第一二極體D1或第一P型電晶體MP1和第二N型電晶體MN2之一第一靜電放電路徑PH1，而輸入輸出腳位110所累積之電荷可由第一靜電放電路徑PH1快速排除，此設計將可限制輸入輸出腳位110之電位保持於一可接受範圍內，並防止過大電流進入電路系統，以達成保護整體電路系統不受損壞之目的。

第3圖係顯示根據本創作一實施例所述之靜電放電保護電路300之示意圖。第3圖與第1圖相似。在第3圖之實施例中，靜電放電保護電路300更包括一第二夾鉗電路340。第二夾鉗電路340可獨立於第一夾鉗電路120以外來進行操作。第二 夾鉗電路340係用於限制供應電位VCC和接地電位VSS保持於一可接受範圍內，其中當一靜電放電事件發生時，第二夾鉗電路340即提供一第二靜電放電路徑，使得供應電位VCC和接地電位VSS之間形成一短路路徑。

第4圖係顯示根據本創作一實施例所述之靜電放電保護電路400之示意圖。第4圖與第3圖相似。在第4圖之實施例中，靜電放電保護電路400之一第二夾鉗電路440包括：第四N型電晶體MN4、一第二電阻器R2、一第二電容器C2，以及一第二反相器442。第四N型電晶體MN4可以是一N型金屬氧化物半導體場效電晶體。第二電阻器R2具有一第一端和一第二端，其中第二電阻器R2之第一端係耦接至供應電位VCC，而第二電阻器R2之第二端係耦接至一第三節點N3。第二電容器C2具有一第一端和一第二端，其中第二電容器C2之第一端係耦接至第三節點N3，而第二電容器C2之第二端係耦接至接地電位VSS。第二反相器442具有一輸入端和一輸出端，其中第二反相器442之輸入端係耦接至第三節點N3。第四N型電晶體MN4具有一控制端、一第一端，以及一第二端，其中第四N型電晶體MN4之控制端係耦接至第二反相器442之輸出端，第四N型電晶體MN4之第一端係耦接至接地電位VSS，而第四N型電晶體MN4之第二端係耦接至供應電位VCC。

第四N型電晶體MN4、第二電阻器R2、第二電容器C2，以及第二反相器442之運作方式與第2圖之實施例所述者類似。當一靜電放電事件發生時，供應電位VCC可能會變為浮接或高阻抗節點。此時，第二電容器C2係經由第二電阻器R2之路 徑進行放電，並拉低第三節點N3之電位。由於第二反相器442之輸入端電位為低邏輯位準，其輸出端電位將為高邏輯位準，使得第四N型電晶體MN4導通。簡言之，第二夾鉗電路440可於靜電放電事件發生時提供經由第四N型電晶體MN4之一第二靜電放電路徑PH2，而供應電位VCC和接地電位VSS之間將形成一短路路徑，此設計將可限制供應電位VCC和接地電位VSS保持於一可接受範圍內，以達成保護整體電路系統不受損壞之目的。

第5圖係顯示傳統靜電放電保護電路500之示意圖。傳統上，為了限制輸入輸出腳位110之電位，通常可將一第三二極體D3和一第四二極體D4耦接於輸入輸出腳位110和接地電位VSS之間。然而，由於輸入輸出腳位110係耦接至較多個二極體，其元件尺寸較大，將明顯提高耦接至輸入輸出腳位110之等效負載電容，此對電路系統之高頻頻率響應會造成較不利之影響。本創作之目的主要係以N型電晶體、P型電晶體來取代傳統靜電放電保護電路500之部份二極體元件。以第2圖之實施例而言，耦接至輸入輸出腳位110之負載電容係僅由第一P型電晶體MP1、第一N型電晶體MN1，以及第二P型電晶體MP2之寄生電容所構成。因為N型電晶體、P型電晶體之寄生電容通常遠小於二極體元件之寄生電容，是以本創作之設計方式將可大幅降低輸入輸出腳位110之等效負載電容值。簡言之，本創作之靜電放電保護電路可兼得提供快速放電路徑以及改良電路高頻頻率響應之雙重效果。

必須理解的是，本創作之靜電放電保護電路並不 僅限於第1-5圖所圖示之狀態。本創作可以僅包括第1-5圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本創作之靜電放電保護電路中。

在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。

本創作雖以實施例揭露如上，然其並非用以限定本創作的範圍，任何熟習此項技藝者，在不脫離本創作之精神和範圍內，當可做些許的更動與潤飾，因此本創作之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧靜電放電保護電路

110‧‧‧輸入輸出接腳

120‧‧‧第一夾鉗電路

D1‧‧‧第一二極體

D2‧‧‧第二二極體

MP1‧‧‧第一P型電晶體

MN1‧‧‧第一N型電晶體

VCC‧‧‧供應電位

VSS‧‧‧接地電位

Claims (10)

1. 一種靜電放電保護電路，包括：一第一二極體，具有一陰極和一陽極，其中該第一二極體之該陰極係耦接至一供應電位，而該第一二極體之該陽極係耦接至一輸入輸出接腳；一第二二極體，具有一陰極和一陽極，其中該第二二極體之該陰極係耦接至該輸入輸出接腳，而該第二二極體之該陽極係耦接至一接地電位；一第一P型電晶體，具有一控制端、一第一端，以及一第二端，其中該第一P型電晶體之該控制端係耦接至該供應電位，該第一P型電晶體之該第一端係耦接至該供應電位，而該第一P型電晶體之該第二端係耦接至該輸入輸出接腳；一第一N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第一N型電晶體之該控制端係耦接至該接地電位，該第一N型電晶體之該第一端係耦接至該接地電位，而該第一N型電晶體之該第二端係耦接至該輸入輸出接腳；以及一第一夾鉗電路，耦接至該輸入輸出接腳，其中該第一夾鉗電路係用於限制該輸入輸出接腳之一電位。
2. 如申請專利範圍第1項所述之靜電放電保護電路，其中當一靜電放電事件發生時，該第一夾鉗電路即提供一第一靜電放電路徑。
3. 如申請專利範圍第2項所述之靜電放電保護電路，其中該靜電放電事件發生係指一高電位脈衝進入該輸入輸出接腳。
4. 如申請專利範圍第1項所述之靜電放電保護電路，其中該第一P型電晶體為P型金屬氧化物半導體場效電晶體，而該第一N型電晶體為N型金屬氧化物半導體場效電晶體。
5. 如申請專利範圍第1項所述之靜電放電保護電路，其中該第一夾鉗電路包括：一第二P型電晶體，具有一控制端、一第一端，以及一第二端，其中該第二P型電晶體之該控制端係耦接至該供應電位，該第二P型電晶體之該第一端係耦接至該輸入輸出接腳，而該第二P型電晶體之該第二端係耦接至一第一節點；以及一第二N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第二N型電晶體之該控制端係耦接至該第一節點，該第二N型電晶體之該第一端係耦接至該接地電位，而該第二N型電晶體之該第二端係耦接至該供應電位。
6. 如申請專利範圍第5項所述之靜電放電保護電路，其中該第一夾鉗電路更包括：一第一電阻器，具有一第一端和一第二端，其中該第一電阻器之該第一端係耦接至該供應電位，而該第一電阻器之該第二端係耦接至一第二節點；一第一電容器，具有一第一端和一第二端，其中該第一電容器之該第一端係耦接至該第二節點，而該第一電容器之該第二端係耦接至該接地電位；一第一反相器，具有一輸入端和一輸出端，其中該第一反相器之該輸入端係耦接至該第二節點；以及 一第三N型電晶體，具有一控制端、一第一端，以及一第二端，其中該第三N型電晶體之該控制端係耦接至該供應電位，該第三N型電晶體之之該第一端係耦接至該第一節點，而該第三N型電晶體之該第二端係耦接至該第一反相器之該輸出端。
7. 如申請專利範圍第6項所述之靜電放電保護電路，其中該第二P型電晶體為P型金屬氧化物半導體場效電晶體，而該第二N型電晶體和該第三N型電晶體皆為N型金屬氧化物半導體場效電晶體。
8. 如申請專利範圍第1項所述之靜電放電保護電路，更包括：一第二夾鉗電路，用於限制該供應電位和該接地電位，其中當一靜電放電事件發生時，該第二夾鉗電路即提供一第二靜電放電路徑。
9. 如申請專利範圍第8項所述之靜電放電保護電路，其中該第二夾鉗電路包括：一第二電阻器，具有一第一端和一第二端，其中該第二電阻器之該第一端係耦接至該供應電位，而該第二電阻器之該第二端係耦接至一第三節點；一第二電容器，具有一第一端和一第二端，其中該第二電容器之該第一端係耦接至該第三節點，而該第二電容器之該第二端係耦接至該接地電位；一第二反相器，具有一輸入端和一輸出端，其中該第二反相器之該輸入端係耦接至該第三節點；以及一第四N型電晶體，具有一控制端、一第一端，以及一第二 端，其中該第四N型電晶體之該控制端係耦接至該第二反相器之該輸出端，該第四N型電晶體之該第一端係耦接至該接地電位，而該第四N型電晶體之該第二端係耦接至該供應電位。
10. 如申請專利範圍第9項所述之靜電放電保護電路，其中該第四N型電晶體為N型金屬氧化物半導體場效電晶體。