TWM487522U - 晶片承載盤之結構 - Google Patents

晶片承載盤之結構 Download PDF

Info

Publication number
TWM487522U
TWM487522U TW103209036U TW103209036U TWM487522U TW M487522 U TWM487522 U TW M487522U TW 103209036 U TW103209036 U TW 103209036U TW 103209036 U TW103209036 U TW 103209036U TW M487522 U TWM487522 U TW M487522U
Authority
TW
Taiwan
Prior art keywords
carrier
wafer
alignment members
disposed
flip
Prior art date
Application number
TW103209036U
Other languages
English (en)
Inventor
Bo-Qi Chen
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Priority to TW103209036U priority Critical patent/TWM487522U/zh
Publication of TWM487522U publication Critical patent/TWM487522U/zh

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Description

晶片承載盤之結構 【0001】
本創作係有關於一種晶片承載盤,其尤指一種有利於倒裝對位與堆疊對位之晶片承載盤之結構。
【0002】
按,一般晶片(IC)製程中,通常會利用到承載盤置放晶片,承載盤具有複數個容置槽以放置晶片,所以晶片承載盤(IC Tray)在晶片後段流程上以及運送晶片到客戶端上是具重要性的承載容器。
【0003】
玻璃覆晶(Chip on Glass;COG)是一種將晶片與基板相互連接的先進封裝技術,利用覆晶(Flip Chip)技術,以異方性導電膜(ACF)為中間介面,將長有金凸塊的晶片接合在基板上;應用於液晶顯示器時,由於基板是玻璃,故被稱為COG。晶片製程包含研磨、切割、挑撿、外觀檢查及包裝。研磨製程是晶片薄化的製程,研磨製程是對晶片背面進行粗研磨和細研磨2次工序,以薄化晶片,其屬於機械式研磨。
【0004】
切割製程是將晶圓切成晶片,以利後段晶粒接合(Die bond)和打線接合(Wire bond)與覆晶。挑撿是將晶片從晶圓上挑出而放置在晶片承載盤上,最後再將挑出的晶片,依客戶的規範進行外觀檢查,且將晶片承載盤放置於客戶要求的包材中,包裝為成品出貨。
【0005】
進行晶片壓合於基板時,例如導電玻璃,先從晶片承載盤取出晶片,再將晶片壓合於基板。然而,不同壓合設備壓合晶片於基板的方向會有所不同,例如晶片之金凸塊須朝上而壓合於基板或者晶片之金凸塊須朝下而壓合於基板,因此當晶片放置於晶片承載盤的方向不符合壓合設備壓合晶片於基板的方向時,作業人員必須先將放置於晶片承載盤之所有晶片翻轉而倒置於晶片承載盤,如此效率甚差而耗時。基於此問題,現有業者開發出雙面晶片承載盤,但雙面晶片承載盤之費用較單面晶片承載盤之費用高。
【0006】
為了便於運送與節省空間,晶片承載盤可互相堆疊,但是晶片承載盤必須依照特定堆疊方向而堆疊一起,習知晶片承載盤並未具有特殊防呆機制,以防止堆疊方向錯誤,所以容易發生晶片承載盤堆疊之方向錯誤,而容易造成壓合晶片於基板時發生異常。另外,置放晶片於晶片承載盤後,一保護紙會放置於晶片承載盤上方而覆蓋晶片,例如泰維克紙,以保護晶片,然而習知晶片承載盤不具有固定保護紙之結構,所以保護紙容易偏移,若是保護紙偏移則易造成晶片承載盤堆疊不良。
【0007】
由上述可知,習知晶片承載盤具有下列幾點缺點,第一點:作業人員不容易從習知單面晶片承載盤翻轉晶片而倒置於晶片承載盤內,且失誤率高,若利用特殊冶具則增加費用;第二點:雙面晶片承載盤之費用較單面晶片承載盤之費用高,雙面晶片承載盤不但模具費用高,雙面晶片承載盤採購費用也高,且雙面晶片承載盤製程穩定度較差;第三點,習知晶片承載盤並無特殊限制堆疊方向的防呆機制,所以容易造成晶片承載盤堆疊之方向錯誤;第四點,習知晶片承載盤無法固定保護紙,使得保護紙容易偏移,而容易造成晶片承載盤堆疊不良。
【0008】
有鑑於上述習知技術之缺點,本創作針對習知晶片承載盤之結構進一步加以改良,而創作出一種晶片承載盤之結構,本創作提供一種晶片承載盤,該晶片承載盤上具有複數個倒裝對位件與複數個堆疊對位件,該些倒裝對位件便於作業人員翻轉置放有晶片之晶片承載盤於另一晶片承載盤,以翻轉晶片而倒置於此另一晶片承載盤內,如此提高晶片倒置之成功率,此外該些堆疊對位件以不對稱方式設置於晶片承載盤之上,以達到堆疊方向之限制,且可固定保護紙,以避免保護紙偏移。
【0009】
本創作之目的之一,在於提供一種晶片承載盤結構,其便於翻轉一晶片承載盤而倒置於另一晶片承載盤,以將晶片承載盤內之晶片翻轉而倒置於此另一晶片承載盤內,如此即可降低倒置晶片之人工費用,並且確實將晶片倒置於晶片承載盤內,而提高作業成功率。
【0010】
本創作之目的之一,在於提供一種晶片承載盤結構,其具有限制堆疊方向之結構,以增加晶片承載盤堆疊之準確性。
【0011】
本創作之目的之一,在於提供一種晶片承載盤結構,其能固定住保護晶片之保護紙,以避免保護紙置放位置偏移,而避免發生晶片承載盤堆疊不良之情形。
【0012】
本創作係揭露一種晶片承載盤之結構,其主要包含複數個晶片容置槽以及複數個倒裝對位件,該些倒裝對位件設置於該晶片承載盤之上表面。此外,該晶片承載盤更包含複數個堆疊對位件,該些堆疊對位件設置於該晶片承載盤,該些堆疊對位件呈非對稱排列。
【0013】
本創作係揭露一種晶片承載盤之結構,其應用於翻轉晶片,以倒置晶片,該晶片承載盤主要包含 一第一承載盤與一第二承載盤,該第一承載盤包含複數個第一倒裝對位件與複數個第一晶片容置槽,該第二承載盤包含複數個第二倒裝對位件與複數個第二晶片容置槽,該些第二倒裝對位件對應該些第一倒裝對位件,該第二承載盤之該些第二倒裝對位件配合於該第一承載盤之該些第一倒裝對位件,該第一承載盤與該第二承載盤翻轉而倒置後,放置於該第一承載盤之該些第一晶片容置槽的複數個晶片係被翻轉,而被倒置於該第二承載盤之該些第二晶片容置槽內。
【0014】
本創作係揭露另一種晶片承載盤之結構,其限制晶片承載盤之堆疊方向,其主要係包含一第一承載盤以及一第二承載盤,該第一承載盤包含複數個第一堆疊對位件與複數個第一晶片容置槽,該些第一堆疊對位件設置於該第一承載盤之上表面,並呈非對稱排列,該第二承載盤係包含複數個第二堆疊對位件與複數個第二晶片容置槽,該些第二堆疊對位件對應該些第一堆疊對位件,而設置於該第二承載盤之底面,該第二承載盤之該些第二堆疊對位件配合於該第一承載盤之該些第一堆疊對位件,而該第二承載盤堆疊於該第一承載盤。
【0015】
再者,該些第一晶片容置槽之上設置一保護紙,該保護紙係設置於該些第一堆疊對位件之間,將該保護紙固定於該些第一晶片容置槽之上。
10‧‧‧第一承載盤
110‧‧‧第一基板
120‧‧‧第一框體
1210‧‧‧第一晶片容置槽
1220‧‧‧第二框體容置槽
130‧‧‧第一堆疊對位件
140‧‧‧第三堆疊對位件
20‧‧‧第二承載盤
210‧‧‧第二基板
220‧‧‧第二框體
2210‧‧‧第二晶片容置槽
2220‧‧‧第一框體容置槽
230‧‧‧第二堆疊對位件
240‧‧‧第四堆疊對位件
310‧‧‧第一對位角
320‧‧‧第二對位角
40‧‧‧保護紙
50‧‧‧晶片
11‧‧‧第一承載盤
111‧‧‧第一基板
121‧‧‧第一框體
1211‧‧‧第一晶片容置槽
131‧‧‧第一倒裝對位件
132‧‧‧倒裝對位件
141‧‧‧第三堆疊對位件
21‧‧‧第二承載盤
211‧‧‧第二基板
221‧‧‧第二框體
2211‧‧‧第二晶片容置槽
231‧‧‧第二堆疊對位件
241‧‧‧第二倒裝對位件
242‧‧‧第四堆疊對位件
【0016】
第一A圖:其係為本創作之第一實施例之堆疊承載盤的作動示意圖一;
第一B圖:其係為本創作之第一實施例之堆疊承載盤的作動示意圖二;
第二圖:其係為本創作之第一實施例之固定保護紙的示意圖;
第三圖:其係為本創作之第二實施例的結構示意圖;
第四A圖:其係為本創作之第三實施例之倒置晶片的作動示意圖一;
第四B圖:其係為本創作之第三實施例之倒置晶片的作動示意圖二;
第四C圖:其係為本創作之第三實施例之倒置晶片的作動示意圖三;
第四D圖:其係為本創作之第三實施例之倒置晶片的作動示意圖四;
第五圖:其係為本創作之第四實施例之結構示意圖;
第六A圖:其係為本創作之第五實施例之堆疊承載盤的作動示意圖一;
第六B圖:其係為本創作之第五實施例之堆疊承載盤的作動示意圖二;以及
第六C圖:其係為本創作之第五實施例之倒置晶片的作動示意圖。
【0017】
為使 貴審查委員對本創作之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:
【0018】
本創作係為解決習知技術中,有關於晶片承載盤結構之問題,在壓合晶片於基板之製程中,放置於晶片承載盤中之晶片有時需被翻轉而倒置於晶片承載盤內,若以人工方式逐一翻轉晶片則失誤率高,且耗費時間,而利用雙面晶片承載盤放置晶片則所花費的費用高,且雙面晶片承載盤之製程之穩定度較差,另外,習知晶片承載盤之防止堆疊方向錯誤之機制不足,且習知晶片承載盤無法固定晶片承載盤上之保護紙,為克服上述之種種問題,本創作提供一種晶片承載盤之結構。
【0019】
首先,請參閱第一A圖與第一B圖,其係為本創作之第一實施例之堆疊承載盤的作動示意圖一與作動示意圖二;如圖所示,此實施例係表現一第二承載盤20堆疊於一第一承載盤10之上,透過該第一承載盤10之複數個第一堆疊對位件130配合於該第二承載盤20之複數個第二堆疊對位件230,使該第二承載盤20堆疊於該第一承載盤10之上。
【0020】
該第一承載盤10係包含一第一基板110、一第一框體120與該些第一堆疊對位件130,該第一框體120係設置於該第一基板110之上,該第一框體120係小於該第一基板110,並且該第一框體120具有複數個第一晶片容置槽1210,而該些第一堆疊對位件130非對稱設置於該第一框體120之周緣上;以及該第二承載盤20係堆疊於該第一承載盤10之上,該第二承載盤20係包含一第二基板210、一第二框體220與該些第二堆疊對位件230,該第二框體220係設置於該第二基板210之上,該第二框體220係小於該第二基板210,並且該第二框體220具有複數個第二晶片容置槽2210,而該些第二堆疊對位件230對應該些第一堆疊對位件130,而設置於該第二基板210之底面,即設置於該第二承載盤20之底面。上述之非對稱設置係指於該承載盤之相對位置上並非設有相同結構。如第一A圖所示,設置於該第一框體120之左右兩側周緣的該些第一堆疊對位件130的所在位置並不相同,即位於該第一承載盤10之左右兩側周緣的該些第一堆疊對位件130並沒有相對稱,也就是該些第一堆疊對位件130呈非對稱排列。
【0021】
本創作之該第一承載盤10具有非對稱設置之該些第一堆疊對位件130,而該第二承載盤20具有對應該些第一堆疊對位件130之該些第二堆疊對位件230,當該第二承載盤20欲堆疊於該第一承載盤10之上時,依照該些第一堆疊對位件130與該些第二堆疊對位件230之互相對應位置進行堆疊,由於該些第二堆疊對位件230必須分別配合於該些第一堆疊對位件130,該第二承載盤20才能堆疊於該第一承載盤10之上,如此使該第二承載盤20堆疊於該第一承載盤10之堆疊方向受到限制。
【0022】
本創作上述之該些第一堆疊對位件130係為凸件,則對應於該些第一堆疊對位件130之該些第二堆疊對位件230係為凹件,但本創作並不限制該些第一堆疊對位件130與該些第二堆疊對位件230分別必須為凸件與凹件,其可為凹件、凸件或凸件與凹件之組合,該些第一堆疊對位件130能以嵌合、固定或配合等方式結合於該些第二堆疊對位件230。
【0023】
又,該第二承載盤20之該第二基板210之底面設置一第一框體容置槽2220,該些第二堆疊對位件230設置於該第一框體容置槽2220內,該些第一堆疊對位件130配合於該些第二堆疊對位件230,此外該第一框體120容置於該第一框體容置槽2220內,如此增加該第一承載盤10與該第二承載盤20之間的堆疊穩固性。
【0024】
再者,該第一承載盤10進一步設置複數個第三堆疊對位件140,該些第三堆疊對位件140係設置於該第一基板110之底面,該些第三堆疊對位件140對應於另一承載盤上所非對稱設置之複數堆疊對位件,此另一承載盤相同或近似於該第二承載盤20,如此當該第一承載盤10欲堆疊於此另一承載盤之上時,該第一承載盤10之該些第三堆疊對位件140必須對應於此另一承載盤上所非對稱設置之該些堆疊對位件,該第一承載盤10才能堆疊於此另一承載盤之上。由上述可知,本創作運用非對稱之該些堆疊對位件於該些承載盤上,使該些承載盤之間的堆疊方向具有限制性。本創作並不限制該些第三堆疊對位件140係為凸件、凹件或凸件與凹件之組合,該些第三堆疊對位件140係與對應之堆疊對位件以互相嵌合、固定或配合等方式結合。
【0025】
更進一步該第一承載盤10之底面設置一第二框體容置槽1220,該些第三堆疊對位件140設置於該第二框體容置槽1220內,而該些第三堆疊對位件140配合於另一承載盤之複數堆疊對位件,則另一承載盤之框體容置於該第二框體容置槽1220內,以增加該第一承載盤10與該另一承載盤之間的堆疊穩固性。
【0026】
此外,該第二承載盤20進一步設置複數個第四堆疊對位件240,該些第四堆疊對位件240係非對稱設置於該第二框體220之周緣上,該些第四堆疊對位件240對應於另一承載盤之底部所非對稱設置之複數堆疊對位件,此另一承載盤相同或近似於該第一承載盤10,如此當此另一承載盤欲堆疊於該第二承載盤20之上時,此另一承載盤之底部之該些堆疊對位件必須對應於該第二承載盤20所非對稱設置之該些第四堆疊對位件240,此另一承載盤才能堆疊於該第二承載盤20之上,使該第二承載盤20與此另一承載盤之間堆疊方向具有限制性。本創作並不限制該些第四堆疊對位件240係為凸件、凹件或凸件與凹件之組合,該些第四堆疊對位件240係與對應之堆疊對位件以互相嵌合、固定或配合等方式結合。
【0027】
本創作之該第二承載盤20堆疊於該第一承載盤10之上,該第一承載盤10之該第一基板110堆疊於該第二承載盤20之該第二基板210。此外,該第一基板110之一邊角作為一第一對位角310,而該第二基板210之一邊角作為一第二對位角320,該第二對位角320之形狀對應該第一對位角310之形狀,當該第二承載盤20欲堆疊於該第一承載盤10之上時,該第一對位角310與該第二對位角320用於便於作業人員直接目視而得知該第一承載盤10與該第二承載盤20之堆疊方向。於本創作之一實施例中,該第一對位角310與該第二對位角320皆係為切角。
【0028】
由上述說明與圖示可知,於本創作之一實施例中,該第二承載盤20之結構相同於該第一承載盤10之結構,如此便於開發模具與生產承載盤,僅需利用同一模具即可生產本創作之承載盤,而降低費用。此外,位於該第一承載盤10之該些第一堆疊對位件130並非必須設置於該第一框體120之周緣上,其也可以設置於該第一基板110之周緣上,或者設置於該第一框體120之周緣上以及該第一基板110之周緣上,又或者依據使用需求而設置於其他合適位置。位於該第二承載盤20之該些第四堆疊對位件240也可以設置於該第二基板210之周緣上。換言之,本創作之該些第一堆疊對位件130與該些第四堆疊對位件240係分別設置於該第一承載盤10與該第二承載盤20之上表面上,而該些第二堆疊對位件230與該些第三堆疊對位件140係分別設置於該第二承載盤20與該第一承載盤10之底面上。
【0029】
另外,請一併參閱第二圖,其係為本創作之第一實施例之固定保護紙的示意圖;如圖所示,本創作更進一步於該些第一晶片容置槽1210之上設置一保護紙40,該保護紙40係設置於該些第一堆疊對位件130之間,由於該些第一堆疊對位件130設置於該些第一晶片容置槽1210之周圍,而該保護紙40受限於該些第一堆疊對位件130,且該些第一堆疊對位件130配合該些第二堆疊對位件230,如此該保護紙40則被限制於該第一晶片容置槽1210之上,使保護紙40不易偏移,而確實保護晶片,且不會造成晶片承載盤堆疊不良之問題 。其中,該保護紙40係為泰維克紙。
【0030】
請一併參閱第三圖,其係為本創作之第二實施例之結構示意圖;如圖所示,於本實施例中,該些第一堆疊對位件130與 該些第四堆疊對位件240為條狀凸件,而該些第二堆疊對位件230與該些第三堆疊對位件140為條狀凹件。請參閱第一A圖,第一A圖所示之該些第一堆疊對位件130與該些第四堆疊對位件240為圓柱凸件,而該些第二堆疊對位件230與該些第三堆疊對位件140為圓柱凹件,因此可知本創作並不限定該些堆疊對位件之形狀。該些第一堆疊對位件130之形狀係對應於該些第二堆疊對位件230之形狀,而以互相嵌合、固定或配合等方式結合,而該些第三堆疊對位件140與其相對應之堆疊對位件之結合方式,也是以本段落敘述之互相嵌合、固定或配合等方式結合,該些第四堆疊對位件240與其相對應之堆疊對位件之結合方式,同樣也是以本段落敘述之互相嵌合、固定或配合等方式結合。
【0031】
請參閱第四A圖到第四D圖,其係為本創作之第三實施例之倒置晶片的作動示意圖一到示意圖四;如圖所示,此實施例係表現翻轉置放於一第一承載盤11之複數晶片50,而倒置於一第二承載盤21內。透過該第一承載盤11之複數個第一倒裝對位件131與該第二承載盤21之複數個第二倒裝對位件241相互配合,而使得該第一承載盤11可翻轉而倒置於該第二承載盤21,使該第一承載盤11之複數個第一晶片容置槽1211對應於該第二承載盤21之複數個第二晶片容置槽2211,如此置放於該些第一晶片容置槽1211之該些晶片50即會被翻轉而倒置於該第二承載盤21之該些第二晶片容置槽2211內。其中,該第二承載盤21之該些第二倒裝對位件241對應於該第一承載盤11之該些第一倒裝對位件131,而該些第一倒裝對位件131可相同於前述實施例之該些第一堆疊對位件130。
【0032】
該第一承載盤11係包含一第一基板111、一第一框體121與該些第一倒裝對位件131,該第一框體121係設置於該第一基板111之上,並且該第一框體121具有該些第一晶片容置槽1211,而該些第一倒裝對位件131非對稱設置於該第一框體121之周緣上,該些第一倒裝對位件131亦可設置於該第一基板111之周緣上,或者設置於該第一框體121之周緣以及該第一基板111之周緣;該些晶片50係分別置放於該些第一晶片容置槽1211內。該第二承載盤21係包含一第二基板211、一第二框體221與該些第二倒裝對位件241,該第二框體221係設置於該第二基板211之上,並且該第二框體221具有該些第二晶片容置槽2211,而該些第二倒裝對位件241對應該些第一倒裝對位件131而設置於該第二框體221之周緣上。
【0033】
翻轉置放於該第一承載盤11之該些晶片50而倒置於該第二承載盤21內時,首先如第四A圖所示,依照該第二承載盤21之該些第二倒裝對位件241與該第一承載盤11之該些第一倒裝對位件131的對應位置,翻轉該第二承載盤21於該第一承載盤11之上,使該些第二晶片容置槽2211對應於該些第一晶片容置槽1211,而讓該些第二晶片容置槽2211對應於放置在該些第一晶片容置槽1211的該些晶片50。之後,如第四B圖所示,將該第一承載盤11與該第二承載盤21一起翻轉後,即如第四C圖所示,該第一承載盤11則倒置於該第二承載盤21之上,該些晶片50即會從該第一承載盤11之該些第一晶片容置槽1211倒置於該第二承載盤21之該些第二晶片容置槽2211內。最後,將該第一承載盤11從該第二承載盤21之上翻轉開,如第四D圖所示,即完成翻轉該些晶片50而倒置於該第二承載盤21內之動作。
【0034】
承上所述,本創作之晶片承載盤可被利用於倒置晶片,先將該第二承載盤21之該些第二倒裝對位件241對位於該第一承載盤11之該些第一倒裝對位件131,之後翻轉該第二承載盤21於該第一承載盤11之上,如此該第一承載盤11之該些第一晶片容置槽1211即會對應於該第二承載盤21之該些第二晶片容置槽2211,接續,再進行兩者之間的翻轉倒置,使該些晶片50倒置於該些第二晶片容置槽2211內。上述之方式消弭晶片倒置之人工費用,並且增加晶片倒置的作業成功率,並且相較於以往利用雙面晶片承載盤所花費的費用也較為便宜,且雙面晶片承載盤之製程之穩定度較差。
【0035】
本創作上述之該些第一倒裝對位件131係為凸件,則對應於該些第一倒裝對位件131之該些第二倒裝對位件241係為凹件,但本創作並不限制該些第一倒裝對位件131與該些第二倒裝對位件241分別必須為凸件與凹件,兩者可為凹件、凸件或凸件與凹件之組合,該些第一倒裝對位件131能以嵌合、固定或配合等方式結合於該些第二倒裝對位件241。
【0036】
請一併參閱第五圖,其係為本創作之第四實施例之結構示意圖;如圖所示,於本實施例中,該些第一倒裝對位件131包含條狀凸件與凹件,而該些第二倒裝對位件241也包含 條狀凸件與凹件,以使兩者互相配合。請參閱第四A圖,第四A圖所示之該些第一倒裝對位件131與該些第二倒裝對位件241分別為圓柱凸件與圓柱凹件,因此可知本創作並不限定該些倒裝對位件之形狀,該些第一倒裝對位件131之形狀係與該些第二倒裝對位件241之形狀互相對應,而以互相嵌合、固定或配合等方式結合。
【0037】
請一併參閱第六A圖到第六C圖,其係為本創作之第五實施例之堆疊承載盤的作動示意圖與倒置晶片的作動示意圖;如圖所示,本實施例與第三實施例(第四A圖)差異在於該第二承載盤21進一步設置複數個第二堆疊對位件231,該些第二堆疊對位件231對應於該些第一倒裝對位件131,而設置於該第二基板211之底面,該些第二堆疊對位件231配合於該些第一倒裝對位件131,使該第二承載盤21能堆疊於該第一承載盤11之上。由上述可知,該些第一倒裝對位件131具有堆疊功能,而同於第一A圖所示之該些第一堆疊對位件130之堆疊功能。
【0038】
再者,該第一承載盤11進一步設置複數個第三堆疊對位件141,該些第三堆疊對位件141非對稱設置於該第一基板111之底面,而該第二承載盤21更進一步設置複數個第四堆疊對位件242,該些第四堆疊對位件242對應該些第三堆疊對位件141,而設置於該第二框體221之周緣上,該些第四堆疊對位件242可配合該些第三堆疊對位件141,如第六B圖所示,使其他同於該第一承載盤11之其他承載盤堆疊於該第二承載盤21之上。
【0039】
另外,設置複數個倒裝對位件132於第一承載盤11,該些倒裝對位件132相對應於該第二承載盤21之該些第四堆疊對位件242,即該些倒裝對位件132配合該些第四堆疊對位件242,如此如第六C圖所示,第二承載盤21可翻轉而倒置於該第一承載盤11之上。之後,依據第四B圖所示之動作,翻轉該第一承載盤11與第二承載盤21。如第四C圖所示,該第一承載盤11即倒置於該第二承載盤21之上,即該第二承載盤21之該些第二晶片容置槽2211對應於該第一承載盤11之該些第一晶片容置槽1211,如此即翻轉位於該些第一晶片容置槽1211之晶片,而倒置於該些第二晶片容置槽2211內。
【0040】
由上述可知,該第一承載盤11之該些第一倒裝對位件131除了具有倒置對位之功能外,也具有堆疊對位之功能,而該第二承載盤21之該些第四堆疊對位件242除了具有堆疊對位之功能外,也具有倒置對位之功能。由上述說明與圖示可得知,此實施例之該第一承載盤11相同於該第二承載盤21,而便利於生產。
【0041】
綜上所述,本創作提供一種晶片承載盤之結構,其具有複數個倒裝對位件,當欲將放置於一承載盤之複數晶片翻轉而倒置於另一承載盤時,放置有該些晶片之一承載盤的該些倒裝對位件與未放置有晶片之另一承載盤的該些倒裝對位件相互配合,使得置放有該些晶片之該承載盤可被翻轉而倒置於此另一承載盤上,如此該些晶片即會被翻轉,而確實 倒置於該另一承載盤內。本創作之晶片承載盤可用於翻轉晶片以倒置晶片,其降低倒置晶片之費用,並且增加倒置晶片的作業成功率與效率。
【0042】
此外,本創作之晶片承載盤更包含有複數個堆疊對位件,該些堆疊對位件呈非對稱設置於承載盤,第二承載盤欲堆疊於第一承載盤之上時,第二承載盤之該些堆疊對位件必須配合於第一承載盤之該些堆疊對位件,第二承載盤方能順利堆疊於第一承載盤之上,由於該些對疊對位件呈非對稱排列,所以該些堆疊對位件限制兩個承載盤之堆疊方向,如此避免兩承載盤於堆疊時產生堆疊方向之錯誤,而具有限制堆疊方向之功能。
【0043】
再者,承載盤之複數晶片容置槽之上設置有保護紙,保護紙係設置於該些堆疊對位件之間,該些堆疊對位件會固定住保護晶片之保護紙,所以保護紙被限制於該些第一晶片容置槽之上,而避免保護紙偏離於該些晶片容置槽,進而避免造成晶片承載盤堆疊不良之問題。
【0044】
故本新型實為一具有新穎性、進步性及可供產業上利用者,應符合我國專利法專利申請要件無疑,爰依法提出新型專利申請,祈 鈞局早日賜至准專利,至感為禱。
【0045】
惟以上所述者,僅為本創作一較佳實施例而已,並非用來限定本新型實施之範圍,故舉凡依本新型申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本新型之申請專利範圍內。
11‧‧‧第一承載盤
111‧‧‧第一基板
121‧‧‧第一框體
1211‧‧‧第一晶片容置槽
131‧‧‧第一倒裝對位件
132‧‧‧倒裝對位件
141‧‧‧第三堆疊對位件
21‧‧‧第二承載盤
211‧‧‧第二基板
221‧‧‧第二框體
2211‧‧‧第二晶片容置槽
231‧‧‧第二堆疊對位件
241‧‧‧第二倒裝對位件
242‧‧‧第四堆疊對位件

Claims (19)

  1. 【第1項】
    一種晶片承載盤之結構,其包含:
    複數個晶片容置槽;以及
    複數個倒裝對位件,設置於該晶片承載盤之上表面。
  2. 【第2項】
    如申請專利範圍第1項所述之晶片承載盤之結構,更包含:
    一基板;以及
    一框體,設置於該基板,該些晶片容置槽設置於該框體;
    其中,該些倒裝對位件設置於該基板或/及該框體。
  3. 【第3項】
    如申請專利範圍第2項所述之晶片承載盤之結構,其中該基板之一邊角為一對位角。
  4. 【第4項】
    如申請專利範圍第1項所述之晶片承載盤之結構,其中該些倒裝對位件呈非對稱排列。
  5. 【第5項】
    如申請專利範圍第1項所述之晶片承載盤之結構,更包含:
    複數個堆疊對位件,設置於該晶片承載盤,該些堆疊對位件呈非對稱排列。
  6. 【第6項】
    如申請專利範圍第5項所述之晶片承載盤之結構,其中該些晶片容置槽之上更進一步設置一保護紙,該保護紙係設置於該些堆疊對位件之間。
  7. 【第7項】
    一種晶片承載盤之結構,其包含:
    一第一承載盤,包含複數個第一倒裝對位件與複數個第一晶片容置槽;以及
    一第二承載盤,包含複數個第二倒裝對位件與複數個第二晶片容置槽,該些第二倒裝對位件對應該些第一倒裝對位件;
    其中,該第二承載盤之該些第二倒裝對位件配合於該第一承載盤之該些第一倒裝對位件,該第一承載盤與該第二承載盤翻轉而倒置後,放置於該第一承載盤之該些第一晶片容置槽的複數個晶片係被翻轉,而被倒置於該第二承載盤之該些第二晶片容置槽內。
  8. 【第8項】
    如申請專利範圍第7項所述之晶片承載盤之結構,其中該第一承載盤更包含:
    一第一基板;以及
    一第一框體,設置於該第一基板,該些第一晶片容置槽設置於該第一框體;
    其中,該些第一倒裝對位件設置於該第一基板或/及該第一框體;
    該第二承載盤更包含:
    一第二基板;以及
    一第二框體,設置於該第二基板,該些第二晶片容置槽設置於該第二框體;
    其中,該些第二倒裝對位件設置於該第一基板或/及該第一框體。
  9. 【第9項】
    如申請專利範圍第7項所述之晶片承載盤之結構,其中該些第一倒裝對位件與該些第二倒裝對位件呈非對稱排列。
  10. 【第10項】
    如申請專利範圍第7項所述之晶片承載盤之結構,其中該第二承載盤更進一步包含複數個堆疊對位件,該些堆疊對位件對應該第一承載盤之該些第一倒裝對位件,而設置於該第二承載盤之底面,該第二承載盤之該些堆疊對位件配合於該第一承載盤之該些第一倒裝對位件,而該第二承載盤堆疊於該第一承載盤。
  11. 【第11項】
    如申請專利範圍第7項所述之晶片承載盤之結構,其中該第一承載盤更包含複數個堆疊對位件,該些堆疊對位件設置於該第一承載盤之底面,且呈非對稱排列。
  12. 【第12項】
    一種晶片承載盤之結構,其包含:
    一第一承載盤,包含複數個第一堆疊對位件與複數個第一晶片容置槽,該些第一堆疊對位件設置於該第一承載盤之上表面,並呈非對稱排列;以及
    一第二承載盤,包含複數個第二堆疊對位件與複數個第二晶片容置槽,該些第二堆疊對位件對應該些第一堆疊對位件,而設置於該第二承載盤之底面;
    其中,該第二承載盤之該些第二堆疊對位件配合於該第一承載盤之該些第一堆疊對位件,而該第二承載盤堆疊於該第一承載盤。
  13. 【第13項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該第一承載盤更包含:
    一第一基板;以及
    一第一框體,設置於該第一基板,該些第一晶片容置槽設置於該第一框體;
    其中,該些第一堆疊對位件設置於該第一基板或/及該第一框體;
    該第二承載盤更包含:
    一第二基板;以及
    一第二框體,設置於該第二基板,該些第二晶片容置槽設置於該第二框體;
    其中,該些第二堆疊對位件設置於該第二基板之底面。
  14. 【第14項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該第一承載盤更進一步包含複數個第三堆疊對位件,該些第三堆疊對位件設置於該第一承載盤之底面,並且呈非對稱排列。
  15. 【第15項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該第二承載盤更進一步包含複數個第四堆疊對位件,該些第四堆疊對位件設置於該第二承載盤之上表面,並且呈非對稱排列。
  16. 【第16項】
    如申請專利範圍第15項所述之晶片承載盤之結構,其中該第一承載盤進一步包含複數個倒裝對位件,該第一承載盤之該些倒裝對位件設置於該第一承載盤之上表面,且對應於該第二承載盤之該些第四堆疊對位件,而該第二承載盤進一步包含複數個倒裝對位件,該第二承載盤之該些倒裝對位件設置於該第二承載盤之上表面,且對應於該第一承載盤之該些第一堆疊對位件,該第二承載盤之該些倒裝對位件配合於該第一承載盤之該些第一堆疊對位件,且該第一承載盤之該些倒裝對位件配合於該第二承載盤之該些第四堆疊對位件,該第一承載盤與該第二承載盤翻轉倒置後,放置於該第一承載盤之該些第一晶片容置槽的複數個晶片係被翻轉,而被倒置於該第二承載盤之該些第二晶片容置槽內。
  17. 【第17項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該第二承載盤進一步包含複數個倒裝對位件,該些倒裝對位件設置於該第二承載盤之上表面,該第二承載盤之該些倒裝對位件對應於該第一承載盤之該些第一堆疊對位件,該些倒裝對位件配合於該些第一堆疊對位件,該第一承載盤與該第二承載盤翻轉倒置後,放置於該第一承載盤之該些第一晶片容置槽的複數個晶片係被翻轉,而被倒置於該第二承載盤之該些第二晶片容置槽內。
  18. 【第18項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該些第一晶片容置槽之上更進一步設置一保護紙,該保護紙係設置於該些第一堆疊對位件之間。
  19. 【第19項】
    如申請專利範圍第12項所述之晶片承載盤之結構,其中該第一承載盤之一邊角為一第一對位角,而該第二承載盤之一邊角為一第二對位角,該第二對位角之形狀對應該第一對位角之形狀。
TW103209036U 2014-05-23 2014-05-23 晶片承載盤之結構 TWM487522U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103209036U TWM487522U (zh) 2014-05-23 2014-05-23 晶片承載盤之結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103209036U TWM487522U (zh) 2014-05-23 2014-05-23 晶片承載盤之結構

Publications (1)

Publication Number Publication Date
TWM487522U true TWM487522U (zh) 2014-10-01

Family

ID=52108476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103209036U TWM487522U (zh) 2014-05-23 2014-05-23 晶片承載盤之結構

Country Status (1)

Country Link
TW (1) TWM487522U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608562B (zh) * 2014-05-23 2017-12-11 矽創電子股份有限公司 Structure of wafer carrier
CN115196148A (zh) * 2021-04-12 2022-10-18 颀邦科技股份有限公司 载盘

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608562B (zh) * 2014-05-23 2017-12-11 矽創電子股份有限公司 Structure of wafer carrier
CN115196148A (zh) * 2021-04-12 2022-10-18 颀邦科技股份有限公司 载盘

Similar Documents

Publication Publication Date Title
CN103996646B (zh) 芯片承载盘的结构
CN100583431C (zh) 堆叠式芯片封装结构的制作方法
CN102110678B (zh) 半导体封装件及其制造方法
TWI691011B (zh) 基板盒、收納部及基板搬運器
CN104495096B (zh) 液晶面板包装箱
CN101373725B (zh) 半导体芯片收容托盘
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
KR20160006032A (ko) 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법
TWI608562B (zh) Structure of wafer carrier
CN203910771U (zh) 芯片承载盘的结构
JP4988801B2 (ja) 貼り合せ装置及び貼り合せ方法
CN111968525A (zh) 一种覆晶薄膜、显示基板及显示装置
CN107665828A (zh) 一种自动键合装置及方法
KR101964045B1 (ko) 반도체 메모리 모듈 및 그 제조 방법
US6909177B2 (en) Chip carrier plate
US7514290B1 (en) Chip-to-wafer integration technology for three-dimensional chip stacking
CN104362117B (zh) 基底键合装置和键合方法
US10950470B2 (en) Substrate bonding apparatus and bonding method using the same
JP2000228487A (ja) チップオンチップの半導体チップ
TW200915504A (en) Packaging equipment and substrate carrier thereof
TWI254421B (en) Manufacturing method of multi-chip stack
CN201913539U (zh) 转移模块及磨片调平工具
CN205581450U (zh) 一种lcd热压周转治具
CN202259232U (zh) 一种用于集成晶片的框架结构
TWI362525B (en) Active device array substrate and liquid crystal display panel

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model