TWM446699U - 半導體結構 - Google Patents
半導體結構 Download PDFInfo
- Publication number
- TWM446699U TWM446699U TW101219354U TW101219354U TWM446699U TW M446699 U TWM446699 U TW M446699U TW 101219354 U TW101219354 U TW 101219354U TW 101219354 U TW101219354 U TW 101219354U TW M446699 U TWM446699 U TW M446699U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- titanium
- semiconductor structure
- thickness
- silver
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本創作係有關於一種半導體結構,特別係有關於一種可降低電阻之半導體結構。
習知半導體製程中,為了改善高功率IC散熱問題而開發出晶背金屬化製程(Back Side Metal Process),其係在晶圓背面蒸鍍或濺鍍一層或多層可做為接合/導熱用的金屬層,該金屬層亦可再接合基材(例如:散熱片/Lead frame),以達到較佳的散熱及導電效果,目前一般蒸鍍或濺鍍於晶圓背面之金屬層大多選用金或銀,但目前金價居高不下,因此基於成本考量下,銀層係為較佳選擇,然銀層與矽晶圓之間必須以鈦層作為黏著層,但後端封裝製程中溫度過高而鈦層厚度薄時,銀層會融化而擴散至矽-鈦層,造成矽晶圓與銀層剝離,反之,溫度過高而鈦層厚度厚時,鈦-銀層會產生介面合金共化物,因而導致電阻抗上升。
本創作之主要目的係在於提供一種半導體結構,其包含一矽基板、一鈦層、一鎳層、一銀層以及一金屬材質黏著層,該矽基板係具有一主動面及一背面,該鈦層係形成於該背面,該鈦層係具有一上表面,該鎳層係形成於該鈦層之該上表面,該銀層係形成於該鎳層上,該金屬材質黏著層係形成於該鎳層及該銀層之間。藉由該金屬材質黏著層使該鎳層與該銀層具有良好之結合強度
,且該鎳層可作為一良好之阻障層,進而使該半導體結構達到最佳的散熱及導電效果,並降低封裝後的電阻抗。
請參閱第1圖及附件1,其係本創作之一較佳實施例,一種半導體結構100係包含一矽基板110、一鈦層120、一鎳層130、一銀層140以及一金屬材質黏著層150,該矽基板110係具有一主動面111及一背面112,該矽基板110之該主動面111係可形成有複數個線路及複數個電連接元件(圖未繪出),該鈦層120係形成於該背面112,該鈦層120係具有一上表面121,該鈦層120之厚度範圍係介於100-10000Å,其中該鈦層120形成於該矽基板110之該背面112之前,必須先經過下列步驟:首先,貼設一保護膠帶(圖未繪出)於該矽基板110之該主動面111,接著,研磨該矽基板110之該背面112以薄化該矽基板110,之後,蝕刻該矽基板110之該背面112以增加該背面112之粗糙度,進而提高該鈦層120及該矽基板110之結合強度,接著,利用蒸鍍或濺鍍方法使該鈦層120形成於該矽基板110之該背面112,之後,該鎳層130係形成於該鈦層120之該上表面121,該鎳層130之厚度範圍係介於100-10000Å,該銀層140係形成於該鎳層130上,該銀層140之厚度範圍係介於100-100000Å,該金屬材質黏著層150係形成於該鎳層130及該銀層140之間,在本實施例中,該金屬材質黏著層150之材質係選自於鈦,該金屬材質黏著層150之厚度範圍係介於1-5000Å,且該金屬材質黏著層150係具有一第一厚度T1,該鈦層
120係具有一第二厚度T2,該第一厚度T1係不大於該第二厚度T2。由於鈦對於金屬材質而言係為一良好之黏著劑,因此該金屬材質黏著層150之材質選自於鈦且將該金屬材質黏著層150之厚度控制於1-5000Å,使得該半導體結構100中該鎳層130與該銀層140可藉由該金屬材質黏著層150達到良好之結合強度,且該金屬材質黏著層150與該銀層140之間不會產生介面合金共化物,此外,由於該鎳層130係位於該銀層140及該鈦層120之間,因此可作為一良好之阻障層,進而使該半導體結構100達到最佳的散熱及導電效果,並降低封裝後的電阻抗。
本創作之保護範圍當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本創作之精神和範圍內所作之任何變化與修改,均屬於本創作之保護範圍。
100‧‧‧半導體結構
110‧‧‧矽基板
111‧‧‧主動面
112‧‧‧背面
120‧‧‧鈦層
121‧‧‧上表面
130‧‧‧鎳層
140‧‧‧銀層
150‧‧‧金屬材質黏著層
T1‧‧‧第一厚度
T2‧‧‧第二厚度
第1圖:依據本創作之一較佳實施例,一種半導體結構示意圖。
附件1:依據本創作之一較佳實施例,該半導體結構之SEM照片圖。
100‧‧‧半導體結構
110‧‧‧矽基板
111‧‧‧主動面
112‧‧‧背面
120‧‧‧鈦層
121‧‧‧上表面
130‧‧‧鎳層
140‧‧‧銀層
150‧‧‧金屬材質黏著層
T1‧‧‧第一厚度
T2‧‧‧第二厚度
Claims (7)
- 一種半導體結構,其至少包含:一矽基板,其係具有一主動面及一背面;一鈦層,其係形成於該背面,該鈦層係具有一上表面;一鎳層,其係形成於該鈦層之該上表面;一銀層,其係形成於該鎳層上;以及一金屬材質黏著層,其係形成於該鎳層及該銀層之間。
- 如申請專利範圍第1項所述之半導體結構,其中該金屬材質黏著層之材質係選自於鈦。
- 如申請專利範圍第1項所述之半導體結構,其中該鈦層之厚度範圍係介於100-10000Å。
- 如申請專利範圍第1項所述之半導體結構,其中該鎳層之厚度範圍係介於100-10000Å。
- 如申請專利範圍第1項所述之半導體結構,其中該銀層之厚度範圍係介於100-100000Å。
- 如申請專利範圍第1項所述之半導體結構,其中該金屬材質黏著層之厚度範圍係介於1-5000Å。
- 如申請專利範圍第1項所述之半導體結構,其中該金屬材質黏著層係具有一第一厚度,該鈦層係具有一第二厚度,該第一厚度係不大於該第二厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101219354U TWM446699U (zh) | 2012-10-05 | 2012-10-05 | 半導體結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101219354U TWM446699U (zh) | 2012-10-05 | 2012-10-05 | 半導體結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM446699U true TWM446699U (zh) | 2013-02-11 |
Family
ID=48194120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101219354U TWM446699U (zh) | 2012-10-05 | 2012-10-05 | 半導體結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM446699U (zh) |
-
2012
- 2012-10-05 TW TW101219354U patent/TWM446699U/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107210241B (zh) | 功率半导体装置 | |
US20170271237A1 (en) | Bonded body, power module substrate with heat sink, heat sink, method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink | |
JP2011100994A5 (ja) | 半導体装置の作製方法 | |
TW201434120A (zh) | 具有熱增強型共形屏蔽之半導體封裝及相關方法 | |
JP2013197382A5 (zh) | ||
EP3196930B1 (en) | Bonded body, power module substrate with heat sink, use of the bonded body as a heat sink, method for manufacturing bonded body | |
JP3661695B2 (ja) | 半導体装置 | |
WO2016161863A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
TW201640627A (zh) | 電子裝置及其製法 | |
JP2005235860A5 (zh) | ||
TW201511094A (zh) | 半導體裝置及其製造方法 | |
JP2019016738A (ja) | 半導体装置 | |
JP2007036211A5 (zh) | ||
JP2008543049A5 (zh) | ||
JP2006114827A (ja) | 半導体装置 | |
JP3767585B2 (ja) | 半導体装置 | |
CN104253087B (zh) | 铝金属工艺接触孔的填充方法 | |
US8426971B2 (en) | Top tri-metal system for silicon power semiconductor devices | |
TW200837918A (en) | Surface structure of package substrate and method for manufacturing the same | |
TWI555148B (zh) | 半導體結構 | |
JP5134108B2 (ja) | 半導体素子の放熱体の製造方法 | |
TWM446699U (zh) | 半導體結構 | |
TW201917833A (zh) | 元件次黏著載具及其製造方法 | |
TW201212172A (en) | Semiconductor structure having a metal ring | |
US10242962B1 (en) | Back side metallization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |