TWM435716U - The active region of the trench distributed arrangement of the semiconductor device structure - Google Patents

The active region of the trench distributed arrangement of the semiconductor device structure Download PDF

Info

Publication number
TWM435716U
TWM435716U TW101206869U TW101206869U TWM435716U TW M435716 U TWM435716 U TW M435716U TW 101206869 U TW101206869 U TW 101206869U TW 101206869 U TW101206869 U TW 101206869U TW M435716 U TWM435716 U TW M435716U
Authority
TW
Taiwan
Prior art keywords
trench
layer
active region
active
semiconductor
Prior art date
Application number
TW101206869U
Other languages
English (en)
Inventor
zhi-qiang Zhuang
Chao-Xin Huang
Original Assignee
Taiwan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Co Ltd filed Critical Taiwan Semiconductor Co Ltd
Priority to TW101206869U priority Critical patent/TWM435716U/zh
Publication of TWM435716U publication Critical patent/TWM435716U/zh
Priority to CN2012206908505U priority patent/CN203150558U/zh
Priority to KR2020120012238U priority patent/KR200476423Y1/ko
Priority to JP2012007860U priority patent/JP3182138U/ja
Priority to EP13150623.0A priority patent/EP2650921A1/en
Priority to US13/737,233 priority patent/US8779545B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Description

M435716 五、新型說明： 【新型所屬之技術領域】 本創作係有關於-種主動區㈣分散々 體元件結構，特別是指-種主動區溝槽係 磊晶層之半導體元件結構。 #〜於 【先前技術】 一直以來，蕭特基二極體是相當重要之功率元件， 其係利用金屬-半導體接面作為蕭特基勢壘而產生整流 的效果，其可高速切換以及整流的特性，使其普遍 於高速功率交換之元件、數位計算機以及輸出整^器~等。 ，而’當前半導體元件結構所形成之蕭特基二極體 中，农大的缺點係其反向崩潰偏壓較低，且反向漏電流 較大，不僅如此，其反向電流會隨著溫度昇高而增加， 致使有失控的問題，因而蕭特基二極體於實際使用時的 反向偏壓必需限制比其額定值小很多，使得蕭特基二極 體實際上的應用受到許多限制。 在上述問題之下，許多改良之半導體元件結構因而 設計出來，藉以增加反向崩潰電壓及降低漏電流，較為 常見的即為佈植蝴離子於終止區（B〇r〇n Implant Termination; BIT)之改良結構，這樣的結構在逆向偏壓 情況下，由於終止區可緩和主動區邊端溝槽電場，因而 增加反向崩潰電壓並且降低漏電流，而該半導體元件結 構中其主動區溝槽排列設計在順向偏壓的情況下，僅有 3 M435716 較低之電流輸出特性，以致於需要較高的順向偏壓來達 到相同的電流輸出，實不符合產業利用。 請參閱第一圖，第一圖係顯示先前技術之主動區溝 槽排列示意圖，如第一圖所示，半導體元件結構丨包含 複數個主動區溝槽n及一磊晶層12，主動區溝槽n包 含有-主動區介電層ln及—多㈣層112，且主動區 溝槽11係為連續之長條形並且規則排列於磊晶層12 士。然而，這樣的連續長條形結構造成磊晶層12面積的 壓縮，致使在順向偏壓的情況下，有著較⑽電流的輸 出特性，以致於需要較高的順向偏壓來達到相同的電流 輪出’也因此現有實務上之作法，係增加“面積來彌 補電流能力的不足，但實不符合產業效益。 綜合以上所述，相信舉凡在所屬技術領域中具有通 常知識者應不難理解習知技術之半導體元件結構中，由 於順=偏壓的情況下，電流的輸出特性較低，以致於需 要較南醜向偏壓來達到相同的電流輸出，因此仍存在 電流輸出額定值不足之問題。 【新型内容】 本創作所欲解決之技術問題與目的： …有鑒於在習知技術中，由於半導體元件結構順向偏 壓的情況下，電流的輸出特性較低，以致於需要較高的 順向偏絲相相同的電流輸Λ，因此仍存在電流輸出 額定值不足之問題。 4 M435716 開設有複 緣此，本創作之主要目的在於 分散式排列之半導體元件結構，a ^動區溝槽 :?動區溝槽’且該些主動區溝槽：二㈣ 本創作解決問題之技術手段： 本創作為解決習知技術之問題，所制之 手奴係提供—種絲區溝槽分 = 質，二摻雜有一第-型半導體雜 猫日日層躲成於半導體基板上，以 摻雜有第-型半導體雜質，並 軸浪度 揭^^ ^ 且開5又有歿數個主動區溝 動區溝槽係分散地排列於遙晶層，主動區介 ^層係覆設於該些主祕溝槽之底部及側壁。1中，該 t f動區溝槽於蟲晶層之表面上之形狀係為-四邊形Γ 且第一摻雜濃度係大於第二摻雜濃度。 件者’ ί述之主動區溝槽分散式排列之半導體元 ::=，四邊形係為一正方形或一長方形，正方形之 ^ t為G.6至〇卿，且長方形之長邊範圍係為3 丸邊範圍係為0.6至一。此外，四邊形係 : ㈣，該些主純溝制之巾心關距係為3 μηι ’該四邊形係為一長方形時，該些主動區溝槽之 間距係為1.5至5μηι，寬邊間距係為〇 6至15二。 此外，上述之主動區溝槽分散式排列之半 結構中’更包含—離子佈植層，離子佈植層係藉由在該 5 些主動區溝槽之底部摻雜一 該些主動區溝槽内。其中， 植能量係為30至lOOKeV， 佈植角度係為7至25度，j 植劑量係為lel2至lei3。 —第二型半導體雜質而形成於 ，第二型半導體雜質之離子佈 ，而第二型半導體雜質之離子 且第二型半導體雜質之離子佈 較佳者，
電層之厚度係為1000至3000人， 多晶矽層係覆設於主動 溝槽。其中，主動區介 且主動區介電層係為一 熱氧化層’而熱氧化層之材質係為二氧化發（⑽）及 氮氧化矽（silicon oxynitride; SiON)中之其中一種。 較佳者，上述之主動區溝槽分散式排列之半導體元 件結構中，更包含至少-終止區溝槽，終止區溝槽係形 成於磊晶層内，並與該些主動區溝槽相間隔，且終止區 溝槽之深度係大於該些主動區溝槽之深度，並趨近於逆 向崩潰時空乏區之深度。其中，終止區溝槽與最鄰近該 些主動區溝槽中之其中一個之間距係為0·5至4μιη，且 終止區溝槽之寬度係為3至1〇μιη，且深度係為5至 12μιη，而該些主動區溝槽之寬度係為〇.6至1 5μιη，且 該些主動區溝槽之深度係為1.5至3μηι。 此外，上述之主動區溝槽分散式排列之半導體元件 結構中，更包含一終止區介電薄膜層，該終止區介電薄 膜層係包覆該終止區溝槽，且終止區介電薄膜層係包含 一四乙氧基石夕烧（Tetraethoxysilane; TEOS)層以及一硼 填石夕玻璃（Boro Phospho Silicate Glass; BPSG)層，而四 乙氧基矽烷層之厚度係為1000至3000A，硼磷石夕玻璃層 之厚度係為4000至7000A。 本創作對照先前技術之功效： 相較於習知技術中，由於現有之半導體元件結構在 順向偏壓的情況下，電流的輸出特性較低，以致於需要 較高的順向偏壓來達到相同的電流輸出，因此仍存在電 流輸出額定值不足之問題。 緣此，本創作之主要目的在於提供—種主動區溝槽 分散式排狀半導體it件轉，其係於蟲晶層開設有複 數個主動區細’且該些絲區賴係分散地排列於蟲 晶層’藉由這樣的結構可增減晶層之裸露面積，進而 達到使用較低的順向偏壓即可獲得相同電流輸出之功 效。 將藉由以下之實施例 本創作所採用的具體實施例， 及圖式作進一步之說明。 恤供之絲區溝m切列之丰暮
【實施方式】 由於本創作所提供 體元 AAUrb .. 不再 第一實施例主 意圖，第三圖 列之半導體元件結構示 實施例之主動區溝槽排 M435716 列示意圖。如第二圖及第三圖所示，半導體元件結構2 包含一半導體基板21、一磊晶層22、一離子佈植層23、 一主動區介電層24、一多晶矽層25及一終止區介電薄 膜層26。 半導體基板21係以一第一摻雜濃度摻雜有一第一 型半導體雜質，磊晶層22係形成於半導體基板21上， 以一第二摻雜濃度摻雜有第一型半導體雜質，其中，第 一摻雜濃度係大於第二摻雜濃度，在此定義第一摻雜濃 度為N+，且第二摻雜濃度定義為N-。 磊晶層22開設有複數個主動區溝槽221及一終止區 溝槽222，該些主動區溝槽221係分散地排列於磊晶層 22,而終止區溝槽222係與該些主動區溝槽221相間隔， 且該些主動區溝槽221之深度dl係小於終止區溝槽222 之深度d2，此外，終止區溝槽222之深度d2係趨近於 逆向崩潰時空乏區之深度（即空乏區曲線100)。其中， 終止區溝槽222與最鄰近該些主動區溝槽221中之其中 一個之間距係為0.5至4μιη，而該些主動區溝槽221之 寬度wl係為0.6至1.5μιη，且該些主動區溝槽221之深 度dl係為1.5至3μιη，而終止區溝槽222之寬度w2係 為3至ΙΟμηι，且深度d2係為5至12μιη。 另外，該些主動區溝槽221於磊晶層22之表面上之 形狀係為一四邊形，且四邊形係為一正方形，其中，正 方形之邊長範圍係為0.6至1.5μιη，此外，當四邊形係為 一正方形時，該些主動區溝槽221間之中心點間距rl係 為3至5μιη。 8 M435716 離子佈植層23係藉由在該些主動區溝槽221之底部 摻雜f-型半導體雜質而形成於該些主動區溝槽Π 内’而第一型半導體雜質之離子佈植能量係為3〇至 1〇〇Κ〜’而第二料導體雜質之離子佈植隸係為7至 25度’且第一型半導體雜質之離子佈植劑量係為 至 lel3 。 主動區介電層24係覆設於該些主動區溝槽221之底 4及侧壁，且主動區介電層24係、為—熱氧化層，其厚度 係為1000至3000A，其中，熱氧化層之材質係為二氧化 石夕（Si〇2)及氮氧化石夕（silic〇n〇xynitride;Si〇N)中之 其中一種。 多晶矽層25係覆設於主動區介電層24，並且填滿 该些主動區溝槽221，終止區介電薄膜層26係包覆終止 區溝槽222,且終止區介電薄膜層26係包含一四乙氧基 石夕烧（Tetraethoxysilane;TEOS)層261以及一棚構石夕破 璃（Boro Phospho Silicate Glass; BPSG)層 262，而四乙 氧基石夕烧層261之厚度係為looo至3000人，該棚罐石夕玻 璃層262之厚度係為4〇〇〇至7〇〇〇人。 請進一步參閱第三圖，該些主動區溝槽221係正方 形’離子佈植層23經過熱製程後在磊晶層22内形成之 離子佈植區27形狀係接近圓形。 請參閱第四圖，第四圖係顯示本創作第二實施例之 主動區溝槽排列示意圖。如第四圖所示，該些主動區溝 槽221 ’係填滿主動區介電層24,以及多晶矽層25,，而該 些主動區溝槽221，於磊晶層22,表面上之形狀係為長方 9 形並且呈陣列式分 邊間距r2係為其中’該些主動區溝槽功，之寬 且長方形之長邊w3 ’長邊間距13係為h5至5卿， 為〇.6至1.5_。 &圍係為3至8卿’寬邊你4範圍係 綜上所述，由於^ 列之半導體元_構+作所提供之主動區分散式排 動區溝槽，且㈣晶層内開設有複數個主 據以增加“層槽係分散地排列於蟲晶層， 稞路面積，進而達到使用較低的順向 又侍相同電流輪出之功效，實符合產業利用性。 藉由上it之本創作實施例可知，本創作確具產業上 之利用價值。惟以上之實施例制’僅為本創作之較佳 實施例$糊’舉凡所屬技術領域_具有it常知識者當可 依據本創作之上述實施例說明而作其它種種之改良及變 化。然而這些依據本創作實施例所作的種種改良及變 化’當仍屬於本創作之創作精神及界定之專利範圍内。 【圖式簡單說明】 第一圖係顯示先前技術之主動區溝槽排列示意圖； 第二圖係顯示本創作第一實施例主動區溝槽分散式排列 之半導體元件結構示意圖； 第三圖係顯示本創作第一實施例之主動區溝槽排列示意 圖；以及 第四圖係顯示本創作第二實施例之主動區溝槽排列示意 M435716 圖 【主要元件符號說明】 1 半導體元件結構 11 主動區溝槽 111 主動區介電層 112 多晶矽層 12 蟲晶層 2 半導體元件結構 21 半導體基板 22、22， 蟲晶層 221 、 221， 主動區溝槽 222 終止區溝槽 23 離子佈植層 24、24， 主動區介電層 25、25， 多晶矽層 26 終止區介電薄膜層 261 四乙氧基矽烷層 262 硼磷矽玻璃層 27 離子佈植區 100 空乏區曲線 dl > d2 深度 rl 中心點間距 r2 寬邊間距 r3 長邊間距 11 M435716 wl、w2 寬度 w3 長邊 w4 寬邊
12

Claims (1)

  1. M435716 六、申請專利範圍： 1. 一種主動區溝槽分散式排列之半導體元件結構’包含： 一半導體基板，係以一第一摻雜濃度掺雜有一第一型半 導體雜質； ’ 一磊晶層，係形成於該半導體基板上，以一第二摻雜濃 度摻雜有該第一型半導體雜質，並且開設有複數個主 動區溝槽，該些主動區溝槽係分散地排列於該蟲晶 層；以及 一主動區介電層，係覆設於該些主動區溝槽之底部及側 壁； 其中，該些主動區溝槽於該磊晶層之表面上之形狀係為 一四邊形，且該第一摻雜濃度係大於該第二摻雜濃度。 2. 如申請專利範圍第1項所述之主動區溝槽分散式排列之 半導體元件結構，其中該四邊形係為一正方形或一長方 形，該正方形之邊長範圍係為0.6至1·5μπι，且該長方 形之長邊範圍係為3至8μιη’寬邊範圍係為0.6至1.5μιη。 3. 如申請專利範圍第2項所述之主動區溝槽分散式排列之 半導體元件結構，其中該四邊形係為一正方形時，該些 主動區溝槽間之中心點間距係為3至5μιη。 4. 如申請專利範圍第2項所述之主動區溝槽分散式排列之 13 M435716 半導體元件結構，其中該四邊形係為—長方形時，該些 主動區溝槽之長邊間距係為1.5至_，寬邊間距係^ •申請專利範圍第1項所述之主動區溝槽分散式排列之 半導體树結構，其中更包含一離子佈植層，該離子饰 植層係藉由在該些主動區溝槽之底部摻雜一第二型半導 體雜質而形成於該些主動區溝槽内。 6. 如申請專利範圍第5項所述之主祕溝槽分散式排列之 .半導^件結構，其中，該第二型半導體雜質之離子佈 植也1係為3G至lGGKeV’而該第二型半導體雜質之離 子佈植角度係為7至25度’且該第二型半導體雜質之離 子佈植劑量係為16!2至leu。 7. 如申請專利第丨項所述之主純溝槽分散式排列之 半導體讀結構，其中更包含—多晶發層，該多晶石夕層 係覆設於社祕介電層，並且填滿該魅祕溝槽。 8. 如申請翻第丨項所収主魅溝槽分散式排列之 半導體元件結構，其中該主動區介電層之厚度係為1000 至 3〇〇〇A。 9·如申請專利_第丨項所述之主祕溝槽分散式排列之 半導體讀結構，其中該主動區介電層係為一熱氧化層。 14 M435716 10. 如申請專利範圍第9項所述之主動區溝槽分散式排列 之半導體元件結構，其中該熱氧化層之材質係為二氧化 石夕（Si〇2)及氮氧化石夕（silicon oxynitride; SiON)中之 其中一種。 11. 如申請專利範圍第1項所述之主動區溝槽分散式排列 之半導體元件結構，其中更包含至少一終止區溝槽，該 終止區溝槽係形成於該磊晶層内，並與該些主動區溝槽 相間隔，且該終止區溝槽之深度係大於該些主動區溝槽 之深度。 12. 如申請專利範圍第11項所述之主動區溝槽分散式排列 之半導體元件結構，其中，該終止區溝槽與最鄰近該些 主動區溝槽中之其中一個之間距係為0.5至4μπι。 13. 如申請專利範圍第11項所述之主動區溝槽分散式排列 之半導體元件結構，其中該終止區溝槽之寬度係為3 至ΙΟμιη，且深度係為5至12μηι。 14. 如申請專利範圍第11項所述之主動區溝槽分散式排列 之半導體元件結構，其中更包含一終止區介電薄膜層， 該終止區介電薄膜層係包覆該終止區溝槽。 15. 如申請專利範圍第14項所述之主動區溝槽分散式排列 15 M435716 之半導體元件結構，其中該終止區介電薄膜層係包含〜 四乙氧基矽烷（Tetraethoxysilane; TE0S)層以及〜堋 填石夕玻璃（Boro Phospho Silicate Glass; BPSG)層。 16.如專利範圍第15項所述之主動區溝槽分 二構’其氧基魏層之厚度传為 1_至3_人’該硼卿破 ，為 7000Α。 e ^厚度係為40〇〇至 17.如申請專利範圍第丨項 之半導體元件結構，其中H主動區溝槽分散式排列 〇65 ! , ^主動區溝槽之寬度係為 6至⑽’且_主動區_之深度係為L5至 16
TW101206869U 2012-04-13 2012-04-13 The active region of the trench distributed arrangement of the semiconductor device structure TWM435716U (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW101206869U TWM435716U (en) 2012-04-13 2012-04-13 The active region of the trench distributed arrangement of the semiconductor device structure
CN2012206908505U CN203150558U (zh) 2012-04-13 2012-12-14 有源区沟槽分散式排列的半导体元件结构
KR2020120012238U KR200476423Y1 (ko) 2012-04-13 2012-12-26 활성영역 트렌치들이 분산식으로 배열된 반도체소자의 구조
JP2012007860U JP3182138U (ja) 2012-04-13 2012-12-27 アクティブ領域溝型分散式配列の半導体素子構造
EP13150623.0A EP2650921A1 (en) 2012-04-13 2013-01-09 Semiconductor structure comprising active region trenches arranged in a dispersed manner
US13/737,233 US8779545B2 (en) 2012-04-13 2013-01-09 Semiconductor structure with dispersedly arranged active region trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101206869U TWM435716U (en) 2012-04-13 2012-04-13 The active region of the trench distributed arrangement of the semiconductor device structure

Publications (1)

Publication Number Publication Date
TWM435716U true TWM435716U (en) 2012-08-11

Family

ID=47048206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101206869U TWM435716U (en) 2012-04-13 2012-04-13 The active region of the trench distributed arrangement of the semiconductor device structure

Country Status (6)

Country Link
US (1) US8779545B2 (zh)
EP (1) EP2650921A1 (zh)
JP (1) JP3182138U (zh)
KR (1) KR200476423Y1 (zh)
CN (1) CN203150558U (zh)
TW (1) TWM435716U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461550A (zh) * 2018-02-23 2018-08-28 深圳市威兆半导体有限公司 一种肖特基二极管设计和制作方法
CN114664926A (zh) * 2022-03-30 2022-06-24 电子科技大学 一种功率半导体器件结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
GB0122121D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US8344451B2 (en) * 2007-01-09 2013-01-01 Maxpower Semiconductor, Inc. Semiconductor device
US7989887B2 (en) * 2009-11-20 2011-08-02 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates as termination
JP5136578B2 (ja) 2010-03-09 2013-02-06 トヨタ自動車株式会社 半導体装置
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
TWM403749U (en) * 2010-12-17 2011-05-11 Taiwan Semiconductor Co Ltd Schottky diode structure

Also Published As

Publication number Publication date
KR200476423Y1 (ko) 2015-02-27
US8779545B2 (en) 2014-07-15
CN203150558U (zh) 2013-08-21
US20130270669A1 (en) 2013-10-17
JP3182138U (ja) 2013-03-07
EP2650921A1 (en) 2013-10-16
KR20130006137U (ko) 2013-10-23

Similar Documents

Publication Publication Date Title
US10566421B2 (en) Method for manufacturing a BJT FINFET device
JP4930894B2 (ja) 半導体装置
CN102163621B (zh) 半导体器件以及制造半导体器件的方法
KR102156130B1 (ko) 반도체 소자 형성 방법
CN105280711B (zh) 电荷补偿结构及用于其的制造
US20190097005A1 (en) Semiconductor Device Having Termination Trench
EP2650920B1 (en) Trenched semiconductor structure
CN104779289A (zh) 半导体装置
US9748393B2 (en) Silicon carbide semiconductor device with a trench
US10978580B2 (en) Insulated gate bipolar transistor and diode
TWM435716U (en) The active region of the trench distributed arrangement of the semiconductor device structure
TW201618300A (zh) 碳化矽場效電晶體
JP2012043955A (ja) 半導体装置及びその製造方法
CN103035680A (zh) 超级结器件
TWI470698B (zh) 超級介面電晶體及其製作方法
US7932536B2 (en) Power rectifiers and method of making same
TWI813363B (zh) 半導體結構及其製造方法
JP2005032939A (ja) 半導体装置
JP4419381B2 (ja) 半導体素子
WO2023070963A1 (zh) 半导体结构及其制造方法
JP2023550855A (ja) 半導体構造及びその製造方法
KR20220106682A (ko) 반도체 장치 및 반도체 패키지
CN105576008A (zh) 半导体器件
KR20240007269A (ko) 반도체 구조 및 제조 방법
KR20240028183A (ko) 반도체 소자

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model