TWM246926U - A network of base stations (BSs) and user equipments (UEs) each provided with an enganced rake structure - Google Patents

Description

M246926 (l) I蘄型說 捌、新型說明 (新型說明應敘明：新型所屬之技術領域、先前技、内容、實施方式及圖式簡單說明） 技術領域 本創作係關於一使用於CDMA通訊系統之犛耙式架構。 更具體而言，本創作係關於一使用一共享記憶體之犛耙 式架構，其設計目的為顯著減少所需記憶體容量，從而 亦減小用於該犛耙式架構之一專用積體電路（ASIC)之一晶 粒區域’但系統容量並沒有絲毫下降。該架構可應用於 各類使用犛耙式接收器之通訊系統中，包括但不侷限於 :分頻雙工（FDD)、分時雙工（TDD)及分時一同步分碼多工 (TD-SCDMA)。 先前技術 犛耙式接收器係被應用於許多類型的通訊系統之中。 在寬頻分碼多工（W-CDMA)類型系統中，基地台傳送主要和 次要同步碼，亦傳送一公共前導頻道（CplCH)，對於各基 地台，其前導信號係唯一。然後，無線行動單元（UE)接收 該等信號並與之同步，以便建立並支援一通訊。 一範例中，一 UE可追蹤三或三個以上基地台。傳統方 式中，利用一犛耙式接收器，通過使用一交互相關器與 一代碼產生器來解展頻從基地台接收來的傳送信號。UE 接收器一併接收直接（即視線路）处波及因不同傳送路徑 長度、反射等引起的延遲（多给徑）波。因直接波並不必 然最強或足夠強而可用於接收的信號，故合成（即合併） 直接波能S與延遲波能量將產生更好信號。一犛耙式接 收器之各指部均具有一交互相關器及代碼產生器，用於 M246926 (2) 新型說明，頁: 執行解展頻。利用一延遲電路調整時間偏移，因此所有信 號在加上一適當延遲之後皆疊加在一起。 犛耙式指部與一單元檢索機制及犛耙式指部定位器協 同工作。 圖1顯示一訊框之基本時序。一 10微秒同步頻道（SCH)無 線電訊框劃分成15時槽，標識為從（0)至（14)。各基地台傳 送主要和次要同步碼，亦傳送一公共前導頻道（CPICH)。 主要和次要同步碼僅在各時槽的前256資料片期間存在， CPICH則不同，其存在於整個訊框並在各訊框中重複，且 對各基地台其係唯一。犛耙式指部定位器利用該唯一性 ，根據從UE區域中各可能基地台傳送的CPICH進行相關。 進行CPICH相關之後，犛耙式指部定位器決定將何尖峰指 定給犛耙式接收器之何指部。如上文所述，各UE通常需 要追蹤三或三個以上基地台，該能力決定於交接要求。 參考圖3，其顯示一傳統代碼追蹤器10之簡化方塊圖。 各犛耙式指部皆具有一代碼追蹤器10。一代碼產生器12具 有一特定於基地台之代碼。代碼時序必須偏移以補償從 指定之尖峰之訊框開始的當前時間偏移。一間隔插值器與 取樣過濾器14在14a、14b與14c處分別產生較早、較遲及準 時輸出。較早與較遲輸出係利用來將準時輸出保持在資 料片時間之中央。 較早、較遲及準時輸出與特定基地台之代碼一同分別在 16、18及20處解展頻。較早與較遲展開信號分別在整合與 轉儲裝置22及24處經歷整合與轉儲，然後在平方裝置26及 M246926 (3) 新型說砑轉1: 28處進行平方，最後在30處求和以產生一錯誤信號e⑴。 準時輸出亦在整合與轉儲裝置34處經歷整合與轉儲， 所得輸出經過移動平均值過濾器36及硬限制器38處理之 後便與求和電路30輸出之錯誤總和e⑴一同輸至標準化電 路32。標準化輸出隨後又經過一回饋路徑：迴圈過濾器40 、累積器42、放大器44、硬限制器46 '延遲估計處理器48 及量化器50至間隔插值器與取樣器14，以向間隔插值器與 取樣器14提供一延遲估計，從而將準時輸出保持在資料片 時間之中央。若錯誤變得太大，以致代碼追蹤器無法追 蹤，則代碼產生器12將作調整。間隔插值器與取樣器14 基本上將資料片時間分解成（例如）8區段。根據錯誤信號 ，選擇8區段之其一。隨時間流逝，若錯誤隨之不斷增大 ，則從過濾器14選擇另外一輸出。最終，若錯誤大到一 定程度而資料片時間耗盡之時，該前導產生器12則被調 整。前導產生器12通常係一線性回饋轉移寄存器（LFSR)， 其以資料片率來計時（以前進式）。若前導產生器需在下 一資料片時間前進，其實際上將前進兩倍於該資料片時 間。相反地，若前導產生器需延遲，其將在第二資料片 時間仍保存當前值。 圖2顯示一典型多路徑。各較高值點代表一多路徑。 各準時輸出傳送至犛耙式接收器之單獨的時間延遲元 件（沒有顯示）。時間延遲元件的目的為從眾多多路徑中 去除時間歧異性，示於圖2。代碼追蹤之後所有剩餘能量 隨後便在一資料估計器（沒有顯示）中累計，並經解展頻、 M246926 (4)

Mi說明續貢， 解密而成符號。 參考圖4，其顯示一包括六⑹犛耙式指部的傳統犛耙式 架構。所有犛耙式指部之設計和功能本質上相同，因此 圖4中僅簡明地顯示其一之細節。如上文所述，圖3顯示 之代碼追蹤器10，其亦在圖4中以方塊圖形式簡單地顯示 ，產生一準時輸出14c (參見圖3)，該輸出傳送至一延遲元 件52，該元件較佳者係一具有一讀取瑋與一寫入埠之環 形緩衝器。一寫入指標54以資料片率遞增至一寫入一準 時輸入之位置，並持續指向緩衝器52内的下一資料片位 置。一讀取指標55以資料片率遞增，但相對於寫入指標 54有偏移，偏移係根據相對於參考時槽時序之偏移之資料 片數目。該精細偏移係從代碼偏移電路56 (其在56a處接收 資料片偏移）、代碼追蹤器在56b處之輸出及代碼產生器58 在56c處之輸出獲得，其可用於記憶體讀取指標55作進一 步調整。緩衝器52提供一時間對準之輸出。應被暸解的 是，剩餘犛耙式指部「2」至「6」皆以類似方式操作。 創作内容 網路具有複數個基地台（BS)與使用者裝置（UE)。各UE均 具有一用於一分頻雙工（FDD)通信系統之犛耙式架構，其 亦可用於TDD與TD-SCDMA類型通信系統中，其設計目的為 顯著減少所需記憶體容量，從.而亦減小一個整合有該記 憶體的專用積體電路（ASIC)之晶粒上的區域。一單一電路 緩衝器，其較佳者係共享記憶體類型，由一犛耙式接收 器之所有犛耙式指部共享，以顯著減少以一 UE接收來自 M246926 (5) 新型說明續I丨 於一基地台之多路徑信號在時間對準上所需之硬體與軟 體。該獨特時間對準技術亦可減少用於追蹤複數（典型的 為三）個基地台所需之代碼產生器之數目。一多工器將代 碼產生器選擇性耦合至犛耙式指部。 本創作利用一環形緩衝器（較佳者係一共享記憶體）， 對各犛耙式指部皆具有一記憶體讀取指標，以提供一相 對於記憶體寫入指標寫入資料之位置的偏移，該偏移與 接收一多路徑成分之各犛耙式指部相關聯。各多路徑成 分發送至指定之犛耙式指部，以接受代碼追蹤。所有多 路徑皆係對準，因而代碼在時間上亦係對準，使得所有 犛耙式指部之代碼追蹤器均可共享一單一代碼產生器。 該新型裝置和方法可節省三分之二記憶體，並且減少了 犛耙式接收器所需之代碼產生器之數目。 實施方式 下文將參考圖式說明本創作，在整份說明書中相似的 符號代表相似的元件。 圖5顯示一犛耙式接收器59，其具體化本創作之原則， 並包含六⑹犛耙式指部，但圖中為簡明起見僅顯示其一 (即「犛耙式指部1」）之細節。應被瞭解到的是，剩餘之犛 耙式指部「2」至「6」在設計與功能上均類似。請注意犛 耙式指部之數目並不構成本創作之一要求，在此處其僅 用於說明各元件如何操作。 犛耙式接收器59利用一環形緩衝器60，其較佳者係共享 記憶體類型，其以二倍資料片率操作並具有一寫入指標 -9- (6) (6)M246926 崭型說明續 — 60a及六璜取指標鄉（圖中鋒

1 間明地顯示為單箭頭線）。_ J 式接收器59在進行代踩； 貝深）犛粑 一 代碼追縱之前，先將柏同基地么之夕 路徑前導信號初始移動 口之夕 夂㈣7、。 動對準，以此來執行時間對準。 參考圖2，亚假設較高八 刀層勾勒相關值（HGC)之尖4比十 自於相同基地纟，並b I叫之大峰皆來 白月匕在時間上轉移以形成、 在另一尖峰之上的佇列， 肜成各穴峰均 發送至其指定之奪把式二旦偏移完成，各多路徑成分 二（2)相隔五（5)資料片 假叹接收到 點均係-資料片時間二號’並假設多路徑圖中的每- 片率操作，藉…：圖5之讀取與寫入指標以資料 m . °員取心標前進五（5)計數，哼-仁％ 同時從記憶體中讀出。 4 一指號可 均與犛把式指部之…至讀取指標68之各代碼偏移 ,„々 相關聯。圖2顯示之尖峰之位w & 知。利用多路徑之間 大嗶之位置為已 量。 ^與數目以決定讀取指標之偏移總 因多路徑成分已祜妞Z丨 0 ^ ' •皮排列’故代碼亦在時間上斟淮 且代碼產生器（即62、64鱼 卞間上對準，並 1至6之代碼追縱器1〇，…中之一)可在六⑹犛把式指部 與妨以分別為三基地hlr、享°提供三代碼產生器泣、料 碼，其將由具有圖5顯示BS2=S3產生偽隨機雜訊㈣ 「之犛耙式接收器之UE自 々 工器69將希望之代碼產生 、蹤。一多 生态由多工器69選擇性叙人 碼追蹤器10,。 1王稍合至代 當犛耙式指部之代碼追縱器1G，請求將代碼 62更換為64或66之-時’用於與更換之代：例如） 的犛耙式指部之記憶體指彳Φ 68 # ' 裔相關聯 “8將被調整。對應於該代碼 -10- M246926 ⑺ <v^- ,:^r 新型說明績頁:: 追蹤器10’之讀取點遞增1或遞減1。本創作之獨特記憶體共 享配置使得一單一記憶體60可在所有六⑹犛耙式指部之 間共享，對於所有六犛耙式指部雖然僅有一共享記憶體 ，但因代碼追蹤器10’在每資料片需要二樣本，故該共享記 憶體（60)以二倍於資料片率操作，從而可節省三分之二記 憶體。 因此，代碼追蹤器10’根據解碼之基地台代碼提供一時 間對準之準時輸出70。代碼追蹤器1(V，其亦包含圖4顯示 之代碼偏移電路56，以類似於上文關於圖4描述之方式提 供精細偏移輸出10a’至記憶體讀取指標68。 圖式簡單說明 研判所附圖式，將可更好暸解本創作之方法與裝置， 其中： 圖1顯示一典型10毫秒SCH無線電訊框。 圖2為一典型多路徑圖。 圖3為使用於一犛耙式接收器之各犛耙式指部之一傳統 代碼追蹤器的簡明方塊圖。 圖4為一顯示一使用於一犛耙式接收器之各犛耙式指部 之傳統代碼追蹤器的簡明方塊圖。 圖5為一簡明方塊圖，其顯示用於將一多路徑信號時間 對準以用在犛耙式接收器之犛耙式指部之裝置，並具體化 本創作之原則。 圖式代表符號說明 1-6 犛耙式指部 -11- M246926 (8) 新 \ / . V v t 10, 10， 代 碼 追 蹤 器 12 前 導 產 生 器 14 間 隔 插 值 器 與 取樣器 22, 24 整 合 與 轉 儲 裝 置 26, 28 平 方 裝 置 32 準 化 電 路 34 整 合 與 轉 儲 裝 置 36 移 動 平 均 值 過 遽器 38 硬 限 制 器 40 迴 圈 過 遽 器 42 累 積 器 44 放 大 器 46 硬 限 制 器 48 延 遲 估 計 處 理 器 50 量 化 器 52 延 遲 元 件 /緩掏 ί器 54 寫 入 指 標 55 讀 取 指 標 56 代 碼 偏 移 電 路 58 代 碼 產 生 器 59 犛 耙 式 接 收 器 60 環 形 緩 衝 器 62, 64, 66 代 碼 產 生 器 68 記 憶 體 讀 取 指 標 -12- M246926 (9) ^ r ^ **-**'.^—r- rx.y^·*· w 新型說明讀須i 69 多工器 70 時間對準之輸出 -13-

Claims (1)

1. M246926 申請專利範圍續頁 3·如申請專利範圍第1項之通訊裝置，其中該選擇耦合 電路包含一多工器，用於將該等代碼產生器之一選擇 性耦合至各犛耙式指部之該等代碼追蹤器。 4. 如申請專利範圍第1項之通訊裝置，其中該共享記憶 體係一具有複數個記憶體位置之環形記憶體緩衝器。 5. 如申請專利範圍第3項之通訊裝置，其中該記憶體讀 取指標控制相對於該記憶體寫入指標之偏移以回應從 該代碼追蹤器得到之資料片偏移與精細偏移。 6. 如申請專利範圍第5項之通訊裝置，其中各資料片偏 移係與該等犛耙式指部之一相關聯。 7. 如申請專利範圍第1項之通訊裝置，其進一步包含一 電路，用於改變該記憶體讀取指標以對耦合至各犛耙 式指部之該代碼追蹤器的該代碼產生器作出回應。 8. 如申請專利範圍第1項之通訊裝置，其中提供至少三 個代碼產生器以追蹤三個不同基地台。 9. 如申請專利範圍第8項之通訊裝置，其中該三個不同 代碼產生器係藉由一多工器選擇性辆合至各犛耙式指 部之一代碼追蹤器。 10. 如申請專利範圍第1項之通訊裝置，其中從各基地台 傳送至該犛耙式接收器之資料片碼係以一預定資料片 率操作，該讀取與寫入指標係以二倍於該預定資料片 率操作。 11. 如申請專利範圍第1項之通訊裝置，其進一步包含構 件，用於將該寫入指標遞增至連續的記憶體位置，以 M246926 申請專利範圍續頁 回應該等資料 12.如申請專利範 標已遞增至該 件遞增該寫入 片偏移與精細偏移。 圍第11項之通訊裝置 記憶體構件中一終了 指標至該記憶體構件 ，其中當該寫入指 位置時，該遞增構 中一起始位置。