TWI851368B - 靜電放電電路 - Google Patents
靜電放電電路 Download PDFInfo
- Publication number
- TWI851368B TWI851368B TW112128841A TW112128841A TWI851368B TW I851368 B TWI851368 B TW I851368B TW 112128841 A TW112128841 A TW 112128841A TW 112128841 A TW112128841 A TW 112128841A TW I851368 B TWI851368 B TW I851368B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- circuit
- terminal
- trigger
- electrostatic discharge
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
一種靜電放電電路,包含放電開關、第一觸發電路及第二觸發電路。放電開關包含第一端、第二端及控制端。第一端耦接於積體電路的第一電源域,第二端耦接於積體電路的第二電源域,以使第一端相對於第二端為高電位。第一觸發電路耦接於第一端及控制端之間,且包含電容。第二觸發電路耦接於第二端及控制端之間,其中當第一電源域出現靜電放電電壓時,第二觸發電路用以在第二端及控制端之間形成導通電壓,以導通放電開關。當第二電源域出現靜電放電電壓時,第二觸發電路用以將第二端及控制端相短路,以透過靜電放電電壓導通放電開關。
Description
本揭示內容關於靜電放電防護技術,特別是關於一種靜電放電電路。
在積體電路的設計上,由於人體放電或機器放電的因素,靜電放電(Electro Static Discharge)造成的電壓及電流容易對電路內部造成損害。因此,積體電路中需要設置靜電放電電路,達到靜電保護的目的。
本揭示內容係關於一種靜電放電電路,包含放電開關、第一觸發電路及第二觸發電路。放電開關包含第一端、第二端及控制端。第一端耦接於積體電路的第一電源域,第二端耦接於積體電路的第二電源域,以使第一端相對於第二端為高電位。第一觸發電路耦接於第一端及控制端之間,且包含電容。第二觸發電路耦接於第二端及控制端之間,其中當第一電源域出現靜電放電電壓時,第二觸發電路用以在第二端及控制端之間形成導通電壓,以導通放電開關。當第二電源域出現靜電放電電壓時,第二觸發電路用以將第二端及控制端相短路,以透過靜電放電電壓導通放電開關。
本揭示內容還關於一種靜電放電電路,包含放電開關、第一觸發電路及第二觸發電路。放電開關包含第一端、第二端及控制端。第一端耦接於積體電路的第一電源域,第二端耦接於積體電路的第二電源域,以使第一端相對於第二端為高電位。第一觸發電路耦接於第一端及控制端之間,且包含電容。第二觸發電路耦接於第二端及控制端之間,且包含觸發開關。當第一電源域及第二電源域之電位未超出預設範圍時,觸發開關用以根據閘極電壓導通,以關斷放電開關。觸發開關還包含單向開關,當第二電源域出現靜電放電電壓時,第二觸發電路用以透過單向開關將第二端及控制端相短路,以導通放電開關。
根據靜電放電電壓之產生位置的不同,第二觸發電路將具有不同的運作特性。在第一電源域產生靜電放電壓時,第二觸發電路可利用自身阻抗形成導通電壓,以導通放電開關。在第二電源域產生靜電放電壓時,第二觸發電路則用以形成短路,利用靜電放電電壓即時導通放電開關。據此,靜電放電電路將能具有雙向的防護功能。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中,當一元件被稱為「連接」或「耦接」時,可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本文中使用「第一」、「第二」、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本發明。
第1圖所示為根據本揭示內容之部份實施例的靜電放電電路100的應用示意圖。在一實施例中,靜電放電電路100應用於積體電路CX,用以排除靜電放電現象。例如:當積體電路CX中出現靜電放電電壓時,靜電放電電壓將優先通過靜電放電電路100,而不會被導通至積體電路CX內的運算電路,以防止積體電路CX的運算功能受損。由於本領域人士能理解靜電放電(Electro Static Discharge)的原理,故在此不另贅述。
積體電路CX具有多個不同的電源域(power domain),意即,積體電路CX中的多個不同電路可能運行於不同的電壓。如第1圖所示,第一電路CA在運行時的工作電壓可能為20伏特、第二電路CB在運行時的工作電壓可能為10伏特,在此情況下,第一電路CA及第二電路CB即屬於積體電路CX中的不同電源域。在有靜電放電現象發生時,靜電放電電路100需要作為洩放電壓或電流的路徑。在正常狀態(即,沒有靜電放電現象發生)下,靜電放電電路100則不能因為不同電源域之間的電壓差導通,否則將會造成電路CA、CB之間的訊號錯誤。
第2圖所示為根據本揭示內容之部份實施例的靜電放電電路100的示意圖。靜電放電電路100包含第一觸發電路110、第二觸發電路120及放電開關130。靜電放電電路100設置於積體電路CX(如第1圖所示)中的兩個不同電源域(即,第一電源域VC1、第二電源域VC2)之間。 在第一電源域VC1或第二電源域VC2產生靜電放電電壓時,放電開關130會被第一觸發電路110或第二觸發電路120所導通,以形成洩放電壓或電流的路徑。
放電開關130包含第一端、第二端及控制端。放電開關130的第一端耦接於第一電源域VC1、放電開關130的第二端則耦接於第二電源域VC2,以使放電開關130的第一端相對放電開關130的第二端為高電位。換言之,當積體電路CX正常運行時(即,未產生靜電放電電壓時),放電開關130的第一端上的電壓會大於放電開關130的第二端的電壓。在部份實施例中,放電開關130為金屬氧化物半導體場效電晶體,且其基極耦接至參考電位VS(如:接地電位),但本揭示內容並不以此為限。
第一觸發電路110耦接於放電開關130的第一端(即,耦接於第一電源域VC1的節點)及控制端(如:閘極)之間,且至少包含電容C1。第一觸發電路110用以在第一電源域VC1出現靜電放電電壓時,導通放電開關130,以使放電開關130上形成靜電放電路徑。
第二觸發電路120耦接於放電開關130的第二端(即,耦接於第二電源域VC2的節點)及控制端(如:閘極)之間。第二觸發電路120用以在第二電源域VC2出現靜電放電電壓時,導通放電開關130,以使放電開關130上形成靜電放電路徑。
在此說明靜電放電電路100的運作方式:當第一電源域VC1及第二電源域VC2中的電路正常運行時,第一電源域VC1及第二電源域VC2之電位皆不會超出預設範圍。由於第一電源域VC1相對第二電源域VC2為高電位,因此,電容C1會逐漸被充電,直到儲存電能等同於第一電源域VC1及第二電源域VC2之間的電位差。同時,第二觸發電路120用以控制控制端的電壓,以使放電開關130保持關斷。具體而言,第二觸發電路120會持續拉低(pull low)放電開關130的控制端的電壓,以確保放電開關130的控制端的電壓為禁能準位(如:低電位)。因此,放電開關130將保持關斷狀態,確保第一電源域VC1及第二電源域VC2之間不會漏電。
在第一電源域VC1出現靜電放電電壓時,第一觸發電路110會因為電容C1的電容耦合效應,而將放電開關130的控制端瞬間提昇到高電位。此時,因為第二觸發電路120來不及拉低放電開關130的控制端的電壓,因此第二觸發電路120自身的等效阻抗將會在放電開關130的第二端及該控制端之間形成導通電壓。換言之,放電開關130之控制端與第二端之間的電壓差會大於放電開關130的臨界電壓值,因此放電開關130將被導通。
另一方面,當第二電源域VC2出現靜電放電電壓時,第二觸發電路120用以使放電開關130的第二端及控制端相短路,此時,因為放電開關130的控制端的電壓會被瞬間拉升到靜電放電電壓的高電位(即,致能準位),因此放電開關130將被導通。
第3A~3C圖為根據本揭示內容之部份實施例的靜電放電電路100的示意圖。第3A~3C圖中,分別說明了第二觸發電路120的不同實現方式。於第3A~3C圖中,與第2圖之實施例有關的相似元件係以相同的參考標號表示以便於理解,且相似元件之具體原理已於先前段落中詳細說明,若非與第3A~3C圖之元件間具有協同運作關係而必要介紹者,於此不再贅述。
如第3A圖所示,在一實施例中,第二觸發電路120包含阻抗元件R1及單向開關D1。阻抗元件R1及單向開關D1係相互並聯。在第一電源域VC1出現靜電放電電壓時、使得放電開關130的控制端瞬間被拉昇到高電位時,阻抗元件R1的等效阻抗會在放電開關130的第二端及控制端之間形成導通電壓(即,阻抗元件R1的跨壓將大於放電開關130的臨界電壓),以導通放電開關130。
當第二電源域VC2出現靜電放電電壓時,此時單向開關D1將被導通以形成短路,以使放電開關130的控制端的電壓被瞬間拉升到靜電放電電壓的高電位,以導通放電開關130。在部份實施例中,單向開關D1可為二極體。
根據靜電放電電壓之產生位置的不同,第二觸發電路120將具有不同的運作特性。當第一電源域VC1出現靜電放電電壓時,第二觸發電路120會因自身的等效阻抗形成導通電壓,以使放電開關130被導通。相對地,當第二電源域VC2出現靜電放電電壓時,第二觸發電路120能形成短路,以利用靜電放電電壓即時導通放電開關130。據此,靜電放電電路100將能具有雙向的防護功能。
第3B圖所示為第二觸發電路120的另一實施例。在一實施例中,第二觸發電路120包含觸發開關121,觸發開關可為N型金屬氧化物半導體場效電晶體,但本揭示內容並不以此為限。觸發開關121的控制端耦接於控制電位VD,當積體電路CX並未出現靜電放電電壓(即,第一電源域VC1及第二電源域VC2之電位未超出預設範圍)時,觸發開關121將根據控制電位VD在觸發開關121之閘極上形成的閘極電壓而導通。此時,觸發開關121可視為第3A圖的阻抗元件R1,因此放電開關130會保持關斷狀態。
控制電位VD所提供的閘極電壓為對於觸發開關121的致能準位,在部份實施例中,觸發開關121的控制端可連接於放電開關130的第一端,以利用第一電源域VC1的高電位作為閘極電壓。
在一實施例中,觸發開關121還包含單向開關122,當第二電源域VC2出現靜電放電電壓時,第二觸發電路120用以透過單向開關122將放電開關130的第二端及控制端相短路,以導通放電開關130。
在本實施例中,單向開關122可為觸發開關121中的寄生二極體。例如:觸發開關121為N型金屬氧化物半導體場效電晶體,且源極耦接於放電開關130的第二端。觸發開關121的源極還與基極相短路,以在源極與汲極之間形成寄生二極體(單向開關122)。但本揭示內容並不以此為限,在其他實施例中,單向開關122亦可為與觸發開關121相並聯的二極體。
當該第一電源域VC1出現靜電放電電壓時,此時單向開關122不會導通,觸發開關121的等效阻抗會在放電開關130的第二端及控制端之間形成導通電壓(即,觸發開關121的跨壓將大於放電開關130的臨界電壓),以導通放電開關130。此時觸發開關121運作方式如第3A圖的阻抗元件R1。
當第二電源域VC2出現靜電放電電壓時,此時第二觸發電路120的單向開關122將被導通以形成短路,以使放電開關130的控制端的電壓被瞬間拉升到靜電放電電壓的高電位,以導通放電開關130。此時第二觸發電路120運作方式如第3A圖的單向開關D1。
在部份實施例中,觸發開關121係始終根據控制電位VD所提供的閘極電壓保持關斷狀態。但在其他實施例中,觸發開關121亦可在積體電路出現異常情況時,接收禁能訊號以形成關斷狀態,以提昇第二觸發電路120的等效阻抗。
第3C圖所示為第二觸發電路120的另一實施例。在一實施例中,第二觸發電路120同樣包含觸發開關123,但觸發開關123為P型金屬氧化物半導體場效電晶體。觸發開關123之控制端耦接至參考電位VS(如:低電位),以使觸發開關123保持於導通狀態。在其他實施例中,觸發開關123的控制端亦可連接於放電開關130的第二端,以利用第二電源域VC2的電位作為觸發開關123之控制端的閘極電壓。
觸發開關123的汲極耦接於放電開關130的第二端,且觸發開關123的源極與基極相短路,以在源極與汲極之間形成寄生二極體,即單向開關124。由於其運作方式與第3B圖之實施例相同,故在此不另贅述。
此外,在部份實施例中,觸發開關123的臨界電壓值小於放電開關130的臨界電壓值,以確保當第一電源域VC1及第二電源域VC2之電位皆未超出預設範圍時,觸發開關123導通,但放電開關130的控制端的電壓不至於使放電開關130成為導通狀態。
前述各實施例中的各項元件、方法步驟或技術特徵,係可相互結合,而不以本揭示內容中的文字描述順序或圖式呈現順序為限。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:靜電放電電路
110:第一觸發電路
120:第二觸發電路
121:觸發開關
122:單向開關
123:觸發開關
124:單向開關
130:放電開關
CX:積體電路
CA:第一電路
CB:第二電路
VD:控制電位
VS:參考電位
VC1:第一電源域
VC2:第二電源域
C1:電容
R1:阻抗元件
D1:單向開關
第1圖為根據本揭示內容之部份實施例之靜電放電電路的應用示意圖。
第2圖為根據本揭示內容之部份實施例之靜電放電電路的示意圖。
第3A~3C圖為根據本揭示內容之部份實施例之靜電放電電路的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:靜電放電電路
110:第一觸發電路
120:第二觸發電路
130:放電開關
VS:參考電位
VC1:第一電源域
VC2:第二電源域
C1:電容
Claims (5)
- 一種靜電放電電路,包含:一放電開關,包含一第一端、一第二端及一控制端,其中該第一端耦接於一積體電路的一第一電源域,該第二端耦接於該積體電路的一第二電源域,以使該第一端相對於該第二端為高電位;一第一觸發電路,耦接於該第一端及該控制端之間,且包含一電容;以及一第二觸發電路,耦接於該第二端及該控制端之間,且包含一觸發開關,其中當該第一電源域及該第二電源域之電位未超出一預設範圍時,該觸發開關用以根據一閘極電壓導通,以關斷該放電開關;其中該觸發開關還包含一單向開關,該單向開關為該觸發開關中的一寄生二極體,當該第二電源域出現一靜電放電電壓時,該第二觸發電路用以透過該單向開關將該第二端及該控制端相短路,以導通該放電開關。
- 如請求項1所述之靜電放電電路,其中該觸發開關為金屬氧化物半導體場效電晶體,該觸發開關的一源極耦接於該第二端,且該觸發開關的該源極與一基極相短路,以在該觸發開關中形成該單向開關。
- 如請求項1所述之靜電放電電路,其中該觸發開關為金屬氧化物半導體場效電晶體,該觸發開關的一 汲極耦接於該第二端,且該觸發開關的一源極與一基極相短路,以在該觸發開關中形成該單向開關。
- 如請求項3所述之靜電放電電路,其中該觸發開關的一臨界電壓值小於該放電開關的一臨界電壓值。
- 如請求項1所述之靜電放電電路,其中當該第一電源域出現一靜電放電電壓時,該觸發開關的一等效阻抗用以在該第二端及該控制端之間形成一導通電壓,以導通該放電開關。
Publications (1)
Publication Number | Publication Date |
---|---|
TWI851368B true TWI851368B (zh) | 2024-08-01 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210320100A1 (en) | 2020-04-09 | 2021-10-14 | Audiowise Technology Inc. | Electrostatic discharge circuit and method for preventing malfunctioning of integrated circuit from reverse connection of power source |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210320100A1 (en) | 2020-04-09 | 2021-10-14 | Audiowise Technology Inc. | Electrostatic discharge circuit and method for preventing malfunctioning of integrated circuit from reverse connection of power source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955924B2 (ja) | 静電放電保護回路 | |
KR100639231B1 (ko) | 정전기 방전 보호 회로 | |
US10535647B2 (en) | Electrostatic discharge (ESD) protection circuit | |
CN103430448A (zh) | 电荷泵静电放电保护 | |
TWI735909B (zh) | 靜電放電保護電路以及運作方法 | |
US9948092B2 (en) | Current-mirror-based electrostatic discharge clamping circuit and current-mirror-based electrostatic discharge detector | |
US11114848B2 (en) | ESD protection charge pump active clamp for low-leakage applications | |
US8059376B2 (en) | ESD clamp for high voltage operation | |
WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
TWI654733B (zh) | 靜電放電保護電路 | |
CN211830608U (zh) | 包括具有动态耦合到漏极的本体的nmos晶体管的电路 | |
TWI851368B (zh) | 靜電放電電路 | |
US10333295B2 (en) | Electrostatic protection circuit and integrated circuit | |
US7154721B2 (en) | Electrostatic discharge input protection circuit | |
US20180367132A1 (en) | Drive circuit of transistor | |
KR100631955B1 (ko) | 정전기 방전 보호 회로 | |
CN114400993A (zh) | 一种具有双向过压保护的模拟开关电路 | |
JP2015046507A (ja) | Esd保護回路 | |
TW201735512A (zh) | 諧振控制裝置 | |
TWI464858B (zh) | 具有合併觸發機制之靜電放電防護電路 | |
TWM496232U (zh) | 靜電放電保護電路 | |
TWI596856B (zh) | 電路系統 | |
CN113517681A (zh) | 静电放电电路及其防止集成电路因电源反接而故障的方法 | |
US8305721B2 (en) | Electrostatic discharge protection device and method thereof | |
CN113075441B (zh) | 一种输入电压检测电路及其接口电路 |