TWI846271B - 場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材 - Google Patents

場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材 Download PDF

Info

Publication number
TWI846271B
TWI846271B TW112101742A TW112101742A TWI846271B TW I846271 B TWI846271 B TW I846271B TW 112101742 A TW112101742 A TW 112101742A TW 112101742 A TW112101742 A TW 112101742A TW I846271 B TWI846271 B TW I846271B
Authority
TW
Taiwan
Prior art keywords
field effect
effect transistor
oxide semiconductor
substrate
manufacturing
Prior art date
Application number
TW112101742A
Other languages
English (en)
Other versions
TW202334468A (zh
Inventor
徳地成紀
寺村享祐
白仁田亮
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202334468A publication Critical patent/TW202334468A/zh
Application granted granted Critical
Publication of TWI846271B publication Critical patent/TWI846271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明之場效電晶體具備具有250℃以下之玻璃轉移溫度之基材、及設置於該基材上之氧化物半導體層。上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物。添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素。各元素之原子比同時滿足式(1)至(3)。0.4≦(In＋X)/(In＋Zn＋X)≦0.8(1)；0.2≦Zn/(In＋Zn＋X)≦0.6(2)；0.001≦X/(In＋Zn＋X)≦0.015(3)。

Description

場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材
本發明係關於一種場效電晶體及其製造方法。又，本發明係關於一種場效電晶體製造用濺鍍靶材。
於平板顯示器(以下亦稱為「FPD」)所使用之薄膜電晶體(以下亦稱為「TFT」)之技術領域中，隨著FPD高功能化，In-Ga-Zn複合氧化物(以下亦稱為「IGZO」)所代表之氧化物半導體代替先前之非晶矽逐漸受到關注，並逐漸實用化。IGZO具有表現出較高之場效遷移率及較低之漏電流之優點。近年來，隨著FPD進一步高功能化，提出一種表現出較IGZO所表現出之場效遷移率更高之場效遷移率之材料。
作為FPD之一種之可撓性顯示器因具有較薄、較輕、較柔軟等功能而可廣泛地開展應用，因此近年來受到關注。尤其是顯示元件使用有機EL(Electroluminescence，電致發光)之可撓性有機EL顯示器(OLED)由於無需背光裝置，故原理上適合用作可撓性顯示器。
作為構成可撓性顯示器之重要構件之一，可例舉具有柔軟性之基材。作為可撓性顯示器所使用之基材，聚對苯二甲酸乙二酯及聚萘二甲酸乙二酯等塑膠膜較薄且輕量，並且柔軟性優異，故較為適合。然而，塑膠膜於耐熱性方面存在問題。為了於基材上形成TFT，於成膜後需要進行後退火處理以改善電特性，但於使用塑膠膜之類的耐熱性較低之基材之情形時，必須於低溫下進行後退火處理。然而，若於低溫下對包含IGZO之膜進行後退火處理，則該膜會發生低電阻化，從而難以作為半導體發揮功能。因此，於專利文獻1中，提出一種於IGZO系氧化物半導體薄膜之製造中不會因低溫下之後退火處理而發生低電阻化之技術。 先前技術文獻 專利文獻
專利文獻1：日本專利特開2012-049209號
根據專利文獻1所記載之技術，即便在低溫下進行後退火處理亦防止IGZO系薄膜發生低電阻化，但後退火處理後之薄膜因其場效遷移率較低，故不足以將該薄膜用作用以驅動上述OLED之半導體。 因此，本發明之課題在於提供一種可消除上述先前技術所具有之各種缺點之場效電晶體及其製造方法。
本發明提供一種場效電晶體，其具備具有250℃以下之玻璃轉移溫度之基材或可撓性配線板所使用之基材、及設置於該基材上之氧化物半導體層，且 上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3)
又，本發明提供一種場效電晶體之製造方法，其具有如下步驟：使用含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物之濺鍍靶材(添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素)，於氧濃度為21 vol%以上49 vol%以下之環境下，對可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材進行濺鍍，形成源自上述靶材之氧化物半導體，且 於50℃以上250℃以下之溫度下對上述氧化物半導體進行退火處理。
進而，本發明提供一種場效電晶體之製造用濺鍍靶材，其係如下濺鍍靶材：含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)；且 該場效電晶體具備氧化物半導體層，該氧化物半導體層設置於可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材上且源自上述濺鍍靶材。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3)
以下，基於本發明之較佳之實施方式對其進行說明。本發明係關於一種場效電晶體(以下亦稱為「FET」)。本發明之FET係具備基材、及設置於該基材上之氧化物半導體層而構成。 如下所述，本發明之FET較佳為藉由包括如下步驟之方法製造：藉由濺鍍法，於基材上形成氧化物半導體層；及形成氧化物半導體層後，進行後退火以改善電特性。通常於形成氧化物半導體層後進行後退火之情形時，先前之氧化物半導體層必須於高溫下進行處理，故耐熱性較低之基材會變形或熔融，因此無法作為元件發揮功能。然而，根據本發明，即便在使用耐熱性不夠高之材料、例如可撓性配線板所使用之材料、或玻璃轉移溫度較低之材料(例如具有250℃以下之玻璃轉移溫度之材料)作為基材之情形時，於藉由濺鍍形成膜後，可以相對較低之溫度進行退火，故亦可形成氧化物半導體層。
於圖1中，模式性地示出本發明之FET之一實施方式。再者，該圖所示之構造之FET係本發明之實施方式之一例，當然本發明之FET並不限定於該圖所示之構造之FET。 該圖所示之FET1形成於基材10之一面。於基材10之一面配置有通道層20、源極電極30及汲極電極31，且以覆蓋該等之方式形成有閘極絕緣膜40。於閘極絕緣膜40上配置有閘極電極50。而且，於最上部配置有保護層60。於具有該構造之FET1中，例如通道層20由氧化物半導體層構成。因此，本發明中所謂之「設置於基材上之氧化物半導體層」包括如下兩種情形：(i)經由與基材之表面相接地設置之另一個或兩個以上之層設置有氧化物半導體層；及(ii)與基材之表面相接地設置有氧化物半導體層。
本發明之FET中之氧化物半導體層(以下，亦將本發明之FET中之氧化物半導體層適當地稱為「本發明之氧化物半導體層」)含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物。添加元素(X)包含選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少一種元素。本發明之氧化物半導體層包含In、Zn及添加元素(X)作為構成其之金屬元素，亦可於不損及本發明之效果之範圍內，除包含該等元素以外還刻意地或不可避免地包含微量元素。作為微量元素，例如可例舉下述有機添加物中所含之元素或靶材製造時所混入之球磨機等之介質原料。作為本發明之氧化物半導體層中所含之微量元素，例如可例舉：Fe、Cr、Ni、Al、Si、W、Zr、Na、Mg、K、Ca、Ti、Y、Ga、Sn、Ba、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及Pb等。相對於本發明之氧化物半導體層所含之包含In、Zn及X之氧化物之合計質量，其等之含量分別通常較佳為100質量ppm(以下亦稱為「ppm」)以下，更佳為80 ppm以下，進而較佳為50 ppm以下。該等微量元素之合計量較佳為500 ppm以下，更佳為300 ppm以下，進而較佳為100 ppm以下。於本發明之氧化物半導體層中包含微量元素之情形時，上述合計質量中亦包括微量元素之質量。
就本發明之FET之性能提昇之方面而言，本發明之氧化物半導體層較佳為構成其之金屬元素、即In、Zn及X之原子比處於特定範圍內。 具體而言，In及X較佳為滿足以下式(1)所表示之原子比(式中之X設為上述添加元素之含有比之總和；以下，式(2)及(3)中亦相同)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) Zn較佳為滿足以下式(2)所表示之原子比。 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) X較佳為滿足以下式(3)所表示之原子比。 0.001≦X/(In＋Zn＋X)≦0.015     (3)
藉由使氧化物半導體層中之In、Zn及X之原子比同時滿足上述式(1)至(3)，本發明之FET會表現出較高之場效遷移率、較低之漏電流及接近0 V之臨界電壓。就使該等優點更顯著之觀點而言，In及X進而較佳為滿足下述式(1-2)至(1-6)。 0.43≦(In＋X)/(In＋Zn＋X)≦0.79     (1-2) 0.48≦(In＋X)/(In＋Zn＋X)≦0.78     (1-3) 0.53≦(In＋X)/(In＋Zn＋X)≦0.75     (1-4) 0.54≦(In＋X)/(In＋Zn＋X)≦0.74     (1-5) 0.58≦(In＋X)/(In＋Zn＋X)≦0.70     (1-6)
就與上述同樣之觀點而言，Zn進而較佳為滿足下述式(2-2)至(2-6)，X進而較佳為滿足下述式(3-2)至(3-5)。
0.21≦Zn/(In＋Zn＋X)≦0.57             (2-2) 0.22≦Zn/(In＋Zn＋X)≦0.52            (2-3) 0.25≦Zn/(In＋Zn＋X)≦0.47            (2-4) 0.26≦Zn/(In＋Zn＋X)≦0.46            (2-5) 0.30≦Zn/(In＋Zn＋X)≦0.42            (2-6) 0.0015≦X/(In＋Zn＋X)≦0.013         (3-2) 0.002＜X/(In＋Zn＋X)≦0.012          (3-3) 0.0025≦X/(In＋Zn＋X)≦0.010         (3-4) 0.003≦X/(In＋Zn＋X)≦0.009           (3-5)
如上所述，添加元素(X)使用選自Ta、Sr及Nb中之1種以上。該等元素可分別單獨使用，或者亦可組合2種以上使用。尤其是，就本發明之FET之綜合性能之觀點、及製造藉由濺鍍法製造氧化物半導體層時所使用之濺鍍靶材上之經濟性的方面而言，較佳為使用Ta作為添加元素(X)。 該等添加元素中，就充分發揮本發明所期望之效果之方面而言，較佳為使用Ta、Sr及Nb中之任一種，特佳為僅使用Ta或Nb，尤佳為僅使用Ta。但是亦可使用Ta、Sr及Nb這3種。
就進一步提高由本發明之靶材形成之氧化物半導體元件之場效遷移率的方面、及表現出接近0 V之臨界電壓之方面而言，本發明之FET較佳為除滿足上述(1)至(3)之關係以外，In與X之原子比還滿足以下式(4)。 0.970≦In/(In＋X)≦0.999            (4)
根據式(4)可知，於本發明之FET中，藉由使用相對於In之量為極少量之X，FET之場效遷移率提高。該情況係由本發明人首次發現。
就本發明之FET之場效遷移率進一步提高之觀點、及表現出接近0 V之臨界電壓之觀點而言，In與X之原子比進而較佳為滿足以下式(4-2)至(4-4)。 0.980≦In/(In＋X)≦0.997       (4-2) 0.990≦In/(In＋X)≦0.995       (4-3) 0.990＜In/(In＋X)≦0.993       (4-4)
本發明之FET中之氧化物半導體層包含In、Zn、添加元素X及氧，除此以外亦可包含其他元素，但就FET之場效遷移率進一步提高之觀點而言，上述氧化物半導體層較佳為包含In、Zn、添加元素X及氧，且剩餘部分由不可避免之雜質構成。
本發明之氧化物半導體層所含之各金屬之比率例如藉由X射線光電子光譜法(XPS：X-Ray Photoelectron Spectroscopy)、或ICP(Inductively Coupled Plasma，感應耦合電漿)發射光譜測定進行測定。
就因該FET之傳輸特性良好而使FPD高功能化之方面而言，較佳為本發明之FET之場效遷移率之值較大。詳細而言，本發明之TFT之場效遷移率(cm 2/Vs)較佳為20 cm 2/Vs以上，更佳為30 cm 2/Vs以上，進而較佳為50 cm 2/Vs以上，進而更佳為60 cm 2/Vs以上，進而更佳為70 cm 2/Vs以上，進而更佳為80 cm 2/Vs以上，特佳為100 cm 2/Vs以上。場效遷移率之值越大，則就FPD高功能化之方面而言越佳，若場效遷移率高達200 cm 2/Vs左右，則可獲得充分令人滿意之程度之性能。 就進一步提高場效遷移率之觀點而言，本發明之FET中之氧化物半導體層較佳為具有非晶結構。
本發明之FET中之基材包含可撓性配線板所使用之材料，或者包含具有250℃以下之玻璃轉移溫度之材料。就可使用本發明之FET而容易地製造例如可撓性顯示器之方面而言，有利的是使用包含該等材料之基材。 作為構成基材之材料，較佳為樹脂基材，例如可例舉選自由聚酯系高分子、矽酮系高分子、丙烯酸系高分子、聚烯烴系高分子、及該等之共聚物所組成之群中之一種或兩種以上。又，該等樹脂基材更佳為包含具有250℃以下之玻璃轉移溫度之材料。該等材料例如具有膜之形態。
作為構成基材之材料之具體例，可例舉：聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸乙二酯(PET)、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚苯乙烯(PS)、聚醚碸(PES)、聚碳酸酯(PC)、三乙醯纖維素(TAC)、聚對苯二甲酸丁二酯(PBT)、聚矽烷(polysilane)、聚矽氧烷(polysiloxane)、聚矽氮烷(polysilazane)、聚碳矽烷(polycarbosilane)、聚丙烯酸酯(polyacrylate)、聚甲基丙烯酸酯(polymethacrylate)、聚丙烯酸甲酯(polymethylacrylate)、聚丙烯酸乙酯(polyethylacrylate)、聚甲基丙烯酸乙酯(polyethylmetacrylate)、環烯烴共聚物(COC)、環烯烴聚合物(COP)、聚乙烯(PE)、聚丙烯(PP)、聚甲基丙烯酸甲酯(PMMA)、聚縮醛(POM)、聚四氟乙烯(PTFE)、聚氯乙烯(PVC)、聚偏二氟乙烯(PVDF)、全氟烷基高分子(PFA)及苯乙烯-丙烯腈共聚物(SAN)等。該等材料可單獨使用一種，或者可組合兩種以上使用。
根據本發明，藉由利用使用下述靶材之濺鍍法，使氧化物半導體層形成於基材上，即便為包含可撓性配線板所使用之材料，換言之耐熱性不夠充分高之材料的基材，亦可順利形成場效遷移率較高之氧化物半導體層。就該觀點而言，作為基材，可使用包含玻璃轉移溫度較佳為250℃以下、更佳為200℃以下、進而較佳為180℃以下之材料的基材。另一方面，就於退火步驟中保持最低限度之耐熱性之觀點而言，構成基材之材料之玻璃轉移溫度典型地較佳為0℃以上，更佳為25℃以上，進而較佳為80℃以上，進而更佳為85℃以上，進而更佳為90℃以上。基材之玻璃轉移溫度之測定方法如下所述。
[玻璃轉移溫度之測定法] 於本發明中，玻璃轉移溫度係依照JIS-K-7121-1987(塑膠之轉移溫度測定方法)並藉由DTA(Differential Thermal Analysis，示差熱分析)法而求出。典型地使用NETZSCH公司製造之STA 2500 Regulus等作為測定裝置，測定中間點玻璃轉移溫度。
就提高可撓性之觀點而言，本發明之FET中之基材之厚度較佳為1 μm以上500 μm以下，更佳為1 μm以上300 μm以下，進而較佳為1 μm以上100 μm以下。 就同樣之觀點而言，本發明之FET中之基材之熱膨脹係數較佳為5 ppm/℃以上80 ppm/℃以下，更佳為5 ppm/℃以上50 ppm/℃以下，進而較佳為5 ppm/℃以上20 ppm/℃以下。
根據本發明，亦提供一種具備本發明之FET之半導體裝置。於本說明書中，半導體裝置係藉由利用半導體特性可發揮功能之所有裝置，例如光電裝置、半導體電路及電子機器均為半導體裝置。本發明之半導體裝置尤其可用作FPD所使用之薄膜電晶體。
其次，對本發明之FET之適宜之製造方法進行說明。本發明之FET可使用公知之光微影法而製造，尤其是於製造本發明之氧化物半導體層之情形時，可使用下述濺鍍靶材，於以下條件下進行濺鍍。 關於濺鍍法，例如可使用DC(Direct Current，直流)濺鍍法。 濺鍍時之基材之溫度例如可設定為10℃以上250℃以下。又，亦可於不超過基材之玻璃轉移溫度之基材溫度下進行濺鍍。 濺鍍時之極限真空度例如可設定為未達0.001 Pa。 作為濺鍍氣體(環境)，例如可使用Ar與O 2之混合氣體。於此情形時，濺鍍氣體中之O 2氣體濃度可設定為21 vol%以上49 vol%以下，尤其可設定為22 vol%以上45 vol%以下。藉由將O 2氣體濃度設定於該範圍內，可使濺鍍層順利地半導體化。 濺鍍氣壓例如可設定為0.1 Pa以上3 Pa以下。 濺鍍功率例如可設定為0.1 W/cm 2以上10 W/cm 2以下。
藉由在以上條件下進行濺鍍，即便為包含耐熱性不夠高之材料之基材，亦可於其上順利地製造氧化物半導體層。
藉由濺鍍法形成氧化物半導體層後，較佳為對該氧化物半導體層進行退火處理。退火處理之目的在於對該氧化物半導體層賦予所期望之性能。出於該目的，退火處理之溫度較佳為50℃以上250℃以下，更佳為80℃以上200℃以下，進而較佳為100℃以上180℃以下，進而更佳為100℃以上150℃以下。退火處理之時間較佳為1分鐘以上180分鐘以下，更佳為2分鐘以上120分鐘以下，進而較佳為3分鐘以上60分鐘以下。退火環境較佳為包含大氣壓之氧環境等。 對氧化物半導體層之退火處理可於形成該氧化物半導體層後立即進行。或者，亦可於形成氧化物半導體層後進而形成一個或兩個以上之其他層，其後進行退火處理。
於藉由濺鍍法製造本發明之氧化物半導體層之情形時，理論上，濺鍍所使用之靶材之組成直接反映在氧化物半導體層之組成中。即，形成源自靶材之氧化物半導體層。因此，為了形成具有上述組成之本發明之氧化物半導體層，可使用含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物之濺鍍靶材(添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素)。即，該濺鍍靶材適宜地用於製造具備如下氧化物半導體層之FET，該氧化物半導體層設置於可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材上且源自該濺鍍靶材。於以下說明中，亦將FET製造用濺鍍靶材適當地稱為「本發明之靶材」。
具體而言，可使用各元素之原子比同時滿足以下式(1)至(3)之FET製造用濺鍍靶材(式中之X設為上述添加元素之含有比之總和)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3)
上述FET製造用濺鍍靶材較佳為構成該靶材之各元素之原子比進而滿足式(4)。 0.970≦In/(In＋X)≦0.999       (4)
上述式(1)～(4)之較佳之範圍與對於本發明之氧化物半導體層於上文敍述之範圍、即式(1-2)至(4-4)相同。
如上所述，本發明之靶材含有包含In、Zn及X之氧化物。該氧化物可為In之氧化物、Zn之氧化物或X之氧化物。或者，該氧化物可為選自由In、Zn及X所組成之群中之任意2種以上元素之複合氧化物。作為複合氧化物之具體例，可例舉：In-Zn複合氧化物、Zn-Ta複合氧化物、In-Ta複合氧化物、In-Nb複合氧化物、Zn-Nb複合氧化物、In-Sr複合氧化物、Zn-Sr複合氧化物、In-Zn-Ta複合氧化物、In-Zn-Nb複合氧化物、In-Zn-Sr複合氧化物等，但並不限於該等。
就提高該靶材之密度及強度且降低電阻之觀點而言，本發明之靶材尤佳為包含作為In之氧化物之In 2O 3相及作為In與Zn之複合氧化物之Zn 3In 2O 6相。關於本發明之靶材包含In 2O 3相及Zn 3In 2O 6相，可根據藉由以本發明之靶材為對象之X射線繞射(以下亦稱為「XRD」)測定是否觀察到In 2O 3相及Zn 3In 2O 6相來進行判斷。再者，本發明中之In 2O 3相可包含微量Zn元素。
詳細而言，於使用CuKα射線作為X射線源之XRD測定中，In 2O 3相於2θ＝30.38°以上30.78°以下之範圍內觀察到主峰。Zn 3In 2O 6相於2θ＝34.00°以上34.40°以下之範圍內觀察到主峰。
進而，於本發明之靶材中，較佳為In 2O 3相及Zn 3In 2O 6相兩者中均包含添加元素(X)。尤其是，若於靶材整體中均質地分散包含添加元素(X)，則於由本發明之靶材形成之氧化物半導體中均勻地包含添加元素(X)，從而可獲得均質之氧化物半導體膜。關於In 2O 3相及Zn 3In 2O 6相兩者中均包含添加元素(X)，例如可藉由能量分散型X射線光譜法(以下亦稱為「EDX」)等進行測定。
於藉由XRD測定於本發明之靶材中觀察到In 2O 3相之情形時，就提高本發明之靶材之密度及強度且降低電阻之方面而言，較佳為In 2O 3相之晶粒之尺寸滿足特定範圍。詳細而言，In 2O 3相之晶粒之尺寸較佳為3.0 μm以下，更佳為2.7 μm以下，進而較佳為2.5 μm以下。晶粒之尺寸越小越佳，下限值並無特別限定，通常為0.1 μm以上。
於藉由XRD測定於本發明之靶材中觀察到Zn 3In 2O 6相之情形時，就提高本發明之靶材之密度及強度且降低電阻之方面而言，較佳為Zn 3In 2O 6相之晶粒之尺寸亦滿足特定範圍。詳細而言，Zn 3In 2O 6相之晶粒之尺寸較佳為3.9 μm以下，更佳為3.5 μm以下，進而較佳為3.0 μm以下，進而更佳為2.5 μm以下，進而更佳為2.3 μm以下，特佳為2.0 μm以下，尤佳為1.9 μm以下。晶粒之尺寸越小越佳，下限值並無特別限定，通常為0.1 μm以上。
為了將In 2O 3相之晶粒之尺寸及Zn 3In 2O 6相之晶粒之尺寸設定於上述範圍內，例如可藉由下述方法製造靶材。 In 2O 3相之晶粒之尺寸及Zn 3In 2O 6相之晶粒之尺寸係藉由利用掃描式電子顯微鏡(以下亦稱為「SEM」)觀察本發明之靶材而進行測定。具體之測定方法將於下述實施例中進行詳細敍述。
本發明之靶材包含In、Zn、添加元素X及氧，除此以外亦可包含其他元素，但就使用上述靶材製造之FET之場效遷移率進一步提高之觀點而言，上述靶材較佳為包含In、Zn、添加元素X及氧，且剩餘部分由不可避免之雜質構成。
其次，對本發明之靶材之適宜之製造方法進行說明。於本製造方法中，使作為靶材之原料之氧化物粉末成形為規定形狀而獲得成形體，對該成形體進行煅燒，藉此獲得由燒結體所構成之靶材。為了獲得成形體，可採用該技術領域中迄今為止已知之方法，例如澆鑄成形法。就可製造緻密之靶材之方面而言，尤佳為採用CIP(Cold Isostatic Pressing，冷均壓)成形法。
於CIP成形法中，對與澆鑄成形法中所使用之漿料同樣之漿料進行噴霧乾燥而獲得乾燥粉末。將所獲得之乾燥粉末填充於模具中進行CIP成形。
以該方式獲得成形體後，繼而對其進行煅燒。成形體之煅燒通常可於含氧環境中進行。尤其於大氣環境中進行煅燒較為簡便。煅燒溫度較佳為1200℃以上1600℃以下，更佳為1300℃以上1500℃以下，進而較佳為1350℃以上1450℃以下。煅燒時間較佳為1小時以上100小時以下，更佳為2小時以上50小時以下，進而較佳為3小時以上30小時以下。升溫速度較佳為5℃/小時以上500℃/小時以下，更佳為10℃/小時以上200℃/小時以下，進而較佳為20℃/小時以上100℃/小時以下。
於成形體之煅燒中，就促進燒結及產生緻密靶材之觀點而言，較佳為於煅燒過程中將產生In與Zn之複合氧化物、例如Zn 5In 2O 8之相之溫度維持一定時間。詳細而言，於原料粉末中包含In 2O 3粉及ZnO粉之情形時，隨著升溫，其等發生反應而產生Zn 5In 2O 8之相，其後變成Zn 4In 2O 7之相，再變成Zn 3In 2O 6之相。尤其就產生Zn 5In 2O 8之相時體積擴散而促進緻密化之方面而言，較佳為確實地產生Zn 5In 2O 8之相。就此種觀點而言，於煅燒之升溫過程中，較佳為將溫度於1000℃以上1250℃以下之範圍內維持一定時間，更佳為將溫度於1050℃以上1200℃以下之範圍內維持一定時間。所維持之溫度不一定限於特定一點之溫度，亦可為具有某種程度之幅度之溫度範圍。具體而言，於將選自1000℃以上1250℃以下之範圍中之特定溫度設為T(℃)時，例如可為T±10℃，較佳為T±5℃，更佳為T±3℃，進而較佳為T±1℃，只要包含於1000℃以上1250℃以下之範圍內即可。維持該溫度範圍之時間較佳為1小時以上40小時以下，進而較佳為2小時以上20小時以下。
以該方式所獲得之靶材可藉由研削加工等加工為規定尺寸。藉由將其接合於基材，可獲得濺鍍靶。靶材之形狀並無特別限制，可採用先前公知之形狀，例如平板型及圓筒形等。
以上，基於本發明之較佳之實施方式對其進行了說明，但本發明並不限於上述實施方式。
關於上述實施方式，本發明進而揭示以下場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材。 [1]一種場效電晶體，其具備具有250℃以下之玻璃轉移溫度之基材、及設置於該基材上之氧化物半導體層，且 上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3)
[2]一種場效電晶體，其具備可撓性配線板所使用之基材、及設置於該基材上之氧化物半導體層，且 上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3) [3]如[1]或[2]所記載之場效電晶體，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。 [4]如[3]所記載之場效電晶體，其中上述添加元素(X)為鉭(Ta)元素。 [5]如[1]至[4]中任一項所記載之場效電晶體，其中構成上述氧化物半導體層之各元素之原子比進而滿足式(4)。 0.970≦In/(In＋X)≦0.999            (4) [6]如[1]至[5]中任一項所記載之場效電晶體，其中上述場效電晶體之場效遷移率為20 cm 2/Vs以上。
[7]如[6]所記載之場效電晶體，其中上述場效電晶體之場效遷移率為30 cm 2/Vs以上。 [8]如[7]所記載之場效電晶體，其中上述場效電晶體之場效遷移率為50 cm 2/Vs以上。 [9]如[1]至[8]中任一項所記載之場效電晶體，其中上述基材係聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸乙二酯(PET)、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚苯乙烯(PS)、聚醚碸(PES)、聚碳酸酯(PC)、三乙醯纖維素(TAC)、環烯烴聚合物(COP)。 [10]一種場效電晶體之製造方法，其具有如下步驟：使用含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物之濺鍍靶材(添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素)，於氧濃度為21 vol%以上49 vol%以下之環境下，對可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材進行濺鍍，形成源自上述靶材之氧化物半導體，且 於50℃以上250℃以下之溫度下對上述氧化物半導體進行退火處理。 [11]如[10]所記載之製造方法，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。
[12]如[11]所記載之製造方法，其中上述添加元素(X)為鉭(Ta)元素。 [13]如[10]至[12]中任一項所記載之製造方法，其中上述靶材中之各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3) [14]一種場效電晶體之製造用濺鍍靶材，其係如下濺鍍靶材：含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)；且 該場效電晶體具備氧化物半導體層，該氧化物半導體層設置於可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材上且源自上述濺鍍靶材。 0.4≦(In＋X)/(In＋Zn＋X)≦0.8    (1) 0.2≦Zn/(In＋Zn＋X)≦0.6           (2) 0.001≦X/(In＋Zn＋X)≦0.015     (3) [15]如[14]所記載之濺鍍靶材，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。 [16]如[15]所記載之濺鍍靶材，其中上述添加元素(X)為鉭(Ta)元素。
[17]如[14]至[16]中任一項所記載之場效電晶體之製造用濺鍍靶材，其中上述場效電晶體之製造用濺鍍靶材包含In 2O 3相及Zn 3In 2O 6相。 [18]如[17]所記載之場效電晶體之製造用濺鍍靶材，其中In 2O 3相及Zn 3In 2O 6相兩者中均包含添加元素(X)。 [19]如[17]或[18]所記載之場效電晶體之製造用濺鍍靶材，其中In 2O 3相之晶粒之尺寸為0.1 μm以上3.0 μm以下，且 Zn 3In 2O 6相之晶粒之尺寸為0.1 μm以上3.9 μm以下。 [20]一種半導體裝置，其使用如[1]至[9]中任一項所記載之場效電晶體。 實施例
以下，藉由實施例對本發明更詳細地進行說明。然而，本發明之範圍並不限於該實施例。
[實施例1] 以In、Zn及Ta之原子比成為以下表1所示之值之方式，將In 2O 3粉末、ZnO粉末、及Ta 2O 5粉末製成靶材，使用該靶材，藉由光微影法製作圖1所示之FET1。 於FET1之製作中，使用聚萘二甲酸乙二酯膜(東洋紡股份有限公司製造之Teonex(註冊商標))(玻璃轉移溫度：155℃)作為基材10。使用DC濺鍍裝置，於基材10上成膜Mo薄膜作為源極電極30及汲極電極31，使用藉由上述方法所獲得之靶材，於下述條件下進行濺鍍成膜，成膜為厚度約30 nm之通道層20。 ・成膜裝置：DC濺鍍裝置 Tokki股份有限公司製造之SML-464 ・極限真空度：未達1×10 -4Pa ・濺鍍氣體：Ar/O 2混合氣體 ・濺鍍氣壓：0.4 Pa ・O 2氣體濃度：如以下表1所示。 ・基材溫度：室溫 ・濺鍍功率：3 W/cm 2繼而，於下述條件下，成膜SiO x薄膜作為閘極絕緣膜40。 ・成膜裝置：電漿CVD(Chemical Vapor Deposition，化學氣相沈積)裝置 Samco股份有限公司製造之PD-2202L ・成膜氣體：SiH 4/N 2O/N 2混合氣體 ・成膜壓力：110 Pa ・基材溫度：150℃ 繼而，使用上述DC濺鍍裝置，成膜Mo薄膜作為閘極電極50。 使用上述電漿CVD裝置，成膜SiO x薄膜作為保護層60。最後，於150℃下實施退火處理。退火處理之時間設為60分鐘。以該方式製造FET1。 藉由X射線光電子光譜法(XPS：X-Ray Photoelectron Spectroscopy)，確認到所獲得之FET1中之通道層20之組成與靶材之組成相同(以下實施例及比較例中亦相同)。XPS係可測定藉由對試樣表面照射X射線而產生之光電子能量，分析試樣之構成元素及其電子狀態的測定方法。因此，表1所示之各元素之組成於通道層20及靶材中相同。
[實施例2至12及比較例1至15] 以實施例1中In、Zn及Ta、或In、Zn及Nb之原子比成為以下表1及表2所示之值之方式，將各原料粉末混合而製造靶材。又，於以下表1及表2所示之條件下進行濺鍍。除該等以外，以與實施例1相同之方式獲得FET1。
[評價1] 對實施例及比較例中所獲得之靶材進行SEM觀察，藉由如下方法測定In 2O 3相之晶粒之尺寸及Zn 3In 2O 6相之晶粒之尺寸。將其等之結果示於以下表1及表2中。 使用日立高新技術製造之掃描式電子顯微鏡SU3500，對靶材之表面進行SEM觀察，並且進行結晶之組成相或結晶形狀之評價。 具體而言，使用金剛砂紙#180、#400、#800、#1000、#2000，對將靶材切斷所獲得之切斷面階段性地進行研磨，最後進行拋光研磨而精加工成鏡面。對鏡面精加工面進行SEM觀察。於結晶形狀之評價中，以倍率1000倍，對87.5 μm×125 μm之範圍之BSE-COMP(Backscattered Electron-Compositional，背散射電子成分)圖像隨機拍攝10個視野而獲得SEM圖像。 藉由圖像處理軟體：ImageJ 1.51k(http://imageJ.nih.gov/ij/，提供來源：美國國立衛生研究所(NIH：National Institutes of Health))，對所獲得之SEM圖像進行解析。具體程序如下。 於1100℃下對SEM圖像拍攝時所使用之樣品實施1小時熱蝕刻，進行SEM觀察，藉此獲得圖2所示之出現晶界之圖像。對於所獲得之圖像，首先沿著In 2O 3相(圖2中看起來較白之區域A)之晶界進行描繪。於所有描繪完成後，實施粒子解析(Analyze→Analyze Particles)，獲得各粒子之面積。其後，根據所獲得之各粒子之面積計算出等面積圓直徑。將10個視野中所計算出之所有粒子之等面積圓直徑之算術平均值設為In 2O 3相之晶粒之尺寸。繼而，沿著Zn 3In 2O 6相之晶界進行描繪，同樣地實施解析，獲得各粒子之面積，根據所獲得之各粒子之面積計算出等面積圓直徑。將10個視野中所計算出之所有粒子之等面積圓直徑之算術平均值設為Zn 3In 2O 6相之晶粒之尺寸。 又，對熱蝕刻前之無晶界之BSE-COMP圖像進行粒子解析，藉此計算出總面積中之In 2O 3相之面積之比率。將10個視野中所計算出之所有粒子之該等之算術平均值設為In 2O 3相面積率。又，自100減去In 2O 3相面積率，藉此計算出Zn 3In 2O 6相面積率。
[評價2] 對實施例及比較例中所獲得之FET1進行汲極電壓Vd＝5 V下之傳輸特性之測定。所測定之傳輸特性係場效遷移率μ(cm 2/Vs)、SS(Subthreshold Swing，次臨界擺動)值(V/dec)及臨界電壓Vth(V)。傳輸特性係利用Agilent Technologies股份有限公司製造之半導體器件分析儀B1500A進行測定。將測定結果示於表1及表2中。再者，雖未示於表中，但本發明人藉由XRD測定確認到，各實施例中所獲得之FET1之通道層20為非晶結構。 場效遷移率係於MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧化物半導體場效電晶體)動作之飽和區域中根據汲極電壓一定時汲極電流相對於閘極電壓之變化求出的通道遷移率，值越大則傳輸特性越良好。 SS值係於臨界電壓附近使汲極電流上升1位數所需之閘極電壓，值越小則傳輸特性越良好。 臨界電壓係對汲極電極施加正電壓且對閘極電極施加正負任一電壓時汲極電流流動而成為1 nA之情形時的電壓，值較佳為接近0 V。詳細而言，更佳為-2 V以上，進而較佳為-1 V以上，進而更佳為0 V以上。又，更佳為3 V以下，進而較佳為2 V以下，進而更佳為1 V以下。具體而言，更佳為-2 V以上3 V以下，進而較佳為-1 V以上2 V以下，進而更佳為0 V以上1 V以下。
[表1]
   實施例1 實施例2 實施例3 實施例4 實施例5 實施例6 實施例7 實施例8 實施例9 實施例10 實施例11 實施例12
(In＋X)/(In＋Zn＋X) 0.700 0.700 0.700 0.700 0.700 0.700 0.700 0.600 0.600 0.500 0.400 0.700
Zn/(In＋Zn＋X) 0.300 0.300 0.300 0.300 0.300 0.300 0.300 0.400 0.400 0.500 0.600 0.300
X/(In＋Zn＋X) 0.003 0.005 0.005 0.005 0.005 0.007 0.010 0.003 0.005 0.005 0.005 0.005
添加元素(X) Ta Ta Ta Ta Ta Ta Ta Ta Ta Ta Ta Nb
濺鍍時之氧濃度[vol%] 30 25 30 35 40 30 30 30 30 30 30 30
晶粒尺寸[μm] In 2O 3相 1.9 2.2 2.2 2.2 2.2 2.4 2.3 1.7 1.8 1.7 1.7 2.1
Zn 3In 2O 6相 2.0 2.1 2.1 2.1 2.1 2.1 2.2 2.6 2.5 3.4 10.7 2.0
面積率[%] In 2O 3相 50.3 48.4 48.4 48.4 48.4 53.7 50.7 35.2 35.6 20.8 1.5 49.5
Zn 3In 2O 6相 49.7 51.6 51.6 51.6 51.6 46.3 49.3 64.8 64.4 79.2 98.5 50.5
傳輸特性 場效遷移率μ[cm 2/Vs] 89.7 85.3 86.2 75.2 68.5 84.2 82.1 78.0 50.1 63.9 33.2 74.5
臨界電壓Vth[V] 0.7 0.0 0.8 0.9 1.2 0.9 1.0 0.0 0.0 1.3 4.2 0.0
SS值[V/dec] 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.5
[表2]
   比較例1 比較例2 比較例3 比較例4 比較例5 比較例6 比較例7 比較例8 比較例9 比較例10 比較例11 比較例12 比較例13 比較例14 比較例15
(In＋X)/(In＋Zn＋X) 0.700 0.700 0.700 0.700 0.600 0.600 0.600 0.600 0.500 0.500 0.400 0.400 0.700 0.700 0.700
Zn/(In＋Zn＋X) 0.300 0.300 0.300 0.300 0.400 0.400 0.400 0.400 0.500 0.500 0.600 0.600 0.300 0.300 0.300
X/(In＋Zn＋X) 0.003 0.003 0.005 0.005 0.003 0.003 0.005 0.005 0.005 0.005 0.005 0.005 - - -
添加元素(X) Ta Ta Ta Ta Ta Ta Ta Ta Ta Ta Ta Ta - - -
濺鍍時之氧濃度[vol%] 20 50 20 50 20 50 20 50 20 50 20 50 20 30 50
晶粒尺寸[μm] In 2O 3相 1.9 1.9 2.2 2.2 1.7 1.7 1.8 1.8 1.7 1.7 1.7 1.7 2.0 2.0 2.0
Zn 3In 2O 6相 2.0 2.0 2.1 2.1 2.6 2.6 2.5 2.5 3.4 3.4 10.7 10.7 1.9 1.9 1.9
面積率[%] In 2O 3相 50.3 50.3 48.4 48.4 35.2 35.2 35.6 35.6 20.8 20.8 1.5 1.5 54.5 54.5 54.5
Zn 3In 2O 6相 49.7 49.7 51.6 51.6 64.8 64.8 64.4 64.4 79.2 79.2 98.5 98.5 45.5 45.5 45.5
傳輸特性 場效遷移率μ[cm 2/Vs] 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良
臨界電壓Vth[V] 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良
SS值[V/dec] 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良 不良
根據表1及表2所示之結果可知，各實施例中所獲得之FET1於可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材上表現出優異之傳輸特性。另一方面，於比較例中，場效遷移率μ、臨界電壓Vth、SS值均不良，無法獲得良好之傳輸特性。「不良」意指通道層導體化或絕緣化，無法獲得良好之傳輸特性，而無法作為場效電晶體發揮功能。 再者，雖未示於表中，但本發明人藉由EDX測定確認到，於實施例之靶材中，In 2O 3相及Zn 3In 2O 6相兩者中均包含添加元素(X)。 [產業上之可利用性]
根據本發明，提供一種雖形成於耐熱性較低之基材上但具有較高之場效遷移率之場效電晶體及其製造方法。又，根據本發明，提供一種適於製造此種場效電晶體之濺鍍靶材。 若使用本發明之靶材進行濺鍍，則較使用先前之靶材之情形，即便在濺鍍後於低溫下進行後退火處理，亦可具有較高之場效遷移率，故可抑制產生不表現出充分之場效遷移率之不良品，進而可減少廢棄物之產生。即，可減少該等廢棄物處理中之能量成本。又，低溫下之後退火步驟本身亦可減少製造時之能量成本。可達成天然資源之可持續管理及有效利用、以及脫碳(碳中和)化。
1:FET 10:基材 20:通道層 30:源極電極 31:汲極電極 40:閘極絕緣膜 50:閘極電極 60:保護層
圖1係表示本發明之場效電晶體之構造之模式圖。 圖2係實施例1中所獲得之靶材之掃描式電子顯微鏡圖像。
1:FET
10:基材
20:通道層
30:源極電極
31:汲極電極
40:閘極絕緣膜
50:閘極電極
60:保護層

Claims (20)

  1. 一種場效電晶體，其具備具有250℃以下之玻璃轉移溫度之基材、及設置於該基材上之氧化物半導體層，且 上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)， 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) 0.2≦Zn/(In＋Zn＋X)≦0.6                (2) 0.001≦X/(In＋Zn＋X)≦0.015           (3)。
  2. 一種場效電晶體，其具備可撓性配線板所使用之基材、及設置於該基材上之氧化物半導體層，且 上述氧化物半導體層含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)， 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) 0.2≦Zn/(In＋Zn＋X)≦0.6                (2) 0.001≦X/(In＋Zn＋X)≦0.015          (3)。
  3. 如請求項1或2之場效電晶體，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。
  4. 如請求項3之場效電晶體，其中上述添加元素(X)為鉭(Ta)元素。
  5. 如請求項1或2之場效電晶體，其中構成上述氧化物半導體層之各元素之原子比進而滿足式(4)， 0.970≦In/(In＋X)≦0.999            (4)。
  6. 如請求項1或2之場效電晶體，其中上述場效電晶體之場效遷移率為20 cm 2/Vs以上。
  7. 如請求項6之場效電晶體，其中上述場效電晶體之場效遷移率為30 cm 2/Vs以上。
  8. 如請求項7之場效電晶體，其中上述場效電晶體之場效遷移率為50 cm 2/Vs以上。
  9. 如請求項1或2之場效電晶體，其中上述基材係聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸乙二酯(PET)、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚苯乙烯(PS)、聚醚碸(PES)、聚碳酸酯(PC)、三乙醯纖維素(TAC)、環烯烴聚合物(COP)。
  10. 一種場效電晶體之製造方法，其具有如下步驟：使用含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物之濺鍍靶材(添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素)，於氧濃度為21 vol%以上49 vol%以下之環境下，對可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材進行濺鍍，形成源自上述靶材之氧化物半導體，且 於50℃以上250℃以下之溫度下對上述氧化物半導體進行退火處理。
  11. 如請求項10之製造方法，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。
  12. 如請求項11之製造方法，其中上述添加元素(X)為鉭(Ta)元素。
  13. 如請求項10至12中任一項之製造方法，其中上述靶材中之各元素之原子比同時滿足式(1)至(3)(式中之X設為上述添加元素之含有比之總和)， 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) 0.2≦Zn/(In＋Zn＋X)≦0.6                (2) 0.001≦X/(In＋Zn＋X)≦0.015           (3)。
  14. 一種場效電晶體之製造用濺鍍靶材，其係如下濺鍍靶材：含有包含銦(In)元素、鋅(Zn)元素及添加元素(X)之氧化物， 添加元素(X)為選自鉭(Ta)元素、鍶(Sr)元素及鈮(Nb)元素中之至少1種元素， 各元素之原子比同時滿足式(1)至(3)；且 該場效電晶體具備氧化物半導體層，該氧化物半導體層設置於可撓性配線板所使用之基材或具有250℃以下之玻璃轉移溫度之基材上且源自上述濺鍍靶材， 0.4≦(In＋X)/(In＋Zn＋X)≦0.8         (1) 0.2≦Zn/(In＋Zn＋X)≦0.6                (2) 0.001≦X/(In＋Zn＋X)≦0.015          (3)。
  15. 如請求項14之濺鍍靶材，其中上述添加元素(X)為鉭(Ta)元素或鈮(Nb)元素。
  16. 如請求項15之濺鍍靶材，其中上述添加元素(X)為鉭(Ta)元素。
  17. 如請求項14至16中任一項之場效電晶體之製造用濺鍍靶材，其中上述場效電晶體之製造用濺鍍靶材包含In 2O 3相及Zn 3In 2O 6相。
  18. 如請求項17之場效電晶體之製造用濺鍍靶材，其中In 2O 3相及Zn 3In 2O 6相兩者中均包含添加元素(X)。
  19. 如請求項17之場效電晶體之製造用濺鍍靶材，其中In 2O 3相之晶粒之尺寸為0.1 μm以上3.0 μm以下，且 Zn 3In 2O 6相之晶粒之尺寸為0.1 μm以上3.9 μm以下。
  20. 一種半導體裝置，其使用如請求項1或2之場效電晶體。
TW112101742A 2022-01-31 2023-01-16 場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材 TWI846271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022013647 2022-01-31
JP2022-013647 2022-01-31

Publications (2)

Publication Number Publication Date
TW202334468A TW202334468A (zh) 2023-09-01
TWI846271B true TWI846271B (zh) 2024-06-21

Family

ID=87471323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101742A TWI846271B (zh) 2022-01-31 2023-01-16 場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材

Country Status (5)

Country Link
JP (1) JP7364824B1 (zh)
KR (1) KR20240087785A (zh)
CN (1) CN118056282A (zh)
TW (1) TWI846271B (zh)
WO (1) WO2023145497A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091126A1 (ja) * 2010-12-28 2012-07-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2014061272A1 (ja) * 2012-10-19 2014-04-24 出光興産株式会社 スパッタリングターゲット
TWI732148B (zh) * 2016-03-18 2021-07-01 日商理光股份有限公司 場效電晶體、顯示元件、影像顯示裝置及系統

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679417B2 (ja) 2010-08-25 2015-03-04 富士フイルム株式会社 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
KR20230017294A (ko) * 2020-08-05 2023-02-03 미쓰이금속광업주식회사 스퍼터링 타깃재 및 산화물 반도체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091126A1 (ja) * 2010-12-28 2012-07-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2014061272A1 (ja) * 2012-10-19 2014-04-24 出光興産株式会社 スパッタリングターゲット
TWI732148B (zh) * 2016-03-18 2021-07-01 日商理光股份有限公司 場效電晶體、顯示元件、影像顯示裝置及系統

Also Published As

Publication number Publication date
WO2023145497A1 (ja) 2023-08-03
JPWO2023145497A1 (zh) 2023-08-03
CN118056282A (zh) 2024-05-17
TW202334468A (zh) 2023-09-01
KR20240087785A (ko) 2024-06-19
JP7364824B1 (ja) 2023-10-18

Similar Documents

Publication Publication Date Title
Zheng et al. All-sputtered, flexible, bottom-gate IGZO/Al 2 O 3 bi-layer thin film transistors on PEN fabricated by a fully room temperature process
KR101538283B1 (ko) 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR100889796B1 (ko) 비정질 산화물을 사용한 전계 효과 트랜지스터
KR101312774B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP6120386B2 (ja) 薄膜トランジスタおよびその製造方法
EP2453480A2 (en) Amorphous oxide and field effect transistor
JPWO2010070832A1 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
US9945022B2 (en) Method for making oxide semiconductor film
US10480061B2 (en) Sputtering target
TWI565682B (zh) 濺鍍靶及氧化物半導體膜以及其製備方法
TW202219295A (zh) 濺鍍靶材及氧化物半導體
TWI846271B (zh) 場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材
Jung et al. Balanced Performance Enhancements of a‐InGaZnO Thin Film Transistors by Using All‐Amorphous Dielectric Multilayers Sandwiching High‐k CaCu3Ti4O12
Che et al. Temperature gradient ZnO deposited via ALD for high-performance transistor applications
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI850971B (zh) 濺鍍靶材及氧化物半導體之製造方法
JP7422269B2 (ja) スパッタリングターゲット材及び酸化物半導体の製造方法
WO2023199722A1 (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
Hur et al. P‐154: Late‐News Poster: High‐Performance Indium‐Gallium Oxide Thin‐Film‐Transistors via Plasma‐Enhanced Atomic‐Layer‐Deposition
Zou et al. Fabrication and electrical properties of metal-oxide semiconductor capacitors based on polycrystalline p-CuxO and HfO2/SiO2 high-κ stack gate dielectrics
TW202342791A (zh) 濺鍍靶
Cho et al. Low Energy Electron Beam Activated IGZO-based Thin Film Transistor
JP2023157846A (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
김성민 Study on the Zn-Sn-O field effect transistors for the application to transparent and flexible display devices
Rai et al. Air Stable Doping and Intrinsic Mobility Enhancement in Monolayer $ MoS_ {2} $ by Amorphous $ TiO_ {x} $ Encapsulation