TWI844988B - 同相雜訊抑制電路 - Google Patents

同相雜訊抑制電路 Download PDF

Info

Publication number
TWI844988B
TWI844988B TW111138846A TW111138846A TWI844988B TW I844988 B TWI844988 B TW I844988B TW 111138846 A TW111138846 A TW 111138846A TW 111138846 A TW111138846 A TW 111138846A TW I844988 B TWI844988 B TW I844988B
Authority
TW
Taiwan
Prior art keywords
signal transmission
passive element
element combination
circuit
phase noise
Prior art date
Application number
TW111138846A
Other languages
English (en)
Other versions
TW202416660A (zh
Inventor
鄭齊軒
黃揚智
Original Assignee
安波科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安波科技股份有限公司 filed Critical 安波科技股份有限公司
Priority to TW111138846A priority Critical patent/TWI844988B/zh
Priority to US18/485,886 priority patent/US20240128947A1/en
Publication of TW202416660A publication Critical patent/TW202416660A/zh
Application granted granted Critical
Publication of TWI844988B publication Critical patent/TWI844988B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一種同相雜訊抑制電路，包括一訊號傳輸部及一接地部；該訊號傳輸部包含N(N≥3)個訊號傳輸電路，各該訊號傳輸電路具有一輸入端及一輸出端，並用以將由各該輸入端輸入的位準訊號輸出至相對應的各該輸出端；該接地部包含一與該訊號傳輸部電耦接的接地電路；其中，由各該輸入端輸入的位準訊號在該N個訊號傳輸電路中傳輸時會產生N-1種訊號模態及一同相雜訊，且該訊號傳輸部與該接地電路共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路中產生的該同相雜訊。

Description

同相雜訊抑制電路
本發明是有關於一種雜訊抑制電路，特別是指一種同相雜訊抑制電路。
佈設在電路板上的傳輸線在傳輸訊號的過程中會因為各種內部或外部訊號干擾等因素而產生雜訊，若在傳輸過程中沒有即時將雜訊濾除或抑制的話，雜訊將容易干擾接收端或傳輸線附近的元件，並影響訊號的傳輸品質。而目前已知的非鐵磁性雜訊抑制技術只針對透過雙傳輸線傳輸訊號所產生的雜訊，並沒有針對透過兩條以上傳輸線電路傳輸訊號所產生的同相(in-phase)雜訊進行同相雜訊抑制的技術手段。
因此，本發明之目的，即在提供一種同相雜訊抑制電路，其能同時傳輸N-1(N≥3)組訊號並抑制傳輸過程中產生的同相雜訊。
於是，本發明一種同相雜訊抑制電路包括一訊號傳輸部及一接地部，該訊號傳輸部包含N(N≥3)個訊號傳輸電路，各該訊號傳輸電路具有一輸入端及一輸出端，並用以將由各該輸入端輸入的位準訊號輸出至相對應的各該輸出端；該接地部包含一與該訊號傳輸部電耦接的接地電路；其中，由各該輸入端輸入的位準訊號在該N個訊號傳輸電路中傳輸時會產生N-1種訊號模態及一同相雜訊，且該訊號傳輸部與該接地電路共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路中產生的該同相雜訊。其中，該N個位準訊號是由N-1組數位訊號轉換所產生並可能因為該同相雜訊而產生偏差。
在本發明的一些實施態樣中，各該訊號傳輸電路具有一連接該輸入端及該輸出端的訊號傳輸導體，且該訊號傳輸部還包括一參考導體，該參考導體與該等訊號傳輸導體電磁耦合並與該接地電路連接。
在本發明的一些實施態樣中，各該訊號傳輸電路包含一第一被動元件組合、一第二被動元件組合和一第三被動元件組合，該第一被動元件組合的兩端對應連接該輸入端及一中間點，該第二被動元件組合的兩端對應連接該中間點及該輸出端，該第三被動元件組合的兩端對應連接該中間點及該接地電路；且該第一被動元件組合、該第二被動元件組合和該第三被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
在本發明的一些實施態樣中，各該訊號傳輸電路包含一第一被動元件組合及一第二被動元件組合，該第一被動元件組合的兩端連接對應的該輸入端及該輸出端，該第二被動元件組合的一端連接對應的該輸入端或該輸出端，其另一端連接該接地電路；且該第一被動元件組合和該第二被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
在本發明的一些實施態樣中，該接地電路是由電感性元件、電容性元件或電阻性元件至少其中之一組成。
在本發明的一些實施態樣中，該參考導體具有一屏蔽結構，該屏蔽結構屏蔽各該訊號傳輸導體以降低該等訊號傳輸導體之間產生電磁耦合。
在本發明的一些實施態樣中，該等訊號傳輸導體共平面排列設置時，該參考導體設於該等訊號傳輸導體的一側或相對的兩側，且該等訊號傳輸導體中相鄰兩個訊號傳輸導體之間的一第一間距大於各該訊號傳輸導體與該參考導體之間的一第二間距以降低該等訊號傳輸導體之間產生電磁耦合。
在本發明的一些實施態樣中，該參考導體包含N個相互分離且與各該訊號傳輸導體對應設置的導體部。
在本發明的一些實施態樣中，該等訊號傳輸導體是以一參考點為中心點相間隔地排列設置，且該參考導體設於該參考點或以該參考點為中心點設於該等訊號傳輸導體的外圍，且該等訊號傳輸導體中相鄰兩個訊號傳輸導體之間的一第一間距大於各該訊號傳輸導體與該參考導體之間的一第二間距以降低該等訊號傳輸導體之間產生電磁耦合。
本發明之功效在於：藉由包含N(N≥3)個訊號傳輸電路的該訊號傳輸部，將由各該訊號傳輸電路的該輸入端輸入的位準訊號輸出至相對應的各該輸出端，並且藉由該訊號傳輸部與該接地電路共同構成雜訊抑制電路，將在該N個訊號傳輸電路中產生的該同相雜訊消除或導引至地，而抑制同相雜訊。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明同相雜訊抑制電路主要包括一訊號傳輸部1及一接地部2，該訊號傳輸部1包含N(N≥3)個訊號傳輸電路11，且在圖1所示的一實施例中，以3個訊號傳輸電路11為例，說明N(N≥3)個訊號傳輸電路11的實施態樣。各該訊號傳輸電路11具有一輸入端111及一輸出端112，其用以將由各該輸入端111輸入的位準訊號輸出至相對應的各該輸出端112；其中輸入各該輸入端111的位準訊號是由與該等輸入端111電連接的一訊號來源端3將要被傳輸的(N-1)組(即兩組)數位訊號轉換成三個位準訊號，再分別輸入各該輸入端111。
由此可知，若有N個訊號傳輸電路11，則該訊號來源端3可以透過該N個訊號傳輸電路11傳輸(N-1)組數位訊號至與該等輸出端112電連接的一訊號接收端4，亦即，該訊號來源端3會先將要被傳輸的(N-1)組數位訊號轉換成N個位準訊號，再各別輸入該N個訊號傳輸電路11的該輸入端111。且該訊號接收端4透過該等輸出端112接收該N個位準訊號後，再將該N個位準訊號轉換成該(N-1)組數位訊號，即達到訊號傳輸的目的。
該接地部2包含一與該訊號傳輸部1電耦接的接地電路21；此外，由於由各該輸入端111輸入的位準訊號在該N個訊號傳輸電路11中傳輸時除了會產生N-1種訊號模態外，還會產生一同相(in-phase)雜訊，且該同相雜訊會在傳輸過程中產生輻射問題而干擾周遭電路或電子元件，因此，本實施例的該訊號傳輸部1與該接地電路21會共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路11中產生的該同相雜訊。
具體而言，如圖2所示，各該訊號傳輸電路11具有一連接該輸入端111及該輸出端112的訊號傳輸導體113，且該訊號傳輸部1還包括一參考導體12，該參考導體12與該等訊號傳輸導體113電磁耦合並與該接地電路21連接。藉此，在該N個訊號傳輸電路11的該訊號傳輸導體113上產生的該同相雜訊將被耦合至該參考導體12，並經由該參考導體12通過該接地電路21而被該接地電路21導引至地，達到抑制同相雜訊的目的。
且如圖3所示，是該訊號傳輸部1和該接地電路21佈設(layout)在電路板上的一種方式，其中，各該訊號傳輸導體113本身的導線具有電感效應，各該訊號傳輸導體113與該參考導體12之間形成電容效應，該接地電路21本身穿層延伸的導線也具有電感效應，且根據該參考導體12佈設的位置不同，其可以形成如圖4、圖5或圖6所示的一種訊號低通(low-pass)雜訊帶止(band-stop)等效電路。
當該參考導體12佈設的位置靠近該等訊號傳輸導體113的中間位置時，如圖4所示，各該訊號傳輸導體113等效於兩個電感L1、L2，各該訊號傳輸導體113與該參考導體12之間各自等效於一個電容C，且該接地電路21等效於一個電感L3。
當該參考導體12佈設的位置靠近該等訊號傳輸導體113的該輸出端112時，如圖5所示，各該訊號傳輸導體113等效於一個靠近該輸入端111的電感L1，各該訊號傳輸導體113與該參考導體12之間各自等效於一個與各該訊號傳輸導體113的該輸出端112電連接的電容C，且該接地電路21等效於一個電感L3。
而當該參考導體12佈設的位置靠近該等訊號傳輸導體113的該輸入端111時，如圖6所示，各該訊號傳輸導體113等效於一個靠近該輸出端112的電感L2，各該訊號傳輸導體113與該參考導體12之間各自等效於一個與各該訊號傳輸導體113的該輸入端111電連接的電容C，且該接地電路21等效於一個電感L3。
藉此，當同相雜訊進入如圖4至圖6所示的電路結構時，其同相位特性會導致其能量一同經由電容C流經該接地電路21(電感L3)並接地而無法傳播。反之，在該N個訊號傳輸電路11中傳輸的N-1種訊號模態則因其流入該接地電路21(電感L3)的淨電流為0，故不會受該接地電路21的影響而能繼續傳播。
此外，如圖7所示，是該訊號傳輸部1和該接地電路21佈設(layout)在電路板上的另一種方式，其中，各該訊號傳輸導體113被設計為具有相互分離但彼此靠近的兩個導體113a、113b，以將位準訊號藉由電磁耦合(coupling)的方式從該輸入端111傳輸至該輸出端112；且該參考導體12包含與該等訊號傳輸導體113數量對應的導體部121，該等導體部121相互分離(間隔)以與各該訊號傳輸導體113的兩個導體113a、113b對應設置。而該接地電路21包含與該等導體部121數量對應的接地導線211以及間隔且相對設置的一第一金屬板體212及一第二金屬板體213，其中該等接地導線211的一端與該等導體部121對應連接，其另一端與該第一金屬板體212連接，且該第二金屬板體213接地，藉此，形成如圖8所示的一種訊號高通(high-pass)雜訊帶止(band-stop)等效電路。其中，該等導體部121與各該訊號傳輸導體113的兩個導體113a、113b對應設置而等效於兩個電容C1、C2，各該導體部121各自與對應的該接地導線211連接而等效於一個電感L，而該第一金屬板體212和該第二金屬板體213則等效於一個電容C3。
同理，類似圖5和圖6所示，在其它實施態樣中，也可省略圖8中之與該輸入端111連接的電容C1(例如令各該導體部121只與各該訊號傳輸導體113的導體113b對應設置，則只會在各該導體部121與各該導體113b之間形成電容C2)或者省略圖8中之與該輸出端連接的電容C2(例如令各該導體部121只與各該訊號傳輸導體113的導體113a對應設置，則只會在各該導體部121與各該導體113a之間形成電容C1)。
藉此，當同相雜訊進入如圖8所示的電路結構時，其同相位特性會導致其能量一同經由電感L及電容C3接地而無法傳播。反之，在該N個訊號傳輸電路11中傳輸的N-1種訊號模態則因其流經電感L的淨電流為0，故不會受該接地電路21的影響而能繼續傳播。
此外，藉由在電路板上適當設計各該訊號傳輸導體113、該參考導體12和該接地電路21的走線或佈設方式，將會讓各該訊號傳輸導體113、該參考導體12和該接地電路21各自或彼此之間產生(或具有)電感及/或電容及/或電阻效應；因此，上述實施例除了產生圖4和圖8舉例的等效電路之外，總結地說，如圖9所示，各該訊號傳輸電路11包含一第一被動元件組合A、一第二被動元件組合B和一第三被動元件組合C，該第一被動元件組合A的兩端對應連接該輸入端111及一中間點114，該第二被動元件組合B的兩端對應連接該中間點114及該輸出端112，該第三被動元件組合C的兩端對應連接該中間點114及該接地電路21；且該第一被動元件組合A、該第二被動元件組合B和該第三被動元件組合C可以各別由電感性元件、電容性元件或電阻性元件至少其中之一藉由串聯、並聯或串並聯的方式組成。
且對應圖5和圖6，如圖10和圖11所示，各該訊號傳輸電路11也可以只包含一第一被動元件組合D及一第二被動元件組合E，該第一被動元件組合D的兩端連接對應的該輸入端111及該輸出端112，該第二被動元件組合E的一端連接對應的該輸入端111或該輸出端112，其另一端連接該接地電路21；且該第一被動元件組合D和該第二被動元件組合E可以各別由電感性元件、電容性元件或電阻性元件至少其中之一藉由串聯、並聯或串並聯的方式組成。且上述的該接地電路21也可以是由電感性元件、電容性元件或電阻性元件至少其中之一藉由串聯、並聯或串並聯的方式組成。
藉此，各該訊號傳輸電路11、該參考導體12與該接地電路21可藉由在該電路板上適當佈線而產生由上述該等被動元件組合A、B、C或D、E構成之同相雜訊抑制電路，例如訊號低通雜訊帶止電路、訊號高通雜訊帶止電路、訊號帶通雜訊帶止電路或訊號全通雜訊帶止電路等，其能允許該等位準訊號以N-1種訊號模態傳輸並通過但抑制同相雜訊。
此外，參見圖3和圖12所示，當該等訊號傳輸導體113共平面排列設置時，該參考導體12是設於該等訊號傳輸導體113的一側，且該等訊號傳輸導體113中相鄰兩個訊號傳輸導體113之間的一第一間距p大於各該訊號傳輸導體113與該參考導體12之間的一第二間距d，以降低該等訊號傳輸導體113之間產生電磁耦合，藉此，使不同訊號模態能以相近的速度與損耗傳遞。
或者，如圖13所示，該參考導體12也可以分別設在該等訊號傳輸導體113的相對的兩側，且相鄰兩個訊號傳輸導體113之間的該第一間距p要大於各該訊號傳輸導體113與該參考導體12之間的該第二間距d1、d2，以降低該等訊號傳輸導體113之間產生電磁耦合，藉此，使不同訊號模態能以相近的速度與損耗傳遞；其中該第二間距d1、d2的距離可以不同。
再參見圖14所示，該參考導體12也可以形成一將該等訊號傳輸導體113隔開的屏蔽結構，且相鄰兩個訊號傳輸導體113之間的該第一間距p大於各該訊號傳輸導體113與該屏蔽結構之間的該第二間距d，使得屏蔽結構能夠屏蔽各該訊號傳輸導體113，以降低該等訊號傳輸導體113之間產生電磁耦合，藉此，使不同訊號模態能以相近的速度與損耗傳遞。
另參見圖15所示，該等訊號傳輸導體113也可以是以一參考點r為中心點相間隔地排列設置，該參考導體12設於該參考點r，且該等訊號傳輸導體113中相鄰兩個訊號傳輸導體113之間的該第一間距p大於各該訊號傳輸導體113與該參考導體12之間的該第二間距d，以降低該等訊號傳輸導體113之間產生電磁耦合，藉此，使不同訊號模態能以相近的速度與損耗傳遞。其中，該等訊號傳輸導體113與該參考導體12設在電路板的同一平面上時，該等訊號傳輸導體113可以各自朝遠離該參考導體12的方向，以橫向(水平)往返彎折繞線方式形成在電路板上。
且如圖16所示，該等訊號傳輸導體113可以採用縱向(垂直)往返彎折繞線方式形成在電路板上；或者，如圖17所示，在其它實施態樣中，該參考導體12還包括朝各該訊號傳輸導體113延伸的N個延伸部122，且相鄰兩個訊號傳輸導體113之間的該第一間距p大於各該延伸部122與各該訊號傳輸導體113之間的該第二間距d。
此外，如圖18所示，該等訊號傳輸導體113是以該參考點r為中心點相間隔地排列設置，且該參考導體12可以是以該參考點r為中心點設於該等訊號傳輸導體113的外圍，並使得相鄰兩個訊號傳輸導體113之間的該第一間距p大於各該訊號傳輸導體113與該參考導體12之間的該第二間距d，以降低該等訊號傳輸導體113之間產生電磁耦合，藉此，使不同訊號模態能以相近的速度與損耗傳遞。
綜上所述，上述實施例藉由包含N(N≥3)個訊號傳輸電路11的該訊號傳輸部1，將由各該訊號傳輸電路11的輸入端111輸入的位準訊號輸出至相對應的各該輸出端112，並且由該訊號傳輸部1與該接地電路21共同構成一雜訊抑制電路，該雜訊抑制電路能將在該N條訊號傳輸電路11上產生的該同相雜訊消除或導引至地，而抑制同相雜訊，確實達到本發明的功效與目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1：訊號傳輸部 11：訊號傳輸電路 111：輸入端 112：輸出端 113：訊號傳輸導體 114：中間點 113a、113b：導體 12：參考導體 121：導體部 122：延伸部 2：接地部 21：接地電路 211：接地導線 212：第一金屬板體 213：第二金屬板體 3：訊號來源端 4：訊號接收端 L1、L2、L3、L：電感 C1、C2、C3、C：電容 A、D：第一被動元件組合 B、E：第二被動元件組合 C：第三被動元件組合 p：第一間距 d、d1、d2：第二間距 r：參考點
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地顯示，其中： 圖1是本發明同相雜訊抑制電路的一實施例的電路方塊示意圖； 圖2顯示本實施例的一種實施方式，各該訊號傳輸電路具有一訊號傳輸導體，且該訊號傳輸部還包括一參考導體； 圖3顯示圖2所示之實施方式的一實際實施態樣的示意圖； 圖4是圖3的一種等效電路示意圖； 圖5是圖3的另一種可能的等效電路示意圖； 圖6是圖3的另一種可能的等效電路示意圖； 圖7顯示本實施例的另一種實施方式，各該訊號傳輸導體具有相互分離但彼此靠近的兩個導體，該參考導體包含多個相互分離且與各該訊號傳輸導體對應設置的導體部； 圖8是圖7的一種等效電路示意圖； 圖9顯示圖1所示的各該訊號傳輸電路可以由三個被動元件組合組成； 圖10顯示圖1所示的各該訊號傳輸電路可以由兩個被動元件組合組成，其中一個被動元件組合連接輸出端與該接地電路； 圖11顯示圖1所示的各該訊號傳輸電路可以由兩個被動元件組合組成，其中一個被動元件組合連接輸入端與該接地電路； 圖12是沿圖3之I-I剖面線的剖面示意圖，其中顯示參考導體位於該等訊號傳輸導體的一側； 圖13是圖12的一變化實施態樣，其中顯示參考導體可以分別設在該等訊號傳輸導體的相對的兩側； 圖14顯示本實施例的參考導體可以是一將該等訊號傳輸導體隔開的屏蔽結構； 圖15顯示本實施例的該等訊號傳輸導體可以一參考點為中心點相間隔地排列設置，且參考導體設於該參考點； 圖16是圖15的一實際實施態樣的示意圖，其中顯示該等訊號傳輸導體可採縱向往返彎折繞線方式設置； 圖17是圖16的變化實施態樣，其中顯示參考導體還包括朝各該訊號傳輸導體延伸的延伸部；及 圖18顯示本實施例的該等訊號傳輸導體可以一參考點為中心點相間隔地排列設置，且參考導體也是以該參考點為中心點設於該等訊號傳輸導體的外圍。
1：訊號傳輸部 11：訊號傳輸電路 111：輸入端 112：輸出端 2：接地部 21：接地電路 3：訊號來源端 4：訊號接收端

Claims (13)

  1. 一種同相雜訊抑制電路，包括：一訊號傳輸部，包含N(N
    Figure 111138846-A0305-02-0017-1
    3)個訊號傳輸電路，各該訊號傳輸電路具有一輸入端及一輸出端，並用以將由各該輸入端輸入的位準訊號輸出至相對應的各該輸出端；及一接地部，包含一與該訊號傳輸部電耦接的接地電路；其中由各該輸入端輸入的位準訊號在該N個訊號傳輸電路中傳輸時會產生N-1種訊號模態及一同相雜訊，且該訊號傳輸部與該接地電路共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路中產生的該同相雜訊；各該訊號傳輸電路具有一連接該輸入端及該輸出端的訊號傳輸導體，且該訊號傳輸部還包括一參考導體，該參考導體與該等訊號傳輸導體電磁耦合並與該接地電路連接；該參考導體具有一屏蔽結構，該屏蔽結構屏蔽各該訊號傳輸導體以降低該等訊號傳輸導體之間產生電磁耦合。
  2. 如請求項1所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合、一第二被動元件組合和一第三被動元件組合，該第一被動元件組合的兩端對應連接該輸入端及一中間點，該第二被動元件組合的兩端 對應連接該中間點及該輸出端，該第三被動元件組合的兩端對應連接該中間點及該接地電路；且該第一被動元件組合、該第二被動元件組合和該第三被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  3. 如請求項1所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合及一第二被動元件組合，該第一被動元件組合的兩端連接對應的該輸入端及該輸出端，該第二被動元件組合的一端連接對應的該輸入端或該輸出端，其另一端連接該接地電路；且該第一被動元件組合和該第二被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  4. 如請求項1至3其中任一項所述的同相雜訊抑制電路，其中該接地電路是由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  5. 一種同相雜訊抑制電路，包括：一訊號傳輸部，包含N(N
    Figure 111138846-A0305-02-0018-6
    3)個訊號傳輸電路，各該訊號傳輸電路具有一輸入端及一輸出端，並用以將由各該輸入端輸入的位準訊號輸出至相對應的各該輸出端；及一接地部，包含一與該訊號傳輸部電耦接的接地電路；其中由各該輸入端輸入的位準訊號在該N個訊號傳輸電路中傳輸時會產生N-1種訊號模態及一同相雜訊，且該訊 號傳輸部與該接地電路共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路中產生的該同相雜訊；各該訊號傳輸電路具有一連接該輸入端及該輸出端的訊號傳輸導體，且該訊號傳輸部還包括一參考導體，該參考導體與該等訊號傳輸導體電磁耦合並與該接地電路連接；該等訊號傳輸導體共平面排列設置時，該參考導體設於該等訊號傳輸導體的一側或相對的兩側，且該等訊號傳輸導體中相鄰兩個訊號傳輸導體之間的一第一間距大於各該訊號傳輸導體與該參考導體之間的一第二間距以降低該等訊號傳輸導體之間產生電磁耦合。
  6. 如請求項5所述的同相雜訊抑制電路，其中該參考導體包含N個相互分離且與各該訊號傳輸導體對應設置的導體部。
  7. 如請求項5所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合、一第二被動元件組合和一第三被動元件組合，該第一被動元件組合的兩端對應連接該輸入端及一中間點，該第二被動元件組合的兩端對應連接該中間點及該輸出端，該第三被動元件組合的兩端對應連接該中間點及該接地電路；且該第一被動元件組合、該第二被動元件組合和該第三被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  8. 如請求項5所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合及一第二被動元件組合，該第一被動元件組合的兩端連接對應的該輸入端及該輸出端，該第二被動元件組合的一端連接對應的該輸入端或該輸出端，其另一端連接該接地電路；且該第一被動元件組合和該第二被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  9. 如請求項5至8其中任一項所述的同相雜訊抑制電路，其中該接地電路是由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  10. 一種同相雜訊抑制電路，包括：一訊號傳輸部，包含N(N
    Figure 111138846-A0305-02-0020-7
    3)個訊號傳輸電路，各該訊號傳輸電路具有一輸入端及一輸出端，並用以將由各該輸入端輸入的位準訊號輸出至相對應的各該輸出端；及一接地部，包含一與該訊號傳輸部電耦接的接地電路；其中由各該輸入端輸入的位準訊號在該N個訊號傳輸電路中傳輸時會產生N-1種訊號模態及一同相雜訊，且該訊號傳輸部與該接地電路共同構成一雜訊抑制電路以抑制在該N個訊號傳輸電路中產生的該同相雜訊；各該訊號傳輸電路具有一連接該輸入端及該輸出端的訊號傳輸導體，且該訊號傳輸部還包括一參考導體，該 參考導體與該等訊號傳輸導體電磁耦合並與該接地電路連接；該等訊號傳輸導體是以一參考點為中心點相間隔地排列設置，且該參考導體設於該參考點或以該參考點為中心點設於該等訊號傳輸導體的外圍，且該等訊號傳輸導體中相鄰兩個訊號傳輸導體之間的一第一間距大於各該訊號傳輸導體與該參考導體之間的一第二間距以降低該等訊號傳輸導體之間產生電磁耦合。
  11. 如請求項10所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合、一第二被動元件組合和一第三被動元件組合，該第一被動元件組合的兩端對應連接該輸入端及一中間點，該第二被動元件組合的兩端對應連接該中間點及該輸出端，該第三被動元件組合的兩端對應連接該中間點及該接地電路；且該第一被動元件組合、該第二被動元件組合和該第三被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  12. 如請求項10所述的同相雜訊抑制電路，其中各該訊號傳輸電路包含一第一被動元件組合及一第二被動元件組合，該第一被動元件組合的兩端連接對應的該輸入端及該輸出端，該第二被動元件組合的一端連接對應的該輸入端或該輸出端，其另一端連接該接地電路；且該第一被動元件組合和該第二被動元件組合各別由電感性元件、電容性元件或電阻性元件至少其中之一組成。
  13. 如請求項10至12其中任一項所述的同相雜訊抑制電路，其中該接地電路是由電感性元件、電容性元件或電阻性元件至少其中之一組成。
TW111138846A 2022-10-13 2022-10-13 同相雜訊抑制電路 TWI844988B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111138846A TWI844988B (zh) 2022-10-13 2022-10-13 同相雜訊抑制電路
US18/485,886 US20240128947A1 (en) 2022-10-13 2023-10-12 In-phase noise suppression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111138846A TWI844988B (zh) 2022-10-13 2022-10-13 同相雜訊抑制電路

Publications (2)

Publication Number Publication Date
TW202416660A TW202416660A (zh) 2024-04-16
TWI844988B true TWI844988B (zh) 2024-06-11

Family

ID=90625781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138846A TWI844988B (zh) 2022-10-13 2022-10-13 同相雜訊抑制電路

Country Status (2)

Country Link
US (1) US20240128947A1 (zh)
TW (1) TWI844988B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969583A (en) * 1996-12-23 1999-10-19 Acuson Corporation Common-mode EMI filter with a separately wound ground winding
US20040008527A1 (en) * 2002-06-25 2004-01-15 International Rectifier Corporation Active EMI filter
US20120025925A1 (en) * 2010-07-30 2012-02-02 National Taiwan University Common mode noise suppression circuit
US20150009727A1 (en) * 2013-07-02 2015-01-08 Delta Electronics (Shanghai) Co., Ltd. Power converter with low common mode noise
US10355669B2 (en) * 2016-08-19 2019-07-16 General Electric Company Filtering system and an associated method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969583A (en) * 1996-12-23 1999-10-19 Acuson Corporation Common-mode EMI filter with a separately wound ground winding
US20040008527A1 (en) * 2002-06-25 2004-01-15 International Rectifier Corporation Active EMI filter
US20120025925A1 (en) * 2010-07-30 2012-02-02 National Taiwan University Common mode noise suppression circuit
US20150009727A1 (en) * 2013-07-02 2015-01-08 Delta Electronics (Shanghai) Co., Ltd. Power converter with low common mode noise
US10355669B2 (en) * 2016-08-19 2019-07-16 General Electric Company Filtering system and an associated method thereof

Also Published As

Publication number Publication date
US20240128947A1 (en) 2024-04-18
TW202416660A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
JP6075834B2 (ja) プリント回路板
TWI462502B (zh) 印刷佈線板及具有分享共用電感器之串列電感器－電容器串音補償電路之通信連接器
CN104348442B (zh) 高频模块
TWI460918B (zh) 共模雜訊抑制電路
JPH033289A (ja) ツイスト・プリント配線
US10178762B2 (en) Device and method for transmitting differential data signals
US5036160A (en) Twisted pair backplane
JP5352881B2 (ja) コモンモードフィルタ
US9362884B2 (en) Micro-acoustic filter having compensated cross-talk and method for compensation
JP6249648B2 (ja) プリント回路板及び電子機器
TWI844988B (zh) 同相雜訊抑制電路
TWI517570B (zh) LC filter circuit and high frequency module
JP4210248B2 (ja) 集積回路の並走配線
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
US20230029621A1 (en) Lc filter, and diplexer and multiplexer using same
WO2011086822A1 (ja) コモンモードフィルタおよびコモンモードフィルタ用インダクタ
JP2009055284A (ja) 波形等化回路
TWI462386B (zh) 濾波裝置與濾波電路
JP6452332B2 (ja) プリント回路板
JP6071294B2 (ja) 差動伝送回路およびプリント回路板
JP7188405B2 (ja) ノイズフィルタ
TWI695391B (zh) 濾波變壓裝置
TW201913949A (zh) 高頻模組
TWI747757B (zh) 電路板結構及其佈局結構
CN218570206U (zh) 一种交叉耦合滤波器