TWI836269B

TWI836269B - 金屬氧化物半導體裝置及其製造方法

Info

Publication number: TWI836269B
Application number: TW110134617A
Authority: TW
Inventors: 步東游; 夏春新
Original assignee: 大陸商矽力杰半導體技術（杭州）有限公司
Priority date: 2020-09-29
Filing date: 2021-09-16
Publication date: 2024-03-21

Abstract

本發明提供了一種金屬氧化物半導體裝置及其製造方法，所述裝置包括：基板；從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；位於所述基板上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及位於所述基板上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。本發明的金屬氧化物半導體裝置及其製造方法不僅減小了裝置尺寸，且製程簡單，與CMOS製程相容。

Description

金屬氧化物半導體裝置及其製造方法

本發明涉及半導體技術領域，更具體地，涉及一種金屬氧化物半導體裝置及其一種金屬氧化物半導體裝置的製造方法。

目前兩種主流的功率MOSFET分別為LDMOS裝置和溝槽MOS裝置。在高壓功率積體電路中，常採用高壓LDMOS裝置滿足耐高壓、實現功率控制等方面的要求。但為了滿足高耐壓，LDMOS裝置的漂移區長度一般都設置的比較長，這樣不僅增大了裝置的導通電阻，還增大了裝置的尺寸。而溝槽MOS裝置可以減小裝置的尺寸，但其製程比較複雜且與CMOS製程不相容。

有鑑於此，本發明的目的在於提供一種金屬氧化物半導體裝置及其製造方法，以解決上述問題。根據本發明的第一方面，提供一種金屬氧化物半導體裝置，包括：基板；從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；位於所述基板上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及位於所述基板上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。較佳地，還包括從所述基板的上表面延伸至其內的具有第二摻雜類型的體區，所述源極區位於所述體區中，所述閘極結構至少覆蓋部分所述體區。較佳地，在所述基板中，至少同時與所述基板的上表面，所述體區和所述半導體層接觸的區域具有第一摻雜類型。較佳地，所述半導體層被作為所述金屬氧化物半導體裝置的汲極區。較佳地，還包括第一摻雜類型的漂移區。較佳地，所述漂移區與所述半導體層接觸，所述漂移區位於所述基板中。較佳地，當所述基板為第二摻雜類型時，所述體區與所述接觸區接觸。較佳地，所述基板包括所述漂移區，所述體區位於所述漂移區中。較佳地，所述半導體層和所述閘極結構之間透過隔離層隔離。較佳地，所述半導體層和所述閘極結構之間透過高溫氧化形成的氧化層隔離。較佳地，根據所述裝置的耐壓要求，調節所述半導體層沿所述裝置垂直方向的厚度。較佳地，所述裝置的耐壓要求越高，設置所述半導體層沿所述裝置垂直方向的厚度越大。較佳地，根據所述裝置的耐壓要求，調節所述隔離層沿所述裝置橫向方向的寬度。較佳地，所述裝置的耐壓要求越高，設置所述隔離層沿所述裝置橫向方向的寬度越大。較佳地，還包括覆蓋所述基板上表面以及所述閘極結構上表面的層間介電質，所述隔離層與所述層間介電質和所述閘極結構接觸。較佳地，所述半導體層被設置為多晶矽。較佳地，所述半導體層被設置為磊晶矽。根據本發明的第二方面，提供一種金屬氧化物半導體裝置的製造方法，包括：提供一基板，形成從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；形成位於所述基板的上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及形成位於所述基板的上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。較佳地，在所述基板中，至少同時與所述基板的上表面，所述體區和所述半導體層接觸的區域具有第一摻雜類型。較佳地，還包括形成從所述基板的上表面延伸至其內的具有第二摻雜類型的體區，所述源極區位於所述體區中，所述閘極結構至少覆蓋部分所述體區。較佳地，還包括形成覆蓋所述基板上表面以及所述閘極結構上表面的層間介電質，所述層間介電質具有暴露所述閘極結構第二側的所述基板的上表面的通孔。較佳地，形成所述半導體層的方法包括：在所述通孔中沉積多晶矽；以及採用化學機械拋光製程去除多餘的多晶矽使得多晶矽的上表面與所述層間介電質的上表面齊平，以形成所述半導體層。較佳地，在所述通孔中透過磊晶製程成長矽以形成所述半導體層。較佳地，在形成所述半導體層之前，還包括在所述通孔中形成覆蓋所述層間介電質和所述閘極結構側壁的隔離層，所述隔離層將所述半導體層和所述閘極結構隔離。較佳地，形成所述隔離層的方法包括：在所述通孔中沉積絕緣層，以及採用各向異性的蝕刻製程蝕刻所述絕緣層以形成覆蓋所述層間介電質和所述閘極結構側壁的隔離層。較佳地，所述隔離層被設置為高溫氧化層。較佳地，形成所述閘極結構和所述層間介電質的方法包括：在所述基板的上表面形成閘氧化層，在所述閘氧化層上形成閘極導體，所述閘極導體至少暴露所述源極區的上表面；形成覆蓋所述基板的上表面和所述閘極導體上表面的介電質層；蝕刻部分所述介電質層，所述閘氧化層和所述閘極導體以形成所述層間介電質和所述閘極結構，所述閘極結構包括所述閘氧化層和閘極導體。較佳地，其中，還包括形成第一摻雜類型的漂移區。較佳地，其中，所述漂移區與所述半導體層接觸，所述漂移區形成在所述基板中。較佳地，所述基板包括所述漂移區，所述體區形成在所述漂移區中。根據本發明提供的金屬氧化物半導體裝置及其製造方法，所述裝置透過在基板上表面形成半導體層以作為裝置的部分耐壓區，替代漂移區承受部分高壓，則可以減小漂移區的長度，進而減小裝置的尺寸和裝置的導通電阻。另外，因為所述半導體層位於基板的上表面，其與層間介電質的高度相同，並未增加額外的面積。本發明提供的金屬氧化物半導體裝置及其製造方法，相對於現有的LDMOS，其減小了裝置的尺寸和裝置的導通電阻，其他性能與LDMOS接近；相對於現有的溝槽MOS，其製程簡單，且與CMOS製程相容。

以下將參照所附圖式更詳細地描述本發明。在各個所附圖式中，相同的元件採用類似的圖式符號來表示。為了清楚起見，所附圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的半導體結構。應當理解，在描述裝置的結構時，當將一層、一個區域稱為位於另一層、另一個區域「上面」或「上方」時，可以指直接位於另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。並且，如果將裝置翻轉，該一層、一個區域將位於另一層、另一個區域「下面」或「下方」。如果為了描述直接位於另一層、另一個區域上面的情形，本文將採用「A直接在B上面」或「A在B上面並與之鄰接」的表述方式。在本申請中，「A直接位於B中」表示A位於B中，並且A與B直接鄰接，而非A位於B中形成的摻雜區中。在本申請中，術語「沖絲」是指在引線框上固定晶片以及進行引線鍵合之後，在注入封裝料的過程中，彼此相鄰的引線由於封裝料的衝擊而彼此接觸導致短路的現象。在下文中描述了本發明的許多特定的細節，例如裝置的結構、材料、尺寸、處理製程和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。本發明公開了一種金屬氧化物半導體裝置，包括：基板；從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；位於所述基板上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及位於所述基板上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。所述裝置還包括從所述基板的上表面延伸至其內的具有第二摻雜類型的體區，所述源極區位於所述體區中，所述閘極結構至少覆蓋部分所述體區。在所述基板中，至少同時與所述基板的上表面，所述體區和所述半導體層接觸的區域具有第一摻雜類型。如圖1示出根據本發明的第一實施例的金屬氧化物半導體裝置。如圖1所示，所述金屬氧化物半導體裝置包括基板101，源極區104，閘極結構，以及半導體層109。所述源極區104從所述基板101的上表面延伸至其內，所述源極區104具有第一摻雜類型；所述閘極結構位於所述基板101的上表面，所述閘極結構至少暴露所述源極區104，所述閘極結構包括閘氧化層105和閘極導體106；所述半導體層109具有第一摻雜類型，並位於所述基板101的上表面上。其中，所述源極區104位於所述閘極結構的第一側，所述半導體層109位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。在本實施例中，所述基板101被設置為第二摻雜類型。所述半導體層109位於所述基板的上表面，被作為所述金屬氧化物半導體裝置的汲極區，同時作為所述裝置的部分耐壓區。所述第一摻雜類型為N型或P型中的一種，所述第二摻雜類型為N型或P型中的另一種。所述裝置還包括位於所述基板101中的具有第一摻雜類型的漂移區103，所述漂移區103與所述半導體層109接觸，所述漂移區103從所述半導體層109處延伸至閘極結構的部分下方，所述漂移區103與所述源極區104之間隔開一段距離以作為所述裝置的溝道區域。較佳地，所述裝置還包括位於從所述基板101的上表面延伸至其內的具有第一摻雜類型的體區102，其中，所述源極區104位於所述體區102中。所述閘極結構至少覆蓋部分所述體區102，位於所述閘極結構下方的部分體區為所述裝置的溝道區域。所述漂移區103和體區102接觸。在另一實施例中，在所述基板中還可以設置第一摻雜類型的摻雜區，所述體區，所述源極區和所述漂移區都位於所述摻雜區中，其中，所述漂移區103可以與所述體區102不接觸。在另一實施例中，如圖2所示，所述基板被設置為第一摻雜類型的漂移區201，所述體區102和所述源極區104位於所述漂移區201中。進一步地，所述裝置還包括位於所述基板201(漂移區)下的基材200。需要注意的是，所述基板中的結構並不限於上述幾種結構，本領域的技術人員可根據裝置要求具體設置。所述裝置還包括覆蓋所述基板101上表面和所述閘極結構上表面的層間介電質107，以及用於隔離所述閘極結構和所述半導體層109的隔離層108。在本實施中，所述層間介電質107，所述隔離層108以及所述半導體層109的上表面齊平。另外，所述裝置還可以包括位於所述基板101上表面並與所述閘氧化層接觸的場氧層，所述漂移區103延伸至所述場氧層的下方，所述閘極導體還可延伸至所述場氧上面充當場板，以提高裝置的擊穿電壓。根據本發明提供的金屬氧化物半導體裝置，當裝置承受高壓時，耗盡層會從漂移區103延伸至半導體層109中，使得漂移區103和半導體層109作為高阻區來承受高壓。因此可以根據裝置的耐壓要求，設置所述半導體層109沿所述裝置垂直方向的厚度，所述裝置的耐壓越高，設置所述半導體層109沿所述裝置垂直方向的厚度越厚。本發明中的所述半導體層109作為裝置的部分耐壓區，替代漂移區103承受部分高壓，則可以減小漂移區103的長度，進而可以減小裝置的尺寸和裝置的導通電阻。另外，半導體層109位於基板的上表面，其與層間介電質的高度相同，並需要根據不同電壓要求，改變層間介電質高度。需要注意的是，由於半導體層109承受的電壓比較高，而閘極結構上的電壓一般較低，因此需要用隔離層108隔離所述半導體層109和閘極結構。可以根據裝置的耐壓要求，設置所述隔離層108的品質和寬度，以防止其被擊穿。在本實施例中，所述隔離層108可以較佳為高溫氧化層(HTO)，當然，本領域的技術人員也可採用其他隔離層，在此不做限制。所述裝置的耐壓要求越高，設置所述隔離層108沿所述裝置橫向方向的寬度越大。本發明提供的金屬氧化物半導體裝置，相對於現有的LDMOS，其減小了裝置的尺寸和裝置的導通電阻，其他性能與LDMOS接近；相對於現有的溝槽MOS，其製程簡單，且與CMOS製程相容。本發明還提供了一種形成金屬氧化物半導體裝置的方法，包括：提供一基板，形成從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；形成位於所述基板的上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及形成位於所述基板的上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對。圖3a-3d示出根據本發明的實施例的製造金屬氧化物半導體裝置的方法的各個階段的截面圖。具體的步驟如下：如圖3a所示，提供一基板301，所述基板301為第二摻雜類型；形成從所述基板301的上表面延伸至其內的具有第二摻雜類型的體區302；形成從所述基板301的上表面延伸至其內的具有第一摻雜類型的源極區304，所述源極區304位於所述體區302中；以及形成從所述基板301的上表面延伸至其內的具有第一摻雜類型的漂移區303。其中，所述漂移區303和所述體區302接觸。在另一實施例中，在所述基板301中還可以形成第一摻雜類型的摻雜區，所述體區302，所述源極區304和所述漂移區303都形成在所述摻雜區中，其中，所述漂移區303可以與所述體區302不接觸。在另一實施例中，還可以設置所述基板301為第一摻雜類型的漂移區，在所述基板301(漂移區)中形成具有第二摻雜類型的體區302和具有第一摻雜類型的源極區304。進一步地，所述基板301的底面還包括一基材。需要注意的是，所述基板中的結構並不限於上述三種結構，本領域的技術人員可根據裝置要求具體設置。在所述基板301的上表面形成閘氧化層305，在所述閘氧化層305的上形成閘極導體306，以及形成覆蓋所述閘氧化層305和所述閘極導體306的層間介電質307。其中，所述閘極導體至少覆蓋部分所述體區302，暴露所述源極區304。在其他實施例中，所述閘氧化層305也可被蝕刻與所述閘極導體的側壁對齊，暴露所述源極區304，然後所述層間介電質307覆蓋所述基板的上表面以及所述閘極導體的上表面。如圖3b所示，蝕刻所述層間介電質307和所述閘氧化層305和閘極導體306以形成通孔，所述通孔暴露所述閘極結構第二側的所述基板的上表面，即所述漂移區303的部分表面。在本實施例中，被蝕刻後的所述閘氧化層305和閘極導體306組成所述閘極結構。在其他實施例中，也可以在形成所述閘氧化層305和閘極導體306之後，直接將其蝕刻形成至少暴露源極區和通孔的閘極結構，然後形成覆蓋所述基板上表面和閘極結構的層間介電質，並蝕刻所述層間介電質以形成所述通孔。當然，所述閘極結構和所述層間介電質的形成方法和步驟順序並不限於此。如圖3c所示，在所述通孔中形成與所述層間介電質307和所述閘極結構接觸的隔離層308。所述隔離層308用於隔離所述閘極結構和後續製程形成的半導體層。具體地，在所述通孔中沉積絕緣層，以及採用各向異性的蝕刻製程蝕刻所述絕緣層以形成覆蓋所述層間介電質和所述閘極結構側壁的隔離層308。所述隔離層308較佳為高溫製程形成的氧化層(HTO, high-temperature oxidation)。如圖3d所示，在所述通孔中填充半導體層309。所述半導體層309較佳為多晶矽。具體地，形成所述半導體層309的方法包括：在所述通孔中沉積多晶矽；以及採用化學機械拋光製程去除多餘的多晶矽使得多晶矽的上表面與所述層間介電質的上表面齊平，以形成所述半導體層309。可選地，所述半導體層也可透過在所述通孔中採用磊晶製程成長矽的方法形成。應當說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句「包括一個……」限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。依照本發明實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。

101:基板 102:體區 103:漂移區 104:源極區 105:閘氧化層 106:閘極導體 107:層間介電質 108:隔離層 109:半導體層 200:基材 201:漂移區 301:基板 302:體區 303:漂移區 304:源極區 305:閘氧化層 306:閘極導體 307:層間介電質 308:隔離層 309:半導體層

透過以下參照所附圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在所附圖式中： [圖1]示出根據本發明的第一實施例的金屬氧化物半導體裝置； [圖2]示出根據本發明的第二實施例的金屬氧化物半導體裝置； [圖3a-3d]示出根據本發明的實施例的製造金屬氧化物半導體裝置的方法的各個階段的截面圖。

101:基板

102:體區

103:漂移區

104:源極區

105:閘氧化層

106:閘極導體

107:層間介電質

108:隔離層

109:半導體層

Claims

一種金屬氧化物半導體裝置，包括：基板；從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；位於所述基板上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及位於所述基板上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，所述半導體層的下表面與所述基板上表面接觸，所述半導體層的上表面遠離所述基板，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對，其中，所述半導體層被作為所述金屬氧化物半導體裝置的汲極區。
如請求項1所述的裝置，其中，還包括從所述基板的上表面延伸至其內的具有第二摻雜類型的體區，所述源極區位於所述體區中，所述閘極結構至少覆蓋部分所述體區。
如請求項2所述的裝置，其中，在所述基板中，至少同時與所述基板的上表面，所述體區和所述半導體層接觸的區域具有第一摻雜類型。
如請求項2所述的裝置，其中，還包括第一摻雜類型的漂移區。
如請求項4所述的裝置，其中，所述漂移區與所述半導體層接觸，所述漂移區位於所述基板中。
如請求項5所述的裝置，其中，當所述基板為第二摻雜類型時，所述體區與所述接觸區接觸。
如請求項4所述的裝置，其中，所述基板包括所述漂移區，所述體區位於所述漂移區中。
如請求項1所述的裝置，其中，所述半導體層和所述閘極結構之間透過隔離層隔離。
如請求項1所述的裝置，其中，所述半導體層和所述閘極結構之間透過形成的氧化層隔離。
如請求項1所述的裝置，其中，根據所述裝置的耐壓要求，調節所述半導體層沿所述裝置垂直方向的厚度。
如請求項10所述的裝置，其中，所述裝置的耐壓要求越高，設置所述半導體層沿所述裝置垂直方向的厚度越大。
如請求項8所述的裝置，其中，根據所述裝置的耐壓要求，調節所述隔離層沿所述裝置橫向方向的寬度。
如請求項12所述的裝置，其中，所述裝置的耐壓要求越高，設置所述隔離層沿所述裝置橫向方向的寬度越大。
如請求項8所述的裝置，其中，還包括覆蓋所述基板上表面以及所述閘極結構上表面的層間介電質，所述隔離層與所述層間介電質和所述閘極結構接觸。
如請求項1所述的裝置，其中，所述半導體層被設置為多晶矽。
如請求項1所述的裝置，其中，所述半導體層被設置為磊晶矽。
一種金屬氧化物半導體裝置的製造方法，包括：提供一基板，形成從所述基板的上表面延伸至其內的具有第一摻雜類型的源極區；形成位於所述基板的上表面的閘極結構，所述閘極結構至少暴露所述源極區，以及形成位於所述基板的上表面的具有第一摻雜類型的半導體層，所述半導體層被作為所述裝置的部分耐壓區，其中，所述半導體層的下表面與所述基板上表面接觸，所述半導體層的上表面遠離所述基板，其中，所述源極區位於所述閘極結構的第一側，所述半導體層位於所述閘極結構的第二側，所述閘極結構的第一側和第二側相對，其中，所述半導體層被作為所述金屬氧化物半導體裝置的汲極區。
如請求項18所述的方法，其中，在所述基板中，至少同時與所述基板的上表面，所述體區和所述半導體層接觸的區域具有第一摻雜類型。
如請求項17所述的方法，其中，還包括形成從所述基板的上表面延伸至其內的具有第二摻雜類型的體區，所述源極區位於所述體區中，所述閘極結構至少覆蓋部分所述體區。
如請求項17所述的方法，其中，還包括形成覆蓋所述基板上表面以及所述閘極結構上表面的層間介電質，所述層間介電質具有暴露所述閘極結構第二側的所述基板的上表面的通孔。
如請求項20所述的方法，其中，形成所述半導體層的方法包括：在所述通孔中沉積多晶矽；以及採用化學機械拋光製程去除多餘的多晶矽使得多晶矽的上表面與所述層間介電質的上表面齊平，以形成所述半導體層。
如請求項20所述的方法，其中，在所述通孔中透過磊晶製程成長矽以形成所述半導體層。
如請求項20所述的方法，其中，在形成所述半導體層之前，還包括在所述通孔中形成覆蓋所述層間介電質和所述閘極結構側壁的隔離層，所述隔離層將所述半導體層和所述閘極結構隔離。
如請求項23所述的方法，其中，形成所述隔離層的方法包括：在所述通孔中沉積絕緣層，以及採用各向異性的蝕刻製程蝕刻所述絕緣層以形成覆蓋所述層間介電質和所述閘極結構側壁的隔離層。
如請求項23所述的方法，其中，所述隔離層被設置為高溫氧化層。
如請求項20所述的方法，其中，形成所述閘極結構和所述層間介電質的方法包括：在所述基板的上表面形成閘氧化層，在所述閘氧化層上形成閘極導體，所述閘極導體至少暴露所述源極區的上表面；形成覆蓋所述基板的上表面和所述閘極導體上表面的介電質層；蝕刻部分所述介電質層，所述閘氧化層和所述閘極導體以形成所述層間介電質和所述閘極結構，所述閘極結構包括所述閘氧化層和閘極導體。
如請求項18所述的方法，其中，還包括形成第一摻雜類型的漂移區。
如請求項27所述的方法，其中，所述漂移區與所述半導體層接觸，所述漂移區形成在所述基板中。
如請求項27所述的方法，其中，所述基板包括所述漂移區，所述體區形成在所述漂移區中。