TWI834943B - 覆板及製造覆板之方法 - Google Patents

覆板及製造覆板之方法 Download PDF

Info

Publication number
TWI834943B
TWI834943B TW110101400A TW110101400A TWI834943B TW I834943 B TWI834943 B TW I834943B TW 110101400 A TW110101400 A TW 110101400A TW 110101400 A TW110101400 A TW 110101400A TW I834943 B TWI834943 B TW I834943B
Authority
TW
Taiwan
Prior art keywords
area
cladding
coating
blank
edge
Prior art date
Application number
TW110101400A
Other languages
English (en)
Other versions
TW202136013A (zh
Inventor
萬芬
劉衛軍
Original Assignee
日商佳能股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商佳能股份有限公司 filed Critical 日商佳能股份有限公司
Publication of TW202136013A publication Critical patent/TW202136013A/zh
Application granted granted Critical
Publication of TWI834943B publication Critical patent/TWI834943B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0015—Production of aperture devices, microporous systems or stamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

覆板可包括覆板坯和覆蓋在覆板坯外表面上的塗層。覆板坯可包括中央區域和錐形邊緣區域，其中，錐形邊緣區域具有相對於覆板坯的長度方向不大於20度的平均錐角。在一個實施例中，覆板的塗層可以藉由旋塗來施加，並且可以在中央區域內的塗層表面的平面下具有邊緣突緣。

Description

覆板及製造覆板之方法
本案關於一種包括塗層的覆板以及製造該覆板的方法。
噴墨自適應平面化(Inkjet Adaptive Planarization; IAP)要求使用其工作表面具有高平坦度的覆板。為了減少缺陷、增加產量並延長其壽命的目地，通常為IAP處理設計的覆板要覆蓋一層聚合物薄膜。該塗層典型地藉由旋塗施加。旋塗的一個經常觀察到的問題是塗層外端增加的厚度，也稱為邊緣突緣。邊緣突緣會導致生產缺陷或可用於平面化的總工作面積的減少。已知藉由隨後的處理操作來去除邊緣突緣，然而這需要額外的工作努力並且會導致其他缺陷。
需要改善覆板的質量，特別是將諸如無缺陷的高表面平面度、高通量下的長壽命以及高百分比的實際工作表面積的特性相結合。進一步期望加強製造這種覆板的效率。
在一個實施例中，覆板可包括覆板坯和覆蓋在覆板坯的外表面上的塗層，其中覆板坯可包括中央區域和錐形邊緣區域；錐形邊緣區域可具有相對於覆板坯的徑向方向不大於20度的錐角；並且塗層可以覆蓋覆板坯的中央區域和錐形邊緣區域的至少一部分。
在一態樣中，覆板的塗層可包括在錐形邊緣區域內的邊緣突緣，其中邊緣突緣的頂點可在覆板的中央區域中之塗層的外表面的平面下。
在另一態樣中，覆板坯的表面積比Sc∶St可為至少15，其中Sc為中央區域的表面積且St為錐形邊緣區域的表面積。
在另一態樣中，相對於覆板坯的高度方向，距覆板坯的中央區域的外表面的水平之覆板坯的外邊緣處的錐深度Td 可以至少為20微米且不大於400微米。
在另一態樣中，錐形邊緣區域在覆板的徑向方向上的長度(Tl )可以是至少1.0 mm。
在又另一態樣中，覆板坯可以具有在至少100微米且不大於5000微米的中央區域內的平均厚度。
在另一態樣中，覆板的塗層可具有在至少0.1微米且不大於10微米的中央區域內的平均厚度。
在又另一個特定態樣中，錐形邊緣區域可具有不大於10度的錐角。
在另一個實施例中，一種形成覆板的方法可以包括：製備包括中央區域和錐形邊緣區域的覆板坯，其中，錐形邊緣區域相對於覆板坯的徑向方向的錐角可以是不大於20度；在覆板坯的外表面上施加塗層，其中塗層覆蓋整個中央區域和錐形邊緣區域的至少一部分。
在該方法的一態樣中，將塗層施加在覆板坯上可以包括旋塗。
在該方法的另一態樣中，旋塗可以包括在覆板坯的錐形邊緣區域內形成邊緣突緣。
在一態樣中，該方法可以進一步包括去除邊緣突緣。在特定態樣中，其中去除邊緣突緣可以包括用溶劑洗滌。
在該方法的一個態樣中，覆板坯的表面積比Sc：St可以為至少15，其中Sc是中央區域的表面積，St是錐形邊緣區域的表面積。
在該方法的又另一態樣中，旋塗可以不包括在覆板坯上形成邊緣突緣。
在該方法的另一態樣中，錐形邊緣區域在覆板徑向方向上的長度(Tl )可以是至少1.0 mm。
在該方法的又另一態樣中，塗層可以具有在至少0.1微米且不大於10微米的中央區域內的平均厚度。
在該方法的另一態樣中，相對於覆板坯的高度方向，距覆板坯的中央區域的外表面的水平之覆板坯的外邊緣處的錐深度Td 可以至少為20微米且不大於400微米。
在另一態樣中，錐形邊緣區域的錐角可以不大於10度。
在一個實施例中，一種製造物品的方法可以包括：在基板上施加一層可成形組合物；使可成形組合物與覆板接觸，其中覆板包括覆板坯和覆蓋在覆板坯外表面上的塗層，並且其中覆板坯包括中央區域和錐形邊緣區域，錐形邊緣區域具有相對於覆板坯的長度方向不大於20度的錐角，並且塗層覆蓋在覆板坯的中央區域和錐形邊緣區域的至少一部分上；用光或熱固化可成形組合物以形成固化層；從固化層上去除覆板；並處理具有固化層之基板以製造物品。
提供以下描述以幫助理解本文所公開的教導，並且將集中於該教導的具體實施方式和實施例。提供該焦點以幫助描述教導，並且不應將其解釋為對教導的範圍或適用性的限制。
除非另有定義，否則本文使用的所有技術和科學術語具有與本發明所屬領域的普通技術人員通常所理解的相同含義。材料，方法和示例僅是說明性的，而無意於限制。在本文未描述的程度上，關於特定材料和處理動作的許多細節是常規的，並且可以在壓印和光刻領域內的教科書和其他來源中找到。
如本文中所使用的，術語“包含”、“含”、“包括”、“包括有”、“有”、“具有”或其任何其他變型旨在涵蓋非排他性包含。例如，包括特徵列表的處理、方法、物品或裝置不必僅限於那些特徵，而是可以包括未明確列出或此類處理、方法、物品或裝置固有的其他特徵。
如在此使用的，並且除非明確地指出相反，否則“或”是指包括性的或而不是排他性的或。例如，條件A或條件B由以下任一條件滿足：A為真(或存在)且B為假(或不存在)，A為假(或不存在)且B為真(或存在) ，並且A和B都為真(或存在)。
此外，使用“一個”或“一種”來描述本文之元件和組件。這樣做僅僅是為了方便並給出本發明範圍的一般含義。該描述應該被理解為包括一個或至少一個，並且單數也包括複數，除非很明顯地意味著另外的意思。
本案關於一種覆板，其包括覆板坯和覆蓋在覆板坯的外表面上的塗層。覆板坯被設計為包含中央區域和錐形邊緣區域。在一個實施例中，錐形邊緣區域可以是在將塗層旋塗在覆板坯上的處理期間形成的邊緣突緣的位置，其中塗層的邊緣突緣的頂點可以在覆板中央區域中的塗層的外表面的平面下。在另一個實施例中，可以完全避免在旋塗期間形成邊緣突緣。
如圖1所示，形成本發明的覆板的方法可以包括以下步驟：11)形成包括中央區域和錐形邊緣區域的覆板坯，其中，錐形邊緣區域相對於覆板坯的長度方向的錐角不大於20度，並且12)在覆板坯的外表面上施加塗層，其中該塗層覆蓋整個中央區域和錐形邊緣區域的至少一部分。
覆板坯(11)的形成可以藉由使用標準的市售晶圓來進行，例如，從圓形晶圓錠上切下的薄片，並對晶圓進行受控的切割和/或拋光以去除晶圓材料以形成晶圓的邊緣區域的平滑下傾錐。在特定實施例中，可以藉由受控拋光來形成錐。在另一態樣中，可以藉由受控蝕刻來製造晶圓的錐。
圖2A包括根據本案的實施例的覆板坯20的側視圖的圖示，其示出了覆板坯的中央區域(21)和錐形邊緣區域(22)。
圖2B示出了圖2A中所示的覆板的放大截面，示出了整個錐形邊緣區域(22)和中央區域(21)的一部分。可以看到從中央區域(21)到錐形邊緣區域(22)的平滑過渡。整個錐形邊緣區域(22)的錐的平均錐角(23)可以不大於20度。在某個態樣中，如圖2B所示，錐角在整個錐形邊緣區域中可以相同。在另一個特定態樣(未示出)中，錐角可以在錐形邊緣區域內變化，例如，錐角可以朝著外邊緣增加。在多個態樣中，整個錐形邊緣區域的平均錐角可以不大於18度，例如不大於15度、不大於10度、不大於8度、不大於7度、不大於6度、不大於5度或不大於3度。
在某些態樣中，包括中央區域(21)和錐形邊緣區域(22)的覆板坯的直徑可以為至少50 mm，例如至少100 mm、至少150 mm、至少200 mm、至少250 mm、至少280 mm或至少290 mm。在其他態樣中，中央區域的直徑可以不大於600nm，例如不大於500 mm、不大於450 mm或不大於400 mm。覆板坯的直徑可以是上述最小值和最大值之間的任意一個值。
在一態樣中，覆板坯的表面積比Sc：St可以是至少15、例如至少20、至少30、至少40、至少45或至少50，Sc是中央區域(21)的表面積，而St是錐形邊緣區域(21)的表面積。
在另一態樣中，在中央區域(21)處的覆板坯的厚度(Sd )可以為至少100微米，例如至少150微米、至少200微米、至少300微米、至少500微米微米、至少1000微米或至少2000微米。在另一態樣中，厚度可以不大於5000微米、不大於4000微米或不大於3000微米。中央區域中的覆板坯的厚度可以是上述最小值和最大值之間的任意一個值。
本案的覆板坯的錐形邊緣區域(22)可以在徑向方向(x軸)上具有至少1.0 mm的長度(Tl )，例如至少1.5 mm、至少1.8 mm、至少2.0 mm、至少2.3 mm、至少2.5 mm或至少3.0 mm。在另一態樣中，錐形邊緣區域(Tl )可以不大於5.0 mm，例如不大於4.5 mm、不大於4.0 mm或不大於3.5 mm。將理解的是，錐形邊緣區域的Tl 可以是上述最小數量和最大數量之間的任意一個的值。
在另一態樣中，在該覆板坯的高度方向(y軸)上距該覆板坯的中央區域的外表面的水平之該覆板坯的外邊緣處的錐深度(Td )可以是至少20微米，例如至少30微米、或至少50微米、或至少80微米、或至少100微米。在另一態樣中，錐深度(Td )可以不大於400微米，例如不大於350微米、不大於300微米、不大於250微米、不大於200微米或不大於150微米。錐深度(Td )可以是上述最小值和最大值之間的任意一個值。在某些情況下，Td 可以與中央區域中的覆板坯的厚度相同。例如，如果覆板坯在中央區域具有100微米的厚度，則Td 可以也是100微米。
覆板坯可由各種材料製成。材料的非限制性示例可以包括玻璃基材料、矽、尖晶石、熔融矽石、石英、有機聚合物、矽氧烷聚合物、碳氟化合物聚合物、金屬、金屬合金、硬化藍寶石、沉積的氧化物、陽極化氧化鋁、有機矽烷、有機矽酸鹽材料、無機聚合物或其任意組合。玻璃基材料可以包括鈉鈣玻璃、硼矽酸鹽玻璃、鹼金屬矽酸鋇玻璃、石英玻璃、鋁矽酸鹽玻璃或合成熔融矽石。
在本案的方法的一個實施例中，可以藉由旋塗進行將塗層塗覆在覆板坯(12)上。藉由使用具有上述結構的錐形的覆板坯，可以在覆板坯上形成保護塗層，其中，塗層的邊緣突緣可以向下移動至錐的斜坡。
在本案的某個態樣中，甚至可以完全避免形成邊緣突緣。如果在不包含本發明的錐形邊緣區域的覆板坯上進行旋塗，則不能實現這一點。
圖3A示出了覆板的實施例，其中經由旋塗將塗層(24)施加在覆板坯(20)上。圖3A僅示出了具有完整的錐形邊緣區域(22)和中央區域(21)的一部分的覆板的截面。可以看出，塗層(24)可以均勻地覆蓋在覆板坯的中央區域(21)上，並且可以在錐形邊緣區域(22)內形成邊緣突緣(25)。在一態樣中，邊緣突緣(25)的頂點(26)可以在中央區域(21)內的塗層(24)的外表面的平面(27)下。
在一個實施例中，塗層(24)可以是聚合物塗層。聚合物塗層材料的非限制性示例可以是聚(甲基丙烯酸甲酯)(PMMA)、含氟聚合物或聚對苯二甲酸乙二酯、或對選定的光化輻射(例如，一定的紫外線光波範圍)透明的任何聚合物，該光化輻射用於在平面化處理之期間固化可成形材料。
在另一個實施例中，塗層(24)在中央區域內的平均厚度可以為至少0.1微米，例如至少0.5微米、至少1.0微米、至少2.0微米、至少3微米或至少5微米。在另一態樣中，中央區域內的塗層可以不大於10微米，例如不大於8微米、或者不大於6微米。中央區域內的塗層厚度可以是上述最小值和最大值之間的任意一個值。
在某些實施例中，塗層(24)可以是單層塗層。在另一個特定的實施例中，塗層可以是多層塗層。
塗層(24)在整個中央區域可以具有高的平坦度和光滑度。在一態樣中，中央區域內的塗層的表面粗糙度可以不大於5nm，例如不大於3nm、或者不大於2nm、或者不大於1.5nm、或者不大於1nm。
本案內容的覆板的另一個優點可以是，錐形邊緣區域可以是覆板的分離區域的一部分。分離區域是在覆板的外邊緣處的區域，該區域可以包含凹口或間隙，其功能是在平坦化步驟之後破壞覆板和基板之間的真空，以幫助將覆板與基板分離。分離區域典型地具有約2-3 mm的徑向長度，並且不參與作為用於基板平面化的接觸表面積。如圖4A所示，藉由將分離區域修改為錐形邊緣區域，使得錐形邊緣區域(73)和分離區域(78)覆蓋相同的晶圓面積，可以將形成的邊緣突緣轉移到分離區域的區域上，以獲得適合於平坦化基板的大表面積(71)。相比之下，具有旋塗保護塗層的典型覆板包含分離區域(88)和與分離區域(88)相鄰的邊緣突緣區域(83)，如圖4B所示。此外，應當考慮與邊緣突緣區域(83)相鄰的區域，在此被稱為“邊緣相鄰區域”(82)，其中，更高缺陷可能性由於去除邊緣突緣的努力被預期造成，並且還可能從用於平坦化基板的合適的表面積(81)中減去。因此，本發明的覆板具有的優點在於，可以使用大的表面積(71)來平坦化基板，並且可不需要去除邊緣突緣。此外，這使得可以避免附加的處理步驟，並且可以減少在去除邊緣突緣的處理中損壞覆板的危險。
參照圖5，根據本文描述的實施例的裝置(50)可以被用於使用本案的覆板(58)來平坦化基板(52)。覆板(58)可與基板(52)間隔開定位。
基板(52)可以是諸如矽晶圓的半導體基礎材料，但是可以包括諸如玻璃、藍寶石、尖晶石等的絕緣基礎材料。基板(52)可以耦合到基板支架(54)，例如，耦合到卡盤。卡盤可以是任何卡盤，包括真空、銷型、槽型、靜電、電磁等卡盤。基板(52)和基板支架(54)可以進一步由台架(56)支撐。台架(56)可沿X、Y或Z方向提供平移或旋轉運動。
覆板(58)可用於平坦化沉積在基板(52)上的可成形材料。覆板(58)可以耦合至覆板支架(59)。覆板(58)既可以被覆板支架(59)保持，又可以由覆板支架(59)調節其形狀。覆板支架(59)可被配置為將覆板(58)保持在卡盤區域內。覆板支架(59)可以被配置為真空、銷型、槽型、靜電、電磁或其他類似的支架類型。在一個實施例中，覆板支架(59)可在覆板支架(59)的主體內包括透明窗口。
裝置(50)還可包括用於在基板(52)的表面上沉積可成形材料(53)的流體分配系統(51)。可使用諸如液滴分配、旋塗、浸塗、化學氣相沉積(CVD)、物理氣相沉積(PVD)、薄膜沉積、厚膜沉積或其組合的技術將可成形材料(53)以一層或多層定位在基板(52)上。可以在覆板(58)和基板(52)之間定義出期望的體積之前或之後，將可成形材料(53)分配在基板(52)上。可成形材料(53)可包括一種或多種可使用光化輻射和/或熱所固化的可聚合單體和/或低聚物和/或聚合物。
本案進一步針對一種製造物品的方法。該方法可以包括在基板上施加一層可成形材料；使可成形材料層與本發明的覆板接觸；用光或熱將可成形材料固化以形成固化層。可以使基板和固化層經受額外的處理以形成期望的物品，例如，藉由包括蝕刻處理以將影像轉印到基板中，該影像對應於固化層和/或在固化層下面的圖案化層中的一或二者。基板可以進一步經受用於裝置(物品)製造的已知步驟和處理，包括例如固化、氧化、層形成、沉積、摻雜、平坦化、蝕刻、可成形材料去除、切割、黏合和封裝等。在某些態樣中，可以對基板進行處理以產生多個物品。
固化層可以進一步用作諸如LSI、系統LSI、DRAM、SDRAM、RDRAM或D-RDRAM的半導體裝置的層間絕緣膜，或者用作在半導體製造處理中使用的抗蝕劑膜。
如在實施例中進一步證明的，已經發現，如果覆板坯包含某種錐形邊緣設計，該錐形邊緣設計可造成邊緣突緣的頂點可以低於中央區域中之塗層的水平，則在覆板坯上旋塗保護性塗層期間在覆板坯上形成的不希望的邊緣突緣可以被容忍。 示例
以下非限制性示例說明了本文之概念。
示例1
藉由使具有直徑為300 mm且厚度為700微米的圓形熔融矽石晶圓經受在晶圓的邊緣區域處之受控切割以形成錐，來製造覆板坯。藉由拋光進行切割。
所獲得的覆板坯具有以下邊緣輪廓：錐形蝕刻區域的長度(Tl )為1,8667 mm；晶圓外邊緣的錐深度Td 為226微米；並且錐角為6.8˚。
藉由施加經由旋塗來自MicroChem的8ml液體塗層組合物495 PMMA並在約180℃的溫度下使其固化，在覆板坯的上外表面上形成聚(甲基丙烯酸甲酯)(PMMA)塗層。該液體塗層組合物在23℃下的黏度為204 cP，並使用Tel Act12旋塗機以1000 rpm的轉速被施加20秒，並以1750 rpm乾燥55秒。在覆板坯的中央區域中的PMMA塗層的厚度為約2微米。
使用Bruker Insight原子力輪廓分析(Atomic Force Profiling; AFP)分析塗層的形成的邊緣突緣的位置和大小。如圖6中所示，邊緣突緣形成在錐形邊緣區域內，非常靠近覆板坯的外邊緣。邊緣突緣具有的頂點(66)在距覆板中心點的徑向距離約為148.15 mm處，其對應於距覆板外邊緣1.785 mm。
在圖6中可以進一步清楚地看到，邊緣突緣的頂點(66)在覆板坯的中央區域中低於塗層的平面。如圖6所示，在中央區域(67)中，覆板坯的外表面下的頂點距離為-0.35微米。加上在中央區域中約2微米的塗層厚度的厚度，邊緣突緣的頂點具有-2.35微米的負高度(He)。資料總結也顯示在下表1中。
比較例2
具有濕蝕刻的側面區域的覆板坯的旋塗。
在邊緣區域對覆板坯典型地進行濕蝕刻，以製造具有分離區域的旋塗覆板。
作為原材料(在蝕刻之前)，使用與示例1相同的晶圓(在引入錐形邊緣之前)。在從晶圓的外邊緣朝向晶圓的中心於徑向方向上約3 mm的區域上進行濕蝕刻。在晶圓的整個3 mm外圓區域上，晶圓被蝕刻以在晶圓的厚度方向(y)(也表示為深度Td )上去除50微米的晶圓材料。
進行旋塗實驗以藉由施加來自MicroChem，也用於示例1的液體塗層組合物495 PMMA在覆板坯的上外表面上形成厚度為a)約2微米和b)約1微米的聚(甲基丙烯酸甲酯)(PMMA)塗層。
使用Zygo NewView 3D光學表面輪廓分析儀分析所形成層的邊緣突緣。
對在旋塗期間形成的邊緣突緣的分析顯示出在由濕蝕刻引起的晶圓高度下傾之前，邊緣突緣的位置很短。
表1包含測量資料的總結，例如形成的邊緣突緣的高度(He)，被表示為從中央晶圓區域中的塗層外表面的平面到邊緣突緣的頂點在垂直方向上的距離；以及邊緣突緣的寬度(We)，被表示在塗層外表面的水平處邊緣突緣的寬度。
在圖3B中示出了比較例2的覆板的線圖。可以看出，蝕刻導致覆板坯(31)的高度以平均錐角(33)為45度以上突然減小。藉由旋塗施加的塗層(32)形成邊緣突緣(35)，以其頂點(36)的位置接近在晶圓的蝕刻部分的突然表面掉落之前。邊緣突緣(35)的頂點(36)在中央區域內的塗層(32)的外表面的水平(37)之上。
比較例3
為了模擬在沒有根據本發明的錐形邊緣區域的覆板坯上形成的邊緣突緣，使用示例1的市售熔融矽石晶圓，而沒有進一步修改邊緣區域。晶圓包含標準的圓邊緣在晶圓的非常短的徑向距離上。
晶圓具有以下邊緣輪廓：邊緣區域的長度Tl 在50-85微米之間；晶圓的外邊緣處的深度Td 在25-48微米之間，並且相對於晶圓的徑向方向x，沿著圓邊緣的角度為約45度以上。
晶圓以比較例2中所進行在中央區域中相同的PMMA塗層和塗層厚度(約1微米和約2微米)被旋塗。
晶圓分析表明，旋塗在晶圓的外部區域形成了邊緣突緣，靠近外部邊緣約2 mm。
在圖3C中示出了晶圓(41)和所施加的塗層(42)的線圖。可以看出，邊緣突緣(45)在圓邊緣區域之前形成，其中邊緣突緣(45)的頂點(46)遠高於中央區域內的塗層外表面的平面(47)。
資料比較：
表1含有示例1、和比較例2和比較例3的測量資料的總結，例如形成的邊緣突緣的高度(He)和邊緣突緣的寬度(We)。高度(He)和寬度(We)二者都使用中央區域中塗層外表面的水平作為起始位置進行測量。
表1中總結的測試資料表明，僅示例1的覆板在晶圓的邊緣區域具有約2 mm區域的光滑下傾的錐，其包含具有在中央區域內塗層的水平下的頂部的邊緣突緣。
在晶圓的3 mm外環區域處經受蝕刻並且旋轉塗覆的晶圓，所包含的邊緣突緣具有頂點的高度高於中央區域中的塗層的平面。然而，與旋塗標準晶圓的邊緣突緣相比，濕蝕刻的晶圓具有低得多的頂點高度。為了將比較例C2和比較例C3的晶圓用作覆板，必須例如經由溶解或拋光來去除邊緣突緣，同時可以容忍示例1的覆板中包含的邊緣突緣。然而，在某些情況下，例如，經由用溶劑洗滌，也可以去除本發明的覆板的邊緣。
11:步驟 12:步驟 20:覆板坯 21:中央區域 22:錐形邊緣區域 24:塗層 25:邊緣突緣 26:頂點 27:平面 31:覆板坯 32:塗層 33:平均錐角 35:邊緣突緣 36:頂點 37:水平 41:晶圓 42:塗層 45:邊緣突緣 46:頂點 47:平面 50:裝置 51:流體分配系統 52:基板 53:可成形材料 54:基板支架 56:台架 58:覆板 59:覆板支架 71:大表面區域 73:錐形邊緣區域 78:分離區域 81:合適的表面區域 82:邊緣相鄰區域 83:邊緣突緣區 88:分離區 Tl :長度 Td :錐深度
實施例藉由示例的方式示出，並且不限於所附圖式。
[圖1]包括描述根據一個實施例的形成覆板的方法的方案。
[圖2A]示出了根據一個實施例的覆板坯的側視圖。
[圖2B]示出了根據一個實施例的圖2A所示的覆板坯的一部分的放大側視圖。
[圖3A]示出了根據一個實施例的覆板的一部分的側視圖。
[圖3B]示出了比較覆板的一部分的側視圖。
[圖3C]示出了比較塗覆的晶圓的一部分的側視圖。
[圖4A]示出了根據一個實施例的覆板的俯視圖。
[圖4B]示出了比較覆板的俯視圖。
[圖5]示出了根據一個實施例的包括覆板的裝置。
[圖6]包括示出了根據一個實施例的在示例1的覆板的錐形邊緣區域內的塗層的形狀和覆板坯的對應形狀的圖。
技術人員理解，圖中的元件是為了簡單和清楚而示出的，並且不一定按比例繪製。例如，圖中的某些元件的尺寸可能相對於其他元件被放大，以幫助改善對本發明的實施例的理解。
20:覆板坯
21:中央區域
22:錐形邊緣區域
Tl:長度

Claims (19)

  1. 一種覆板，在與被設置在半導體基板上的可成形材料接觸的同時，藉由固化該可成形材料以在該半導體基板上形成固化的可成形材料的平坦化層，該覆板包含覆板坯和覆蓋在該覆板坯的外表面上的塗層，其中該覆板坯包含中央區域和錐形邊緣區域；該錐形邊緣區域具有相對於該覆板坯的徑向方向不大於20度的平均錐角；該塗層覆蓋該覆板坯的該中央區域和該錐形邊緣區域的至少一部分；其中，該錐形邊緣區域是該覆板的分離區域的一部分，並且其中，該分離區域是在該覆板的外邊緣處的區域，即使當該覆板和該半導體基板上的該可成形材料接觸以形成該平坦化層時，該區域也不與該半導體基板上的該可成形材料接觸。
  2. 根據請求項1之覆板，其中，該塗層包含在該錐形邊緣區域內的邊緣突緣，並且該邊緣突緣的頂點可以在該覆板的該中央區域中之該塗層的外表面的平面下。
  3. 根據請求項1之覆板，其中，表面積比Sc：St為至少15，其中，Sc為該中央區域的表面積，St為該錐形邊緣區域的表面積。
  4. 根據請求項1之覆板，其中，相對於該覆板坯的高度方向，距該覆板坯的該中央區域的該外表面的 水平之該覆板坯的該外邊緣處的錐深度(Td)至少為20微米且不大於400微米。
  5. 根據請求項1之覆板，其中，該錐形邊緣區域(Tl)在徑向方向上的長度為至少1.0mm。
  6. 根據請求項1之覆板，其中該覆板坯具有在至少100微米且不大於5000微米的該中央區域內的平均厚度。
  7. 根據請求項1之覆板，其中，該塗層具有在至少0.1微米且不大於10微米的該中央區域內的平均厚度。
  8. 根據請求項1之覆板，其中，該錐形邊緣區域具有不大於10度的錐角。
  9. 一種形成覆板的方法，用於在該覆板與被設置在半導體基板上的可成形材料接觸的同時，藉由固化該可成形材料以在該半導體基板上形成固化的可成形材料的平坦化層，形成該覆板的該方法包含：製備包含中央區域和錐形邊緣區域的覆板坯，其中，該錐形邊緣區域相對於該覆板坯的徑向方向的錐角不大於20度；並且在該覆板坯的外表面上施加塗層，其中該塗層覆蓋整個該中央區域和該錐形邊緣區域的至少一部分，並且其中，該錐形邊緣區域是該覆板的分離區域的一部分，並且其中，該分離區域是在該覆板的外邊緣處的區域，即使當該覆板和該半導體基板上的該可成形材料接觸以形成該平 坦化層時，該區域也不與該半導體基板上的該可成形材料接觸。
  10. 根據請求項9之方法，其中施加該塗層包含旋塗。
  11. 根據請求項10之方法，其中，旋塗包含在該錐形邊緣區域內形成邊緣突緣。
  12. 根據請求項11之方法，其中，該邊緣突緣的頂點在該覆板的該中央區域中之該塗層的外表面的平面下。
  13. 根據請求項11之方法，更包含去除該邊緣突緣。
  14. 根據請求項9之方法，其中，該覆板坯的表面積比Sc：St為至少15，其中Sc為該中央區域的表面積，並且St為該錐形邊緣區域的表面積。
  15. 根據請求項9之方法，其中，該錐形邊緣區域在徑向方向上的長度(Tl)為至少1.0mm。
  16. 根據請求項9之方法，其中，該塗層具有在至少0.1微米且不大於10微米的該中央區域內的平均厚度。
  17. 根據請求項9之方法，其中，相對於該覆板坯的高度方向，距該覆板坯的該中央區域的該外表面的水平之該覆板坯的該邊緣處的錐深度Td至少為20微米且不大於400微米。
  18. 根據請求項10之方法，其中，該錐形邊 緣區域的該錐角不大於10度。
  19. 一種製造物品的方法，包含：在該基板上施加一層可固化組合物；使該可固化組合物與覆板接觸，其中該覆板包含覆板坯和覆蓋在該覆板坯的外表面上的塗層，並且其中該覆板坯包含中央區域和錐形邊緣區域；該錐形邊緣區域具有相對於該覆板坯的長度方向之不大於20度的錐角；並且該塗層覆蓋在該覆板坯的整個該中央區域以及該錐形邊緣區域的至少一部分；用光或熱固化該可固化組合物以形成固化層；從該固化層上去除該覆板；並且處理具有該固化層之該基板以製造該物品；其中，該錐形邊緣區域是該覆板的分離區域的一部分，並且其中，該分離區域是在該覆板的外邊緣處的區域，即使當該覆板和該半導體基板上的該可固化組合物接觸以形成該固化層時，該區域也不與該半導體基板上的該可固化組合物接觸。
TW110101400A 2020-03-30 2021-01-14 覆板及製造覆板之方法 TWI834943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/834,465 2020-03-30
US16/834,465 US20210305082A1 (en) 2020-03-30 2020-03-30 Superstrate and method of making it

Publications (2)

Publication Number Publication Date
TW202136013A TW202136013A (zh) 2021-10-01
TWI834943B true TWI834943B (zh) 2024-03-11

Family

ID=77854686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101400A TWI834943B (zh) 2020-03-30 2021-01-14 覆板及製造覆板之方法

Country Status (5)

Country Link
US (1) US20210305082A1 (zh)
JP (1) JP7504035B2 (zh)
KR (1) KR20210122100A (zh)
CN (1) CN113471101A (zh)
TW (1) TWI834943B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562924B2 (en) * 2020-01-31 2023-01-24 Canon Kabushiki Kaisha Planarization apparatus, planarization process, and method of manufacturing an article
US11878935B1 (en) * 2022-12-27 2024-01-23 Canon Kabushiki Kaisha Method of coating a superstrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2163367A1 (en) * 2007-06-04 2010-03-17 Scivax Corporation Form, microprocessed article, and their manufacturing methods
US20170365470A1 (en) * 2015-06-16 2017-12-21 Toshiba Memory Corporation Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device
TW201839115A (zh) * 2016-08-12 2018-11-01 美商因普利亞公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法
TW201946162A (zh) * 2018-03-15 2019-12-01 美商應用材料股份有限公司 用於半導體元件封裝製造製程的平坦化

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160129A1 (en) * 2006-05-11 2008-07-03 Molecular Imprints, Inc. Template Having a Varying Thickness to Facilitate Expelling a Gas Positioned Between a Substrate and the Template
JP4609562B2 (ja) * 2008-09-10 2011-01-12 日立電線株式会社 微細構造転写用スタンパ及びその製造方法
JP6083565B2 (ja) 2013-04-09 2017-02-22 パナソニックＩｐマネジメント株式会社 微細構造体の製造方法
JP2015170828A (ja) 2014-03-11 2015-09-28 富士フイルム株式会社 プラズマエッチング方法およびパターン化基板の製造方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
US11137536B2 (en) * 2018-07-26 2021-10-05 Facebook Technologies, Llc Bragg-like gratings on high refractive index material
KR20210026955A (ko) * 2019-09-02 2021-03-10 삼성전자주식회사 반도체 소자 제조 장치, 반도체 소자 검사 장치 및 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2163367A1 (en) * 2007-06-04 2010-03-17 Scivax Corporation Form, microprocessed article, and their manufacturing methods
US20170365470A1 (en) * 2015-06-16 2017-12-21 Toshiba Memory Corporation Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device
TW201839115A (zh) * 2016-08-12 2018-11-01 美商因普利亞公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法
TW201946162A (zh) * 2018-03-15 2019-12-01 美商應用材料股份有限公司 用於半導體元件封裝製造製程的平坦化

Also Published As

Publication number Publication date
KR20210122100A (ko) 2021-10-08
CN113471101A (zh) 2021-10-01
TW202136013A (zh) 2021-10-01
JP2021160352A (ja) 2021-10-11
JP7504035B2 (ja) 2024-06-21
US20210305082A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
TWI834943B (zh) 覆板及製造覆板之方法
KR102127748B1 (ko) 구조화된 라미네이션 전사 필름 및 방법
CN110156343B (zh) 覆板及其使用方法
JP2007193249A (ja) 成形部品の製造方法
CN106680901A (zh) 三维有序多孔微结构制造方法
US9156216B2 (en) Process for manufacturing a segmented optical structure
KR101251344B1 (ko) 고분자 화합물 필러 구조체를 이용한 3차원 전극 및 그 제조방법
TWI817064B (zh) 平坦化設備、平坦化方法及製造物品的方法
JP2010072484A (ja) 光学素子、光学素子成形用の金型の製造方法および光学素子の製造方法
KR19990051926A (ko) 반도체 기판 제조방법
US11018018B2 (en) Superstrate and methods of using the same
US20200262162A1 (en) Methods and apparatus for forming shaped articles, shaped articles, methods for manufacturing liquid lenses, and liquid lenses
US11204549B2 (en) Superstrate with an offset mesa and methods of using the same
TWI270691B (en) Manufacturing method of micro-lens, solid-state image sensing device and manufacturing method thereof
JP7192409B2 (ja) インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
US20230415195A1 (en) Superstrate including a body and layers and methods of forming and using the same
JP2007219367A (ja) 成形部品の製造方法
TWI792776B (zh) 半導體元件製造流程及半導體元件製造系統
US12051576B2 (en) Multicathode deposition system and methods
US20230167017A1 (en) Superstrate and a method of using the same
US20220179126A1 (en) Anti-reflective transparent oleophobic surfaces and methods of manufacturing thereof
US10663624B2 (en) Method for creating a nanostructure in a transparent substrate
JP6802969B2 (ja) テンプレートの製造方法、及び、テンプレート
KR101627430B1 (ko) 측벽 스페이서 기술 방법을 이용한 대면적 금속 나노 고리 구조 제조 방법 및 이를 이용한 전사 방법
KR100984093B1 (ko) 무반사 표면처리된 초박형 실리콘 기판 제조 방법