TWI834139B - 製造電子裝置的方法 - Google Patents

製造電子裝置的方法 Download PDF

Info

Publication number
TWI834139B
TWI834139B TW111111355A TW111111355A TWI834139B TW I834139 B TWI834139 B TW I834139B TW 111111355 A TW111111355 A TW 111111355A TW 111111355 A TW111111355 A TW 111111355A TW I834139 B TWI834139 B TW I834139B
Authority
TW
Taiwan
Prior art keywords
layer
opening
base layer
patterned
insulating layer
Prior art date
Application number
TW111111355A
Other languages
English (en)
Other versions
TW202308481A (zh
Inventor
吳湲琳
蔡宗翰
陳嘉源
李冠鋒
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202308481A publication Critical patent/TW202308481A/zh
Application granted granted Critical
Publication of TWI834139B publication Critical patent/TWI834139B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本揭露提供一種製造電子裝置的方法，包括：提供基底層；在基底層上形成圖案化電路層，圖案化電路層具有第一開口；將電子元件放置在圖案化電路層上；以及圖案化所述基底層，以形成與第一開口至少部分重疊的第二開口。其中，放置電子元件的步驟是在形成圖案化電路層的步驟之後所進行。

Description

製造電子裝置的方法
本揭露涉及一種製造電子裝置的方法，特別是一種製造可拉伸電子裝置的方法。
近年來，顯示裝置在各式各樣的電子應用上已越來越重要，其可應用在例如車用顯示器、穿戴式裝置(如智慧型手表)、智慧型手機、平板電腦、筆記型電腦以及電子書閱讀器等。電子製造商仍持續研發和開發新型的電子裝置，其中可拉伸電子裝置是可沿特定方向伸縮的電子裝置。然而，在可拉伸電子裝置的製程中，其結構的彈性可能會使得元件在設置或對位時產生問題，導致顯示畫面的品質可能因此而降低。
本揭露的目的之一在於提供一種製造電子裝置的方法，以解決現有電子裝置的製造方法所遭遇的問題，進而提升製程良率及穩定性。
本揭露的一實施例提供一種製造電子裝置的方法，所述方法包括：提供基底層；在基底層上形成圖案化電路層，圖案化電路層具有第一開口；將一電子元件放置在圖案化電路層上；以及圖案化基底層，以形成與第一開口至 少部分重疊的第二開口。其中，放置電子元件的步驟是在形成圖案化電路層的步驟之後所進行。
100:基底層
100P:凹陷部
100Q:非凹陷部
102:載板
100a:下表面
100b:上表面
104:子載板
200:圖案化電路層
210,212,214,216,218,210a:絕緣層
220:元件導電層
222:薄膜電晶體
222C:通道層
222D:汲極
222G:閘極
222S:源極
224,226:電極連接層
300,310,320,330:封裝層
320a,320b:封裝部分
400:彈性材料
500:彈性基板
500P:凹陷
510:黏著層
600:對位元件
700:觸控元件
710:可拉伸觸控層
800:金屬材料
CL,900:電路層
d:距離
DE:電子裝置
G:空隙
H,H1,H2:連接孔
L:位移
D1,D2:寬度
LE:電子元件
LE1:第一發光單元
LE2:第二發光單元
LE3:第三發光單元
OP:基板開口
OP1:第一開口
OP1a,OP1b,OP1c:部分
OP2:第二開口
P1:島狀部分
P2:連接部分
PA1,PA2:連接墊
PDL:像素定義層
RE1,RE2:矩形
S100,S200,S300,S400:步驟
SB:可拉伸基板
W,W1,W2:側壁
WP:載台
X:方向
圖1為本揭露一實施例的製造電子裝置的方法的流程示意圖。
圖2為本揭露不同實施例的電子裝置的局部俯視示意圖。
圖3至圖10為本揭露製造電子裝置的方法的一製程示意圖。
圖11至圖13為本揭露製造電子裝置的方法的一部分製程示意圖。
圖14為本揭露製造電子裝置的方法的另一部分製程示意圖。
圖15與圖16為本揭露製造電子裝置的方法的另一部分製程示意圖。
圖17至圖20為本揭露製造電子裝置的方法的另一部分製程示意圖。
圖21為本揭露一實施例的電子裝置的第一開口及第二開口的剖面示意圖。
圖22為本揭露一實施例的電子裝置的第一開口與第二開口的俯視示意圖。
圖23為本揭露一實施例的電子裝置的部分製程示意圖。
圖24為本揭露製造電子裝置的方法的另一部分製程示意圖。
圖25為本揭露不同實施例的電子裝置的局部剖面示意圖。
圖26與圖27為本揭露製造電子裝置的方法的另一部分製程示意圖。
下文結合具體實施例和附圖對本揭露的內容進行詳細描述，須注意的是，為了使讀者能容易瞭解及圖式的簡潔，本揭露中的多張圖式只繪出裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。
本揭露通篇說明書與申請專利範圍中會使用某些詞彙來指稱特定元 件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。當在本說明書中使用術語「包含」、「包括」和/或「具有」時，其指定了所述特徵、區域、步驟、操作和/或元件的存在，但並不排除一個或多個其他特徵、區域、步驟、操作、元件和/或其組合的存在或增加。
當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或膜層，或者兩者之間存在有插入的元件或膜層。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。
術語「大約」、「等於」、「相等」或「相同」、「實質上」或「大致上」一般解釋為在所給定的值或範圍的20%以內，或解釋為在所給定的值或範圍的10%、5%、3%、2%、1%或0.5%以內。
於本揭露中，「拉伸/可拉伸」是指當外在壓力及/或外力施加於一物件上時，該物件可進行形變，且此形變可包括在該物件的任何方向上面積、長度、寬度及/或曲率的變化，但不限定於此。舉例而言，物件長度的增大或減少可屬於本揭露所述的「拉伸/可拉伸」。
須知悉的是，在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。
請參考圖1、圖2與圖3至圖10。圖1為本揭露一實施例的製造電子裝置的方法的流程示意圖。圖2為本揭露不同實施例的電子裝置的局部俯視示意圖。圖3至圖10為本揭露製造電子裝置的方法的一製程示意圖，其中圖3至圖10為沿著圖2的示例(a)的剖線A-A’的製程示意圖。如圖2及圖10所示，圖2的示例(a)、示例(b)、示例(c)繪示出本揭露所製造的不同實施例的電子裝置DE的局部結構，其中各示例的電子裝置DE可為可拉伸電子裝置且包括可拉伸基板SB，如圖10所示，可拉伸基板SB可例如包括彈性基板500、黏著層510、基底層100、和圖案化電路層200。在一些實施例中，電子裝置DE可包括顯示裝置、感測裝置、拼接裝置或天線裝置，但不以此為限。
如圖2所示，可拉伸基板SB具有多個島狀部分P1與多個連接部分P2，其中連接部分P2連接於相鄰的島狀部分P1，相鄰的島狀部分P1與連接部分P2可圍成基板開口OP。如圖10所示，基板開口OP可由第一開口OP1與第二開口OP2所構成。第一開口OP1可為圖案化電路層200的開口，第二開口OP2可為基底層100的開口，以下段落中將詳述。此些島狀部分P1上可設置一或多個電子元件LE，其中電子元件LE可例如為發光元件、感測元件或天線元件，但不以此為限。 在一些實施例中，如圖2的示例(a)所示，一個島狀部分P1上可例如設置三個電子元件LE，可分別為紅色發光元件、綠色發光元件及藍色發光元件，但不以此為限。在一些實施例中，如圖2的示例(b)所示，一個島狀部分P1上可例如設置多個電子元件LE，可包括不同顏色或相同顏色的發光元件，但不以此為限。在一些實施例中，如圖2的示例(b)所示，一個島狀部分P1上可例如設置多個電子元件LE，可包括相同顏色的發光元件，但不以此為限。
如圖1、圖2與圖3至圖10所示，本揭露一實施例的製造電子裝置DE的方法可包括：步驟S100：提供一基底層100，如圖3所示。基底層100具有下表面100a和上表面100b。基底層100可包括軟性材料或可撓性材料，例如聚亞醯氨(polyimide,PI)、聚碳酸酯(Polycarbonate,PC)、聚對苯二甲酸乙二醇酯(polyethylene terephthalate,PETs)、其他合適的材料或上述材料的組合。在一些實施例中，還可提供一載板102，並將基底層100貼附到載板102上，以將基底層100先設置在載板102上，但不以此為限。
步驟S200：在基底層100上形成一圖案化電路層200，圖案化電路層200具有第一開口OP1，如圖4所示。圖案化電路層200可設置在基底層100的上表面100b上。舉例而言，可透過薄膜製程形成電路層，其中電路層可包括主動元件或被動元件，例如薄膜電晶體或電容，接著經由微影製程，例如蝕刻(etching)製程將電路層圖案化，以形成圖案化電路層200，但不以此為限。詳細而言，電路層可包括多層絕緣層(以絕緣層210表示)和多層導電層(以元件導電層220表示)，電路層經圖案化之後所形成的第一開口OP1可為多層絕緣層所形成的開口。例如，如圖4所示，第一開口OP1可為絕緣層212(例如為緩衝層)、絕緣層214、絕緣層216、絕緣層218、像素定義層PDL所形成的開口。依據一些實施例，第一開口OP1可為一層或多層絕緣層的開口。依據一些實施例，第一開口OP1可曝露出基底層100，但不以此為限。依據一些實施例，第一開口OP1可曝露出上述多層絕緣層中的任一層，而不曝露出基底層100。
步驟S300：將一電子元件LE放置在圖案化電路層200上，如圖5所示。 具體而言，可將複數個電子元件LE放置在圖案化電路層200上。電子元件LE可包括發光二極體(light emitting diode，LED)，例如可為微發光二極體(micro LED)、整合式發光二極體(integrated LED)、次毫米發光二極體(mini LED)或其他合適的電子元件，但不以上述為限。依據一些實施例，電子元件LE為微發光二極體並搭配可拉伸基板SB設置，電子裝置DE可具有較高的可靠度，其封裝可較為容易且元件面積可較小。電子元件LE的放置(placing)方式可例如包括：透過取放式(pick and place)或流體式等巨量轉移方法將電子元件LE轉移到圖案化電路層200上後，再藉由加熱與加壓將電子元件LE放置在圖案化電路層200上，但不以此為限。其中，放置電子元件LE的步驟S300可在形成圖案化電路層200的步驟S200之後進行，藉此可減少電子元件LE因圖案化製程(如蝕刻)而受損的問題。 依據一些實施例，在形成圖案化電路層200之後，再將電子元件LE放置在圖案化電路層200上。如此，可避免形成圖案化電路層200時的圖案化製程對於電子元件LE造成不良影響，製作出的可拉伸電子裝置可具有較佳良率。
步驟S400：圖案化基底層100，以形成與第一開口OP1至少部分重疊的一第二開口OP2，如圖7所示，其中可例如透過雷射鑽孔(laser drilling)、機械加工(punch)或化學蝕刻等製程以圖案化基底層100，但不以此為限。在一些實施例中，第一開口OP1可與第二開口OP2連通，即表示第一開口OP1與第二開口OP2彼此連接。第一開口OP1與第二開口OP2可構成基板開口OP(示於圖2)。在一些實施例中，第一開口OP1可與第二開口OP2不連通。第一開口OP1與第二開口OP2可為對齊或不對齊。
在一些實施例中，絕緣層210與基底層100可透過不同的製程以圖案化。亦即，第一開口OP1與第二開口OP2可透過不同的製程所形成。在一些實施例中，絕緣層210可透過蝕刻製程以圖案化，基底層100可透過雷射鑽孔製程或機械加工製程以圖案化。在一些實施例中，第一開口OP1與第二開口OP2可在不同時間階段所形成。透過分開步驟及不同製程形成第一開口OP1與第二開口OP2，可減少在開洞過程中粒子飛濺的問題、減少電子元件LE受損，進而提升 電子裝置的製程良率及穩定性。
在一些實施例中，可透過一次性地將絕緣層210開洞，以形成圖案化電路層200的第一開口OP1。如圖3與圖4所示，形成圖案化電路層200的步驟可包括：在基底層100上形成一絕緣層210。並且，在絕緣層210上形成一圖案化導電層(包括電極連接層224與電極連接層226)。在形成圖案化導電層的步驟之後，圖案化絕緣層210，以形成第一開口OP1的至少一部分。絕緣層210可包括絕緣層212(例如為緩衝層)、絕緣層214、絕緣層216、絕緣層218、像素定義層PDL。元件導電層220可包括薄膜電晶體222、電極連接層224、電極連接層226以及導線(未顯示)。薄膜電晶體222例如用以作為開關元件或驅動元件。薄膜電晶體222可包括通道層222C、閘極222G、源極222S及汲極222D，但不以此為限。圖3所繪示的薄膜電晶體222的層疊僅為其中一種舉例，本發明並不限於此。本發明適用的薄膜電晶體222可為頂閘極式或底閘極式。
詳細而言，如圖3所示，絕緣層212可設置在基底層100上，通道層222C設置在絕緣層212上，絕緣層214設置在通道層222C上，閘極222G設置在絕緣層214上，絕緣層216設置在閘極222G上，源極222S與汲極222D設置在絕緣層216上並分別電連接通道層222C，絕緣層218設置在源極222S與汲極222D上，像素定義層PDL設置在絕緣層218上，且電極連接層224與電極連接層226設置在像素定義層PDL上，但不以此為限。接著，如圖4所示，位在層疊最上方的像素定義層PDL、電極連接層224與電極連接層226形成之後，一次性地將包括絕緣層212、絕緣層214、絕緣層216、絕緣層218及像素定義層PDL的絕緣層210開洞，以形成圖案化電路層200的第一開口OP1，但不以此為限。
在一些實施例中，如圖5至圖7所示，圖案化基底層100的步驟S400，可在放置電子元件LE的步驟S300之後所進行，但本發明不以此為限。亦即，是 在放置電子元件LE之後，才形成與第一開口OP1至少部分重疊且連通的第二開口OP2。如圖5所示，將電子元件LE放置在圖案化電路層200上。詳細而言，電子元件LE可與薄膜電晶體222電性連接。例如，電子元件LE可經由連接層(例如電極連接層224和/或電極連接層226)而與薄膜電晶體222電性連接。由於將電子元件LE放置在圖案化電路層200上的過程中會經過加熱與加壓，若基底層100已圖案化較容易降低結構強度，造成基底層100支撐性不佳，可能影響電子元件LE放置在圖案化電路層200上的良率。因此，依據一些實施例，透過先放置電子元件LE之後，才將基底層100圖案化以形成第二開口OP2，可使得在放置電子元件LE的過程中，結構具有較佳的支撐性。此外，將較厚的基底層100在較後階段再進行圖案化，可使製程高低差較小以增加膜厚均勻性。在一些實施例中，如圖6所示，在圖案化基底層100的步驟S400之前，還可包括在電子元件LE上形成封裝層300，其中封裝層300可包括有機材料、無機材料或是有機與無機材料的堆疊結構，但不以此為限。一部分的封裝層300可局部位於電子元件LE上方，以覆蓋並保護電子元件LE。
在一些實施例中，如圖8所示，在圖案化基底層100的步驟S400(如圖7所示)之後，還包括在電子元件LE上及第一開口OP1與第二開口OP2的側壁W上形成封裝層310(或可稱為第二封裝層)，以保護並覆蓋電子元件LE及圖案化電路層200。封裝層310可包括有機材料、無機材料或是有機與無機材料的堆疊結構，但不以此為限。其中，可例如透過化學氣相沈積法(chemical vapor deposition,CVD)鍍膜製程或塗佈(coating)製程形成封裝層300和封裝層310，但不以此為限。封裝層310與封裝層300可包括相同或不同的材料。
如圖9與圖10所示，在形成封裝層310(如圖8所示)之後，本揭露製造 電子裝置的方法還可包括以下步驟：在電子元件LE上放置子載板104，而後移除載板102。接著，將彈性基板500貼附到基底層100下方，並移除子載板104，從而形成如圖10所示的電子裝置DE。如圖10所示，彈性基板500貼附在基底層100的下表面100a上。其中，彈性基板500的楊氏係數可小於基底層100的楊式係數，例如基底層100的楊式係數可約為3000至4000MPa，且彈性基板500的楊氏係數可小於3000MPa，但不以此為限。彈性基板500的材料可例如包括聚二甲基矽氧烷(polydimethylsiloxane,PDMS)、聚甲基丙烯酸甲酯(poly(methyl methacrylate),PMMA)、聚乳酸(Polylactic Acid,PLA)或丙烯腈-丁二烯-苯乙烯共聚物(acrylonitrile butadiene styrene,ABS)，但不限於此。詳細而言，如圖9所示，在形成封裝層310之後，可在覆蓋於電子元件LE與圖案化電路層200上的封裝層310上放置子載板104，例如使子載板104貼附在封裝層310的表面，而後可移除載板102。接著，如圖10所示，將彈性基板500貼附到基底層100的下方，例如可先將黏著層510形成在彈性基板500上，再將彈性基板500透過黏著層510貼附到基底層100的下表面100a。基底層100的下表面100a與上表面100b相對，圖案化電路層200設置在基底層100的上表面100b。依據一些實施例，如圖10所示，在對應基底層100的第二開口OP2處可不設置黏著層510。而後，可移除子載板104，以形成如圖10所示的電子裝置DE。
在一些實施例中，在形成封裝層310(如圖8所示)之後，還可將包括載板102、基底層100、圖案化電路層200、及電子元件LE的整體結構翻轉，並將整體結構放置在一載台(例如圖18或圖26所示的載台WP)上。接著，在載台上進行移除載板102的步驟。接著，將彈性基板500貼附到基底層100，例如可將彈性基板500透過黏著層510貼附到基底層100，但不以此為限。
請參考圖11至圖13。圖11至圖13為本揭露製造電子裝置的方法的一 部分製程示意圖。在一些實施例中，是透過逐步地將各層的絕緣層開洞，最終形成第一開口OP1。如圖11至圖13所示，形成圖案化電路層200的步驟可包括：在基底層100上形成絕緣層210a。並且，圖案化絕緣層210a(前述絕緣層210的至少一部分)，以形成第一開口OP1的至少一部分。在圖案化絕緣層210a的步驟之後，形成一圖案化導電層(包括源極222S與汲極222D)。
詳細而言，如圖11所示，在基底層100上形成絕緣層210a以及薄膜電晶體222的通道層222C與閘極222G，其中絕緣層210a可包括絕緣層212(例如為緩衝層)、絕緣層214及絕緣層216，通道層222C可位在絕緣層212與絕緣層214之間，閘極222G可位在絕緣層214與絕緣層216之間，但不以此為限。之後，圖案化絕緣層210a時，可形成第一開口OP1的一部分OP1a(或稱為第一次開口)以及連接孔H，其中連接孔H可通過絕緣層216與絕緣層214並曝露出一部分的通道層222C。依據一些實施例，如圖11所示，第一次開口OP1a可為絕緣層212、絕緣層214、絕緣層216中的開口，可曝露出基底層100，但不以此為限。依據一些實施例，第一次開口OP1a可不曝露出基底層100。
接著，如圖12所示，在圖案化絕緣層210a的步驟之後，形成一圖案化導電層(包括源極222S與汲極222D)。詳細而言，在圖案化絕緣層210a的步驟之後，形成絕緣層218、薄膜電晶體222的源極222S與汲極222D以及導線(圖未示)。 在一些實施例中，在圖案化絕緣層210a的步驟之後，所形成的圖案化導電層可包括源極222S、汲極222D、電極連接層224、電極連接層226。源極222S、汲極222D可填入連接孔H中。接著，可圖案化絕緣層218，以形成第一開口OP1的一部分OP1b(或稱為第二次開口)。然後，如圖13所示，進行圖案化製程以形成像素定義層PDL，以及第一開口OP1的一部分OP1c(第三次開口)。並且，形成電極連接層224、電極連接層226以形成元件導電層220。至此完成形成具有第一開口OP1的圖案化電路層200的步驟。也就是說，此實施例所對應的形成圖案化電路 層200的步驟，是在形成薄膜電晶體222的製程中，就逐步的將各層的絕緣層開洞，最終形成第一開口OP1，但不以此為限。
在一些實施例中，第一次開口OP1a、第二次開口OP1b、第三次開口OP1c可為彼此對齊或不對齊。在一些實施例中，第一次開口OP1a、第二次開口OP1b、第三次開口OP1c中至少有一部分可為連通。
圖13所繪示的絕緣層210中具有三個次開口(第一次開口OP1a、第二次開口OP1b、第三次開口OP1c)僅為其中一種舉例，本揭露次開口的數量並不以此為限。並且，第一次開口OP1a為三層絕緣層(絕緣層212、絕緣層214、絕緣層216)中的開口僅為其中一種舉例，並不限於此，本揭露的次開口可為一層或多層絕緣層中的開口。
在一些實施例中，如圖11至圖13與圖5至圖7所示，絕緣層210a(及/或絕緣層218、像素定義層PDL)與基底層100可是透過不同的製程以圖案化。亦即，即第一開口OP1與第二開口OP2是透過不同的製程所形成。在一些實施例中，絕緣層210a(及/或絕緣層218、像素定義層PDL)是透過蝕刻製程以圖案化，而基底層100是透過雷射鑽孔製程或機械加工製程以圖案化。
請參考圖14。圖14為本揭露製造電子裝置的方法的一部分製程示意圖。在一些實施例中，如圖14所示，在圖案化基底層100的步驟S400(如圖7所示)之後，還包括在第一開口OP1及第二開口OP2中填充彈性材料400。例如，可在圖案化基底層100、形成封裝層300及封裝層310之後，將彈性材料400填入第一開口OP1及第二開口OP2中並覆蓋封裝層310。其中，彈性材料400相較於基底層100可具有較低的楊氏係數(Young's modulus)及較高的破壞應變，例如可為含有碳、氫、氧及/或矽的化合物，彈性材料400可例如包括聚二甲基矽氧烷(polydimethylsiloxane,PDMS)、聚甲基丙烯酸甲酯(poly(methyl methacrylate), PMMA)、聚乳酸(Polylactic Acid,PLA)或丙烯腈-丁二烯-苯乙烯共聚物(acrylonitrile butadiene styrene,ABS)，但不以此為限。並且，在形成彈性材料400之後，可在彈性材料400上放置子載板104，例如使子載板104貼附在彈性材料400的表面，而後可移除載板102。接著，將彈性基板500透過黏著層510貼附到基底層100及彈性材料400下方，其中一部分的黏著層510可對應於基板開口OP。而後可移除子載板104，以形成如圖14所示的電子裝置DE。
請參考圖15與圖16。圖15與圖16為本揭露製造電子裝置的方法的另一部分製程示意圖，其中圖15與圖16所示的步驟可接續在圖5所示的步驟之後進行。如圖15所示，在圖案化基底層100的步驟之前，還可包括在電子元件LE上形成封裝層320(或可稱為第一封裝層)以覆蓋電子元件LE，且封裝層320還覆蓋第一開口OP1的側壁W1、基底層100的上表面的一部份及圖案化電路層200，以保護電子元件LE及圖案化電路層200。封裝層320可包括有機材料、無機材料或是有機與無機材料的堆疊結構，但不以此為限。在一些實施例中，封裝層320覆蓋電子元件LE的封裝部分320a的材料可相同或不同於封裝層320覆蓋側壁W1的封裝部分320b的材料。若封裝部分320a與封裝部分320b包括相同的材料，則可以同一步驟形成封裝部分320a與封裝部分320b，即可將封裝材料320的封裝部分320a與封裝部分320b作為一個整體形成。若封裝部分320a與封裝部分320b包括不同的材料，則是在電子元件LE上形成封裝層320的封裝部分320a後，再在電子元件LE上及第一開口OP1的側壁W1上形成封裝層320的封裝部分320b，以保護並覆蓋電子元件LE及圖案化電路層200，但不以此為限。接著，如圖16所示，圖案化基底層100，以形成與第一開口OP1連通的第二開口OP2。在圖案化基底層100以形成第二開口OP2的過程中，由於封裝層320覆蓋第一開口OP1的側壁W1以及基底層100的上表面的一部份，因此封裝層320可具有保護的作用。如圖16所示， 第一開口OP1的側壁W1上有封裝層320的封裝部分320b，第二開口OP2的側壁W2上沒有封裝層。
在一些實施例中，在形成封裝層320並圖案化基底層100(如圖16所示)之後，於圖中未示出但參考其他實施例所示，還可將整體結構翻轉，而後可移除載板102。接著，將彈性基板500貼附到基底層100，例如可先將黏著層510形成在彈性基板500上，再將彈性基板500透過黏著層510貼附到基底層100。然後，可將彈性材料400填入第一開口OP1及第二開口OP2中，並覆蓋封裝層320，但不以此為限。
請參考圖17至圖20。圖17至圖20為本揭露製造電子裝置的方法的另一部分製程示意圖。在一些實施例中，如圖17至圖20所示，在形成封裝層320(如圖15所示)之後，本揭露製造電子裝置的方法還包括在第一開口OP1中填充彈性材料400，且圖案化基底層100的步驟是在於第一開口OP1中填充彈性材料400的步驟之後所進行。詳細而言，如圖17所示，在第一開口OP1中填充彈性材料400，且彈性材料400覆蓋封裝層320。接著，如圖18所示，可將整體結構上下翻轉，以在一載台WP上進行移除載板102的步驟。透過先填充彈性材料400再移除載板102，可使電子裝置DE的整體結構較為穩固，移除載板102時較不會產生基底層100破裂。然後，如圖19所示，圖案化基底層100，以形成第二開口OP2的至少一部分。接著，如圖20所示，將彈性基板500貼附到基底層100，例如可先將黏著層510形成在彈性基板500上，再將彈性基板500透過黏著層510貼附到基底層100。
在一些實施例中，如圖19的示例(a)所示，在圖案化基底層100的步驟 中，可移除對應第一開口OP1的基底層100的一部分，使得基底層100具有一凹陷部100P。凹陷部100P對應於第一開口OP1，具有厚度T1。基底層100的其他部分，例如可為基底層100上設置有電子元件LE的對應部分或者不對應於第一開口OP1的部分，為非凹陷部100Q，具有厚度T2。基底層100中，凹陷部100P的厚度T1可小於非凹陷部100Q的厚度T2。依據一些實施例，厚度T1可小於厚度T2的五分之一(即T1<1/5*T2)。藉由基底層100的凹陷部100P，基底層100因而形成與第一開口OP1至少部分重疊的第二開口OP2，但不以此為限。在一些實施例中，如圖19的示例(b)所示，在圖案化基底層100的步驟中，可完全移除對應第一開口OP1的基底層100，以形成與第一開口OP1連通的第二開口OP2，但不以此為限。
在一些實施例中，如圖20的示例(a)所示，在圖案化基底層100以形成第二開口OP2(如圖19的示例(b)所示)之後，可將彈性基板500透過黏著層510貼附到基底層100，且在對應基底層100的第二開口OP2處可不設置黏著層510，使得彈性基板500與彈性材料400之間存在空隙G，但不以此為限。在一些實施例中，如圖20的示例(b)所示，在圖案化基底層100以形成第二開口OP2(如圖19的示例(b)所示)之後，可將彈性基板500透過黏著層510貼附到基底層100及彈性材料400，使得黏著層510設置在基底層100與彈性基板500之間。依據一些實施例，在第二開口OP2的對應位置處，黏著層510可設置在彈性材料400與彈性基板500之間，且彈性基板500可藉由黏著層510而黏著於彈性材料400。如此，如圖20的示例(b)所示，在第二開口OP2的對應位置處，彈性基板500可具有一凹陷500P，但不以此為限。
請參考圖21。圖21為本揭露一實施例的電子裝置的第一開口及第二開口的剖面示意圖。在一些實施例中，如圖21所示，在剖視方向上第一開口OP1 的側壁W1可為一斜壁，即第一開口OP1的寬度可由圖案化電路層200遠離基底層100的一側向著圖案化電路層200鄰近基底層100的一側漸減。在方向X上量測到的第一開口OP1的最小寬度為寬度D1，其中方向X大致上可平行於基底層100的上表面100b，圖案化電路層200設置在基底層100的上表面100b。第二開口OP2的側壁W2大致上可垂直於方向X，且在方向X上量測到的第二開口OP2的寬度為寬度D2。第二開口OP2的寬度D2可等於或小於第一開口OP1的寬度D1，圖21繪示出寬度D2大致上等於寬度D1的實施態樣，但不以此為限，在其他實施例中第二開口OP2的寬度D2可小於第一開口OP1的寬度D1。其中，第一開口OP1可例如透過蝕刻製程所形成，而第二開口OP2可例如透過雷射鑽孔製程所形成。
請參考圖2與圖22。圖22為本揭露一實施例的電子裝置的第一開口與第二開口的俯視示意圖。如圖2的示例(a)、示例(b)、示例(c)與圖22所示，電子裝置DE的基板開口OP是由分步驟形成的第一開口OP1與第二開口OP2所構成，而分步驟形成的第一開口OP1與第二開口OP2在位置上相互對應。將電子裝置DE的相鄰兩個島狀部分P1的中心點之間的距離定義為距離d，且將第一開口OP1與第二開口OP2在位置上的相對位移定義為位移L，其中位移L小於距離d的二分之一(即L<1/2d)，藉此可減少結構中線路異常的產生。位移L的量測方式例如為可包圍第一開口OP1的最小矩形RE1的對角線中心點與可包圍第二開口OP2的最小矩形RE2的對角線中心點之間的距離。
請參考圖2與圖23。圖23為本揭露一實施例的電子裝置的部分製程示意圖，其中圖23為圖2的示例(c)的電子裝置DE的部分製程示意圖。如圖2的示例(c)與圖23所示，電子元件LE可為整合式發光二極體且包括第一發光單元LE1、第二發光單元LE2及第三發光單元LE3，其中第一發光單元LE1的尺寸可大於第 二發光單元LE2與第三發光單元LE3的尺寸。依據一些實施例，第一發光單元LE1可為紅色發光單元，第二發光單元LE2可為綠色發光單元，第三發光單元LE3可為藍色發光單元，但本揭露不以上述為限，例如第一發光單元LE1、第二發光單元LE2及第三發光單元LE3的顏色選擇不限於上述。並且，包括整合式發光二極體的電子元件LE的尺寸可小於島狀部分P1的尺寸。
如圖23所示，在具有整合式發光二極體的電子元件LE中，第一發光單元LE1、第二發光單元LE2及第三發光單元LE3可透過連接墊PA1電連接於電路層CL，使得第一發光單元LE1、第二發光單元LE2及第三發光單元LE3經由電路層CL可具有相對應連接關係，且連接墊PA1可經由電路層CL整併為連接墊PA2以電連接於圖案化電路層200，從而縮減連接墊的數量。由於整合式發光二極體(電子元件LE)已經過封裝，因此電連接於電子元件LE的圖案化電路層200可不設置像素定義層。在一些實施例中，如圖23所示，還可透過封裝層330封裝連接墊PA1、電路層CL及連接墊PA2以達到保護的作用，但不以此為限，在其他實施例中可不設置封裝層330。此外，還可形成彈性材料400以覆蓋電子元件LE及圖案化電路層200。
請參考圖24。圖24為本揭露製造電子裝置的方法的另一部分製程示意圖。在一些實施例中，如圖24所示，在形成具有第一開口OP1的圖案化電路層200的步驟S200(如圖4或圖13所示)之後，還可在第一開口OP1內形成一對位元件600，以供後續電子元件LE轉移時進行對位，但不以此為限，在其他實施例中還可將對位元件600形成在圖案化電路層200的其他部分(例如圖案化電路層200對應圖2所示的島狀部分P1的部分)，以提升製程中對位的精準度。在一些實施例中，可透過後續製程移除對位元件600，例如可在圖案化基底層100以形成第二 開口OP2的步驟S400時一併將對位元件600移除，但不以此為限，在其他實施例中可不移除對位元件600，而將對位元件600保留在電子裝置的結構中。
請參考圖25。圖25為本揭露不同實施例的電子裝置的局部剖面示意圖。在一些實施例中，如圖25的示例(a)所示，還可將多個觸控元件700設置在電子裝置DE中，以構成內嵌式觸控電子裝置(touch in display)，例如觸控元件700可設置在絕緣層218上，但不以此為限。在一些實施例中，還可將可拉伸觸控層(stretchable touch film)710設置在電子裝置DE中，以構成觸控電子裝置。舉例而言，如圖25的示例(b)所示，可將彈性基板500設置在基底層100的下方，且將可拉伸觸控層710設置在彈性材料400上。或者在變化實施例中，可將具有彈性的可拉伸觸控層710設置在基底層100的下方，但不以此為限。
請參考圖26與圖27。圖26與圖27為本揭露製造電子裝置的方法的另一部分製程示意圖。在一些實施例中，如圖26所示，在形成封裝層320(如圖16所示)之後，還可將整體結構翻轉，以在載台WP上移除載板102。並且，在將載板102移除之後，在基底層100與圖案化電路層200中形成連接孔H1及連接孔H2，例如可透過雷射鑽孔製程形成連接孔H1及連接孔H2。接著，如圖27所示，可在連接孔H1及連接孔H2中填充金屬材料800，並使電子元件LE透過連接孔H1電連接於設置在彈性基板500上的電路層900，且使圖案化電路層200中的薄膜電晶體222透過連接孔H2電連接於設置在彈性基板500上的電路層900。其中，可例如透過電鍍製程將金屬材料填入連接孔H1及連接孔H2，但不以此為限。
綜上所述，根據本揭露製造電子裝置的方法，在形成圖案化電路層之後，再將電子元件放置在圖案化電路層上。依據一些實施例，可避免形成圖 案化電路層時對於電子元件造成不良影響。如此，製作出的電子裝置可具有較佳良率。
以上所述僅為本揭露的實施例而已，並不用於限制本揭露，對於本領域的技術人員來說，本揭露可以有各種更改和變化。凡在本揭露的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本揭露的保護範圍之內。
S100,S200,S300,S400:步驟

Claims (15)

  1. 一種製造電子裝置的方法，包括：提供一基底層；在該基底層上形成一圖案化電路層，該圖案化電路層具有一第一開口；將一電子元件放置在該圖案化電路層上；以及圖案化該基底層，以形成與該第一開口至少部分重疊的一第二開口，其中該第一開口與該第二開口連通；其中放置該電子元件的步驟是在形成該圖案化電路層的步驟之後所進行。
  2. 根據請求項1所述的方法，其中圖案化該基底層的步驟是在放置該電子元件的步驟之後所進行。
  3. 根據請求項1所述的方法，其中形成該圖案化電路層的步驟包括：在該基底層上形成一絕緣層；在該絕緣層上形成一圖案化導電層；以及在形成該圖案化導電層的步驟之後，圖案化該絕緣層，以形成該第一開口的至少一部分。
  4. 根據請求項3所述的方法，其中該絕緣層與該基底層是透過不同的製程以圖案化。
  5. 根據請求項4所述的方法，其中該絕緣層是透過蝕刻製程以圖案化，且該基底層是透過雷射鑽孔製程以圖案化。
  6. 根據請求項1所述的方法，其中形成該圖案化電路層的步驟包括：在該基底層上形成一絕緣層；圖案化該絕緣層，以形成該第一開口的至少一部分；以及在圖案化該絕緣層的步驟之後，形成一圖案化導電層。
  7. 根據請求項6所述的方法，其中該絕緣層與該基底層是透過不同的製程以圖案化。
  8. 根據請求項7所述的方法，其中該絕緣層是透過蝕刻製程以圖案化，且該基底層是透過雷射鑽孔製程以圖案化。
  9. 根據請求項1所述的方法，其中在圖案化該基底層的步驟之前，還包括在該電子元件上形成一第一封裝層。
  10. 根據請求項9所述的方法，其中該第一封裝層還覆蓋該第一開口的側壁。
  11. 根據請求項1所述的方法，還包括在該第一開口中填充一彈性材 料。
  12. 根據請求項11所述的方法，其中圖案化該基底層的步驟是在於該第一開口中填充該彈性材料的步驟之後所進行。
  13. 根據請求項1所述的方法，其中在圖案化該基底層的步驟之後，還包括在該第一開口及該第二開口中填充一彈性材料。
  14. 根據請求項1所述的方法，其中在圖案化該基底層的步驟之後，還包括在該電子元件上及該第一開口與該第二開口的側壁上形成一第二封裝層。
  15. 根據請求項1所述的方法，還包括：提供一載板；將該基底層貼附到該載板上；將該載板和該基底層整體翻轉；移除該載板；以及將一彈性基板貼附到該基底層下方。
TW111111355A 2021-08-11 2022-03-25 製造電子裝置的方法 TWI834139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110919883.6A CN115706015A (zh) 2021-08-11 2021-08-11 制造电子装置的方法
CN202110919883.6 2021-08-11

Publications (2)

Publication Number Publication Date
TW202308481A TW202308481A (zh) 2023-02-16
TWI834139B true TWI834139B (zh) 2024-03-01

Family

ID=85177928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111355A TWI834139B (zh) 2021-08-11 2022-03-25 製造電子裝置的方法

Country Status (3)

Country Link
US (1) US20230048771A1 (zh)
CN (1) CN115706015A (zh)
TW (1) TWI834139B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201006334A (en) * 2008-07-16 2010-02-01 Ibiden Co Ltd Flex-rigid wiring board and electronic device
TW201006335A (en) * 2008-07-30 2010-02-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
CN112153811A (zh) * 2019-06-28 2020-12-29 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
TW202127607A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 封裝結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201006334A (en) * 2008-07-16 2010-02-01 Ibiden Co Ltd Flex-rigid wiring board and electronic device
TW201006335A (en) * 2008-07-30 2010-02-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
CN112153811A (zh) * 2019-06-28 2020-12-29 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
TW202127607A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
US20230048771A1 (en) 2023-02-16
CN115706015A (zh) 2023-02-17
TW202308481A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
TWI671572B (zh) 顯示面板及其製造方法
TWI648573B (zh) 陣列基板
WO2022193699A1 (zh) 显示基板及显示装置
TWI694280B (zh) 顯示裝置及其製造方法
US20220028933A1 (en) Array substrate and display device
US11923350B2 (en) Light emitting diode package structure
CN111968522A (zh) 可拉伸显示面板及显示装置
TWI682373B (zh) 顯示裝置及其製造方法
TWI834139B (zh) 製造電子裝置的方法
WO2023155634A1 (zh) 显示面板和电子设备
TWI684266B (zh) 可撓式面板及其製作方法
TWI835336B (zh) 電子裝置及其製造方法
TWI818728B (zh) 可撓曲電子裝置及其製造方法
US20230154877A1 (en) Electronic device and method of manufacturing electronic device
TWI817675B (zh) 電子裝置的製造方法
CN113707672B (zh) 基板、显示面板及拼接显示面板
US20240130040A1 (en) Conductive film and test component
US11830833B2 (en) Electronic substrate and electronic device
TWI820587B (zh) 電子裝置
CN114207829B (zh) 显示基板及其制造方法、显示面板和显示装置
US20230238252A1 (en) Manufacturing method of package structure of electronic device
US20240096900A1 (en) Display panel
US20240047288A1 (en) Electronic device and manufacturing method thereof
TW202416486A (zh) 電子裝置及其製造方法
TW202401856A (zh) 電子裝置及其製備方法