TWI833628B - 具有共面下表面的圖案的半導體元件結構及其製備方法 - Google Patents

具有共面下表面的圖案的半導體元件結構及其製備方法 Download PDF

Info

Publication number
TWI833628B
TWI833628B TW112113272A TW112113272A TWI833628B TW I833628 B TWI833628 B TW I833628B TW 112113272 A TW112113272 A TW 112113272A TW 112113272 A TW112113272 A TW 112113272A TW I833628 B TWI833628 B TW I833628B
Authority
TW
Taiwan
Prior art keywords
hard mask
spacer
mask pattern
pattern
reflective coating
Prior art date
Application number
TW112113272A
Other languages
English (en)
Other versions
TW202416376A (zh
Inventor
周良賓
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI833628B publication Critical patent/TWI833628B/zh
Publication of TW202416376A publication Critical patent/TW202416376A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

本揭露提供一種半導體元件結構，具有一第一硬遮罩圖案，設置在一金屬層上。該半導體元件結構亦具有一第二硬遮罩圖案，設置在該金屬層上並與該第一硬遮罩圖案間隔開。該第一硬遮罩圖案的一下表面與該第二硬遮罩圖案的一下表面呈共面。

Description

具有共面下表面的圖案的半導體元件結構及其製備方法
本申請案主張美國第17/964,249號專利申請案之優先權（即優先權日為「2022年10月12日」），其內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件結構及其製備方法。特別是有關於一種具有共面下表面的圖案的半導體元件結構及其製備方法。
對於許多現代應用，半導體元件是不可或缺的。隨著電子科技的進步，半導體元件的尺寸變得越來越小，於此同時提供較佳的功能以及包含較大的積體電路數量。由於半導體元件的規格小型化，實現不同功能的半導體元件之不同型態與尺寸規模，整合(integrated)並封裝(packaged)在一單一模組中。再者，許多製造步驟執行於各式不同型態之半導體裝置的整合(integration)。
然而，該等半導體元件的製造與整合包含許多複雜步驟與操作。在該等半導體元件中的整合變得越加複雜。該等半導體元件之製造與整合的複雜度中的增加可造成多個缺陷。據此，有持續改善該等半導體元件之製造流程的需要，以便對付該等問題。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件結構。該半導體元件結構包括一第一硬遮罩圖案，設置在一金屬層上。該半導體元件結構亦包括一第二硬遮罩圖案，設置在該金屬層上並與該第一硬遮罩圖案間隔開。該第一硬遮罩圖案的一下表面與該第二硬遮罩圖案的一下表面呈共面。
在一實施例中，該第一硬遮罩圖案的該下表面與該第二硬遮罩圖案的該下表面直接接觸該金屬層的一上表面。在一實施例中，該金屬層藉由一開口而暴露，該開口位在該第一硬遮罩圖案與該第二硬遮罩圖案之間。在一實施例中，該第一硬遮罩圖案的一材料相同於該第二硬遮罩圖案的一材料。在一實施例中，該第一硬遮罩圖案與該第二硬遮罩圖案包含碳。
在一實施例中，該半導體元件結構還包括一第三硬遮罩圖案，設置在該金屬層上，其中該第二硬遮罩圖案設置在該第一硬遮罩圖案與該第三硬遮罩圖案之間，且該第三硬遮罩圖案與該第二硬遮罩圖案間隔開。此外，該第三硬遮罩圖案的一下表面與該第二硬遮罩圖案的該下表面呈共面。在一實施例中，該第一硬遮罩圖案、該第二硬遮罩圖案與該第三硬遮罩圖案包含碳。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底。該基底包括一金屬層、位在該金屬層上的一硬遮層以及位在該硬遮罩層上的一抗反射塗佈層。該製備方法亦包括蝕刻該抗反射塗佈層以形成一抗反射塗佈圖案；以及形成一第一間隙子以及一第二間隙子在該抗反射圖度圖案的相對側壁上。該製備方法還包括形成一輔助特徵以鄰接該第一間隙子與該第二間隙子以及在該硬遮罩層上；以及移除該抗反射塗佈圖案與該輔助特徵。此外，藉由使用該第一間隙子與該第二間隙子當作一遮罩而蝕刻該硬遮罩層，以形成一第一硬遮罩圖案以及一第二硬遮罩圖案。
在一實施例中，在蝕刻該硬遮罩層之後，該金屬層的一上表面藉由一開口而暴露，該開口位在該第一硬遮罩圖案與該第二硬遮罩圖案之間。在一實施例中，該第一硬遮罩圖案的一下表面以及該第二硬遮罩圖案的一下表面是與該金屬層的該上表面呈共面。在一實施例中，該基底的該硬遮罩層包含碳。在一實施例中，該基底的該硬遮罩層的製作技術包括一電漿加強化學氣相沉積(PECVD)製程。
在一實施例中，該抗反射塗佈圖案藉由該第一間隙子與該第二間隙子而與該輔助特徵間隔開。在一實施例中，該抗反射塗佈圖案與該輔助特徵包括不同材料。在一實施例中，該製備方法還包括沉積一間隙子層以覆蓋該硬遮罩層的一上表面以及該抗反射塗佈圖案的一上表面與相對側壁；以及部分移除該間隙子層以使該第一間隙子與該第二間隙子形成在該抗反射塗佈圖案的相對側壁上。
本揭露之再另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底。該基底包括一金屬層、一抗反射塗佈層以及夾置在該金屬層與該抗反射塗佈層之間的一硬遮罩層。該製備方法亦包括蝕刻該抗反射塗佈層以形成一第一抗反射塗佈圖案以及一第二抗反射塗佈圖案；以及形成一第一間隔子以及一第二間隔子在該第一抗反射塗佈圖案的相對側壁上。該製備方法還包括形成一第三間隔子以及一第四間隔子在該第二抗反射塗佈圖案的相對側壁上；以及形成一輔助特徵以鄰接該第一間隔子、該第二間隔子、該第三間隔子以及該第四間隔子。此外，該製備方法還包括移除該第一抗反射塗佈圖案、該第二抗反射塗佈圖案以及該輔助特徵；以及藉由使用該第一間隙子、該第二間隙子、該第三間隙子以及該第四間隙子當作一遮罩而蝕刻該硬遮罩層，以便形成一第一硬遮罩圖案、一第二硬遮罩圖案、一第三硬遮罩圖案以及一第四硬遮罩圖案。
在一實施例中，該第一硬遮罩圖案、該第二硬遮罩圖案、該第三硬遮罩圖案以及該第四硬遮罩圖案的各下表面呈共面。在一實施例中，該製備方法還包括在蝕刻該硬遮罩層之後，移除該第一間隙子、該第二間隙子、該第三間隙子以及該第四間隙子。在一實施例中，在形成該第一間隔子、該第二間隔子、該第三間隔子以及該第四間隔子之前，該硬遮罩層的一上表面藉由一開口而暴露，該開口位在該第一抗反射塗佈圖案與該第二抗反射塗佈圖案之間。在一實施例中，該第二間隙子與該第三間隙子形成在該開口內，而該開口的一剩餘部分是被該輔助特徵所填充。
本揭露提供一半導體元件結構及其製備方法的一些實施例。在一些實施例中，該半導體元件結構包括設置在一金屬層上的一第一硬遮罩圖案以及一第二硬遮罩圖案。在一些實施例中，該第一硬遮罩圖案與該第二硬遮罩圖案的製作技術包括一自對準雙圖案化(SADP)製程，且該第一硬遮罩圖案的該下表面與該第二硬遮罩圖案的該下表面呈共面。因此，無須犧牲該半導體元件結構的品質而可以減小特徵尺寸。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1是剖視示意圖，例示依據一些實施例的半導體元件結構100。如圖1所示，根據一些實施例，半導體元件結構100包括一金屬層101以及設置在金屬層101上方的多個硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2。在一些實施例中，硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2彼此間隔開。
此外，每個硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2具有一下表面，並且硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2的各下表面呈共面。舉例來說，硬遮罩圖案153a1的下表面B1與硬遮罩圖案153a2的下表面B2、硬遮罩圖案153b1的下表面B3、硬遮罩圖案153b2的下表面B4、硬遮罩圖案153c1的下表面B5以及硬遮罩圖案153c2的下表面B6呈共面。在一些實施例中，金屬層101具有一上表面T1，硬遮罩圖案153a1、153a2、153b1、153b2、153c1、153c2的下表面B1、B2、B3、B4、B5、B6與金屬層101的上表面T1呈共面且直接接觸。
在一些實施例中，金屬層101的上表面Tl藉由多個開口160與170而部分暴露。在一些實施例中，硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2藉由開口160與170而彼此間隔開。此外，根據一些實施例，硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2的材料相同。在一些實施例中，硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2包含碳。
圖2是流程示意圖，例示依據一些實施例的半導體元件結構(例如半導體元件結構100)的製備方法10，且製備方法10包括步驟S11、S13、S15、S17、S19、S21、S23與S25。圖2的步驟S11到步驟S25將結合以下圖式進行詳細說明。
圖3到圖11是剖視示意圖，例示依據一些實施例在形成半導體元件結構中的多個中間階段。
如圖3所示，根據一些實施例，提供一基底110。在一些實施例中，基底110包括一金屬層101、在金屬層101上的一硬遮罩層103以及在硬遮罩層103上的一抗反射塗佈層105。各步驟繪示如圖2所示的製備方法10中的步驟S11。
在一些實施例中，金屬層101包括銅(Cu)、鎳(Ni)、鋁(Al)、不銹鋼、其他合適的金屬材料或其組合。在一些實施例中，硬遮罩層103包含碳(C)。在一些實施例中，硬遮罩層103藉由執行例如一電漿加強化學氣相沉積(PECVD)製程的一沉積製程而形成在金屬層101上。
此外，抗反射塗佈層105亦稱為一介電抗反射塗佈(DARC)層，且抗反射塗佈層105包括氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽、其他合適的介電材料或其組合。在一些實施例中，抗反射塗佈層105與硬遮罩層103包括不同的材料，使得在後續蝕刻製程中的蝕刻選擇性可以不同。
接下來，根據一些實施例，如圖4所示，一圖案化遮罩形成在基底110的抗反射塗佈層105上。在一些實施例中，圖案化遮罩包括多個圖案113a、113b與113c，並且抗反射塗佈層105藉由在圖案113a、113b與113c之間的多個開口120而部分暴露。在一些實施例中，圖案化遮罩包括一圖案化光阻層，其製作技術包含一微影製程，並且圖案化遮罩包括一光阻材料或任何可光圖案化的材料。
隨後，根據一些實施例，蝕刻抗反射塗佈層105以形成多個抗反射塗佈圖案125a、125b與125c，如圖5所示。各步驟繪示如圖2所示的製備方法10中的步驟S13。在一些實施例中，藉由一濕蝕刻製程、一乾蝕刻製程或其組合來蝕刻抗反射塗佈層105。
在一些實施例中，抗反射塗佈圖案125a、125b與125c彼此間隔開。在一些實施例中，圖案化遮罩的圖案113a、113b與113c轉移到下面的抗反射塗佈層105(參見圖4)，並形成多個開口130以貫穿抗反射塗佈層105。結果，硬遮罩層103的上表面T2藉由在抗反射塗佈圖案125a、125b與125c之間的該等開口130而部分暴露。
然後，根據一些實施例，如圖6所示，移除包括圖案 113a、113b與113c的圖案化遮罩。在一些實施例中，具有圖案113a、113b與113c的圖案化遮罩藉由一剝離製程、一灰化製程、一蝕刻製程或其他合適的製程而移除。
此外，在移除圖案化遮罩之後，暴露抗反射塗佈圖案125a、125b與125c中的每一個的上表面以及相對側壁。如圖6所示，根據一些實施例，暴露抗反射塗佈圖案125a的上表面T3與相對側壁S1與S2、抗反射塗佈圖案125b的上表面T4與相對側壁S3與S4，以及抗反射塗佈圖案125c的上表面T5與相對側壁S5與S6。
下來，根據一些實施例，如圖7所示，一間隙子層133共形地沉積在圖6的結構上。在一些實施例中，間隙子層133覆蓋硬遮罩層103的上表面T2的該等暴露部分。在一些實施例中，延伸間隙子層133以覆蓋抗反射塗佈圖案125a、125b與125c的上表面T3、T4、T5以及相對的側壁S1、S2、S3、S4、S5、S6。各步驟繪示如圖2所示的製備方法10中的步驟S15。
在一些實施例中，間隙子層133包括一介電材料，例如氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。在一些實施例中，間隙子層133的製作技術包含一沉積製程，例如一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、一原子層沉積(ALD)製程或其他合適的方法。在一些實施例中，間隙子層133的材料不同於抗反射塗佈圖案125a、125b、125c與硬遮罩層103的材料，使得在後續蝕刻製程中的蝕刻選擇性可以不同。
隨後，根據一些實施例，如圖8所示，藉由蝕刻製程而部分移除間隙子層133以形成多個間隙子135a1、135a2、135b1、135b2、135c1與135c2。在一些實施例中，間隙子層133藉由非等向性蝕刻製程進行蝕刻，其在所有位置垂直移除相同數量的間隙子材料，在抗反射塗佈圖案125a的相對側壁S1與S2上留下間隙子135a1與135a2，在抗反射塗佈圖案125b的相對側壁S3與S4上留下間隙子135b1與135b2，以及在抗反射塗佈圖案125c的相對側壁S5與S6上留下間隙子135c1與135c2。
在一些實施例中，蝕刻製程是一乾蝕刻製程。各步驟繪示如圖2所示的製備方法10中的步驟S17。在進行蝕刻製程之後，硬遮罩層103的上表面T2藉由該等開口130而部分暴露，暴露抗反射塗佈圖案125a、125b和125c的上表面T3、T4與T5，同時覆蓋抗反射塗佈圖案125a、125b、125c的側壁S1、S2、S3、S4、S5、S6。
然後，根據一些實施例，如圖9所示，形成一輔助特徵 137以鄰接間隙子135a1、135a2、135b1、135b2、135c1與135c2以及在硬遮罩層103上。各步驟繪示如圖2所示的製備方法10中的步驟S19。換言之，根據一些實施例，形成輔助特徵137以圍繞間隙子135a1、135a2、135b1、135b2、135c1、135c2以及抗反射塗佈圖案125a、125b、125c。
在一些實施例中，輔助特徵137直接接觸硬遮罩層103的上表面T2，並且輔助特徵137直接接觸間隙子135a1、135a2、135b1、135b2、135c1與135c2。在一些實施例中，抗反射塗佈圖案125a藉由間隙子135a1、135a2而與輔助特徵137間隔開，抗反射塗佈圖案125b藉由間隙子135b1、135b2而與輔助特徵137間隔開，以及抗反射塗佈圖案125c藉由間隙子135c1、135c2而與輔助特徵137間隔開。
在一些實施例中，輔助特徵137包括一材料，其不同於間隙子135a1、135a2、135b1、135b2、135c1、135c2以及硬遮罩層103的材料，使得在後續的刻蝕製程中的刻蝕選擇性可能不同。在一些實施例中，輔助特徵137的材料不同於抗反射塗佈圖案125a、125b、125c的材料。
此外，在一些實施例中，輔助特徵137的製作技術包含一沉積製程以及一隨後的平面化製程。沉積製程包括一CVD製程、一PVD製程、一ALD製程、一旋塗製程或其他合適的沉積製程。平坦化製程可以包括一化學機械研磨(CMP)製程。在平面化製程之後，輔助特徵137的上表面與間隙子135a1、135a2、135b1、135b2、135c1、135c2以及抗反射塗佈圖案125a、125b、125c的上表面呈共面。
下來，根據一些實施例，如圖10所示，移除抗反射塗佈圖案125a、125b、125c與輔助特徵 137。各步驟繪示如圖2所示的製備方法10中的步驟S21。在一些實施例中，藉由蝕刻製程而移除抗反射塗佈圖案125a、125b、125c與輔助特徵137。
在一些實施例中，移除抗反射塗佈圖案125a、125b、125c以形成多個開口140，並且移除輔助特徵137以形成多個開口150，如圖10所示。儘管在圖10的剖視圖中該等開口150彼此間隔開，但是在其他剖視圖中該等開口150可以實體連接。在一些實施例中，硬遮罩層103的上表面T2藉由該等開口140與150而部分暴露。
在一些實施例中，設計蝕刻製程以選擇性移除抗反射塗佈圖案125a、125b、125c與輔助特徵137，同時使間隙子135a1、135a2、135b1、135b2、135c1、135c2大致上完好無損。在本揭露的上下文中，詞語「大致上」表示較佳者為至少90％，更加者為95％，再更佳者為98％，最佳者為99％。此一蝕刻製程可以是一濕蝕刻製程、一乾蝕刻製程或其組合。
隨後，如圖11所示，根據一些實施例，藉由使用間隙子135a1、135a2、135b1、135b2、135c1與135c2作為一遮罩來蝕刻硬遮罩層103以形成多個硬遮罩圖案153a1、153a2、153b1、153b2、153c1與 153c2。各步驟繪示如圖2所示的製備方法10中的步驟S23。在一些實施例中，藉由濕蝕刻製程、乾蝕刻製程或其組合來蝕刻硬遮罩層103。
在一些實施例中，硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2彼此間隔開。在一些實施例中，間隙子135a1、135a2、135b1、135b2、135c1與135c2的圖案轉移到下面的硬遮罩層103(參考圖10)，以及形成多個開口160、170(開口160位在開口140下方，開口170位在開口150下方)以貫穿硬遮罩層103。結果，金屬層101的上表面T1藉由硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2之間的該等開口160與170而部分暴露。此外，根據一些實施例，開口160的側壁與開口140的側壁大致對齊，開口170的側壁與開口150的側壁大致對齊。
然後，如圖1所示，根據一些實施例，移除間隙子135a1、135a2、135b1、135b2、135c1與135c2，在金屬層101上留下硬遮罩圖案153a1、153a2、153b1、153b2、153c1與153c2。各步驟繪示如圖2所示的製備方法10中的步驟S25。在一些實施例中，間隙子135a1、135a2、135b1、135b2、135c1與135c2藉由一剝離製程、一灰化製程、一蝕刻製程或其他合適的製程而移除。
移除間隙子135a1、135a2、135b1、135b2、135c1與135c2之後，即獲得半導體元件結構100。如上所述，硬遮罩圖案153a1、153a2、153b1、153b2、153c1、153c2的下表面B1、B1、B2、B3、B4、B5、B6與金屬層101的上表面T1呈共面且直接接觸。
本揭露提供半導體元件結構及其製備方法的實施例。在一些實施例中，該半導體元件結構包括設置在一金屬層(例如金屬層101)上的一第一硬遮罩圖案(例如硬遮罩圖案153a1)以及一第二硬遮罩圖案(例如硬遮罩圖案153a2)。在一些實施例中，該第一硬遮罩圖形以及該第二硬遮罩圖形的製作技術包含一自對準雙圖形化(SADP)製程，該第一硬遮罩圖形的該下表面與該第二硬遮罩圖形的該下表面呈共面。舉例來說，硬遮罩圖案153a1的下表面B1與硬遮罩圖案153a2的下表面B2呈共面。此外，硬遮罩圖案153a1與153a2的下表面B1與B2以及金屬層101的上表面T1呈共面。因此，無須犧牲半導體元件結構品質而可以減小特徵尺寸。
本揭露之一實施例提供一種半導體元件結構。該半導體元件結構包括一第一硬遮罩圖案，設置在一金屬層上。該半導體元件結構亦包括一第二硬遮罩圖案，設置在該金屬層上並與該第一硬遮罩圖案間隔開。該第一硬遮罩圖案的一下表面與該第二硬遮罩圖案的一下表面呈共面。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底。該基底包括一金屬層、位在該金屬層上的一硬遮層以及位在該硬遮罩層上的一抗反射塗佈層。該製備方法亦包括蝕刻該抗反射塗佈層以形成一抗反射塗佈圖案；以及形成一第一間隙子以及一第二間隙子在該抗反射圖度圖案的相對側壁上。該製備方法還包括形成一輔助特徵以鄰接該第一間隙子與該第二間隙子以及在該硬遮罩層上；以及移除該抗反射塗佈圖案與該輔助特徵。此外，藉由使用該第一間隙子與該第二間隙子當作一遮罩而蝕刻該硬遮罩層，以形成一第一硬遮罩圖案以及一第二硬遮罩圖案。
本揭露之再另一實施例提供一種半導體元件結構的製備方法。該製備方法包括提供一基底。該基底包括一金屬層、一抗反射塗佈層以及夾置在該金屬層與該抗反射塗佈層之間的一硬遮罩層。該製備方法亦包括蝕刻該抗反射塗佈層以形成一第一抗反射塗佈圖案以及一第二抗反射塗佈圖案；以及形成一第一間隔子以及一第二間隔子在該第一抗反射塗佈圖案的相對側壁上。該製備方法還包括形成一第三間隔子以及一第四間隔子在該第二抗反射塗佈圖案的相對側壁上；以及形成一輔助特徵以鄰接該第一間隔子、該第二間隔子、該第三間隔子以及該第四間隔子。此外，該製備方法還包括移除該第一抗反射塗佈圖案、該第二抗反射塗佈圖案以及該輔助特徵；以及藉由使用該第一間隙子、該第二間隙子、該第三間隙子以及該第四間隙子當作一遮罩而蝕刻該硬遮罩層，以便形成一第一硬遮罩圖案、一第二硬遮罩圖案、一第三硬遮罩圖案以及一第四硬遮罩圖案。
本揭露的實施例具有一些有利的特徵。在一些實施例中，該半導體元件結構包括設置在一金屬層上的多個硬遮罩圖案。在一些實施例中，該等硬遮罩圖案的製作技術包括一自對準雙圖案化(SADP)製程，且該等硬遮罩圖案的各下表面呈共面。因此，無須犧牲該半導體元件結構的品質而可以減小特徵尺寸。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
10:製備方法 100:半導體元件結構 101:金屬層 103:硬遮罩層 105:抗反射塗佈層 113a:圖案 113b:圖案 113c:圖案 120:開口 125a:抗反射塗佈圖案 125b:抗反射塗佈圖案 125c:抗反射塗佈圖案 130:開口 133:間隙子層 135a1:間隙子 135a2:間隙子 135b1:間隙子 135b2:間隙子 135c1:間隙子 135c2:間隙子 137:輔助特徵 140:開口 150:開口 153a1:硬遮罩圖案 153a2:硬遮罩圖案 153b1:硬遮罩圖案 153b2:硬遮罩圖案 153c1:硬遮罩圖案 153c2:硬遮罩圖案 160:開口 170:開口 B1:下表面 B2:下表面 B3:下表面 B4:下表面 B5:下表面 B6:下表面 S1:側壁 S2:側壁 S3:側壁 S4:側壁 S5:側壁 S6:側壁 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 T1:上表面 T2:上表面 T3:上表面 T4:上表面 T5:上表面
當結合圖式閱讀時，從以下詳細描述可以最好地理解本揭露的目的。應當理解，根據產業慣例，各特徵並未按比例繪製。事實上，為了討論的清楚起見，可以任意增加或減少各種特徵的尺寸。 圖1是剖視示意圖，例示依據一些實施例的半導體元件結構。 圖2是流程示意圖，例示依據一些實施例的半導體元件結構的製備方法。 圖3是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間提供具有一金屬層的一基底、在該金屬層上的一硬遮罩層以及在哀硬遮罩層上的一抗反射塗佈層的中間階段。 圖4是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間形成一圖案化遮罩在該基底的該抗反射塗佈層上的中間階段。 圖5是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間藉由使用該圖案化遮罩當作一遮罩而蝕刻該抗反射塗佈層以形成多個抗反射塗佈圖案的中間階段。 圖6是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間移除在該等抗反射塗佈圖案上的該圖案化遮罩的中間階段。 圖7是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間沉積一間隙子層以覆蓋該硬遮罩層與該等抗反射塗佈圖案的中間階段。 圖8是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間部分移除該間隙子層以形成多個間隙子在該等抗反射塗佈圖案的相對側壁上中間階段。 圖9是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間形成一輔助特徵以鄰接該等間隙子以及在該硬遮罩層上的中間階段。 圖10是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間移除該等抗反射塗佈圖案與該輔助特徵的中間階段。 圖11是剖視示意圖，例示依據一些實施例在形成半導體元件結構期間藉由使用該等間隙子當作一遮罩而蝕刻該硬遮罩層以形成多個硬遮罩圖案的中間階段。
100:半導體元件結構
101:金屬層
153a1:硬遮罩圖案
153a2:硬遮罩圖案
153b1:硬遮罩圖案
153b2:硬遮罩圖案
153c1:硬遮罩圖案
153c2:硬遮罩圖案
160:開口
170:開口
B1:下表面
B2:下表面
B3:下表面
B4:下表面
B5:下表面
B6:下表面
T1:上表面

Claims (20)

  1. 一種半導體元件結構，包括：一第一硬遮罩圖案，設置在一金屬層上；一第二硬遮罩圖案，設置在該金屬層上並與該第一硬遮罩圖案間隔開；一第三硬遮罩圖案，設置在該金屬層上，其中該第二硬遮罩圖案設置在該第一硬遮罩圖案與該第三硬遮罩圖案之間，且該第三硬遮罩圖案與該第二硬遮罩圖案間隔開；及一第四硬遮罩圖案，設置在該金屬層上且位於該第一硬遮罩圖案之一側，其中該第四硬遮罩圖案與該第一硬遮罩圖案間隔開；其中該第一硬遮罩圖案的一下表面與該第二硬遮罩圖案的一下表面、該第三硬遮罩圖案的一下表面與該第四硬遮罩圖案的一下表面呈共面；其中在該第二硬遮罩圖案與第三硬遮罩圖案之間具有一第一開口，在該第四硬遮罩圖案與該第一硬遮罩圖案之間具有一第二開口，且其中該第一開口與該第二開口實體連接。
  2. 如請求項1所述之半導體元件結構，其中該第一硬遮罩圖案的該下表面與該第二硬遮罩圖案的該下表面、該第三硬遮罩圖案的該下表面與該第四硬遮罩圖案的該下表面直接接觸該金屬層的一上表面。
  3. 如請求項1所述之半導體元件結構，其中該金屬層藉由該第一開口與 該第二開口而暴露。
  4. 如請求項1所述之半導體元件結構，其中該第一硬遮罩圖案的一材料相同於該第二硬遮罩圖案的一材料、該第三硬遮罩圖案的一材料與該第四硬遮罩圖案的一材料彼此相同。
  5. 如請求項1所述之半導體元件結構，其中該第一硬遮罩圖案、該第二硬遮罩圖案、該第三硬遮罩圖案與該第四硬遮罩圖案包含碳。
  6. 如請求項1所述之半導體元件結構，還包括：在該第一硬遮罩圖案與該第二硬遮罩圖案之間的一第三開口。
  7. 如請求項6所述之半導體元件結構，其中該金屬層藉由該第三開口而暴露。
  8. 一種半導體元件結構的製備方法，包括：提供一基底，其中該基底包括一金屬層、位在該金屬層上的一硬遮罩層以及位在該硬遮罩層上的一抗反射塗佈層；蝕刻該抗反射塗佈層以形成一抗反射塗佈圖案；形成一第一間隙子以及一第二間隙子在該抗反射塗佈圖案的相對側壁上及該硬遮罩層上；形成一輔助特徵以圍繞且直接接觸該第一間隙子與該第二間隙子以及在該硬遮罩層上，其中該輔助特徵的一上表面與該第一間隙的 一上表面、該第二間隙子的一上表面以及該抗反射塗佈圖案的一上表面呈共面；移除該抗反射塗佈圖案與該輔助特徵；以及藉由使用該第一間隙子與該第二間隙子當作一遮罩而蝕刻該硬遮罩層，以形成一第一硬遮罩圖案以及一第二硬遮罩圖案。
  9. 如請求項8所述之半導體元件結構的製備方法，其中在蝕刻該硬遮罩層之後，該金屬層的一上表面藉由一開口而暴露，該開口位在該第一硬遮罩圖案與該第二硬遮罩圖案之間。
  10. 如請求項9所述之半導體元件結構的製備方法，其中該第一硬遮罩圖案的一下表面以及該第二硬遮罩圖案的一下表面是與該金屬層的該上表面呈共面。
  11. 如請求項9所述之半導體元件結構的製備方法，其中該基底的該硬遮罩層包含碳。
  12. 如請求項8所述之半導體元件結構的製備方法，其中該基底的該硬遮罩層的製作技術包括一電漿加強化學氣相沉積製程。
  13. 如請求項8所述之半導體元件結構的製備方法，其中該抗反射塗佈圖案藉由該第一間隙子與該第二間隙子而與該輔助特徵間隔開。
  14. 如請求項8所述之半導體元件結構的製備方法，其中該抗反射塗佈圖案與該輔助特徵包括不同材料。
  15. 如請求項8所述之半導體元件結構的製備方法，還包括：沉積一間隙子層以覆蓋該硬遮罩層的一上表面以及該抗反射塗佈圖案的一上表面與相對側壁；以及部分移除該間隙子層以使該第一間隙子與該第二間隙子形成在該抗反射塗佈圖案的相對側壁上。
  16. 一種半導體元件結構的製備方法，包括：提供一基底，該基底包括一金屬層、一抗反射塗佈層以及夾置在該金屬層與該抗反射塗佈層之間的一硬遮罩層；蝕刻該抗反射塗佈層以形成一第一抗反射塗佈圖案以及一第二抗反射塗佈圖案；形成一第一間隔子以及一第二間隔子在該第一抗反射塗佈圖案的相對側壁上及該硬遮罩層上；形成一第三間隔子以及一第四間隔子在該第二抗反射塗佈圖案的相對側壁上及該硬遮罩層上；形成一輔助特徵以鄰接該第一間隔子、該第二間隔子、該第三間隔子以及該第四間隔子，其中該輔助特徵直接接觸該硬遮罩層，其中該輔助特徵的一上表面與該第一間隙的一上表面、該第二間隙子的一上表面、該第三間隔子的一上表面、該第四間隔子的一上表面、該第一抗反射塗佈圖案的一上表面以及該第二抗反射塗佈圖案 的一上表面呈共面；移除該第一抗反射塗佈圖案、該第二抗反射塗佈圖案以及該輔助特徵；以及藉由使用該第一間隙子、該第二間隙子、該第三間隙子以及該第四間隙子當作一遮罩而蝕刻該硬遮罩層，以便形成一第一硬遮罩圖案、一第二硬遮罩圖案、一第三硬遮罩圖案以及一第四硬遮罩圖案。
  17. 如請求項16所述之半導體元件結構的製備方法，其中該第一硬遮罩圖案、該第二硬遮罩圖案、該第三硬遮罩圖案以及該第四硬遮罩圖案的各下表面呈共面。
  18. 如請求項16所述之半導體元件結構的製備方法，還包括在蝕刻該硬遮罩層之後，移除該第一間隙子、該第二間隙子、該第三間隙子以及該第四間隙子。
  19. 如請求項16所述之半導體元件結構的製備方法，其中在形成該第一間隔子、該第二間隔子、該第三間隔子以及該第四間隔子之前，該硬遮罩層的一上表面藉由一開口而暴露，該開口位在該第一抗反射塗佈圖案與該第二抗反射塗佈圖案之間。
  20. 如請求項19所述之半導體元件結構的製備方法，其中該第二間隙子與該第三間隙子形成在該開口內，而該開口的一剩餘部分是被該輔助特徵 所填充。
TW112113272A 2022-10-12 2023-04-10 具有共面下表面的圖案的半導體元件結構及其製備方法 TWI833628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/964,249 2022-10-12
US17/964,249 US20240128083A1 (en) 2022-10-12 2022-10-12 Semiconductor device structure with patterns having coplanar bottom surfaces and method for preparing the same

Publications (2)

Publication Number Publication Date
TWI833628B true TWI833628B (zh) 2024-02-21
TW202416376A TW202416376A (zh) 2024-04-16

Family

ID=90583586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113272A TWI833628B (zh) 2022-10-12 2023-04-10 具有共面下表面的圖案的半導體元件結構及其製備方法

Country Status (3)

Country Link
US (2) US20240128083A1 (zh)
CN (2) CN117877969A (zh)
TW (1) TWI833628B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366864B (en) * 2006-12-27 2012-06-21 Hynix Semiconductor Inc Method for fabricating semiconductor device
TW201714208A (zh) * 2015-10-07 2017-04-16 聯華電子股份有限公司 半導體元件及其製作方法
TW202232760A (zh) * 2021-02-08 2022-08-16 南亞科技股份有限公司 具有閘極間隙子的半導體元件及其製備方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366864B (en) * 2006-12-27 2012-06-21 Hynix Semiconductor Inc Method for fabricating semiconductor device
TW201714208A (zh) * 2015-10-07 2017-04-16 聯華電子股份有限公司 半導體元件及其製作方法
TW202232760A (zh) * 2021-02-08 2022-08-16 南亞科技股份有限公司 具有閘極間隙子的半導體元件及其製備方法

Also Published As

Publication number Publication date
CN117877970A (zh) 2024-04-12
CN117877969A (zh) 2024-04-12
US20240128084A1 (en) 2024-04-18
US20240128083A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
CN103730349B (zh) 一种形成接触孔的方法
US11011525B2 (en) Landing pad structure and method of manufacturing the same
TWI637233B (zh) 自動對準雙重圖型化用之可變空間心軸切口及其製造方法
US8304175B2 (en) Patterning method
US8053370B2 (en) Semiconductor device and fabrications thereof
TWI833628B (zh) 具有共面下表面的圖案的半導體元件結構及其製備方法
CN110391133B (zh) 图案化方法
TW202416379A (zh) 具有共面下表面的圖案的半導體元件結構及其製備方法
TW202416376A (zh) 具有共面下表面的圖案的半導體元件結構及其製備方法
US11289493B2 (en) Patterning method
US8361849B2 (en) Method of fabricating semiconductor device
CN111564409A (zh) 一种先进节点后段金属通孔的制造方法
TWI771167B (zh) 半導體元件的製造方法
TWI833573B (zh) 製造半導體元件的方法
TWI825469B (zh) 半導體元件的製造方法
TWI833547B (zh) 半導體元件的製造方法
US8409938B2 (en) Method for fabricating semiconductor device
TWI785992B (zh) 半導體結構及其製造方法
JP7411826B2 (ja) 半導体構造及びその製造方法
TWI715967B (zh) 半導體結構及其製造方法
TWI697032B (zh) 半導體元件的製程
TWI675435B (zh) 一種製造半導體結構的方法
CN113363201A (zh) 半导体器件及超级通孔的形成方法
CN115132572A (zh) 半导体器件及其制造方法
TW202324603A (zh) 半導體裝置與其製造方法