TWI828396B - 半導體封裝組件及製備方法 - Google Patents

半導體封裝組件及製備方法 Download PDF

Info

Publication number
TWI828396B
TWI828396B TW111141161A TW111141161A TWI828396B TW I828396 B TWI828396 B TW I828396B TW 111141161 A TW111141161 A TW 111141161A TW 111141161 A TW111141161 A TW 111141161A TW I828396 B TWI828396 B TW I828396B
Authority
TW
Taiwan
Prior art keywords
substrate
interconnection
interposer
area
layer
Prior art date
Application number
TW111141161A
Other languages
English (en)
Other versions
TW202315034A (zh
Inventor
孫曉飛
全昌鎬
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202315034A publication Critical patent/TW202315034A/zh
Application granted granted Critical
Publication of TWI828396B publication Critical patent/TWI828396B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例公開了一種半導體封裝組件及製備方法，其中，所述半導體封裝組件，包括：基板，所述基板具有第一面；晶片堆疊結構，位於所述基板上，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；中介層，位於所述晶片堆疊結構上；所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述第一互連區域與所述基板之間電連接；塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。

Description

半導體封裝組件及製備方法
本發明涉及半導體技術領域，尤其涉及一種半導體封裝組件及製備方法。
在所有部門，行業和地區，電子行業都在不斷要求提供更輕、更快、更小、多功能、更可靠和更具成本效益的產品。為了滿足眾多不同消費者的這些不斷增長的需求，需要集成更多的電路來提供所需的功能。在幾乎所有應用中，對減小尺寸，提高性能和改善集成電路功能的需求不斷增長。
有鑑於此，本發明實施例提供一種半導體封裝組件及製備方法。
根據本發明實施例的第一方面，提供了一種半導體封裝組件，包括：
基板，所述基板具有第一面；
晶片堆疊結構，位於所述基板上，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；
中介層，位於所述晶片堆疊結構上；所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述第一互連區域與所述基板之間電連接；
塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，其中，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。
在一些實施例中，還包括：
第一導電線，每個所述晶片透過所述第一導電線與所述基板之間電連接；
第二導電線，所述第二互連區域透過所述第二導電線與所述基板之間電連接。
在一些實施例中，所述第一互連區域上包括多個第一焊盤，所述第二互連區域上包括多個第二焊盤，其中，所述第二焊盤的數量大於所述第一焊盤的數量，所述第二焊盤的面積小於所述第一焊盤的面積。
在一些實施例中，所述塑封料的頂表面與所述第一互連區域之間的側壁與垂直於所述基板方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°。
在一些實施例中，所述中介層包括基底，所述基底內具有電磁屏蔽層。
在一些實施例中，在垂直於所述基板的方向上，所述基板具有第一厚度，所述中介層具有第二厚度，其中，所述第一厚度大於所述第二厚度。
在一些實施例中，還包括：
第二封裝結構，所述第二封裝結構包括第一焊球，所述第一焊球與所述第一互連區域電連接，其中，所述第一焊球的高度大於所述預設高度。
根據本發明實施例的第二方面，提供了一種半導體封裝組件的製備方法，包括：
提供基板，所述基板具有第一面；
在所述基板上形成晶片堆疊結構，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；
在所述晶片堆疊結構上形成中介層，所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述第一互連區域與所述基板之間電連接；
形成塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，其中，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。
在一些實施例中，在所述晶片堆疊結構上形成中介層包括：
提供中介層，所述中介層的底部具有黏附層，將所述中介層透過所述黏附層黏附到所述晶片堆疊結構上。
在一些實施例中，還包括：
在形成中介層後，
形成第一導電線；每個所述晶片透過所述第一導電線與所述基板之間電連接；
形成第二導電線；所述第二互連區域透過所述第二導電線與所述基板之間電連接。
在一些實施例中，還包括：
在所述第一互連區域上形成多個第一焊盤，在所述第二互連區域上形成多個第二焊盤，其中，所述第二焊盤的數量大於所述第一焊盤的數量，所述第二焊盤的面積小於所述第一焊盤的面積。
在一些實施例中，還包括：
在形成中介層後，在所述中介層的第一互連區域上形成具有所述預設高度的覆蓋層，所述覆蓋層的側壁與垂直於所述基板方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°。
在一些實施例中，還包括：
在形成覆蓋層後，形成第一封裝模具；所述第一封裝模具的表面平行於所述基板的表面，所述第一封裝模具位於所述覆蓋層的上方，且與所述覆蓋層之間存在一定距離。
在一些實施例中，還包括：
以第一封裝模具為掩膜，形成密封所述晶片堆疊結構、所述中介層、所述覆蓋層和所述基板的第一面的塑封料預層；
去除部分所述塑封料預層，暴露所述覆蓋層；
去除所述覆蓋層，暴露所述第一互連區域。
在一些實施例中，還包括：
形成第二封裝結構，在所述第二封裝結構上形成第一焊球，將所述第一焊球與所述第一互連區域電連接，其中，所述第一焊球的高度大於所述預設高度。
本發明實施例中，透過設置中介層，後續第二封裝結構可以透過中介層上的第一互連區域與晶片堆疊結構以及基板連接，如此，可實現不同類型或不同規格的晶片結構之間的互連，使得不同晶片結構之間的組合更加靈活。同時因為晶片堆疊結構和後續與晶片堆疊結構連接的第二封裝結構是獨立封裝的，因此也更加容易進行測試和失效分析。並且由於中介層的第一互連區域與塑封料的頂表面之間存在預設高度，如此，第二封裝結構可放置於第一互連區域上，由塑封料圍成的區域內，進而減少整體結構的高度和尺寸。
下面將參照附圖更詳細地描述本發明公開的示例性實施方式。雖然附圖中顯示了本發明的示例性實施方式，然而應當理解，可以以各種形式實現本發明，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本發明，並且能夠將本發明公開的範圍完整的傳達給本領域的技術人員。
在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
應當明白，當元件或層被稱為“在……上”、“與……相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在……上”、“與……直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本發明必然存在第一元件、部件、區、層或部分。
空間關係術語例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特徵將取向為在其它元件或特徵“上”。因此，示例性術語“在……下面”和“在……下”可包括上和下兩個取向。器件可以另外地取向（旋轉90度或其它取向）並且在此使用的空間描述語相應地被解釋。
在此使用的術語的目的僅在於描述具體實施例並且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
本發明實施例提供了一種半導體封裝組件。圖1為本發明實施例提供的半導體封裝組件的結構示意圖。
如圖1所示，所述半導體封裝組件包括：
基板10，所述基板10具有第一面101；
晶片堆疊結構20，位於所述基板10上，所述晶片堆疊結構20包括沿垂直於所述基板10方向依次堆疊的多個晶片21，所述晶片堆疊結構20與所述基板10的第一面101之間電連接；
中介層30，位於所述晶片堆疊結構20上；所述中介層30具有第一互連面301，所述第一互連面301具有第一互連區域31和第二互連區域32，所述第一互連區域31與所述基板10之間電連接；
塑封料40，所述塑封料40密封所述晶片堆疊結構20、所述中介層30和所述基板10的第一面101，其中，所述第一互連區域31不被所述塑封料40密封，所述第二互連區域32被所述塑封料40密封，且所述第二互連區域32上的所述塑封料40的頂表面401與所述第一互連區域31之間具有預設高度h。
本發明實施例中，透過設置中介層，後續第二封裝結構可以透過中介層上的第一互連區域與晶片堆疊結構以及基板連接，如此，可實現不同類型或不同規格的晶片結構之間的互連，使得不同晶片結構之間的組合更加靈活。同時因為晶片堆疊結構和後續與晶片堆疊結構連接的第二封裝結構是獨立封裝的，因此也更加容易進行測試和失效分析。並且由於中介層的第一互連區域與塑封料的頂表面之間存在預設高度，如此，第二封裝結構可放置於第一互連區域上，由塑封料圍成的區域內，進而減少整體結構的高度和尺寸。
圖2為本發明實施例提供的基板的結構示意圖。
在一些實施例中，所述基板10可以是印刷電路板（PCB）或再分佈基板。
如圖2所示，所述基板10包括基板襯底11和分別設置在所述基板襯底11的上表面和下表面上的基板上絕緣介質層12和基板下絕緣介質層13。
所述基板襯底11可以為矽襯底、鍺襯底、矽鍺襯底、碳化矽襯底、SOI(絕緣體上矽，Silicon On Insulator)襯底或GOI(絕緣體上鍺，Germanium On Insulator)襯底等，還可以為包括其他元素半導體或化合物半導體的襯底，例如玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述基板上絕緣介質層12和所述基板下絕緣介質層13可以為阻焊層，例如所述基板上絕緣介質層12和所述基板下絕緣介質層13的材料可以為綠漆。
在本發明實施例中，所述基板10的第一面101即為所述基板上絕緣介質層12的上表面。所述基板10還包括第二面102，即為所述基板下絕緣介質層13的下表面。
所述基板10還包括位於所述基板上絕緣介質層12內的基板上連接焊盤14，位於所述基板下絕緣介質層13內的基板下連接焊盤15，以及貫穿所述基板襯底11並將所述基板上連接焊盤14和所述基板下連接焊盤15彼此連接的基板連接通孔16。
所述基板上連接焊盤14和所述基板下連接焊盤15的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。所述基板連接通孔16可以為穿矽通孔（TSV）。
所述基板10還包括基板連接凸塊17，所述基板連接凸塊17可將半導體封裝組件電連接到外部裝置上，可以從外部裝置接收用於操作晶片堆疊結構的控制信號、功率信號和接地信號中的至少一個，或者可以從外部裝置接收將要被存儲在晶片堆疊結構內的數據信號，也可將晶片堆疊結構內的數據提供給外部裝置。
所述基板連接凸塊17包括導電材料。在本發明實施例中，所述基板連接凸塊17為焊球，可以理解的是，本發明實施例中提供的基板連接凸塊的形狀僅作為本發明實施例中的一種下位的、可行的具體實施方式，並不構成對本發明的限制，所述基板連接凸塊也可為其他形狀結構。基板連接凸塊的數量、間隔和位置不限於任何特定佈置，可以進行各種修改。
繼續參見圖2，所述基板10還包括分別位於所述基板10相對的兩側的第一信號傳輸區域110和第二信號傳輸區域120。所述第一信號傳輸區域110與晶片堆疊結構20電連接，所述第二信號傳輸區域120與所述中介層30電連接。
所述基板10還包括位於所述第一信號傳輸區域110和第二信號傳輸區域120之間的第三信號傳輸區域130，所述晶片堆疊結構20位於所述第三信號傳輸區域130上。
繼續參見圖1，所述晶片堆疊結構20包括沿垂直於所述基板10方向依次堆疊的多個晶片21。本實施例中，採用向上依次堆疊多個晶片的方式，可以節省半導體封裝組件的水平面積。
在本發明的一個實施例中，所述晶片可以為DRAM晶片。
圖3為本發明實施例提供的中介層的結構示意圖。
如圖3所示，所述中介層30包括基底33和分別設置在所述基底33的上表面和下表面上的中介上絕緣介質層34和中介下絕緣介質層35。
所述基底33可以為矽襯底、鍺襯底、矽鍺襯底、碳化矽襯底、SOI(絕緣體上矽，Silicon On Insulator)襯底或GOI(絕緣體上鍺，Germanium On Insulator)襯底等，還可以為包括其他元素半導體或化合物半導體的襯底，例如玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述中介上絕緣介質層34和所述中介下絕緣介質層35可以為阻焊層，例如所述中介上絕緣介質層34和所述中介下絕緣介質層35的材料可以為綠漆。
在一實施例中，所述中介層30的基底33內具有電磁屏蔽層（未圖示）。透過在中介層的基底內設置電磁屏蔽層，可以防止第二封裝結構與晶片堆疊結構之間發生信息干擾，影響器件工作。
所述中介層30包括第一互連區域31和第二互連區域32，所述第一互連區域31上包括多個第一焊盤311，所述第二互連區域32上包括多個第二焊盤321，其中，所述第二焊盤321的數量大於所述第一焊盤311的數量，所述第二焊盤321的面積小於所述第一焊盤311的面積。
因為第一焊盤後續需要與第二封裝結構進行匹配互連，因此佈局設計相對比較固定，而第二焊盤承載的是第二封裝結構與基板的互連，因此佈局設計更為靈活，將第二焊盤設計成數量較多，面積較小，可以提高信號傳輸效率。
所述第一焊盤311和所述第二焊盤321的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。
在一實施例中，在垂直於所述基板10的方向上，所述基板10具有第一厚度，所述中介層30具有第二厚度，其中，所述第一厚度大於所述第二厚度。
繼續參見圖1，所述半導體封裝組件還包括：第一導電線51，每個所述晶片21透過所述第一導電線51與所述基板10之間電連接；第二導電線52，所述第二互連區域32透過所述第二導電線52與所述基板10之間電連接。
具體地，所述晶片21具有第一連接端201，所述第一連接端201與所述第一信號傳輸區域110位於同一側，從所述第一連接端201上引出第一導電線51到所述第一傳輸區域110上，以實現所述晶片21與所述基板10之間的電連接。
所述第二互連區域32上形成有第二焊盤321，從第二焊盤321上引出第二導電線52到所述第二傳輸區域120上，以實現所述中介層30與所述基板10之間的電連接。
本發明實施例中，所述晶片堆疊結構與所述基板之間採用引線鍵合方式進行電連接，其中，引線鍵合方式包括懸垂（Overhang）方式和導線上膜（Film on wire，FOW）方式。
圖1所示的實施例中，採用懸垂方式進行引線鍵合。相鄰兩個晶片21之間透過黏附膜60連接，所述黏附膜60不覆蓋其下方一層的晶片21上的第一連接端201以及第一導電線51，所述黏附膜60與其下方一層的所述晶片21錯位設置。
在另一些實施例中，採用導線上膜方式進行引線鍵合（未圖示）。多個所述晶片沿垂直於所述基板的方向對齊設置，相鄰兩個晶片之間的黏附膜覆蓋其下方一層的晶片上的第一連接端以及第一導電線。
可以理解的是，本發明實施例中利用引線的方式進行電連接僅作為本發明實施例中的一種下位的、可行的具體實施方式，並不構成對本發明的限制，也可以使用其他方式進行電連接，例如混合鍵合或者凸塊互連。
在一實施例中，所述塑封料40的頂表面401與所述第一互連區域31之間的側壁與垂直於所述基板10方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°。
例如，在如圖1所示的實施例中，所述塑封料40的頂表面401和所述第一互連區域31之間的側壁與垂直於所述基板10方向的夾角為0°，即塑封料40的頂表面401與所述第一互連區域31之間的側壁垂直於所述基板10。將塑封料的側壁設置成垂直形狀，工藝更加簡單。
在如圖4所示的實施例中，所述塑封料40的頂表面401和所述第一互連區域31之間的側壁與垂直於所述基板10方向的夾角為角a，其中，角a大於0°，且小於90°。將塑封料的側壁設置成非垂直形，如此，可以更加方便後續與第二封裝結構的互連。
在一實施例中，所述半導體封裝組件還包括：第二封裝結構70，所述第二封裝結構70包括第一焊球71，所述第一焊球71與所述第一互連區域31電連接，其中，所述第一焊球71的高度H大於所述預設高度h。
本發明實施例中，透過設置第一焊球的高度大於塑封料的頂表面與第一互連區域之間的高度，可以使得第二封裝結構能夠與中介層緊密連接，同時，在第二封裝結構與中介層連接後，第二封裝結構與塑封料之間能存在空隙，如此，能增加控制器散熱效率，減小熱量對晶片的影響。
所述第二封裝結構70還包括第二基板72，所述第二基板72的結構與所述基板10的結構可以相同，也可以不同，這裡不再贅述。
在一實施例中，在垂直於所述基板10的方向上，所述塑封料40具有第一厚度；所述第二封裝結構70包括第二塑封料73，在垂直於所述基板10的方向上，所述第二塑封料73具有第二厚度；其中，所述第一厚度大於或等於所述第二厚度。
所述第二封裝結構70還包括至少一個第二晶片結構（未圖示），所述第二晶片結構與所述晶片堆疊結構20中的晶片21的類型相同或不同。
在本發明的一個實施例中，所述第二封裝結構70中包括多個堆疊的第二晶片結構，各個第二晶片結構的堆疊方式與所述晶片堆疊結構20中的晶片21的堆疊方式相同，透過這種設置，提高第二封裝結構70與晶片堆疊結構20之間的機械適配性，提高封裝體的穩定性。
例如，所述第二晶片結構可以為通用閃存存儲晶片（Universal File Store，UFS）。
本發明實施例提供的半導體封裝組件可應用於疊層封裝（Package on Package，PoP）結構的多晶片封裝（UFS Multi Chip Package，UMCP）。
本發明實施例還提供了一種半導體封裝組件的製備方法，具體請參見附圖5，如圖所示，所述方法包括以下步驟：
步驟501：提供基板，所述基板具有第一面；
步驟502：在所述基板上形成晶片堆疊結構，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；
步驟503：在所述晶片堆疊結構上形成中介層，所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述第一互連區域與所述基板之間電連接；
步驟504：形成塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，其中，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。
下面結合具體實施例對本發明實施例提供的半導體封裝組件的製備方法再作進一步詳細的說明。
圖6a至圖6i為本發明實施例提供的半導體封裝組件在製備過程中的結構示意圖。
首先，參見圖6a，執行步驟501，提供基板10，所述基板10具有第一面101。
在一些實施例中，所述基板10可以是印刷電路板（PCB）或再分佈基板。
如圖2所示，所述基板10包括基板襯底11和分別設置在所述基板襯底11的上表面和下表面上的基板上絕緣介質層12和基板下絕緣介質層13。
所述基板襯底11可以為矽襯底、鍺襯底、矽鍺襯底、碳化矽襯底、SOI(絕緣體上矽，Silicon On Insulator)襯底或GOI(絕緣體上鍺，Germanium On Insulator)襯底等，還可以為包括其他元素半導體或化合物半導體的襯底，例如玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述基板上絕緣介質層12和所述基板下絕緣介質層13可以為阻焊層，例如所述基板上絕緣介質層12和所述基板下絕緣介質層13的材料可以為綠漆。
在本發明實施例中，所述基板10的第一面101即為所述基板上絕緣介質層12的上表面。所述基板10還包括第二面102，即為所述基板下絕緣介質層13的下表面。
所述基板10還包括位於所述基板上絕緣介質層12內的基板上連接焊盤14，位於所述基板下絕緣介質層13內的基板下連接焊盤15，以及貫穿所述基板襯底11並將所述基板上連接焊盤14和所述基板下連接焊盤15彼此連接的基板連接通孔16。
所述基板上連接焊盤14和所述基板下連接焊盤15的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。所述基板連接通孔16可以為穿矽通孔（TSV）。
所述基板10還包括分別位於所述基板10相對的兩側的第一信號傳輸區域110和第二信號傳輸區域120。所述第一信號傳輸區域110與後續形成的晶片堆疊結構20電連接，所述第二信號傳輸區域120與後續形成的中介層30電連接。
在一些實施例中，第一信號傳輸區域110與第二信號傳輸區域120不互連。
所述基板10還包括位於所述第一信號傳輸區域110和第二信號傳輸區域120之間的第三信號傳輸區域130，後續晶片堆疊結構20形成在所述第三信號傳輸區域130上。
在一些實施例中，第一信號傳輸區域110與第三信號傳輸區域130互連，第三信號傳輸區域130與第二信號傳輸區域120之間不互連。
接著，參見圖6b，執行步驟502，在所述基板10上形成晶片堆疊結構20，所述晶片堆疊結構20包括沿垂直於所述基板10方向依次堆疊的多個晶片21，所述晶片堆疊結構20與所述基板10的第一面101之間電連接。
在本發明實施例中，採用向上依次堆疊多個晶片的方式，可以節省半導體封裝組件的水平面積。
相鄰兩個所述晶片21之間透過黏附膜60連接，所述晶片堆疊結構20與基板10之間也透過黏附膜60連接，在本發明的一個實施例中，黏附膜60可以是DAF。
接著，參見圖6c至圖6d，執行步驟503，在所述晶片堆疊結構20上形成中介層30，所述中介層30具有第一互連面301，所述第一互連面301具有第一互連區域31和第二互連區域32，所述第一互連區域31與所述基板10之間電連接。
具體地，先參見圖6c，在圓環1上黏貼載帶2，然後在載帶2上黏貼黏附膜60，然後將中介層黏貼在黏附膜60上，此時的中介層為整片的條狀，對中介層進行切割，形成如圖6c所示的一個一個的單元。
參見圖6c和圖6d，在形成中介層30後，在所述中介層30的第一互連區域31上形成在垂直於基板10的方向上具有預設高度h的覆蓋層80，所述覆蓋層80的側壁與垂直於所述基板10方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°。
在本發明的一個實施例中，覆蓋層的材料可以是聚醯亞胺、聚酯類材料、聚乙烯對苯二甲酸酯膜等。
在圖6d所示的實施例中，所述覆蓋層80的側壁與垂直於所述基板10方向的夾角為0°，形成的塑封料的結構如圖1所示，在其他實施例中，所述覆蓋層的側壁與垂直於所述基板方向的夾角大於0°，且小於90°，形成的塑封料的結構如圖4所示。
本發明實施例中，透過在所述中介層的第一互連區域上形成覆蓋層，如此，後續形成塑封料後，既能避免塑封過程中塑封料對第一互連區域的污染，還能在中介層30上透過預設厚度的覆蓋層來設定中介層30上第一互連區域上的暴露高度，使得第一互連區域的預設高度設計更為靈活，此外，覆蓋層的使用，使得在塑封的時候無需使用異形封裝模具，而可以直接透過去除覆蓋層的方式露出第一互連區域，能減少成本，同時形成工藝也更為簡單。
在形成覆蓋層80後，需要將貼附在所述圓環1上的中介層進行清洗，以便清除雜質和灰塵，以避免中介層不乾淨而對半導體封裝組件的性能產生影響。
接著，繼續參見圖6d，在所述晶片堆疊結構20上形成中介層30。
具體地，將中介層30從載帶2上分離，利用中介層30底部的黏附膜60將中介層30黏附到晶片堆疊結構20頂部的晶片上。
如圖3所示，所述中介層30包括基底33和分別設置在所述基底33的上表面和下表面上的中介上絕緣介質層34和中介下絕緣介質層35。
所述基底33可以為矽襯底、鍺襯底、矽鍺襯底、碳化矽襯底、SOI(絕緣體上矽，Silicon On Insulator)襯底或GOI(絕緣體上鍺，Germanium On Insulator)襯底等，還可以為包括其他元素半導體或化合物半導體的襯底，例如玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述中介上絕緣介質層34和所述中介下絕緣介質層35可以為阻焊層，例如所述中介上絕緣介質層34和所述中介下絕緣介質層35的材料可以為綠漆。
在一實施例中，所述中介層30的基底33內具有電磁屏蔽層（未圖示）。透過在中介層的基底內設置電磁屏蔽層，可以防止第二封裝結構與晶片堆疊結構之間發生信息干擾，影響器件工作。
繼續參見圖6d，所述方法還包括：在所述第一互連區域31上形成多個第一焊盤311，在所述第二互連區域32上形成多個第二焊盤321，其中，所述第二焊盤321的數量大於所述第一焊盤311的數量，所述第二焊盤321的面積小於所述第一焊盤311的面積。
因為第一焊盤後續需要與第二封裝結構進行匹配互連，因此佈局設計相對比較固定，而第二焊盤承載的是第二封裝結構與基板的互連，因此佈局設計更為靈活，將第二焊盤設計成數量較多，面積較小，可以提高信號傳輸效率。
所述第一焊盤311和所述第二焊盤321位於所述中介上絕緣介質層34內。
所述第一焊盤311和所述第二焊盤321的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。
在一實施例中，在垂直於所述基板10的方向上，所述基板10具有第一厚度，所述中介層30具有第二厚度，其中，所述第一厚度大於所述第二厚度。
繼續參見圖6d，所述方法還包括：在形成中介層30後，
形成第一導電線51；每個所述晶片21透過所述第一導電線51與所述基板10之間電連接；
形成第二導電線52；所述第二互連區域32透過所述第二導電線52與所述基板10之間電連接。
具體地，所述晶片21具有第一連接端201，所述第一連接端201與所述第一信號傳輸區域110位於同一側，從所述第一連接端201上引出第一導電線51到所述第一傳輸區域110上，以實現所述晶片21與所述基板10之間的電連接。
所述第二互連區域32上形成有第二焊盤321，從第二焊盤321上引出第二導電線52到所述第二傳輸區域120上，以實現所述中介層30與所述基板10之間的電連接。本發明實施例中，所述晶片堆疊結構與所述基板之間採用引線鍵合方式進行電連接，其中，引線鍵合方式包括懸垂（Overhang）方式和導線上膜（Film on wire，FOW）方式。
圖6d所示的實施例中，採用懸垂方式進行引線鍵合。相鄰兩個晶片21之間透過黏附膜60連接，所述黏附膜60不覆蓋其下方一層的晶片21上的第一連接端201以及第一導電線51，所述黏附膜60與其下方一層的所述晶片21錯位設置。
在另一些實施例中，採用導線上膜方式進行引線鍵合（未圖示）。多個所述晶片沿垂直於所述基板的方向對齊設置，相鄰兩個晶片之間的黏附膜覆蓋其下方一層的晶片上的第一連接端以及第一導電線。
接著，參見圖6e至圖6h，執行步驟504，形成塑封料40，所述塑封料40密封所述晶片堆疊結構20、所述中介層30和所述基板10的第一面101，其中，所述第一互連區域31不被所述塑封料40密封，所述第二互連區域32被所述塑封料40密封，且所述第二互連區域32上的所述塑封料40的頂表面401與所述第一互連區域31之間具有預設高度h。
具體地，先參見圖6e，所述方法還包括：在形成覆蓋層80後，形成第一封裝模具91；所述第一封裝模具91的表面平行於所述基板10的表面，所述第一封裝模具91位於所述覆蓋層80的上方，且與所述覆蓋層80之間存在一定距離。
繼續參見圖6e，所述方法還包括：形成第二封裝模具92，所述第二封裝模具92位於所述基板10的下方，且平行於所述基板10的表面。
接著，參見圖6f，所述方法還包括：以第一封裝模具91為掩膜，形成密封所述晶片堆疊結構20、所述中介層30、所述覆蓋層80和所述基板10的第一面101的塑封料預層400。
具體地，以第一封裝模具91和第二封裝模具92為掩膜，形成塑封料預層400。
在形成塑封料預層400後，去除所述第一封裝模具91和所述第二封裝模具92。
接著，參見圖6g，去除部分所述塑封料預層400，暴露所述覆蓋層80。
具體地，可以用砂輪在所述塑封料預層400的表面進行打磨，去除部分塑封料預層400，以形成塑封料40。在本發明的一個實施例中，塑封料40可以是EMC。
在本發明的一個實施例中，在去除所述第一封裝模具91和第二封裝模具92後，還包括去除基板下方的塑封料預層，暴露出基板的第二面。
在本發明的一個實施例中，在去除基板下方的塑封料預層，暴露出基板的第二面之後，去除中介層上的部分所述塑封料預層，暴露出所述覆蓋層80。透過這樣除去多餘塑封料預層的步驟，有效的控制塑封過程中的應力，防止基板、晶片堆疊結構以及中介層之間發生翹曲，影響封裝穩定性。
接著，參見圖6h，去除所述覆蓋層80，暴露所述第一互連區域31。
具體地，所述去除覆蓋層80，包括：使用化學溶液去除所述覆蓋層80，所使用的化學溶液可以溶解所述覆蓋層，但是不對晶片以及塑封料等結構造成損失。
繼續參見圖6h，在形成塑封料40後，在所述基板10的第二面102上形成基板連接凸塊17，所述基板連接凸塊17包括導電材料。
接著，參見圖6i，所述方法還包括：形成第二封裝結構70，在所述第二封裝結構70上形成第一焊球71，所述第一焊球71與所述第一互連區域31電連接，其中，所述第一焊球71的高度H大於所述預設高度h。
本發明實施例中，透過設置第一焊球的高度大於塑封料的頂表面與第一互連區域之間的高度，可以使得第二封裝結構能夠與中介層緊密連接，同時，在第二封裝結構與中介層連接後，第二封裝結構與塑封料之間能存在空隙，如此，能增加控制器散熱效率，減小熱量對晶片的影響。
所述第二封裝結構70還包括第二基板72，所述第二基板72的結構與所述基板10的結構相同，這裡不再贅述。
在一實施例中，在垂直於所述基板10的方向上，所述塑封料40具有第一厚度；所述第二封裝結構70包括第二塑封料73，在垂直於所述基板10的方向上，所述第二塑封料73具有第二厚度；其中，所述第一厚度大於或等於所述第二厚度。
所述第二封裝結構70還包括第二晶片結構（未圖示），所述第二晶片結構與所述晶片堆疊結構20的類型相同或不同。
例如，所述第二晶片結構可以為通用閃存存儲晶片（Universal File Store，UFS）。
以上所述，僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
工業實用性
本發明實施例中，透過設置中介層，後續第二封裝結構可以透過中介層上的第一互連區域與晶片堆疊結構以及基板連接，如此，可實現不同類型或不同規格的晶片結構之間的互連，使得不同晶片結構之間的組合更加靈活。同時因為晶片堆疊結構和後續與晶片堆疊結構連接的第二封裝結構是獨立封裝的，因此也更加容易進行測試和失效分析。並且由於中介層的第一互連區域與塑封料的頂表面之間存在預設高度，如此，第二封裝結構可放置於第一互連區域上，由塑封料圍成的區域內，進而減少整體結構的高度和尺寸。
1:圓環 2:載帶 10:基板 101:第一面 102:第二面 11:基板襯底 12:基板上絕緣介質層 13:基板下絕緣介質層 14:基板上連接焊盤 15:基板下連接焊盤 16:基板連接通孔 17:基板連接凸塊 110:第一信號傳輸區域 120:第二信號傳輸區域 130:第三信號傳輸區域 20:晶片堆疊結構 21:晶片 201:第一連接端 30:中介層 31:第一互連區域 32:第二互連區域 301:第一互連面 311:第一焊盤 321:第二焊盤 33:基底 34:中介上絕緣介質層 35:中介下絕緣介質層 40:塑封料 401:頂表面 400:塑封料預層 51:第一導電線 52:第二導電線 60:黏附膜 70:第二封裝結構 71:第一焊球 72:第二基板 73:第二塑封料 80:覆蓋層 91:第一封裝模具 92:第二封裝模具 H:高度 h:預設高度
為了更清楚地說明本發明實施例或傳統技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。 圖1為本發明實施例提供的半導體封裝組件的結構示意圖； 圖2為本發明實施例提供的基板的結構示意圖； 圖3為本發明實施例提供的中介層的結構示意圖； 圖4為本發明另一實施例提供的半導體封裝組件的結構示意圖； 圖5為公開實施例提供的半導體封裝組件的製備方法的流程示意圖； 圖6a至圖6i為本發明實施例提供的半導體封裝組件在製備過程中的器件結構示意圖。
10:基板
20:晶片堆疊結構
21:晶片
201:第一連接端
30:中介層
31:第一互連區域
32:第二互連區域
311:第一焊盤
321:第二焊盤
40:塑封料
401:頂表面
51:第一導電線
52:第二導電線
60:黏附膜
70:第二封裝結構
71:第一焊球
72:第二基板
73:第二塑封料
H:高度
h:預設高度

Claims (10)

  1. 一種半導體封裝組件，包括：基板，所述基板具有第一面；晶片堆疊結構，位於所述基板上，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；中介層，位於所述晶片堆疊結構上；所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述第一互連區域上包括多個第一焊盤，所述第二互連區域上包括多個第二焊盤；所述第一互連區域與所述基板之間電連接；以及塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，其中，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。
  2. 如請求項1所述的半導體封裝組件，其中，還包括：第一導電線，每個所述晶片透過所述第一導電線與所述基板之間電連接；以及第二導電線，所述第二互連區域透過所述第二導電線與所述基板之間電連接。
  3. 如請求項1所述的半導體封裝組件，其中，所述第二焊盤的數量大於所述第一焊盤的數量，所述第二焊盤的面積小於所述第一焊盤的面積。
  4. 如請求項1所述的半導體封裝組件，其中，所述塑封料的頂表面與所述第一互連區域之間的側壁與垂直於所述基板方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°。
  5. 如請求項1所述的半導體封裝組件，其中，所述中介層包括基底，所述基底內具有電磁屏蔽層；和/或在垂直於所述基板的方向上，所述基板具有第一厚度，所述中介層具有第二厚度，其中，所述第一厚度大於所述第二厚度；和/或其中，所述半導體封裝組件還包括：第二封裝結構，所述第二封裝結構包括第一焊球，所述第一焊球與所述第一互連區域電連接，其中，所述第一焊球的高度大於所述預設高度。
  6. 一種半導體封裝組件的製備方法，包括：提供基板，所述基板具有第一面；在所述基板上形成晶片堆疊結構，所述晶片堆疊結構包括沿垂直於所述基板方向依次堆疊的多個晶片，所述晶片堆疊結構與所述基板的第一面之間電連接；在所述晶片堆疊結構上形成中介層，所述中介層具有第一互連面，所述第一互連面具有第一互連區域和第二互連區域，所述 第一互連區域上包括多個第一焊盤，所述第二互連區域上包括多個第二焊盤；所述第一互連區域與所述基板之間電連接；以及形成塑封料，所述塑封料密封所述晶片堆疊結構、所述中介層和所述基板的第一面，其中，所述第一互連區域不被所述塑封料密封，所述第二互連區域被所述塑封料密封，且所述第二互連區域上的所述塑封料的頂表面與所述第一互連區域之間具有預設高度。
  7. 如請求項6所述的方法，其中，在所述晶片堆疊結構上形成中介層包括：提供中介層，所述中介層的底部具有黏附層，將所述中介層透過所述黏附層黏附到所述晶片堆疊結構上。
  8. 如請求項6所述的方法，其中，還包括：在形成中介層後，形成第一導電線；每個所述晶片透過所述第一導電線與所述基板之間電連接；形成第二導電線；所述第二互連區域透過所述第二導電線與所述基板之間電連接；所述方法還包括：在所述第一互連區域上形成多個所述第一焊盤，在所述第二互連區域上形成多個所述第二焊盤，其中，所述第二焊盤的數量大於所述第一焊盤的數量，所述第二焊盤的面積小於所述第一焊盤的面積。
  9. 如請求項6所述的方法，其中，所述方法還包括：在形成中介層後，在所述中介層的第一互連區域上形成具有所述預設高度的覆蓋層，所述覆蓋層的側壁與垂直於所述基板方向的夾角為第一夾角，所述第一夾角大於或等於0°，且小於90°；在形成覆蓋層後，形成第一封裝模具；所述第一封裝模具的表面平行於所述基板的表面，所述第一封裝模具位於所述覆蓋層的上方，且與所述覆蓋層之間存在一定距離；以第一封裝模具為掩膜，形成密封所述晶片堆疊結構、所述中介層、所述覆蓋層和所述基板的第一面的塑封料預層；去除部分所述塑封料預層，暴露所述覆蓋層；以及去除所述覆蓋層，暴露所述第一互連區域。
  10. 如請求項6所述的方法，其中，還包括：形成第二封裝結構，在所述第二封裝結構上形成第一焊球，將所述第一焊球與所述第一互連區域電連接，其中，所述第一焊球的高度大於所述預設高度。
TW111141161A 2022-07-08 2022-10-28 半導體封裝組件及製備方法 TWI828396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210806367.7 2022-07-08
CN202210806367.7A CN117410242A (zh) 2022-07-08 2022-07-08 半导体封装组件及制备方法

Publications (2)

Publication Number Publication Date
TW202315034A TW202315034A (zh) 2023-04-01
TWI828396B true TWI828396B (zh) 2024-01-01

Family

ID=86605625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141161A TWI828396B (zh) 2022-07-08 2022-10-28 半導體封裝組件及製備方法

Country Status (3)

Country Link
CN (1) CN117410242A (zh)
TW (1) TWI828396B (zh)
WO (1) WO2024007412A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202042355A (zh) * 2018-11-18 2020-11-16 成真股份有限公司 由具有標準商業化可編程邏輯ic晶片及記憶體晶片之晶片級封裝所建構之邏輯驅動器
TW202121513A (zh) * 2019-11-15 2021-06-01 日商日立化成股份有限公司 半導體裝置的製造方法、以及切晶黏晶一體型膜及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
US7800211B2 (en) * 2007-06-29 2010-09-21 Stats Chippac, Ltd. Stackable package by using internal stacking modules
CN204102862U (zh) * 2014-08-01 2015-01-14 深圳市兴森快捷电路科技股份有限公司 一种基于腔体技术多芯片叠加封装装置
CN110797325A (zh) * 2019-12-12 2020-02-14 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的封装结构及其封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202042355A (zh) * 2018-11-18 2020-11-16 成真股份有限公司 由具有標準商業化可編程邏輯ic晶片及記憶體晶片之晶片級封裝所建構之邏輯驅動器
TW202121513A (zh) * 2019-11-15 2021-06-01 日商日立化成股份有限公司 半導體裝置的製造方法、以及切晶黏晶一體型膜及其製造方法

Also Published As

Publication number Publication date
WO2024007412A1 (zh) 2024-01-11
CN117410242A (zh) 2024-01-16
TW202315034A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
TWI757526B (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置及製造其之方法
TWI496270B (zh) 半導體封裝件及其製法
TWI777358B (zh) 半導體封裝
TW201421631A (zh) 半導體封裝件及其製法
TWI651827B (zh) 無基板封裝結構
TWI828396B (zh) 半導體封裝組件及製備方法
US20230402417A1 (en) Semiconductor package and method of manufacturing
TWI835360B (zh) 半導體封裝結構及製備方法
TWI827247B (zh) 半導體封裝元件及製備方法
US20240014188A1 (en) Semiconductor package assembly and manufacturing method
WO2024007406A1 (zh) 一种半导体封装件
US20240014189A1 (en) Semiconductor package structure and manufacturing method
US20230014357A1 (en) Semiconductor package assembly and manufacturing method
US12087737B2 (en) Method of forming chip package having stacked chips
TWI835286B (zh) 半導體封裝結構及製備方法
US20230014834A1 (en) Semiconductor package
US20230197591A1 (en) Electronic package and manufacturing method thereof
US20240038682A1 (en) Semiconductor device package and methods of formation
CN210692483U (zh) 一种封装结构
TW563234B (en) Multi-chip semiconductor package and fabrication method thereof
TW202306061A (zh) 半導體封裝結構及製備方法
CN117650127A (zh) 一种半导体封装结构及其制备方法