TWI827893B - 原子層蝕刻方法 - Google Patents

原子層蝕刻方法 Download PDF

Info

Publication number
TWI827893B
TWI827893B TW109142484A TW109142484A TWI827893B TW I827893 B TWI827893 B TW I827893B TW 109142484 A TW109142484 A TW 109142484A TW 109142484 A TW109142484 A TW 109142484A TW I827893 B TWI827893 B TW I827893B
Authority
TW
Taiwan
Prior art keywords
substrate
surface layer
atomic layer
etching method
gas
Prior art date
Application number
TW109142484A
Other languages
English (en)
Other versions
TW202125631A (zh
Inventor
權俊爀
全鎭晟
朴相俊
趙炳哲
陳光善
Original Assignee
南韓商圓益Ips股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商圓益Ips股份有限公司 filed Critical 南韓商圓益Ips股份有限公司
Publication of TW202125631A publication Critical patent/TW202125631A/zh
Application granted granted Critical
Publication of TWI827893B publication Critical patent/TWI827893B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明涉及利用原子層蝕刻裝置蝕刻基板表面的原子層蝕刻方法。本發明揭露了一種原子層蝕刻方法,包括:基板準備步驟(S10),在基板支撐架上準備基板(100);改性步驟(S20),在基板準備步驟(S10)之後,將包含除了HF以外的鹵素氣體的改性氣體通過結合於製程腔室的遠端電漿體發生裝置自由基化來供應到基板(100)上,進而改性基板(100)的表面層(110);第一吹掃步驟(S30),用於吹掃所述表面層;表面層去除步驟(S40),將包含金屬的前體供應到表面層(110)以去除在改性步驟(S20)中改性的表面層(110);第二吹掃步驟(S50),吹掃基板(100)的表面。

Description

原子層蝕刻方法
本發明涉及利用原子層蝕刻裝置蝕刻基板表面的原子層蝕刻方法。
DRAM、NAND快閃記憶體、CPU、移動CPU等半導體元件,LCD面板、OLED面板、OLED等顯示器面板係經過沉積、蝕刻等一種以上的半導體製程製造而成。
圖1係顯示習知的原子層蝕刻方法的示意圖,習知的原子層蝕刻方法係通過如下的步驟執行:改性步驟,在基板100表面利用氟化氫(HF)改性表面層110;去除步驟,與改性的表面層110發生反應以去除表面層110。
在此,習知的原子層蝕刻方法通常使用氟化氫,所述氟化氫通過強反應性容易改性表面層。
另一方面,習知的原子層蝕刻方法是在改性步驟及去除步驟中高溫加熱基板100的狀態下執行,然而在高溫環境下執行製程時對形成在基板100的半導體結構施加熱衝擊,存在產生基板製造缺陷的作用原因的問題。
然而,在習知的原子層蝕刻方法中使用的氟化氫(HF)具有反應性強的優點,但是因為相比於暴露在氟化氫的整個表面發生均勻的反應(各向同性),在向上方暴露的部分發生更大反應的各向異性,所以存在不適合於各向同性製程條件的問題。
另一方面,在使用其他鹵化物質作為氟化氫的代替物的情況下,相比於氟化氫反應性不高,因此為了提高反應性而要求高溫加熱基板,然而在加熱基板時,對形成在基板的元件結構施加熱衝擊,存在元件結構受損或者降低性能的問題。
專利文獻1:KR101080604 B1。
本發明是為了達到如上所述的目的而提出的,目的在於提供一種利用除了氟化氫以外的鹵素氣體自由基化的改性氣體來執行基板處理,進而可實現各向同性蝕刻的原子層蝕刻方法。
本發明是為了達到如上所述的本發明的目的而提出的,本發明揭露一種原子層蝕刻方法,係利用原子層蝕刻裝置的原子層蝕刻方法,所述原子層蝕刻裝置包括製程腔室、氣體噴射部、基板支撐架和遠端電漿體發生裝置,其中所述製程腔室形成密封的處理空間,所述氣體噴射部設置在所述製程腔室內的上側以向所述處理空間噴射氣體,所述基板支撐架設置在所述製程腔室內的下側以安裝基板;所述方法包括:基板準備步驟S10,在所述基板支撐架上準備基板100;改性步驟S20,在所述基板準備步驟S10之後,將包含除了HF以外的鹵素氣體的改性氣體通過結合於所述製程腔室的遠端電漿體發生裝置自由基化來供應到所述基板100上,進而改性所述基板100的表面層110;第一吹掃步驟S30,用於吹掃所述表面層;表面層去除步驟S40,將包含金屬的前體供應到所述表面層110以去除在所述改性步驟S20中改性的所述表面層110;第二吹掃步驟S50,吹掃所述基板100的表面。
所述遠端電漿體發生裝置通過電容耦合電漿體(CCP)方式、電感耦合電漿體(ICP)方式及電磁波方式中的其中一種方式可將所述改性氣體自由基化。
將所述改性步驟S20至所述表面層去除步驟S40作為一個週期可反復執行數次。
較佳地,所述改性步驟S20的製程壓力相同或者低於所述表面層去除步驟S40的製程壓力。
所述基板支撐架與所述基板之間的距離H較佳為:所述改性步驟S20中的距離H和所述表面層去除步驟S40的距離H彼此相同,或者所述表面層去除步驟S40中的距離H較長。
較佳地,本發明的原子層蝕刻方法係在400℃以下執行。
本發明的原子層蝕刻方法還可包括後處理步驟S60,所述後處理步驟S60供應後處理氣體以對所述基板100的表面進行後處理,進而在所述表面層去除步驟S40之後去除在所述基板100的表面殘留的鹵素化合物。
所述後處理步驟S60可利用包含氫或者氧的氣體執行。
所述後處理步驟S60可利用電漿體方式或者加熱方式執行。
本發明的原子層蝕刻方法為,利用除了氟化氫以外的鹵素氣體自由基化的改性氣體改性表面層,並且去除改性的表面層,進而具有在相對低溫的條件下可實現各向同性蝕刻的同時可環保且穩定地執行基板處理的優點。
更進一步地,本發明的原子層蝕刻方法為,利用除了氟化氫以外的鹵素氣體自由基化的改性氣體來改性表面層,並且去除改性的表面層,可在相對低溫的條件下執行製程,將針對基板的熱衝擊最小化,進而可將由熱衝擊引起的半導體元件受損或者性能降低最小化。
100:基板
110:表面層
120:蝕刻層厚度
S10~S60:步驟
圖1是顯示習知的原子層蝕刻方法的示意圖;
圖2是顯示本發明的原子層蝕刻方法的示意圖;以及
圖3是顯示本發明的原子層蝕刻方法的一示例的流程圖。
以下,參照附圖說明本發明的原子層蝕刻方法。
如圖2和圖3所示,本發明的原子層蝕刻方法係利用原子層蝕刻裝置的原子層蝕刻方法,所述原子層蝕刻裝置包括製程腔室、氣體噴射部、基板支撐架和遠端電漿體發生裝置,其中所述製程腔室形成密封的處理空間,所述氣體噴射部設置在製程腔室內的上側以向所述處理空間噴射氣體,所述基板支撐架設置在製程腔室內的下側以安裝基板;所述方法包括:基板準備步驟S10,在基板支撐架上準備基板100;改性步驟S20,在基板準備步驟S10之後將包含除了HF以外的鹵素氣體的改性氣體通過結合於製程腔室的遠端電漿體發生裝置自由基化來供應到基板100上,進而改性基板100的表面層110;第一吹掃步驟S30,用於吹掃表面層;表面層去除步驟S40,向表面層110供應包含金屬的 前體以去除在改性步驟S20中改性的所述表面層110;第二吹掃步驟S50,吹掃基板100的表面。
首先,對於執行本發明的原子層蝕刻方法的基板100,只要是在製造過程中包括蝕刻製程的部件,則可以是任意一種基板,作為一示例可以是用於製造DRAM、NAND快閃記憶體、CPU、移動CPU等半導體元件,LCD面板、OLED面板等顯示面板的基板等,可以是各種基板。
然後,在所述基板100中,蝕刻對象層的物性有Al2O3、HfO2、ZrO2,最佳為Al2O3。以供參考,在圖2中用Target materials(目標材料)表示,以強調基板100的蝕刻物件的物性。
另外,本發明的原子層蝕刻方法係通過原子層蝕刻裝置執行。
所述原子層蝕刻裝置係通過與原子層沉積方式類似的方式由蝕刻代替沉積的裝置,可實施為各種結構。
作為一示例,與專利文獻1相同,所述原子層蝕刻裝置可包括:製程腔室,形成密封的處理空間;氣體噴射部,配置在製程腔室內的上側以向處理空間噴射氣體;基板支撐架,設置在製程腔室內的下側以安裝基板;遠端電漿體發生裝置。
所述製程腔室係形成為用於執行蝕刻製程的密封的處理空間的結構,可實施為各種結構,諸如由上側開口的腔室主體和可拆卸地與腔室主體結合的桿構成等。
所述氣體噴射部係設置在製程腔室內的上側以向處理空間(諸如基板支撐架)噴射氣體的結構,可實施為各種結構。
所述基板支撐架係設置在製程腔室內的下側以安裝基板的結構,可實施為各種結構。在此,所述基板支撐架可設置有升降組件、加熱器及靜電吸盤等,其中所述升降組件用於針對基板支撐架上面上下地移動基板,所述加熱器用於加熱安裝在基板支撐架的基板,所述靜電吸盤通過靜電力吸附並固定基板。
另外,對於所述基板支撐架,由於存在交換基板、執行製程等情況下要求改變與氣體噴射部的距離,此時設置的基板支撐架可上下移動。
所述遠端電漿體發生裝置為與氣體噴射部結合以可傳遞氣體,進而在與製程腔室結合供應後述的改性氣體時將改性氣體自由基化之後可通過氣體噴射部噴射。
然後,所述遠端電漿體發生裝置可使用電容耦合電漿體(CCP,Capacitor coupled plasma)方式、電感耦合電漿體(ICP,Inductively Coupled Plasma)方式、電磁波(Micro Waver)等作為電漿體發生方式。
所述基板準備步驟S10係在基板支撐架上準備基板100的步驟,根據基板運送方式及交換方式可通過各種方法執行。
例如,所述基板準備步驟S10係在通過運送機器人(圖中未顯示)的執行器運出完成製程的基板100之後將待執行製程的基板100安裝在基板支撐架上。
此時,在所述基板支撐架可設置升降針組件,以從運送機器人的執行器接收基板100,基板支撐架通過上下升降可與升降針元件一同針對基板支撐架的上面升降基板100。
所述改性步驟S20係在基板準備步驟S10之後通過結合於製程腔室的遠端電漿體發生裝置將包含除了HF以外的鹵素氣體的改性氣體自由基化來供應到基板100上以改性基板100的表面層110的步驟,可通過各種方法執行。
在圖2中,考慮到上述的表面層110已被改性,所以圖2中的符號110表示的是modified layer(改性層)。
所述改性氣體作為包含除了HF以外的鹵素氣體的氣體,可使用包含除了HF以外的NF3、F2、CF4、HCl、HBr、SF6、Cl2等的氣體。
然後,如上所述,所述改性步驟S20為用於將改性氣體自由基化的遠端電漿體發生裝置,可使用CCP(Capacitor coupled plasma)方式、ICP(Inductively Coupled Plasma)方式、電磁波(Micro Waver)方式等。
另外,所述基板100通過執行改性步驟S20被改性成通過執行後續的表面層去除步驟S40可去除表面層110的物性。
作為一示例,蝕刻對象基板100的物性為Al2O3並且改性氣體使用NF3、F2、CF4中的其中一種的情況下,執行改性步驟S20之後的表面層110的物性從Al2O3變換為AlF。
另一方面,針對具有Al2O3的物性的基板100應該以500℃以上的溫度進行加熱以與改性氣體發生反應,然而這可能對形成在基板100的元件引起熱問題。
據此,若在將改性氣體噴射於基板100時將改性氣體自由基化來噴射於基板100進而改性表面層110,則可在相對低溫度條件下改性基板100的表面層110。
所述第一吹掃步驟S30係用於吹掃表面層的步驟,可通過各種方法執行。
作為一示例,所述第一吹掃步驟S30可利用氬氣(Ar)等惰性氣體執行吹掃,以去除殘留在基板100表面的改性氣體。
在此,在執行所述改性步驟S20的過程中將諸如氬氣(Ar)等惰性氣體持續噴射於製程腔室(圖中未顯示)內,進而在注入改性氣體之後可連續執行第一吹掃步驟S30。
所述表面層去除步驟S40係向表面層110供應包含金屬的前體以去除在改性步驟S20中改性的表面層110的步驟,可通過各種方法執行。
所述包含金屬的前體係去除在改性步驟S20之後被改性的表面層110的前體,根據改性的表面層110的物性發生變化。
作為一示例,在所述基板100中蝕刻對象層的物性為Al2O3、HfO2、ZrO2的情況下,包含金屬的前體可使用TMA或者DMAI、ACAC等的前體。
作為具體示例,在執行所述改性步驟S20之後的表面層110的物性從Al2O3轉變為AlF,在表面層去除步驟S40中通過TMA或者DMAI、ACAC等的金屬有機前體(Metal organic procursor)可去除AlF。
在圖2中,為了顯示被包含金屬的前體去除的層,使用蝕刻層厚度(Etched layer thickness)120表示該層。
所述第二吹掃步驟S50係吹掃基板100表面的步驟,可通過各種方法執行。
在此,在所述改性步驟S20、表面層去除步驟S40執行中也將氬氣(Ar)等惰性氣體持續噴射於製程腔室(圖中未顯示)內,進而在注入改性氣體之後可與第一吹掃步驟S30一同連續執行第二吹掃步驟S50。
另一方面,所述改性步驟S20至表面層去除步驟S40為一個週期,根據待去除的表面層110的厚度可反復執行數次。
亦即,為了以所述所需厚度左右蝕刻基板100,將改性步驟S20至表面層去除步驟S40作為一個週期可反復執行數次。
另一方面,執行所述表面層去除步驟S40之後被改性的表面層110未完全被去除,而是在基板100的上面殘留一部分。
亦即,在執行所述表面層去除步驟S40之後,需去除在基板100的上面殘留的改性物質。
據此,本發明的原子層蝕刻方法還可包括後處理步驟S60,所述後處理步驟S60為供應後處理氣體以對基板100的表面進行後處理,以在表面層去除步驟S40之後去除在基板100的表面殘留的鹵素化合物。
所述後處理步驟S60係在表面層去除步驟S40之後去除在基板100表面殘留的鹵素化合物的步驟,可通過各種方法執行。
考慮到待去除的物性為鹵素化合物,所述後處理氣體可使用包含氫(H)或者氧(O)的氣體。
更詳細地說,所述後處理氣體係包含氫(H)的氣體,有H2O、H2O2、NH3、H2等,包含氧(O)的氣體有H2O、H2O2、O2、O3等。
另一方面,H2O、H2O2、O3的情況下,通過加熱基板也可去除殘留鹵素化合物,但是在NH3、H2、O2的情況下,反應性低,利用電漿體自由基化也可去除殘留鹵素化合物。
亦即,所述後處理步驟S60可對後處理氣體施加電漿體來執行。
在此,對於將後處理氣體自由基化,可利用遠端電漿體發生裝置執行。
此時,用於將所述後處理氣體自由基化的遠端電漿體發生裝置可使用諸如上述的用於將改性氣體自由基化的遠端電漿體發生裝置。
然後,所述遠端電漿體發生裝置可使用電容耦合電漿體(CCP,Capacitor coupled plasma)方式、電感耦合電漿體(ICP,Inductively Coupled Plasma)方式、電磁波(Micro Waver)方式等。
另一方面,本發明的原子層蝕刻方法為,在包括後處理步驟S60的情況下,將改性步驟S20至後處理步驟S60作為一個週期可反復執行數次。
作為另一示例,本發明的原子層蝕刻方法為,將改性步驟S20至表面層去除步驟S40作為一個週期反復執行數次,之後最終可執行後處理步驟S60。
另一方面,如上所述,包括所述改性步驟S20至表面層去除步驟S40或者改性步驟S20至後處理步驟S60的本發明的原子層蝕刻方法可通過各種 製程條件執行,並且可在一個製程腔室連續執行,或者按各個步驟或只有表面層去除步驟S40在獨立的製程腔室執行。
作為一示例,本發明的原子層蝕刻方法為根據各個步驟改變製程條件的同時可在製程腔室內執行,其中所述製程腔室具有安裝有基板100的基座及設置在基座上部的基板支撐架。
在此,可在所述改性步驟S20的製程壓力相同或者低於表面層去除步驟S40的製程壓力的條件下執行。
若在所述改性步驟S20的製程壓力相同或者低於表面層去除步驟S40的製程壓力的條件下執行,則增加改性氣體平均自由路程(Mean free path)及自由基的持續時間(life time),進而在縱橫比(AR,Aspect ratio)大的圖形內也可供應改性氣體。
對於所述改性步驟S20的情況,若製程壓力高,則可形成厚度相對大的改性的表面層110,所以較佳在相對低的製程壓力下執行。
對此,所述表面層去除步驟S40為,在短時間內有效去除表面層110,所以較佳在相對高的製程壓力下執行。
作為類似的製程條件,設置安裝有基板100的基座可上下移動,此時在基板支撐架與基板之間的距離H為:改性步驟S20中的距離H和表面層去除步驟S40的距離H彼此相同,或者表面層去除步驟S40中的距離H較長,可在該條件下執行。
對於所述改性步驟S20的情況,若基板支撐架與基板之間的製程距離H短,則可形成厚度相對大的改性的表面層110,所以較佳在距離H相對長的條件下執行。
對此,所述表面層去除步驟S40為,在短時間內有效去除表面層110,所以較佳在相對短的製程距離H下執行。
更進一步地,調節所述基板支撐架與基板之間的距離,因此若在改性步驟S20中距離變長,則基板100的表面密度相對降低,最終增加改性氣體的平均自由路程(Mean free path),進而在縱橫比(AR,Aspect ratio)大的圖形內也可供應。
另一方面,本發明的原子層蝕刻方法的特徵在於在執行表面蝕刻方面將針對基板100的熱衝擊最小化,所以較佳在400℃以下的溫度條件下執行。
以上僅說明了可由本發明實現的較佳實施例的一部分,眾所周知本發明的範圍不得限於上述的實施例來解釋,以上說明的本發明的技術思想及其根本的技術思想全部包括在本發明的範圍內。
100:基板
110:表面層
120:蝕刻層厚度

Claims (7)

  1. 一種原子層蝕刻方法,係利用原子層蝕刻裝置的原子層蝕刻方法,所述原子層蝕刻裝置包括:製程腔室、氣體噴射部、基板支撐架和遠端電漿體發生裝置,其中所述製程腔室形成密封的處理空間,所述氣體噴射部設置在所述製程腔室內的上側以向所述處理空間噴射氣體,所述基板支撐架設置在所述製程腔室內的下側以安裝基板,所述原子層蝕刻方法包括:基板準備步驟(S10),在所述基板支撐架上準備基板(100);改性步驟(S20),在所述基板準備步驟(S10)之後,將包含除了HF以外的鹵素氣體的改性氣體通過結合於所述製程腔室的遠端電漿體發生裝置進行自由基化後通過所述氣體噴射部來供應到所述基板(100)上,進而改性所述基板(100)的表面層(110);第一吹掃步驟(S30),用於吹掃所述表面層;表面層去除步驟(S40),將包含金屬的前體供應到所述表面層(110)以去除在所述改性步驟(S20)中改性的所述表面層(110);以及第二吹掃步驟(S50),吹掃所述基板(100)的表面,其中,所述基板支撐架設置成能夠上下移動,以及其中,所述氣體噴射部及所述基板之間的製程距離(H)為:所述改性步驟(S20)中的製程距離(H)相比於所述表面層去除步驟(S40)中的製程距離(H)較長,其中,將所述改性步驟(S20)至所述表面層去除步驟(S40)作為一個週期來反復執行數次,並且所述改性步驟(S20)至所述表面層去除步驟(S40)是在一個製程腔室內連續執行。
  2. 根據請求項1所述的原子層蝕刻方法,其中,所述遠端電漿體發生裝置通過電容耦合電漿體(CCP)方式、電感耦合電漿體(ICP)方式及電磁波方式中的其中一種將所述改性氣體自由基化。
  3. 根據請求項1或2所述的原子層蝕刻方法,其中,所述改性步驟(S20)的製程壓力相同或者低於所述表面層去除步驟(S40)的製程壓力。
  4. 根據請求項1或2所述的原子層蝕刻方法,其中,所述原子層蝕刻方法在400℃以下執行。
  5. 根據請求項1或2所述的原子層蝕刻方法,其中,還包括:後處理步驟(S60),供應後處理氣體以對所述基板(100)的表面進行後處理,進而在所述表面層去除步驟(S40)之後去除在所述基板(100)的表面殘留的鹵素化合物。
  6. 根據請求項5所述的原子層蝕刻方法,其中,所述後處理步驟(S60)係利用包含氫或氧的氣體執行。
  7. 根據請求項6所述的原子層蝕刻方法,其中,所述後處理步驟(S60)係利用電漿體方式或加熱方式執行。
TW109142484A 2019-12-20 2020-12-02 原子層蝕刻方法 TWI827893B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0171653 2019-12-20
KR1020190171653A KR20210079649A (ko) 2019-12-20 2019-12-20 원자층 식각 방법

Publications (2)

Publication Number Publication Date
TW202125631A TW202125631A (zh) 2021-07-01
TWI827893B true TWI827893B (zh) 2024-01-01

Family

ID=76383397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142484A TWI827893B (zh) 2019-12-20 2020-12-02 原子層蝕刻方法

Country Status (4)

Country Link
US (1) US11450531B2 (zh)
KR (1) KR20210079649A (zh)
CN (1) CN113013031A (zh)
TW (1) TWI827893B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921359B (zh) * 2021-08-16 2024-04-26 江汉大学 一种吸收波材料的表面改性方法
JP7231683B1 (ja) 2021-08-30 2023-03-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201738952A (zh) * 2016-02-23 2017-11-01 東京威力科創股份有限公司 原子層蝕刻用方法與系統
US20180184970A1 (en) * 2016-12-29 2018-07-05 Hill-Rom Services, Inc. Video Monitoring to Detect Sleep Apnea
TW201835680A (zh) * 2016-12-23 2018-10-01 美商蘭姆研究公司 原子層蝕刻方法與設備
US20180366343A9 (en) * 2016-02-04 2018-12-20 Lam Research Corporation Control of directionality in atomic layer etching

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101702869B1 (ko) * 2015-09-10 2017-02-06 주식회사 케이씨텍 원자층 식각장치
US10032661B2 (en) * 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
CN110473769A (zh) * 2018-05-11 2019-11-19 圆益Ips股份有限公司 薄膜形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180366343A9 (en) * 2016-02-04 2018-12-20 Lam Research Corporation Control of directionality in atomic layer etching
TW201738952A (zh) * 2016-02-23 2017-11-01 東京威力科創股份有限公司 原子層蝕刻用方法與系統
TW201835680A (zh) * 2016-12-23 2018-10-01 美商蘭姆研究公司 原子層蝕刻方法與設備
US20180184970A1 (en) * 2016-12-29 2018-07-05 Hill-Rom Services, Inc. Video Monitoring to Detect Sleep Apnea

Also Published As

Publication number Publication date
KR20210079649A (ko) 2021-06-30
CN113013031A (zh) 2021-06-22
US11450531B2 (en) 2022-09-20
US20210193473A1 (en) 2021-06-24
TW202125631A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
CN107946163B (zh) 将氧化钇化学转化为氟化钇及氟氧化钇以发展用于等离子体部件的预处理的抗腐蚀涂层
TWI827893B (zh) 原子層蝕刻方法
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP6568769B2 (ja) 基板処理方法及び基板処理装置
JP2022092006A (ja) 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
KR101326704B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법
TWI525700B (zh) Plasma etching method, a plasma etching apparatus and a computer storage medium
TWI636503B (zh) 氧化矽膜的選擇性蝕刻方法
JP2009117808A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
TW201608605A (zh) 改質處理方法及半導體裝置之製造方法
JP2019197903A (ja) 処理装置
KR101528289B1 (ko) 질화 티탄막의 형성 방법
JP2017092144A (ja) 基板処理方法及び基板処理装置
TW202117841A (zh) 蝕刻方法及基板處理系統
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
JP5710033B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR101255763B1 (ko) 기판 처리 방법
KR102646730B1 (ko) 원자층 식각 방법
JP2012209585A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
TWI810629B (zh) 原子層蝕刻方法及裝置
JP2008109050A (ja) 半導体装置の製造方法
JP2020096155A (ja) 基板処理方法
JP2005109030A (ja) 電子デバイス製造方法
JP7190940B2 (ja) 基板処理方法及び基板処理装置
KR20220064147A (ko) 기판 처리 방법