TWI822048B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI822048B TWI822048B TW111118662A TW111118662A TWI822048B TW I822048 B TWI822048 B TW I822048B TW 111118662 A TW111118662 A TW 111118662A TW 111118662 A TW111118662 A TW 111118662A TW I822048 B TWI822048 B TW I822048B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- contact
- insulating layer
- conductive
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 55
- 239000003990 capacitor Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 37
- 239000002131 composite material Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 328
- 230000002093 peripheral effect Effects 0.000 description 26
- 230000004888 barrier function Effects 0.000 description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 17
- 230000003667 anti-reflective effect Effects 0.000 description 17
- 229910052799 carbon Inorganic materials 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000007788 liquid Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000008439 repair process Effects 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
一種半導體裝置，包括一第一絕緣層，位於一基板上；一接觸插塞，位於前述第一絕緣層中且與基板的表面接觸；一電容結構，位於前述接觸插塞的上方，且此電容結構具有一導電層位於前述第一絕緣層的上方；一第二絕緣層，位於前述第一絕緣層的上方並覆蓋電容結構；以及一電容接觸件，位於前述電容結構上。電容接觸件包括一第一接觸部，穿過前述第二絕緣層且與前述電容結構的前述導電層接觸；以及一第二接觸部，連接前述第一接觸部的外表面，前述第二接觸部圍繞前述第一接觸部的下部。
Description
本發明是關於一種半導體裝置及其製造方法，特別是有關於具有電容接觸件的半導體裝置及其製造方法。
動態隨機存取記憶體廣泛地應用於消費性電子產品中。為了增加動態隨機存取記憶體內的元件集積度以及改善其整體表現，目前其製造技術朝向元件尺寸的微縮化而努力。然而，當元件尺寸縮小，許多挑戰隨之而生。例如，傳統半導體裝置會覆蓋金屬層在陣列區中的記憶單元板件上，以降低後續形成於金屬層上的接觸件的阻值，但是此金屬層也阻礙了記憶單元板件在後段連線製程中需要通入適當氣體以修補製程缺陷的路徑。
實施例提供一種半導體裝置，包括第一絕緣層，位於一基板上；一接觸插塞，位於第一絕緣層中且與基板的表面接觸；一電容結構，位於接觸插塞的上方且具有一導電層位於前述第
一絕緣層的上方；第二絕緣層，位於第一絕緣層的上方並覆蓋電容結構；以及一電容接觸件，位於電容結構上。電容接觸件包括第一接觸部，穿過第二絕緣層且與電容結構的導電層接觸；以及第二接觸部，連接第一接觸部的外表面且圍繞第一接觸部的下部。
實施例提供一種半導體裝置的製造方法，包括提供一基板，並在基板上形成一記憶單元板件。記憶單元板件包括第一絕緣層位於基板上；一接觸插塞，位於第一絕緣層中且與基板的表面接觸；以及一電容結構位於接觸插塞的上方，且此電容結構具有一導電層位於第一絕緣層的上方。製造方法還包括形成第二絕緣層於第一絕緣層的上方，且第二絕緣層覆蓋記憶單元板件；以及形成一電容接觸件於電容結構上，此電容接觸件包括第一接觸部以及第二接觸部。第一接觸部穿過第二絕緣層且與電容結構的導電層接觸。第二接觸部連接第一接觸部的外表面且圍繞第一接觸部的下部。
A1:陣列區
A2:週邊區
100:基板
BL:位元線
102:第一絕緣層
104:接觸插塞
106:阻障結構
1061:第一阻障層
1062:第二阻障層
107:金屬接觸導線
108:支撐件
1082:底部支撐件
1084:中間支撐件
1086:頂部支撐件
110:電容結構
112:第一電極
114:介電層
116:導電材料
116’:導電層
116F:填充部
116C:覆蓋部
120:第一氧化物材料
120’,432,432’:第一氧化層
122,422:光阻層
130,130’,430,430’:第二絕緣層
132,132’,434,434’:第二氧化層
134,134’:第三氧化層
CP:記憶單元板件
140,440:圖案轉移層
141,441:含碳層
142,442:抗反射層
150,450:圖案化遮罩層
15a,15b,45a,45b:遮罩圖案
151,152,451,452:開口
161,461:第一接觸孔
161L,191L,461L,491L:下部
162,462:第二接觸孔
170,470:氣穴
180,180’,480,480’:導電複合材料
181,481:襯層
182,482:導電材料層
190,190’,490:電容接觸件
191,191’,491:第一接觸部
192,192’,492:第二接觸部
194:第二接觸件
116a,120a,142a,192a,442a,492a:頂面
116s:側面
120s,132s,134s,191s,192s,432s,434s:側壁
132b,161b,162b,191b,192b,432b,461b,462b,491b,492b:底面
191s,491s:外表面
d2,d1:直徑
P1:第一節距
P2:第二節距
CA1,CA2:面積
2B-2B、3B-3B、5B-5B:線
D1:第一方向
D2:第二方向
D3:第三方向
第1A、1B、1C、1D、1E、1F、1G、1H圖是根據本發明實施例的半導體裝置在不同製造階段的剖面示意圖。
第2A圖是根據本發明實施例在陣列區中形成的電容接觸件的俯視示意圖；第2B圖是沿著第2A圖中的線2B-2B所擷取的剖面圖；第2C圖是本發明實施例中各個電容接觸件所包含的第一接觸部以及第二接觸部的示意圖。
第3A圖是根據本發明其他實施例在陣列區中形成的電容接觸件的俯視示意圖；第3B圖是沿著第3A圖中的線3B-3B所擷取的剖面示意圖。
第4A、4B、4C、4D、4E、4F圖是根據本發明實施例的半導體裝置在不同製造階段的剖面示意圖。
第5A圖是根據本發明實施例在陣列區中形成的電容接觸件的俯視示意圖；第5B圖是沿著第5A圖中的線5B-5B所擷取的剖面圖。
根據本揭露實施例之半導體裝置及其製造方法，可以增加電容接觸件與電容結構的導電層之間的接觸面積，以降低電容結構因導電層的材料(例如僅有矽鍺材料)而導致的電容接觸件高阻值。再者，進行氫氣燒結時，氫氣可以順利修補實施例的電容結構的導電層的含矽表面的懸浮鍵，進而降低半導體裝置的臨界電壓，以利於半導體裝置的高頻操作與運用。
再者，所述半導體裝置及其製造方法例如是應用於動態隨機存取記憶體(DRAM)中。雖然實施例之剖面圖式僅繪製部分的陣列區(其中形成部分的記憶單元板件)以及鄰接的部分的週邊區以做示例說明但本揭露並不限制於所示出的部件。
參照第1A圖，提供基板100，基板100包括陣列區A1以及鄰接陣列區A1的週邊區A2。基板100可包含半導體材
料，例如矽、砷化鎵、氮化鎵、矽化鍺、其他合適之材料或前述之組合。一實施例中，基板100為絕緣層上覆矽基板。
基板100內可形成各種部件，例如埋入式字元線(未示出)、隔離結構(例如分隔陣列區A1與週邊區A2的隔離結構101，以及分隔陣列區A1中的主動區的隔離結構(未示出))、位元線BL(位於阻障結構106的後方而未位於目前剖面上，以虛線繪製)。基板100的上方可形成各種部件，例如接觸基板100的主動區的接觸插塞、設置於接觸插塞上方的電容結構、以及後段連線製程的導線結構。為簡化圖式，在圖式中省略一些基板100內或上方的部件。
如第1A圖所示，基板100的上方具有第一絕緣層102，以及在陣列區A1中位於第一絕緣層102內的接觸插塞104。接觸插塞104與基板100的表面接觸，並且對應及接觸基板100的主動區(未示出)。第一絕緣層102可以是單層結構或多層結構，例如包括氧化物層和位於氧化物層上之氮化物層的雙層結構。
接觸插塞104可以是多層結構。在一些實施例中，接觸插塞104包含非金屬導電部件、位於非金屬導電部件上之導電襯層、以及位於導電襯層上的金屬導電部件。為簡化圖式，僅在圖式中示出單層材料的接觸插塞104。
接觸插塞104上方具有阻障結構106，並與接觸插塞104接觸。後續在阻障結構106之上形成電容結構。阻障結構106的底面積可等於或大於接觸插塞104的頂面積，使接觸插塞
104的頂面完全地被阻障結構106的底面所覆蓋。因此，阻障結構106可以避免蝕刻製程所使用的蝕刻液滲入並損傷接觸插塞104。
阻障結構106包括第一阻障層1061和第二阻障層1062。第一阻障層1061覆蓋第二阻障層1062的側壁和底面。第一阻障層1061的材料可以是與第一絕緣層102之間具有良好黏附性的材料，以及與後續形成的電容結構的電極(例如第一電極112)具有良好黏著性的材料，以避免蝕刻製程所使用的蝕刻液自電容結構的電極滲入到阻障結構106，並且避免蝕刻液自阻障結構106和第一絕緣層102之間的縫隙滲入到基板100，而損傷基板100內的部件。第一阻障層1061為鈦、氮化鈦、氮化鎢、鉭、氮化鉭、其他合適的材料或前述之組合。第二阻障層1062為鎢、銅、其他合適的導電性良好的金屬材料或前述之組合，以提供較低的電阻值。
如第1A圖所示，在陣列區A1中，接觸插塞104上方具有電容結構110。具體而言，電容結構110設置於阻障結構106上而與阻障結構106接觸。電容結構110在第三方向D3(例如Z方向)上延伸。
電容結構110包括第一電極112、介電層114、以及由導電材料116圖案化而成之導電層116’(可稱為第二電極)(第1D圖)。第一電極112例如包括多個獨立且具有U型剖面的第一電極材料件。第一電極112包括鈦、氮化鈦、鉭、氮化鉭、氮化鎢或其他合適的導電材料。一示例中，第一電極112與第一阻障層1061包括相同材料，例如氮化鈦。介電層114順應性沉積於第一
電極112上，且介電層114包括高介電常數(例如大於等於3.9)之介電材料。導電材料116沉積於介電層114上並填滿形成介電層114之後所留下的空間。導電材料116包括導電性良好的導電材料，例如矽鍺、高濃度硼摻雜的矽鍺等含矽導電材料或其他導電材料，以降低電容結構110因導電材料116形成之導電層116’而導致的電容接觸件(190；第1H圖)的阻值。
電容結構110還包括多個支撐件108，使得具有高深寬比的第一電極112在製程中不容易坍塌。支撐件108包括多個底部支撐件1082、中間支撐件1084以及頂部支撐件1086。支撐件108例如是包括氮化矽或其他合適的絕緣材料。
如第1A圖所示，在週邊區A2中，基板100上方具有第一絕緣層102及位於第一絕緣層102上方的金屬接觸導線107。位元線BL自陣列區A1延伸至週邊區A2，並與金屬接觸導線107電性連接。
之後，導電材料116經過適當圖案化步驟後，會與其他部件共同在基板100上形成記憶單元板件。根據一些實施例，係在第一絕緣層102上方形成第二絕緣層130(第1E圖)，且此第二絕緣層130覆蓋記憶單元板件。第二絕緣層130可包含單層或多層的絕緣材料層。第1B~1E圖繪製一種在記憶單元板件上形成第二絕緣層之方法的剖面示意圖。
參照第1B圖，在導電材料116上形成介電材料例如第一氧化物材料120。導電材料116和第一氧化物材料120位於
陣列區A1和週邊區A2。第一氧化物材料120例如但不限於氧化矽，只要第一氧化物材料120(後續形成第一氧化層120’)可以與後續在上方形成的第二氧化層132(第1E圖)具有適當的蝕刻選擇比，即可應用於本揭露。第一氧化物材料120可以通過沉積製程而形成，例如通過物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、其他合適的製程或前述製程之組合而形成。在一實施例中，是以原子層沉積製程形成包括氧化矽的第一氧化物材料120。在其他實施例中，第一氧化物材料120也可以通過氧化製程而形成，例如對導電材料116的表面進行熱氧化而形成。
接著，對導電材料116和第一氧化物材料120進行圖案化製程，以定義出位於陣列區A1中的記憶單元板件CP以及位於記憶單元板件CP上的第一氧化層120’(第1D圖)。
參照第1C圖，形成光阻層122於第一氧化物材料120上。光阻層122覆蓋對應於陣列區A1的第一氧化物材料120的部分，暴露出對應於週邊區A2的第一氧化物材料120的其餘部分。
接著，參照第1D圖，以光阻層122為遮罩，執行蝕刻製程去除週邊區A2中未被光阻層122覆蓋的第一氧化物材料120及導電材料116，而留下陣列區A1中被光阻層122覆蓋的第一氧化物材料120及導電材料116。接著，例如以灰化製程或其他合適的製程，去除光阻層122。
如第1D圖所示，在陣列區A1形成導電層116’和第一氧化層120’，並定義出記憶單元板件CP。記憶單元板件CP包括接觸插塞104、阻障結構106和電容結構110。導電層116’包括填滿介電層114之間的空隙的填充部116F以及位於第一電極112和介電層114上方的覆蓋部116C。覆蓋部116C需具有足夠的厚度，以保護下方的電容結構110的部件在後續製程中不被損傷。在一些實施例中，第一氧化層120’係順應性的形成於導電層116’的表面上，包括形成於導電層116’的頂面116a和側面116s上。
除了使用上述製程，還可以通過其他方式製得如第1D圖所示之結構。例如，也可以對如第1A圖所示之結構先進行圖案化製程，例如提供一遮罩，然後去除週邊區A2中未被遮罩覆蓋的導電材料116，留下陣列區A1中被遮罩覆蓋的導電材料116，以形成包含導電層116’的一記憶單元板件CP；之後，再對於導電層116’進行前處理，例如進行熱氧化製程，以在導電層116’的表面上順應性形成第一氧化層120’。
接著，參照第1E圖，在第一氧化層120’的上方形成第二氧化層132，例如氧化矽或其他合適之氧化物。在此示例中，第二氧化層132為四乙基矽氧烷(TEOS)層。第二氧化層132的形成方法可包括物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、旋轉塗佈、其他合適的製程或前述之組合以沉積氧化材料層於陣列區A1和週邊區A2，並且進行例如化學機械研磨製程以平坦化在陣列區A1和週邊區A2中的氧化材料層的頂面。本揭露不
限制第二氧化層132的材料與形成方法，只要第二氧化層132可以與第一氧化層120’具有適當的蝕刻選擇比，即可應用於本揭露。
在一些實施例中，第二絕緣層130更包含第三氧化層134，例如氧化矽或其他合適之氧化物，形成於第二氧化層132的上方。可以通過例如物理氣相沉積、化學氣相沉積、原子層沉積、其他合適的沉積製程或前述製程之組合而形成第三氧化層134。
接著，通過遮罩及蝕刻製程，在第二絕緣層130中形成後續接觸件所需要的接觸孔。在一實施例中，同時對陣列區A1和週邊區A2中的第二絕緣層130形成多個接觸孔。
如第1E圖所示，在第二絕緣層130的上方形成圖案轉移層140。圖案轉移層140可包含多層的材料疊層，並且可通過物理氣相沉積、化學氣相沉積、原子層沉積、旋轉塗佈、其他合適的製程或前述方式之組合以形成。在此示例中，圖案轉移層140包含依序形成於第三氧化層134上的含碳層141以及抗反射層142。含碳層141包括碳化物，例如類金剛石碳、非晶形碳膜、高選擇透明含碳層、或其他合適的含碳材料。在此示例中，含碳層141是旋塗式碳層。抗反射層142可包含單層或多層材料層。抗反射層142的材料例如包括有機聚合物、碳、氮氧化矽、氧化矽、其他合適的材料或前述材料之組合。在此示例中，抗反射層142是包含富氧之氮氧化矽層和氧化矽層的雙層結構。
接著，在圖案轉移層140上方提供圖案化遮罩層150。圖案化遮罩層150包含遮罩圖案15a、15b，分別形成於陣列區A1與週邊區A2的抗反射層142之上。遮罩圖案15a、15b分別包括開口151、152，暴露出圖案轉移層140的抗反射層142的部分頂面142a。
接著，參照第1F圖，以圖案化遮罩層150為遮罩，去除未被圖案化遮罩層150覆蓋的圖案轉移層140的部分。在一實施例中，例如以乾式蝕刻去除被開口151、152暴露出來的抗反射層142以及下方對應的含碳層141。蝕刻後，圖案化遮罩層150的圖案被轉移至圖案轉移層140，以形成包括圖案化抗反射層(未示出)及圖案化含碳層(未示出)的圖案化之圖案轉移層。
之後，可藉由包括灰化製程、蝕刻製程等去除圖案化遮罩層150，並且以圖案化之圖案轉移層為遮罩對下方的第二絕緣層130進行蝕刻，去除一部分的第二絕緣層130以形成多個接觸孔。之後，去除圖案化之圖案轉移層。
具體而言，分別在陣列區A1與週邊區A2的第二絕緣層130中形成第一接觸孔161與第二接觸孔162。第一接觸孔161沿著第三方向D3延伸，並穿過第三氧化層134、第二氧化層132和第一氧化層120’而到達記憶單元板件CP的導電層116’。亦即，第一接觸孔161的底面161b暴露出導電層116’的覆蓋部116C。
導電層116’可作為蝕刻停止層使第一接觸孔161停止於導電層116’上，使第一接觸孔161的底面161b與導電層
116’的頂面116a大致共平面(圖未示)。在其他實施例中，導電層116’被輕微的凹蝕，使第一接觸孔161的底面161b略低於導電層116’的頂面116a。在去除圖案化之圖案轉移層後，留下的第三氧化層134’的側壁134s、第二氧化層132’的側壁132s和第一氧化層120’的側壁120s暴露於第一接觸孔161中。
另外，在週邊區A2中形成的第二接觸孔162沿著第三方向D3延伸，穿過第三氧化層134、第二氧化層132而到達週邊區A2的金屬接觸導線107，例如由金屬層M0所製作的接觸導線。第二接觸孔162的底面162b暴露出金屬接觸導線107。再者，第一接觸孔161和第二接觸孔162在第一方向D1上相距，且第二接觸孔162和記憶單元板件CP的側面(即，導電層116’的側面116s)相隔開一距離。
接著，參照第1G圖，通過第一接觸孔161進行選擇性蝕刻製程例如濕式蝕刻製程，可自第一接觸孔161向外等向性的去除一部份的第一氧化層120’，而在各個第一接觸孔161的下部161L向外形成氣穴170。各個氣穴170圍繞並連通其第一接觸孔161的下部161L。氣穴170暴露第二氧化層132’的底面132b和導電層116’的頂面116a。使用的蝕刻液例如是稀釋的氫氟酸或其他合適的化學蝕刻液。再者，第一氧化層120’的去除部份的多寡可以通過蝕刻時間及/或蝕刻液的濃度而控制。例如，蝕刻液濃度越高或蝕刻時間越久，第一氧化層120’的去除部份就越多；亦即圍繞於第一接觸孔161的周圍的氣穴170就越大。相較於傳統製程僅
形成向下延伸的通孔(如第一接觸孔161)，本發明實施例可進一步在第一接觸孔161的側壁上形成向外延伸的氣穴170，在後續填充導電複合材料於第一接觸孔161和氣穴170中而形成電容接觸件時，可增加電容接觸件與記憶單元板件CP的接觸面積，進而降低電容接觸件的阻值。再者，若相鄰的第一接觸孔161的位置越接近，其周圍形成的氣穴170就越容易連通，使後續填充於氣穴170的導電材料更容易相互連接。
第一氧化層120’和第二氧化層132的材料之間具有蝕刻選擇比。在一實施例中，第一氧化層120’的蝕刻速率大於(或遠大於)第二氧化層132的蝕刻速率，例如至少2：1。因此，在去除一部份的第一氧化層120’時，不會或僅微量去除第二氧化層132。以第一氧化層120’是原子層沉積氧化層及第二氧化層132是四乙基矽氧烷層為例，其蝕刻速率約為2：1，可使用稀釋的氫氟酸去除部份的原子層沉積氧化層而形成氣穴170。
接著，參照第1H圖，形成導電複合材料180於圖案化第二絕緣層130’的上方，以將導電複合材料180填充於第一接觸孔161、氣穴170以及第二接觸孔162。導電複合材料180可包括襯層181和導電材料層182。可沉積襯層181於第一接觸孔161、氣穴170以及第二接觸孔162之中，之後沉積導電材料層182於圖案化之第二絕緣層130’的上方並填滿第一接觸孔161、氣穴170以及第二接觸孔162餘留的空間。襯層181例如為鈦、氮化鈦、氮化鎢、鉭、氮化鉭、其他合適的材料或前述之組合。導電材料層182
例如為鎢、銅、其他導電性良好的合適的金屬材料或前述之組合，以提供較低的電阻值。
之後，例如使用化學機械研磨、回蝕刻、或前述方式之組合，去除超過第二絕緣層130’的頂面的導電材料層以及襯層的部分，留下的導電複合材料180’(第2B圖)則形成接觸件。因此，於陣列區A1中形成電容接觸件(第一接觸件)190，以及於週邊區A2中形成與金屬接觸導線107連接的接觸件(第二接觸件)194。在形成上述電容接觸件190之後，可進行其他已知製程(例如週邊區的內連線結構)，以完成半導體裝置所需的其他部件。
第2A圖是根據本發明實施例在陣列區A1的電容接觸件190的俯視示意圖。第2B圖是沿著第2A圖中的線2B-2B所擷取的剖面圖。第2C圖是本發明實施例中各個電容接觸件包含的第一接觸部以及第二接觸部的示意圖。
參照第1H圖和第2A圖，電容結構110的導電層116’除了被電容接觸件190所覆蓋的部份，導電層116’的其餘部分的頂面並沒有被電容接觸件190覆蓋，因此在半導體裝置的製程期間進行氫氣燒結(H2 Sintering)時，氫氣可以到達和修補導電層116’下方之矽材上的懸浮鍵，進而改善半導體裝置的電性表現。
參照第2A、2B和2C圖，電容接觸件190包括第一接觸部191以及第二接觸部192。第一接觸部191由第一接觸孔161中的導電複合材料180’(包括襯層181和導電材料層182)構成，而第二接觸部192由氣穴170中的導電複合材料180’構成。第2C圖示
出一些實施例的第一接觸部191及第二接觸部192的俯視和剖面的對照圖。為更清楚示出兩個接觸部的相對位置，第2C圖僅繪製單層導電複合材料180’所形成的第一接觸部191及第二接觸部192。
電容接觸件190位於第二絕緣層130中，且接觸電容結構110的導電層116’的覆蓋部116C。具體而言，第一接觸部191穿過第二絕緣層130，且與電容結構110的導電層116’接觸和電性連接。第二接觸部192連接第一接觸部191的外表面191s並圍繞第一接觸部191的下部191L。
如第2C圖所示，自基板100上方俯視，第二接觸部192的側壁192s所圍繞的面積CA2大於第一接觸部191之側壁191s所圍繞的面積CA1。第一接觸部191例如是圓形或者近似圓形，第二接觸部192環繞第一接觸部191，其中面積CA2的直徑d2大於面積CA1的直徑d1。在一些實施例中，第一接觸部191和第二接觸部192呈同心的配置。
在其他實施例中，自基板100上方俯視，電容接觸件190也可以是其他形狀，例如橢圓形、規則的多邊形(例如，正方形或正六邊形)或不規則的多邊形(四邊形或六邊形)或其他形狀。
由於形成第一接觸孔161時，導電層116’可能被輕微的凹蝕，因此形成電容接觸件190後，第一接觸部191的底面191b低於導電層116’的頂面116a及第二接觸部192的底面192b，即第一接觸部191的底面191b與第二接觸部192的底面192b錯開
而非齊平。在導電層116’未被凹蝕的實施例中，電容接觸件190的第一接觸部191的底面191b可大致與導電層116’的頂面116a共平面。
在一些實施例中，第二接觸部192的頂面192a與第一氧化層120’的頂面120a大致上共平面。在此示例中，第二接觸部192位於導電層116’上，因此第二接觸部192的頂面192a高於導電層116’的頂面116a。
參照第2A、2B、2C圖，電容接觸件190設置為數個列，同一列的兩個相鄰的電容接觸件190的第一接觸部191之間具有第一節距P1，不同列的兩個相鄰的電容接觸件190的第一接觸部191之間具有第二節距P2，第一節距P1小於第二節距P2。同一列的電容接觸件190的第二接觸部192彼此可相互連接。
在其他實施例中，如第3A、3B圖所示，可藉由調整選擇性蝕刻製程(第1G圖)，控制第一氧化層120’的去除部份的多寡，使得相鄰的第一接觸孔161周圍的氣穴170不相互連接。在此示例中，相鄰的電容接觸件190’的第二接觸部192’彼此相隔一距離。
除了前述製造方法，還可以通過其他方法製得本案的電容接觸件。第4A~4F圖中與第1A~1H圖相同或相似的部件使用相同或相似之參考號碼，相同或相似內容亦不重述。
與第1A~1H圖通過在第一氧化層120’中形成氣穴170不同，第4A~4F圖的實施例是在導電層116’中形成氣穴470，以於後續形成電容接觸件490的第二接觸部492。
參照第4A圖，首先，提供如第1A圖的結構，接著在導電材料116的上方形成光阻層422以覆蓋對應於陣列區A1的導電材料116，而暴露出對應於週邊區A2的導電材料116。
接著，參照第4B圖，以光阻層422為遮罩去除週邊區A2未被光阻層422覆蓋的導電材料116，而留下陣列區A1被光阻層422覆蓋的導電材料116。在完成導電材料116的圖案化製程後，去除光阻層422，形成導電層116’，並定義出陣列區A1中的記憶單元板件CP。
接著，參照第4C圖，在第一絕緣層102上方形成第二絕緣層430以覆蓋陣列區A1中的記憶單元板件CP，並覆蓋週邊區A2的金屬接觸導線107等各種部件。第二絕緣層430可包含第一氧化層432和第二氧化層434。第一氧化層432順應性形成於導電層116’的表面(頂面116a和側面116s)上。第一氧化層432例如是四乙基矽氧烷層，第二氧化層434可包括氧化矽或其他合適材料。形成第一氧化層432與第二氧化層434的製程可分別與上述如第1E圖所示之形成第二氧化層132與第三氧化層134的製程相同，故不贅述。
接著，通過遮罩以及合適的蝕刻製程，以在第二絕緣層430中形成後續接觸件所需要的接觸孔。可同時對陣列區A1和週邊區A2中的第二絕緣層430形成多個接觸孔。
如第4C圖所示，在第二絕緣層430的上方形成圖案轉移層440。圖案轉移層440與前述圖案轉移層140的材料及形成方法可大致相同。圖案轉移層440可包含依序形成於第二氧化層434上方的含碳層441及抗反射層442。含碳層441例如是旋塗式碳層，抗反射層442例如是包含富氧之氮氧化矽層和氧化矽層的雙層結構(圖式僅示出單層的抗反射層442)。含碳層441以及抗反射層442的其他應用的材料可參照前述內容。
接著，在圖案轉移層440上方提供圖案化遮罩層450(例如圖案化光阻層)並暴露圖案轉移層440的部分頂面。圖案化遮罩層450包含遮罩圖案45a以及遮罩圖案45b，分別形成於陣列區A1與週邊區A2的抗反射層442上。遮罩圖案45a和遮罩圖案45b中分別包括開口451和開口452且暴露出抗反射層442的部分頂面442a。
接著，去除未被圖案化遮罩層450覆蓋的圖案轉移層440的部分。例如以乾式蝕刻製程去除被開口451、452所暴露出來的抗反射層442以及下方對應的含碳層441的部分，使圖案化遮罩層450的圖案被轉移至下方的圖案轉移層440，以形成包括圖案化抗反射層以及圖案化含碳層的圖案化之圖案轉移層(未示出)。之後，去除圖案化遮罩層450。
參照第4D圖，以圖案化之圖案轉移層為遮罩對下方的第二絕緣層430進行蝕刻，去除一部分的第二絕緣層430以形成多個接觸孔，並留下部分的第二氧化層434’和第一氧化層432’。之後，去除圖案化之圖案轉移層。
如第4D圖所示，分別在陣列區A1與週邊區A2的第二絕緣層430中形成第一接觸孔461與第二接觸孔462。第一接觸孔461沿第三方向D3延伸，並穿過第二氧化層434和第一氧化層432到達記憶單元板件CP的導電層116’。亦即，第一接觸孔461的底面461b暴露出導電層116’的覆蓋部116C。
再者，導電層116’作為蝕刻停止層，使第一接觸孔461可停止於導電層116’上，而使第一接觸孔461的底面461b與導電層116’的頂面116a大致共平面(圖未示)。在其他實施例中，導電層116’被輕微的凹蝕，而使得第一接觸孔461的底面461b略低於導電層116’的頂面116a。去除圖案化之圖案轉移層之後，留下的第二氧化層434’的側壁434s和第一氧化層432’的側壁432s暴露於第一接觸孔461中。
週邊區A2中的第二接觸孔462沿著第三方向D3延伸，穿過第二氧化層434和第一氧化層432而到達週邊區A2的金屬接觸導線107。如第4D圖所示，第二接觸孔462的底面462b暴露出金屬接觸導線107。再者，第一接觸孔461和第二接觸孔462在第一方向D1上相距，且第二接觸孔462和記憶單元板件CP的側面(亦即，導電層116’的側面116s)相隔開一距離。
接著，參照第4E圖，通過第一接觸孔461進行選擇性蝕刻製程，以去除一部份的導電層116’，而在各個第一接觸孔461的下部461L(第4D圖)向外形成氣穴470。氣穴470圍繞並連通第一接觸孔461的下部461L(第4D圖)。前述選擇性蝕刻製程例如為濕式蝕刻製程，可自第一接觸孔461向外等向性的去除一部份的導電層116’，使氣穴470暴露出第一氧化層432’的底面432b和導電層116’的新的頂面116a。在導電層116’的材料包含矽鍺的示例中，蝕刻液例如是氨水或其他合適的化學蝕刻液。導電層116’的去除量的多寡可以通過蝕刻時間及/或蝕刻液的濃度而控制。同樣地，當後續填充導電複合材料於第一接觸孔461和氣穴470中而形成電容接觸件時，可增加電容接觸件與記憶單元板件CP的接觸面積，進而降低電容接觸件的阻值。
接著，參照第4F圖，形成導電複合材料480於圖案化第二絕緣層430’的上方，以將導電複合材料480填充於第一接觸孔461、氣穴470以及第二接觸孔462之中。導電複合材料480可包括襯層481和導電材料層482。導電複合材料480的材料以及製法可參照前述導電複合材料180之內容。
之後，例如使用化學機械研磨、回蝕刻或前述方式之組合，以去除超過前述圖案化之第二絕緣層430’的頂面的導電材料層以及襯層的部分，留下的導電複合材料480’(第5B圖)則形成接觸件。在一些實施例中，於陣列區A1中形成電容接觸件(第一接觸件)490，以及於週邊區A2中形成與金屬接觸導線107連接
的接觸件(第二接觸件)494。各個電容接觸件可包括第一接觸部491和圍繞第一接觸部491之下部的第二接觸部492。
第5A圖是根據本發明的一些實施例在陣列區A1中形成的電容接觸件490的俯視圖。第5B圖是沿第5A圖中的線5B-5B所擷取的剖面圖。雖然第4E、4F、5A、5B圖是以電容接觸件490的第二接觸部492相互連接做說明，但本揭露不限於此，可調整選擇性蝕刻製程(第4E圖)以控制導電層116’的去除量，使得相鄰的第一接觸孔461的周圍的氣穴470不相互連接。
參照第4F圖和第5A圖，電容結構110的導電層116’僅部分頂面被電容接觸件490覆蓋，因此在半導體裝置的製程期間進行氫氣燒結時，氫氣仍可以到達和修補導電層116’下方之矽材上的懸浮鍵，進而改善半導體裝置的電性表現。
參照第4E、4F、5A和5B圖，電容接觸件490包括第一接觸部491以及第二接觸部492。第一接觸部491及第二接觸部492分別由第一接觸孔461及氣穴470中的導電複合材料480’(包括襯層481和導電材料層482)構成。
電容接觸件490位於第二絕緣層430和部分的導電層116’中，且第一接觸部491穿過第二絕緣層430和部分的導電層116’，因此電容接觸件490接觸並電性連接電容結構110的導電層116’的覆蓋部116C。電容接觸件490的第二接觸部492連接第一接觸部491的外表面491s且圍繞第一接觸部491的下部491L。
如第5A圖所示，自基板100上方俯視，第二接觸部492的側壁所圍繞的面積大於第一接觸部491之側壁所圍繞的面積，且第一接觸部491和第二接觸部492例如是圓形或其他形狀。第二接觸部492環繞第一接觸部491，且第一接觸部191和第二接觸部192大致呈同心配置。
由於對第一接觸孔461的下部所暴露出的導電層116’進行等向性蝕刻而形成氣穴470，因此形成電容接觸件490後，第一接觸部491的底面491b低於導電層116’的頂面116a並與第二接觸部492的底面492b共平面，也就是說，第二接觸部492位於導電層116’中。在一些實施例中，第二接觸部492的頂面492a與導電層116’的頂面116a大致上共平面。
綜合上述，本揭露提出的半導體裝置及其製造方法，相較於傳統結構中金屬層(例如鎢層)全面的覆蓋記憶單元板件，實施例的電容接觸件並沒有全面的覆蓋記憶單元板件，因此進行氫氣燒結時，所提供的氫氣可以進入第二絕緣層以及與第二絕緣層直接接觸的導電層(例如包括矽鍺材料)的部分，因此可以順利與懸浮鍵結合，修補製程缺陷，改善半導體裝置的電性表現，進而降低半導體裝置的臨界電壓。一些實施例中，與電容結構連接的電容接觸件中，其第一接觸部穿過絕緣層而與導電層接觸，而第二接觸部圍繞第一接觸部的底部。因此可以增加電容接觸件與電容結構的導電層之間的接觸面積，以降低電容結構因導電層的材料(例如矽鍺材料)而導致的電容接觸件的高阻值。再者，實施例所提出的半
導體裝置的製造方法無須使用複雜且昂貴的製程，可縮短半導體裝置的製程時間，也不會增加製造成本。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
180’:導電複合材料
181:襯層
182:導電材料層
190:電容接觸件
191:第一接觸部
192:第二接觸部
P1:第一節距
P2:第二節距
2B-2B:線
D1:第一方向
D2:第二方向
D3:第三方向
Claims (15)
- 一種半導體裝置，包括： 一第一絕緣層，位於一基板上； 一接觸插塞，位於該第一絕緣層中且與該基板的表面接觸； 一電容結構，位於該接觸插塞的上方，且該電容結構具有一導電層位於該第一絕緣層的上方； 一第二絕緣層，位於該第一絕緣層的上方並覆蓋該電容結構；以及 一電容接觸件，位於該電容結構上，該電容接觸件包括： 一第一接觸部，穿過該第二絕緣層且與該電容結構的該導電層接觸；以及 一第二接觸部，連接該第一接觸部的外表面，該第二接觸部圍繞該第一接觸部的下部。
- 如請求項1之半導體裝置，其中自該基板的上方俯視，該第二接觸部之側壁所圍繞的面積大於該第一接觸部之側壁所圍繞的面積。
- 如請求項1之半導體裝置，其中該第二接觸部位於該導電層上。
- 如請求項3之半導體裝置，其中該第二絕緣層包括： 一第一氧化層，位於該導電層上；以及 一第二氧化層，位於該第一氧化層上， 其中該第一氧化層和該第二氧化層具有一蝕刻選擇比。
- 如請求項4之半導體裝置，其中該第二接觸部的頂面與該第一氧化層的頂面共平面。
- 如請求項1之半導體裝置，其中該第二接觸部位於該導電層中。
- 如請求項1之半導體裝置，其中該第二接觸部的頂面與該導電層的頂面共平面。
- 如請求項1之半導體裝置，包括複數個該電容接觸件，其中相鄰的該些電容接觸件的該些第二接觸部彼此相隔一距離。
- 如請求項1之半導體裝置，包括複數個該電容接觸件，其中兩個相鄰的該些電容接觸件的該些第二接觸部係彼此相連接。
- 一種半導體裝置的製造方法，包括： 提供一基板，並在該基板上形成一記憶單元板件，該記憶單元板件包括： 一第一絕緣層，位於一基板上； 一接觸插塞，位於該第一絕緣層中且與該基板的表面接觸；以及 一電容結構，位於該接觸插塞的上方，且該電容結構具有一導電層位於該第一絕緣層的上方； 形成一第二絕緣層於該第一絕緣層的上方，且該第二絕緣層覆蓋該記憶單元板件；以及 形成一電容接觸件於該電容結構上，該電容接觸件包括： 一第一接觸部，穿過該第二絕緣層且與該電容結構的該導電層接觸；以及 一第二接觸部，連接該第一接觸部的外表面，該第二接觸部圍繞該第一接觸部的下部。
- 如請求項10之半導體裝置的製造方法，其中形成該第二絕緣層包括： 在該記憶單元板件上形成一第一氧化層；以及 在該第一氧化層上形成一第二氧化層， 其中該第一氧化層和該第二氧化層具有一蝕刻選擇比。
- 如請求項11之半導體裝置的製造方法，還包括對一第一氧化物材料與一導電材料同時進行圖案化，以形成該第一氧化層與該電容結構的該導電層。
- 如請求項11之半導體裝置的製造方法，其中形成該電容接觸件包括： 形成一圖案轉移層於該電容結構的該導電層上； 形成一圖案化遮罩層於該圖案轉移層上； 轉移該圖案化遮罩層之圖案於該圖案轉移層中； 以圖案化後的該圖案轉移層為遮罩去除一部分的該第二絕緣層，並於該第二絕緣層中形成第一接觸孔，其中該第一接觸孔穿過該第二氧化層和該第一氧化層，且該第一接觸孔的底面暴露出該導電層； 通過該第一接觸孔進行一選擇性蝕刻製程，以去除一部份的該第一氧化層，而在該第一接觸孔的下部向外形成一氣穴，其中該氣穴圍繞該第一接觸孔的該下部並與該第一接觸孔連通；以及 填充一導電複合材料於該第一接觸孔以及該氣穴。
- 如請求項10之半導體裝置的製造方法，其中該第二絕緣層接觸該電容結構的該導電層。
- 如請求項14之半導體裝置的製造方法，其中形成該電容接觸件包括： 形成一圖案轉移層於該電容結構的該導電層上； 形成一圖案化遮罩層於該圖案轉移層上； 轉移該圖案化遮罩層之圖案於該圖案轉移層中； 以圖案化後的該圖案轉移層為遮罩去除一部分的該第二絕緣層，並於該第二絕緣層中形成第一接觸孔，其中該第一接觸孔的底面暴露出該導電層； 通過該第一接觸孔進行一選擇性蝕刻製程，以去除一部份的該導電層，而在該第一接觸孔的下部向外形成一氣穴，其中該氣穴圍繞該第一接觸孔的該下部並與該第一接觸孔連通；以及 填充一導電複合材料於該第一接觸孔以及該氣穴。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111118662A TWI822048B (zh) | 2022-05-19 | 2022-05-19 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111118662A TWI822048B (zh) | 2022-05-19 | 2022-05-19 | 半導體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI822048B true TWI822048B (zh) | 2023-11-11 |
| TW202347715A TW202347715A (zh) | 2023-12-01 |
Family
ID=89722327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111118662A TWI822048B (zh) | 2022-05-19 | 2022-05-19 | 半導體裝置及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI822048B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150333117A1 (en) * | 2012-12-12 | 2015-11-19 | Nobuyuki Sako | Semiconductor device and manufacturing method thereof |
| US20200098853A1 (en) * | 2017-04-28 | 2020-03-26 | Zentel Japan Corporation | Capacitor device and manufacturing method therefor |
| US20220028862A1 (en) * | 2020-07-22 | 2022-01-27 | Micron Technology, Inc. | Array Of Capacitors And Method Used In Forming An Array Of Capacitors |
| CN114078855A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| US20220059540A1 (en) * | 2020-08-21 | 2022-02-24 | Changxin Memory Technologies, Inc. | Semiconductor device and forming method thereof |
-
2022
- 2022-05-19 TW TW111118662A patent/TWI822048B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150333117A1 (en) * | 2012-12-12 | 2015-11-19 | Nobuyuki Sako | Semiconductor device and manufacturing method thereof |
| US20200098853A1 (en) * | 2017-04-28 | 2020-03-26 | Zentel Japan Corporation | Capacitor device and manufacturing method therefor |
| US20220028862A1 (en) * | 2020-07-22 | 2022-01-27 | Micron Technology, Inc. | Array Of Capacitors And Method Used In Forming An Array Of Capacitors |
| CN114078855A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| US20220059540A1 (en) * | 2020-08-21 | 2022-02-24 | Changxin Memory Technologies, Inc. | Semiconductor device and forming method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202347715A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727837B2 (en) | Method of producing an integrated circuit having a capacitor with a supporting layer | |
| US8993396B2 (en) | Capacitor and method for fabricating the same | |
| KR20020012857A (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| US20060255391A1 (en) | Method of forming a reliable high performance capacitor using an isotropic etching process | |
| US6768154B2 (en) | Semiconductor device | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| US11737256B2 (en) | DRAM with a hydrogen-supply layer and a high-capacitance embedded capacitor with a cylindrical storage node | |
| US7132326B2 (en) | Method of fabricating semiconductor device by exposing upper sidewalls of contact plug to form charge storage electrode | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| US20020179948A1 (en) | Integrated circuit memory device and method of fabricating the same | |
| US6967150B2 (en) | Method of forming self-aligned contact in fabricating semiconductor device | |
| TWI822048B (zh) | 半導體裝置及其製造方法 | |
| KR20050071035A (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| KR20020018025A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4959979B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100705257B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN117377310A (zh) | 半导体装置及其制造方法 | |
| KR100487511B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20040059889A (ko) | 캐패시터의 제조 방법 | |
| US20240032271A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20110057240A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20000043821A (ko) | 반도체 메모리 장치의 제조 방법 | |
| WO2022057410A1 (zh) | 半导体器件、半导体结构及其制造方法 | |
| WO2021203915A1 (zh) | 电容器阵列结构及其制备方法和半导体存储器件 |