TWI820571B - 計測裝置及計測程式 - Google Patents
計測裝置及計測程式 Download PDFInfo
- Publication number
- TWI820571B TWI820571B TW111101071A TW111101071A TWI820571B TW I820571 B TWI820571 B TW I820571B TW 111101071 A TW111101071 A TW 111101071A TW 111101071 A TW111101071 A TW 111101071A TW I820571 B TWI820571 B TW I820571B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- intensity distribution
- measurement data
- dimensional intensity
- mentioned
- Prior art date
Links
- 238000005259 measurement Methods 0.000 claims abstract description 93
- 238000009826 distribution Methods 0.000 claims abstract description 91
- 230000015654 memory Effects 0.000 claims abstract description 80
- 238000012545 processing Methods 0.000 claims abstract description 25
- 238000004364 calculation method Methods 0.000 claims abstract description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 45
- 230000005669 field effect Effects 0.000 description 17
- 238000003860 storage Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 238000009413 insulation Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000691 measurement method Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012417 linear regression Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
- G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Biochemistry (AREA)
- Analytical Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Non-Volatile Memory (AREA)
- Radar Systems Or Details Thereof (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
本發明之實施形態提供一種提高形成於對象物的圖案之位置偏移量之算出精度的計測裝置及計測程式。
實施形態之計測裝置係計測形成於對象物之表面之圖案之位置偏移量之計測裝置。計測裝置具備：測定部，其測定藉由對形成第1圖案後且形成第2圖案前之對象物照射光而產生之第1衍射光之第1二維強度分佈、及藉由對形成第2圖案後之對象物照射光而產生之第2衍射光之第2二維強度分佈；記憶部，其保存表示第1二維強度分佈之第1測定資料、與表示第2二維強度分佈之第2測定資料；及運算部，其藉由執行使用第1測定資料與第2測定資料之運算處理，取得第1測定資料與第2測定資料之差量資料，基於差量資料，算出第1圖案與第2圖案之差量圖案之位置偏移量。
Description
本發明之實施形態係關於一種計測裝置及計測程式。
為記憶體之進一步大容量化，開發出具有3維構造之記憶體等半導體裝置。
本發明所欲解決之問題在於提供一種提高形成於對象物之圖案之位置偏移量之算出精度之計測裝置及計測程式。
實施形態之計測裝置係計測形成於對象物之表面的圖案之位置偏移量之計測裝置。計測裝置具備：測定部，其測定藉由對形成第1圖案後且形成第2圖案前之對象物照射光而產生之第1衍射光之第1二維強度分佈、及藉由對形成第2圖案後之對象物照射光而產生之第2衍射光之第2二維強度分佈；記憶部，其保存表示第1二維強度分佈之第1測定資料、與表示第2二維強度分佈之第2測定資料；及運算部，其藉由執行使用第1測定資料與第2測定資料之運算處理，取得第1測定資料與第2測定資料之差量資料，基於差量資料，算出第1圖案與第2圖案之差量圖案之位置偏移量。
1:半導體記憶裝置
10:記憶胞陣列
11:指令暫存器
12:位址暫存器
13:定序器
14:驅動器模組
15:列解碼器模組
16:感測放大器模組
100:計測裝置
101:測定裝置
102:記憶裝置
103:運算裝置
104:輸出裝置
105:測定裝置
108:控制裝置
110:對象物
111:光源
112:載台
113:攝像裝置
114:光學系統
121:記憶裝置
122:外部記憶裝置
123:資料通信部
123:通信部
141:聚光透鏡
142:分光器
143:物鏡
200:半導體基板
201:導電層
202:導電層
203:絕緣層
220:導電層
221:導電層
222:絕緣層
231:阻擋絕緣膜
232:電荷累積層
233:隧道絕緣膜
234:半導體層
235:核心絕緣體
236:蓋層
251:絕緣層
253:導電層
253a:導電層
253b:導電層
254:絕緣層
255:絕緣層
ADD:位址資訊
ALE:位址鎖存啟動信號
AM:對準標記
BA:區塊位址
BL0~BL(N-1):位元線
BLK0~BLK(L-1):區塊
CA:行位址
CL:中心
CLE:指令鎖存啟動信號
CMD:指令
CP:接觸插塞
CU:中心
D1:間隔
D2:間隔
DAT:資料
DP:器件圖案
I/O:輸入輸出信號
L1:配線
MC:記憶胞電晶體
MC0~MC7:記憶胞電晶體
ML:對準標記
MP:記憶體柱
MU:對準標記
NS:NAND串
P1,P2,P3:圖案
PA:頁位址
REn:讀啟動信號
RBn:就緒忙碌信號
S1:步驟
S2:步驟
S3:步驟
SGD:選擇閘極線
SGD0~SGD3:選擇閘極線
SGS:選擇閘極線
SHE:狹縫
SL:源極線
SP:劃線圖案
ST1,ST2:選擇電晶體
SU:串單元
SU0~SU3:串單元
TRN:場效電晶體
TRP:場效電晶體
WEn:寫啟動信號
WL0~WL7:字元線
圖1係用以說明圖案位置偏移量之先前之計測方法例之俯視模式圖。
圖2係顯示圖案佈局例之俯視模式圖。
圖3係顯示計測裝置100之構成例之概略圖。
圖4係顯示計測裝置100之構成例之概略圖。
圖5係顯示半導體記憶裝置之整體構成之方塊圖。
圖6係顯示記憶胞陣列10之電路構成例之圖。
圖7係顯示半導體記憶裝置之剖面構成例之圖。
圖8係顯示形成絕緣層255之前之構造體之狀態之模式圖。
圖9係顯示形成絕緣層255之前之構造體之狀態之模式圖。
圖10係用以說明絕緣層255之形成例之模式圖。
圖11係用以說明絕緣層255之形成例之模式圖。
圖12係用以說明計測方法例之流程圖。
圖13係顯示第1二維強度分佈之例之圖。
圖14係顯示第1二維強度分佈之例之圖。
圖15係顯示第2二維強度分佈之例之圖。
圖16係顯示第2二維強度分佈之例之圖。
圖17係顯示光之照射區域之俯視模式圖。
圖18係顯示基於差量資料之二維強度分佈之例之圖。
圖19係顯示與差量資料對應之差量圖案之例之俯視模式圖。
圖20係顯示比較樣本之圖案P1之例之俯視模式圖。
圖21係顯示比較樣本之圖案P2之例之俯視模式圖。
圖22係顯示比較樣本之圖案P3之例之俯視模式圖。
圖23係顯示基於圖案P1之差量資料之強度分佈之例之二維強度分佈圖。
圖24係顯示基於圖案P2之差量資料之強度分佈之例之二維強度分佈圖。
圖25係顯示基於圖案P3之差量資料之強度分佈之例之二維強度分佈圖。
圖26係用以說明非對稱成分之算出方法之二維強度分佈之模式圖。
圖27係顯示模型式M之例之模式圖。
以下，參考圖式對實施形態進行說明。有記載於圖式之各構成要件之厚度與平面尺寸之關係、各構成要件之厚度之比例等與實物不同之情形。又，於實施形態中，對實質性相同之構成要件標注相同之符號並適當省略說明。
具有3維構造之記憶體等之半導體裝置藉由加工具有複數層之構造體形成電路圖案或器件圖案等圖案而製造。該等圖案例如可使用光微影技術形成。於前面步驟中形成下層圖案，於後續步驟中對準下層圖案之位置形成上層圖案之情形時，若下層圖案與上層圖案之對準精度較低，則有所製造之半導體裝置無法正常動作之情形。因此，已知有計測形成之圖案之位置偏移量並調整圖案之位置之情況。
圖1係用以說明圖案位置偏移量之先前之計測方法例之俯視模式圖。圖1顯示下層圖案之對準標記ML、與上層圖案之對準標記MU。圖案位置偏移量之先前之計測方法例形成下層圖案之對準標記ML、與上層圖案之對準標記MU，並於形成上層圖案後，光學計測對準標記ML之中心CL與對準標記MU之中心CU之間之中心間距離，藉此可算出圖案位置偏移量。
此種對準標記難以形成於與電路圖案或器件圖案相同之區域中。圖2係顯示圖案佈局例之俯視模式圖。圖2顯示對準標記AM、器件圖案DP、及劃線圖案SP。如圖2所示，於對準標記AM形成於與器件圖案DP不同之區域之情形時，如圖2之箭頭所示，有對準標記AM之位置偏移方向與器件圖案DP之位置偏移方向不同之情形。藉此，若使用對準標記AM算出器件圖案DP之位置偏移量，則會算出與實際器件圖案DP之偏移量不同之值之位置偏移量。因此，謀求一種可以高算出精度計測期望之圖案之位置偏移量之計測裝置。
接著，對實施形態之計測裝置進行說明。圖3及圖4係顯示計測裝置100之構成例之概略圖。計測裝置100具有計測形成於對象物110之圖案之位置偏移量之功能。計測裝置100具備包含測定裝置101之測定部、包含記憶裝置121之記憶部、包含運算裝置103之運算部、包含輸出裝置104之輸出部、及包含控制裝置108之控制部。另，測定部、記憶部、運算部、輸出部、控制部可設置於一個裝置，亦可設置於不同之複數個裝置而構成計測系統。
測定裝置101可測定藉由向對象物110照射光而產生之衍射光之強度分佈。測定裝置101具有光源111、載台112、攝像裝置113、及光學系統114。
光源111可照射光。光源111之例包含氙氣燈等。
載台112具有用以載置對象物110之表面。載台112可運轉，可藉由掃描載台112，使對象物110移動來進行測定。
攝像裝置113可測定藉由向對象物110照射光而產生之衍射光之二維強度分佈。由於衍射光包含0次光、1次光、2次光等入射至不同之位置之光，故藉由對攝像裝置113使用二維檢測器，而可測定二維強度分佈。二維檢測器之例包含電荷耦合器件(Charge Coupled Device，CCD)感測器或CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)感測器等影像感測器。
光學系統114具有將來自光源111之光導光至對象物110之功能、或將藉由向對象物110照射光而產生之衍射光導光至攝像裝置113之功能。圖3及圖4所示之光學系統114具有複數個聚光透鏡141、分光器142、及物鏡143，但光學系統114之構成不限定於圖3及圖4所示之構成。
記憶裝置102可保存顯示由測定裝置101測定出之衍射光之二維強度分佈之資料(測定資料)。記憶裝置102可進而保存用於由測定裝置101執行
測定動作之測定程式、用於由運算裝置103執行運算處理之運算程式、用於由控制裝置108控制測定裝置101、記憶裝置102、及運算裝置103之各動作之控制程式。記憶裝置102之例包含硬碟驅動器、固態驅動器等。記憶裝置102可設置於測定裝置101內。
運算裝置103可進行使用複數個測定資料之運算處理，並基於運算處理之結果算出圖案之位置偏移量。運算裝置103之例包含個人電腦等電腦。運算裝置103可設置於測定裝置101內。
輸出裝置104可將顯示基於運算處理之結果而算出之圖案之位置偏移量之資料輸出至外部。輸出裝置104之例包含由中央運算處理裝置(CPU：Central Processing Unit)讀入檔案保存程式並進行處理之電腦等。輸出裝置104可設置於測定裝置101內。
控制裝置108控制測定裝置101、記憶裝置121、及運算裝置103之各動作。控制裝置108之例包含個人電腦等電腦。控制裝置108可設置於測定裝置101內。
圖4所示之計測裝置100進而具備測定裝置105、與外部記憶裝置122。
測定裝置105之構成可應用與測定裝置101相同之構成。因此，測定裝置105之說明可引用測定裝置101之說明。測定裝置105之動作例如可由
控制裝置108控制，但不限定於此，亦可由其他電腦等控制裝置控制。
外部記憶裝置122設置於記憶部。外部記憶裝置122可保存顯示由測定裝置105測定出之衍射光之二維強度分佈之資料(測定資料)。外部記憶裝置122之例為硬碟驅動器、固態驅動器等。外部記憶裝置122之動作例如可由控制裝置108控制，但不限定於此，亦可由其他電腦等控制裝置控制。外部記憶裝置122可設置於測定裝置105內。保存於外部記憶裝置122之測定資料例如可經由設置於記憶部之資料通信部123發送至記憶裝置121。資料通信部123之例列舉例如區域網路(LAN：Local Area Network)等。
接著，就對象物110之例進行說明。對象物110之例為於製造半導體記憶裝置之中途形成之構造體。
首先，對半導體記憶裝置之例進行說明。圖5係顯示半導體記憶裝置之整體構成之方塊圖。半導體記憶裝置1例如由記憶體控制器控制。半導體記憶裝置1包含記憶胞陣列10、指令暫存器11、位址暫存器12、定序器13、驅動器模組14、列解碼器模組15、及感測放大器模組16。
記憶胞陣列10包含複數個區塊BLK0~BLK(L-1)(L為2以上之整數)。區塊BLK為非揮發地記憶資料之複數個記憶胞電晶體(以下，有記為「記憶胞」之情形)之集合體，例如作為資料之抹除單位使用。於記憶胞陣列10設置複數個位元線及複數個字元線。各記憶胞電晶體例如與1個位
元線和1個字元線建立關聯。關於記憶胞陣列10之詳細構成，稍後敘述。
指令暫存器11可保持半導體記憶裝置1自記憶體控制器接收到之指令CMD。指令CMD例如包含使定序器13執行讀出動作、寫入動作、及抹除動作等之命令。位址暫存器12可保持半導體記憶裝置1自記憶體控制器接收到之位址資訊ADD。位址資訊ADD例如包含區塊位址BA、頁位址PA、及行位址CA。例如，區塊位址BA、頁位址PA、及行位址CA分別用於選擇區塊BLK、字元線、及位元線。
定序器13控制半導體記憶裝置1整體之動作。例如，定序器13基於保持於指令暫存器11之指令CMD控制驅動器模組14、列解碼器模組15、及感測放大器模組16等，執行讀出動作、寫入動作、及抹除動作等。
驅動器模組14產生於讀出動作、寫入動作、及抹除動作等使用之電壓。且，驅動器模組14例如基於保持於位址暫存器12之頁位址PA，對與選擇之字元線對應之信號線施加所產生之電壓。
列解碼器模組15基於保持於位址暫存器12之區塊位址BA，選擇對應之記憶胞陣列10內之1個區塊BLK。且，列解碼器模組15例如將施加至與選擇之字元線對應之信號線之電壓傳送至選擇之區塊BLK內之選擇之字元線。
感測放大器模組16於寫入動作中，根據自記憶體控制器接收到之寫
入資料DAT，對各位元線施加期望之電壓。又，感測放大器模組16於讀出動作中，基於位元線之電壓或流過位元線之電流判定記憶於記憶胞之資料，並將判定結果作為讀出資料DAT傳送至記憶體控制器。
半導體記憶裝置1與記憶體控制器之間之通信例如支持NAND介面。例如，於半導體記憶裝置1與記憶體控制器之間之通信中，使用指令鎖存啟動信號CLE、位址鎖存啟動信號ALE、寫啟動信號WEn、讀啟動信號REn、就緒忙碌信號RBn、及輸入輸出信號I/O。
指令鎖存啟動信號CLE係顯示半導體記憶裝置1所接收之輸入輸出信號I/O為指令CMD之信號。位址鎖存啟動信號ALE係顯示半導體記憶裝置1所接收之信號I/O為位址資訊ADD之信號。寫啟動信號WEn為用於控制來自輸入輸出信號I/O之資料輸入之信號。讀啟動信號REn為用於控制來自輸入輸出信號I/O之資料輸出之信號。
就緒忙碌信號RBn為向記憶體控制器通知半導體記憶裝置1是受理來自記憶體控制器之命令之就緒狀態還是不受理命令之忙碌狀態之信號。
輸入輸出信號I/O例如為8位元寬度之信號，可包含指令CMD、位址資訊ADD、資料DAT等。
以上說明之半導體記憶裝置1及記憶體控制器可藉由其等之組合構成1個半導體記憶裝置。作為此種半導體記憶裝置，例如列舉如SD(Secure
Digital：安全數位)卡般之記憶卡、或SSD(Solid State Drive：固態驅動器)等。
接著，使用圖6對記憶胞陣列10之電路構成進行說明。圖6之例顯示區塊BLK0，但其他區塊BLK之電路構成亦相同。如圖6所示，區塊BLK0例如包含4個串單元SU0~SU3。各串單元SU包含複數個NAND串NS。
複數個NAND串NS分別與位元線BL0~BL(N-1)(N為2以上之整數)建立關聯。各NAND串NS例如包含記憶胞電晶體MC0~MC7、以及選擇電晶體ST1及ST2。
記憶胞電晶體MC包含控制閘極及電荷累積層，可非揮發地保持資料。以下，於不限定記憶胞電晶體MC0~MC7之任一者之情形時，將其記述為記憶胞電晶體MC。另，記憶胞電晶體MC可為對電荷累積層使用絕緣膜之MONOS(Metal Oxide Nitride Oxide Semiconductor：金屬-氧化物-氮化物-氧化物半導體)型，亦可為對電荷累積層使用導電層之FG(Floating Gate：浮動閘極)型。以下，於實施形態中，以MONOS型為例進行說明。
選擇電晶體ST1用於選擇各種動作時之串單元SU。於各NAND串NS中，選擇電晶體ST1之汲極連接於建立關聯之位元線BL。選擇電晶體ST1之源極連接於串聯連接之記憶胞電晶體MC0~MC7之一端。串聯連接之記憶胞電晶體MC0~MC7之另一端連接於選擇電晶體ST2之汲極。
於同一區塊BLK中，選擇電晶體ST2之源極共通連接於源極線SL。串單元SU0~SU3內之選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0~SGD3。記憶胞電晶體MC0~MC7之控制閘極分別共通連接於字元線WL0~WL7。選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
於以上所說明之記憶胞陣列10之電路構成中，被分配相同行位址CA之複數個NAND串NS於複數個區塊BLK之間共通連接於相同之位元線BL。源極線SL於複數個區塊BLK之間共通連接。
另，半導體裝置所具備之記憶胞陣列10之電路構成不限定於以上所說明之構成。例如，各NAND串NS所包含之記憶胞電晶體MC、以及選擇電晶體ST1及ST2之個數可分別設計為任意個數。各區塊BLK所包含之串單元SU之個數可設計為任意個數。
接著，使用圖7對半導體記憶裝置之剖面構成進行說明。圖7係用以說明半導體記憶裝置之構造例之圖，顯示由大致平行於半導體基板200之表面(上表面)之X軸、大致垂直於X軸之Y軸、大致垂直於X軸及Y軸之Z軸表示之Y-Z剖面。
如圖7所示，於半導體基板200上形成絕緣層203。絕緣層203例如使用氧化矽而形成。於絕緣層203上設置有記憶胞陣列10。於記憶胞陣列10之下方，形成週邊電路。另，於圖7中，於包含記憶胞陣列10之記憶胞區
域之下方具有包含週邊電路之電路區域，但不限定於此，亦可以與記憶胞區域並置之方式設置電路區域。
首先，對記憶胞陣列10之構成進行說明。於絕緣層203上設置作為源極線SL發揮功能之導電層220。例如，導電層220形成為沿大致平行於半導體基板200之表面(上表面)之X-Y平面擴展之板狀。導電層220使用導電材料形成，導電材料中例如包含金屬材料或半導體材料等。
於導電層220上交替積層複數個導電層221各者與複數個絕緣層222各者。對於絕緣層222例如可使用SiO。複數個導電層221例如自下方起依序作為選擇閘極線SGS、字元線WL0~WL7、及選擇閘極線SGD發揮功能。例如，導電層221形成為於X軸方向延伸之板狀。導電層221使用導電材料形成，導電材料例如包含金屬材料。
設置有複數根於Z軸方向貫通(穿過)複數個導電層221，且底面到達導電層220之記憶體柱MP。記憶體柱MP沿Z軸方向延伸。1個記憶體柱MP與1個NAND串NS對應。記憶體柱MP包含阻擋絕緣膜231、電荷累積層232、隧道絕緣膜233、半導體層234、核心絕緣體235、及蓋層236。
更具體而言，以貫通複數個導電層221，且底面到達導電層220之方式，形成與記憶體柱MP對應之孔。於孔之側面依序積層有阻擋絕緣膜231、電荷累積層232、及隧道絕緣膜233。且，以側面與隧道絕緣膜233相接，底面與導電層220相接之方式，形成有半導體層234。半導體層234
為供形成記憶胞電晶體MC以及選擇電晶體ST1及ST2之通道之區域。因此，半導體層234作為將選擇電晶體ST2、記憶胞電晶體MC0~MC7、及選擇電晶體ST1之電流路徑連接之信號線發揮功能。於半導體層234內設置有核心絕緣體235。且，於半導體層234及核心絕緣體235上，形成有側面與隧道絕緣膜233相接之蓋層236。
對於阻擋絕緣膜231、隧道絕緣膜233、及核心絕緣體235，例如可使用SiO。對於電荷累積層232，例如可使用氮化矽(SiN)。對於半導體層234以及蓋層236，例如可使用多晶矽。
將記憶體柱MP、與分別作為字元線WL0~WL7發揮功能之複數個導電層221組合，作為記憶胞電晶體MC0~MC7發揮功能。同樣地，將記憶體柱MP、與分別作為選擇閘極線SGD及選擇閘極線SGS發揮功能之複數個導電層221組合，作為選擇電晶體ST1及選擇電晶體ST2發揮功能。
於蓋層236上，形成接觸插塞CP。於接觸插塞CP上，形成作為位元線BL發揮功能之導電層(未圖示)。接觸插塞CP使用導電材料形成，對於導電材料例如可使用金屬材料。
另，於圖7之例中，記憶體柱MP沿Y軸方向配置，但記憶體柱MP亦可任意配置。
絕緣層251設置於導電層221與絕緣層222之積層體之上方。絕緣層
251例如使用四乙氧基矽烷(TetraEthyl OrthoSilicate)而形成。
導電層253具有作為於每個包含複數個NAND串NS之組將字元線WL0~WL7、選擇閘極線SGD、選擇閘極線SGS電性分離之分離體之功能。亦將上述組稱作Finger。再者，導電層253具有作為連接於源極線SL之配線(亦稱為區域互連線)L1之功能。導電層253於Z軸方向貫通複數個導電層221到達導電層220。導電層253具有設置於導電層220上之導電層253a、與設置於導電層253a上之導電層253b。導電層253a例如使用多晶矽等半導體材料而形成。導電層253b例如使用鎢等之金屬材料形成。
絕緣層254設置於導電層253與複數個導電層221各者之間。絕緣層254例如使用氧化矽等絕緣材料而形成。
絕緣層255於Z軸方向貫通複數個導電層221中之選擇閘極線SGD之導電層221，且不於Z軸方向貫通選擇閘極線SGS之導電層221。絕緣層255具有作為於每個包含複數個NAND串NS之組將選擇閘極線SGD電性分離之分離體之功能。絕緣層255例如使用氧化矽等絕緣材料而形成。
電路區域具有場效電晶體TRN與場效電晶體TRP。場效電晶體TRN及場效電晶體TRP例如可用於指令暫存器11、位址暫存器12、定序器13、驅動器模組14、列解碼器模組15、及感測放大器模組16等週邊電路。場效電晶體TRN及場效電晶體TRP之通道長度方向例如為Y軸方向，通道寬度方向例如為X軸方向。
場效電晶體TRN及場效電晶體TRP設置於記憶胞陣列10之下方。場效電晶體TRN為N通道型電晶體。場效電晶體TRP為P通道型電晶體。
複數個導電層201各自構成接觸插塞。複數個導電層202構成1個配線層，各導電層202構成上述配線層之各配線。各導電層202例如經由導電層201，連接於場效電晶體TRN或場效電晶體TRP之閘極、源極、汲極之任一者。導電層201及導電層202包含金屬材料。
絕緣層203將場效電晶體TRN與場效電晶體TRP之間、或複數個導電層201之間、複數個導電層202之間等絕緣。絕緣層203例如包含氧化矽。另，場效電晶體TRN及電場效果電晶體TRP不僅連接於導電層201及導電層202，還經由其他配線層或接觸插塞連接於記憶胞陣列10，但於本實施形態中為方便起見而省略該等圖示。
接著，作為半導體記憶裝置之製造方法例，對絕緣層255之形成例進行說明。圖8及圖9係顯示形成絕緣層255之前之構造體之狀態之模式圖。圖8為X-Y俯視模式圖。圖9為Y-Z剖面模式圖。如圖8及圖9所示，於形成絕緣層255之前，以貫通複數個導電層221之方式分別形成記憶體柱MP及導電層253。形成絕緣層255前之記憶體柱MP及導電層253形成第1圖案。具有第1圖案之該等構造體可用於對象物110。
圖10及圖11係用以說明絕緣層255之形成例之模式圖。圖10為X-Y俯
視模式圖。圖11為Y-Z剖面模式圖。圖10及圖11所示之部位為與圖8及圖9所示之部位相同之部位。如圖10及圖11所示，於形成絕緣層255之前，以貫通複數個導電層221中之選擇閘極線SGD之導電層221，且不到達選擇閘極線SGS之導電層221之方式，形成於Z軸方向延伸之狹縫SHE。狹縫SHE例如可藉由使用蝕刻加工導電層221及絕緣層222而形成。形成絕緣層255前之記憶體柱MP、導電層253、及狹縫SHE形成第2圖案。具有第2圖案之該構造體可用於對象物110。其後，以填埋狹縫SHE之方式形成絕緣層255。絕緣層255例如可使用CVD(Chemical Vapor Deposition：化學汽相沈積法)等形成。
若狹縫SHE之位置偏移量較大，且於俯視下狹縫SHE重疊於記憶體柱MP，則有引起半導體記憶裝置動作不良之情形。因此，較佳為以第1圖案所包含之記憶體柱MP之位置為基準，計測狹縫SHE之位置相對於設計上之位置偏移了多少，即，計測位置偏移量。藉此，可於半導體記憶裝置之製造步驟中，應用狹縫SHE之位置之反饋修正。
接著，對使用計測裝置100計測圖案之位置偏移量之方法之例進行說明。圖12係用以說明計測方法例之流程圖。
如圖12所示，計測方法例具備測定步驟S1、運算步驟S2、及資料處理步驟S3。上述計測方法例可藉由控制裝置108讀出保存於記憶裝置121等記憶部之控制程式，使測定裝置101、記憶裝置121、及運算裝置103執行包含各步驟之程式而進行。
於測定步驟S1中，測定裝置101藉由攝像裝置113測定：第1衍射光之第1二維強度分佈，該第1衍射光藉由對形成包含記憶體柱MP與導電層253之上述第1圖案後，且形成包含記憶體柱MP、導電層253及狹縫SHE之上述第2圖案前之對象物110，經由光學系統114照射來自光源111之光而產生；及第2衍射光之第2二維強度分佈，該第2衍射光藉由對形成上述第2圖案後之對象物110照射上述光而產生。光源111、載台112、攝像裝置113之各動作由控制裝置108控制。顯示第1二維強度分佈之第1測定資料及顯示第2二維強度分佈之第2測定資料保存於記憶裝置121。用以測定第2二維強度分佈之對象物110可與測定第1二維強度分佈後之對象物110相同，亦可將經由相同製造步驟製造之其他構造體用於對象物110。
於圖4所示之計測裝置100之情形時，測定裝置101測定第1二維強度分佈，測定裝置105測定第2二維強度分佈。顯示第1二維強度分佈之第1測定資料保存於記憶裝置121。顯示第2二維強度分佈之第2測定資料保存於外部記憶裝置122。再者，第2測定資料可自外部記憶裝置122經由資料通信部123輸送至記憶裝置121。藉由以測定裝置101與測定裝置105各自測定衍射光之二維強度分佈，而可高效率進行測定步驟S1。
圖13及圖14係顯示第1二維強度分佈之例之圖。二維強度分佈可自2維狀具有複數個像素之攝像裝置113中檢測出之各像素之強度分佈而得，顯示二維入射於攝像裝置113之衍射光之各XY平面座標中之強度。二維強度分佈圖之橫軸表示衍射光之X軸方向之波數。二維強度分佈圖之縱軸表
示衍射光之Y軸方向之波數。二維強度分佈圖之顏色之濃淡表示強度之高低。於俯視下，導電層253之位置相對於記憶體柱MP之位置與設計一致之情形時，第1二維強度分佈如圖13所示，上下對稱。然而，因可用於形成導電層253時之光微影技術或乾蝕刻等處理引起之製造誤差致使導電層253之位置相對於設計上之位置偏移之情形時，第1二維強度分佈如圖14所示，上下非對稱。二維強度分佈之上下對稱性越低，顯示導電層253之位置偏移量越大。
圖15及圖16係顯示第2二維強度分佈之例之圖。圖15及圖16之橫軸表示衍射光之X軸方向之波數。圖15及圖16之縱軸表示衍射光之Y軸方向之波數。於俯視下，導電層253之位置相對於記憶體柱MP之位置及狹縫SHE之位置相對於記憶體柱MP之位置與設計一致之情形時，第2二維強度分佈如圖15所示，上下對稱。然而，於因可用於形成導電層253、狹縫SHE時之光微影技術或乾蝕刻等處理引起之製造誤差致使導電層253之位置、狹縫SHE之位置相對於設計上之位置偏移之情形時，第2二維強度分佈如圖16所示，上下非對稱。二維強度分佈之上下對稱性越低，顯示導電層253、狹縫SHE之位置相對於記憶體柱MP之位置之偏移量越大。第2二維強度分佈之上下對稱性根據導電層253之位置偏移量及狹縫SHE之位置偏移量之兩者而變化。再者，光之照射區域比器件圖案大。圖17係顯示光之照射區域之俯視模式圖，顯示記憶體柱MP、導電層253、狹縫SHE及光照射區域BA。圖17所示之光照射區域BA重疊於導電層253與狹縫SHE之兩者。若導電層253之位置偏移量變大，則導電層253與記憶體柱MP之間隔D1變化。若狹縫SHE之位置偏移量變大，則狹縫SHE與記憶體柱MP之間
隔D2變化。藉此，難以僅自第2二維強度分佈區分導電層253之位置偏移量、與狹縫SHE之位置偏移量。
於運算步驟S2中，運算裝置103藉由執行讀出保存於記憶裝置121之第1測定資料、與第2測定資料並使用第1測定資料、與第2測定資料之運算處理，而取得第1測定資料與第2測定資料之差量資料。運算處理之例例如包含第1測定資料與第2測定資料之減法處理。
作為進行第1測定資料與第2測定資料之減法處理之前處理，可對第1測定資料及第2測定資料進行雜訊過濾處理。例如，可應用將截止頻率以上之頻率成分排除之低通濾波處理。
又，於第1測定資料與第2測定資料之強度大為不同之情形時，作為進行減法處理之前處理，可於進行強度之歸一化後進行減法處理。例如，可以使強度分佈落在-1~1之範圍內且平均值為0之方式進行處理。此種歸一化處理亦可根據資料處理之必要，應用於差量資料。
圖18係顯示基於差量資料之強度分佈之例之二維強度分佈圖。圖18所示之強度分佈例如可藉由執行與圖14所示之第1二維強度分佈對應之第1測定資料、及與圖16所示之第2二維強度分佈對應之第2測定資料之減法處理而得。
圖19係顯示與差量資料對應之差量圖案之例之俯視模式圖。圖19所
示之差量圖案與包含記憶體柱MP及狹縫SHE、且不具有導電層253之圖案對應。因此，藉由取得基於差量資料之二維強度分佈，可自第2二維強度分佈中，去除因導電層253相對於記憶體柱MP之位置偏移量所引起之上下對稱性之變化。
於資料處理步驟S3中，運算裝置103基於差量資料，算出差量圖案之位置偏移量。關於差量圖案之位置偏移量之算出方法例於以下進行說明。
首先，準備已預先判明狹縫SHE自設計位置之偏移量的構造體之比較樣本。構造體具有與對象物相同形狀之圖案。圖20至圖22係顯示比較樣本之圖案之例之俯視模式圖。圖20顯示形成位置相對於狹縫SHE之設計位置(虛線部)之Y軸方向之位置偏移量為+10nm之圖案P1。圖21顯示上述位置偏移量為±0nm之圖案P2。圖22顯示上述位置偏移量為-10nm之圖案P3。比較樣本例如於1個半導體基板之上方具有圖案P1、圖案P2、及圖案P3。
對於該等圖案P1、P2、P3，與對象物110同樣地，事先測定第1二維強度分佈與第2二維強度分佈，且藉由運算處理取得差量資料。圖23係顯示基於圖案P1之差量資料之強度分佈之例之二維強度分佈圖。圖24係顯示基於圖案P2之差量資料之強度分佈之例之二維強度分佈圖。圖25係顯示基於圖案P3之差量資料之強度分佈之例之二維強度分佈圖。圖23至圖25之橫軸表示衍射光之X軸方向之波數。圖23至圖25之縱軸表示衍射光之Y軸方向之波數。
接著，於基於各差量圖案之二維強度分佈圖中，取得上側之強度分佈與下側之強度分佈之差量資料，算出非對稱成分。圖26係用以說明非對稱成分之算出方法之二維強度分佈之模式圖。非對稱成分係將二維強度分佈分割為第一象限、第二象限、第三象限、第四象限，且為自第一象限及第二象限之強度平均值(上側之強度分佈)減去第三象限及第四象限之強度平均值(下側之強度分佈)之值。
接著，將Y軸方向之位置偏移量作為目標變量，將非對稱成分作為說明變量，進行線性回歸，藉此製作位置偏移量之模型公式M：Y=F(X)。圖27係顯示模型公式M之例之模式圖。例如，於圖案P1中之非對稱成分為-0.8，圖案P2中之非對稱成分為0.0，圖案P3中之非對稱成分為+0.8之情形時，模型公式M以Y=12.5X表示。另，模型公式M不限定於線性回歸模型，亦可使用Partial Least Squares(PLS：偏最小平方法)模型、或神經網路等複雜之模型。
其後，關於對象物110之差量資料，亦以同樣之方法取得非對稱成分。接著，藉由將所取得之非對稱成分之值代入模型公式M：Y=12.5X之Y，而可算出Y軸方向之位置偏移量。例如，可知於非對稱成分為-0.6之情形時，Y軸方向之位置偏移量為-7.5nm。算出之位置偏移量之資料後續可輸出至計測裝置外部。
如上所述，使用本實施形態之計測裝置計測圖案之位置偏移量之方
法於各個製造步驟中，測定與形成於對象物之圖案相應之衍射光之二維強度分佈，並執行使用該等測定資料之運算處理取得差量資料，藉此，由於可僅擷取欲計測之圖案之二維強度分佈，故可提高期望之圖案之位置偏移量之算出精度。
雖已說明本發明之複數個實施形態，但該等實施形態為作為例而提示者，並未意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，且包含於申請專利範圍內所記載之發明與其均等之範圍內。
本申請案享受以日本專利申請案第2021-100743號(申請日：2021年6月17日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
100:計測裝置
101:測定裝置
103:運算裝置
104:輸出裝置
108:控制裝置
110:對象物
111:光源
112:載台
113:攝像裝置
114:光學系統
121:記憶裝置
141:聚光透鏡
142:分光器
143:物鏡
Claims (6)
- 一種計測裝置，其係計測形成於對象物之表面的圖案之位置偏移量者，且具備： 測定部，其測定藉由對形成第1圖案後且形成第2圖案前之上述對象物照射光而產生之第1衍射光之第1二維强度分佈、及藉由對形成上述第2圖案後之上述對象物照射上述光而產生之第2衍射光之第2二維强度分佈； 記憶部，其保存表示上述第1二維強度分佈之第1測定資料、與表示上述第2二維強度分佈之第2測定資料；及 運算部，其藉由執行使用上述第1測定資料與上述第2測定資料之運算處理，取得上述第1測定資料與上述第2測定資料之差量資料，基於上述差量資料，算出上述第1圖案與上述第2圖案之差量圖案之位置偏移量。
- 如請求項1之計測裝置，其中 上述測定部具有： 第1測定裝置，其測定上述第1二維强度分佈；及 第2測定裝置，其測定上述第2二維强度分佈；且 上述記憶部具有： 第1記憶裝置，其保存上述第1測定資料；及 第2記憶裝置，其保存上述第2測定資料。
- 如請求項1或2之計測裝置，其中 上述測定部具有： 光源，其照射上述光；及 攝像裝置，其藉由接受上述第1及第2衍射光，而測定上述第1及第2二維强度分佈。
- 如請求項1或2之計測裝置，其中 上述運算處理包含上述第1測定資料與上述第2測定資料之間之減法處理。
- 一種計測程式，其係藉由計測裝置用以計測形成於對象物之表面的圖案之位置偏移量者，且具備以下步驟： 由測定部測定藉由對形成第1圖案後且形成第2圖案前之上述對象物照射光而產生之第1衍射光之第1二維强度分佈、及藉由對形成上述第2圖案後之上述對象物照射上述光而產生之第2衍射光之第2二維强度分佈； 由運算部執行使用表示上述第1二維强度分佈之第1測定資料、與表示上述第2二維强度分佈之第2測定資料的運算處理，藉此取得上述第1測定資料與上述第2測定資料之差量資料；及 由上述運算部基於上述差量資料，算出上述第1圖案與上述第2圖案之差量圖案之位置偏移量。
- 如請求項5之程式，其中 上述運算處理包含上述第1測定資料與上述第2測定資料之間之減法處理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021-100743 | 2021-06-17 | ||
| JP2021100743A JP2023000112A (ja) | 2021-06-17 | 2021-06-17 | 計測装置および計測プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202301187A TW202301187A (zh) | 2023-01-01 |
| TWI820571B true TWI820571B (zh) | 2023-11-01 |
Family
ID=84465539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111101071A TWI820571B (zh) | 2021-06-17 | 2022-01-11 | 計測裝置及計測程式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11841331B2 (zh) |
| JP (1) | JP2023000112A (zh) |
| CN (1) | CN115493498A (zh) |
| TW (1) | TWI820571B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097379A1 (ja) * | 2006-02-21 | 2007-08-30 | Nikon Corporation | パターン形成装置、マーク検出装置、露光装置、パターン形成方法、露光方法及びデバイス製造方法 |
| WO2007097466A1 (ja) * | 2006-02-21 | 2007-08-30 | Nikon Corporation | 測定装置及び方法、処理装置及び方法、パターン形成装置及び方法、露光装置及び方法、並びにデバイス製造方法 |
| WO2008026742A1 (fr) * | 2006-08-31 | 2008-03-06 | Nikon Corporation | Procédé d'entraînement de corps mobile et système d'entraînement de corps mobile, procédé et appareil de mise en forme de motif, procédé et appareil d'exposition et procédé de fabrication de dispositif |
| WO2009084244A1 (ja) * | 2007-12-28 | 2009-07-09 | Nikon Corporation | 露光装置、移動体駆動システム、パターン形成装置、及び露光方法、並びにデバイス製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294907B2 (en) * | 2006-10-13 | 2012-10-23 | Asml Netherlands B.V. | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method |
| US20090175530A1 (en) * | 2007-11-12 | 2009-07-09 | Fredrik Sjostrom | Methods and apparatuses for detecting pattern errors |
| SG183057A1 (en) * | 2007-12-17 | 2012-08-30 | Nikon Corp | Exposure apparatus, exposure method and device manufacturing method |
| JP5391333B2 (ja) * | 2009-06-17 | 2014-01-15 | エーエスエムエル ネザーランズ ビー．ブイ． | オーバレイ測定方法、リソグラフィ装置、検査装置、処理装置、及びリソグラフィ処理セル |
| NL2017300A (en) | 2015-08-27 | 2017-03-01 | Asml Netherlands Bv | Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method |
| JP6926403B2 (ja) | 2016-05-31 | 2021-08-25 | 株式会社ニコン | 位置検出装置及び位置検出方法、露光装置及び露光方法、並びに、デバイス製造方法 |
| JP2020519928A (ja) | 2017-05-08 | 2020-07-02 | エーエスエムエル ネザーランズ ビー．ブイ． | 構造を測定する方法、検査装置、リソグラフィシステム、及びデバイス製造方法 |
| EP3663856A1 (en) | 2018-12-07 | 2020-06-10 | ASML Netherlands B.V. | Method for adjusting a target feature in a model of a patterning process based on local electric fields |
| WO2021072743A1 (en) * | 2019-10-18 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology |
-
2021
- 2021-06-17 JP JP2021100743A patent/JP2023000112A/ja active Pending
- 2021-12-08 US US17/544,985 patent/US11841331B2/en active Active
-
2022
- 2022-01-11 TW TW111101071A patent/TWI820571B/zh active
- 2022-01-20 CN CN202210066030.7A patent/CN115493498A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097379A1 (ja) * | 2006-02-21 | 2007-08-30 | Nikon Corporation | パターン形成装置、マーク検出装置、露光装置、パターン形成方法、露光方法及びデバイス製造方法 |
| WO2007097466A1 (ja) * | 2006-02-21 | 2007-08-30 | Nikon Corporation | 測定装置及び方法、処理装置及び方法、パターン形成装置及び方法、露光装置及び方法、並びにデバイス製造方法 |
| WO2008026742A1 (fr) * | 2006-08-31 | 2008-03-06 | Nikon Corporation | Procédé d'entraînement de corps mobile et système d'entraînement de corps mobile, procédé et appareil de mise en forme de motif, procédé et appareil d'exposition et procédé de fabrication de dispositif |
| WO2009084244A1 (ja) * | 2007-12-28 | 2009-07-09 | Nikon Corporation | 露光装置、移動体駆動システム、パターン形成装置、及び露光方法、並びにデバイス製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115493498A (zh) | 2022-12-20 |
| US20220404292A1 (en) | 2022-12-22 |
| JP2023000112A (ja) | 2023-01-04 |
| US11841331B2 (en) | 2023-12-12 |
| TW202301187A (zh) | 2023-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11974439B2 (en) | Semiconductor memory having memory cell regions and other regions alternately arranged along a bit line direction | |
| JP2005116970A (ja) | 不揮発性半導体記憶装置 | |
| KR20180053063A (ko) | 반도체 메모리 장치 | |
| KR102417183B1 (ko) | 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법 | |
| CN110751967B (zh) | 半导体存储器及其制造方法 | |
| JP4764142B2 (ja) | 半導体記憶装置 | |
| US20170271345A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US8953408B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| TWI820571B (zh) | 計測裝置及計測程式 | |
| TWI778483B (zh) | 半導體記憶裝置 | |
| CN112786615B (zh) | 半导体存储器装置 | |
| TWI827164B (zh) | 計測裝置及計測方法 | |
| US11423993B2 (en) | Bi-directional sensing in a memory | |
| TW202310367A (zh) | 記憶體裝置 | |
| JP2022050227A (ja) | 半導体記憶装置 | |
| JP2013008410A (ja) | 半導体装置の製造方法 |