TWI820111B - 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法 - Google Patents

包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法 Download PDF

Info

Publication number
TWI820111B
TWI820111B TW108111917A TW108111917A TWI820111B TW I820111 B TWI820111 B TW I820111B TW 108111917 A TW108111917 A TW 108111917A TW 108111917 A TW108111917 A TW 108111917A TW I820111 B TWI820111 B TW I820111B
Authority
TW
Taiwan
Prior art keywords
cladding layer
glass
glass cladding
cavity
microprocessor
Prior art date
Application number
TW108111917A
Other languages
English (en)
Other versions
TW201946512A (zh
Inventor
金榛洙
史考特克里斯多夫 寶拉德
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201946512A publication Critical patent/TW201946512A/zh
Application granted granted Critical
Publication of TWI820111B publication Critical patent/TWI820111B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097—Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Glass Compositions (AREA)

Abstract

一種電子封裝組件，包括：玻璃基板，包括：上玻璃包覆層；下玻璃包覆層；玻璃核心層，被耦接到該上玻璃包覆層及該下玻璃包覆層，其中該上玻璃包覆層及該下玻璃包覆層在蝕刻劑中具有較該玻璃核心層為高的蝕刻速率；第一空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；及第二空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；微處理器，被定位在該第一空腔內；及微電子部件，被定位在該第二空腔內。

Description

包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法
此申請案依據35 U.S.C. § 119主張於2018年4月3日所提交的美國臨時專利申請案第62/652,271號的優先權權益，該申請案的全部內容以引用方式併入本文中。
此揭示內容係關於電子封裝及用於製作該等電子封裝的方法，該等電子封裝包括定位在結構化玻璃製品內的微處理器。
電子設備（例如行動設備、消費性電子產品、計算設備等等）包括各種電子部件，例如微處理器、記憶體晶片、無源部件、及/或射頻（RF）部件。該等電子部件可以彼此電耦接且可以協同執行電子設備的各種功能。在常規的配置中，可以將電子部件中的每一者個別耦接到基板以形成「封裝」，且可以將單獨的封裝彼此電耦接在電子設備內，例如用堆疊式封裝層疊（PoP）的配置耦接。亦可以或替代性地將電子部件個別耦接到印刷電路板（PCB）。電子部件的個別封裝及/或由PCB所佔據的空間造成由電子部件所佔據的幾何空間，且在一些應用中，例如在將電子部件合併到行動設備中時，需要最小化由電子部件所佔據的空間（亦即，最小化電子部件的形狀因子）。並且，電子部件的個別封裝可以增加電子部件之間的距離，導致處理遲延及增加電力消耗。
在一些常規的配置下，電子部件可以安裝到聚合物基板及/或可以用聚合物黏著劑耦接到基板。在電子部件在操作期間加熱及冷卻時，電子部件及聚合物基板及/或聚合物黏著劑的熱膨脹係數（CTE）之間的失配可以使得聚合物基板及/或聚合物黏著劑用與電子部件不同的速率膨脹及收縮。聚合物基板及/或聚合物黏著劑及電子部件的膨脹及收縮的差異可以在聚合物基板及/或聚合物黏著劑與電子部件之間的界面處造成應力，此可以導致基板及/或電子部件的故障。
此外，電子部件可以跨範圍廣泛的頻率發送及接收訊號，且在相對高的頻率下，聚合物基板及/或聚合物黏著劑的介電常數可以造成訊號損耗，而吸收由電子部件所發送及接收的訊號的至少一部分。
因此，需要具有最小形狀因子的電子部件封裝。亦需要最小化訊號損耗且最小化與熱膨脹相關聯的應力的電子部件封裝。
在一個實施例中，一種電子封裝組件包括：玻璃基板，包括：上玻璃包覆層；下玻璃包覆層；玻璃核心層，被耦接到該上玻璃包覆層及該下玻璃包覆層，其中該上玻璃包覆層及該下玻璃包覆層在蝕刻劑中具有較該玻璃核心層為高的蝕刻速率；第一空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；及第二空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；微處理器，被定位在該第一空腔內；及微電子部件，被定位在該第二空腔內。
在另一個實施例中，一種晶圓級電子封裝組件包括：玻璃基板，包括：上玻璃包覆層；下玻璃包覆層；玻璃核心層，被耦接到該上玻璃包覆層及該下玻璃包覆層，其中該上玻璃包覆層及該下玻璃包覆層在蝕刻劑中具有較該玻璃核心層為高的蝕刻速率；複數個第一空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；及複數個第二空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；複數個微處理器，被定位在該複數個第一空腔內；及複數個微電子部件，被定位在該複數個第二空腔內。
在又另一個實施例中，一種用於形成電子封裝組件的方法包括以下步驟：將掩膜施用於包括耦接到玻璃核心層的玻璃包覆層的玻璃基板的表面，使得該掩膜被定位在該玻璃包覆層上，該掩膜包括一或更多個開放區段，在該一或更多個開放區段處，該玻璃包覆層保持不被該掩膜覆蓋，該玻璃包覆層在蝕刻劑中具有較該玻璃核心層為高的蝕刻速率；將該玻璃基板暴露於該蝕刻劑，藉此選擇性地蝕刻該玻璃包覆層的一部分及在該玻璃基板中形成一或更多個空腔；及將微電子部件定位在該玻璃基板的該一或更多個空腔內。
要了解到，以上的概括說明及以下的詳細說明都僅是示例性的，且旨在提供概觀或架構以了解所主張保護的標的的本質及特質。包括了附圖以提供進一步的了解，且該等附圖被併入及構成此說明書的一部分。該等繪圖繪示一或更多個實施例，且與本說明書一起用來解釋各種實施例的原理及操作。
現將詳細參照隨附繪圖中所繪示的示例性實施例。將儘可能使用相同的參考符號來在繪圖各處指稱相同或類似的部分。該等繪圖中的部件不一定是按比例的，反而重點是放在繪示示例性實施例的原理上。
在本文中可以將數值（包括範圍的端點）表示為在前加上術語「約」、「大約」等等的近似值。在此類情況下，其他的實施例包括特定的數值。無論是否將數值表示為近似值，兩種實施例被包括在此揭示內容中：一種被表示為近似值，而另一種不被表示為近似值。將進一步了解到，每個範圍的端點與另一個端點相比是有意義的（significant）且是與另一個端點無關地有意義的。
在各種實施例中，電子封裝組件包括玻璃基板，該玻璃基板包括上玻璃包覆層、耦接到上玻璃包覆層的玻璃核心層、及耦接到玻璃核心層的下玻璃包覆層。可以將多個電子部件（例如微處理器、記憶體晶片、無源構件、及類比RF設備）定位在玻璃基板的空腔內。藉由在相同的電子封裝組件內包括多個電子部件，可以最小化電子部件之間的距離，藉此減少潛時延遲及最小化電子封裝組件的形狀因子。並且，藉由利用玻璃基板，可以最小化介電損耗及熱應力。為了有助於在上玻璃包覆層及下玻璃包覆層內形成精確的空腔，上玻璃包覆層及下玻璃包覆層在一種蝕刻劑中可以具有較玻璃核心層為高的蝕刻速率及/或可以具有較高的光敏度以促進上玻璃包覆層及下玻璃包覆層的光學加工（photomachining），如本文中更詳細描述的。
如本文中所使用的，用語「微電子構件」一般可以用來描述記憶體晶片、無源構件、類比RF設備、及無源RF設備等等。
首先參照圖1，示意性地描繪了電子封裝組件150的橫截面圖。在圖1中所描繪的實施例中，電子封裝組件150包括都定位在玻璃基板100上的微處理器525及微電子構件（亦即記憶體晶片538）。詳細而言，微處理器525及記憶體晶片538各被定位在形成於玻璃基板100內的空腔425內。可以由定位在玻璃基板100的頂部及底部上的一或更多個介電聚合物層130覆蓋玻璃基板100以及微處理器525及記憶體晶片538。在圖1中所描繪的實施例中，電子封裝組件150包括定位在玻璃基板100的頂部上的上介電聚合物層132，且包括定位在玻璃基板100的底部上的一對下介電聚合物層134、136。介電聚合物層130可以由具有所需介電性質以供封裝電子設備的任何合適的聚合物形成，且可以經由任何合適的過程來形成。
電子封裝組件150亦包括延伸穿過介電聚合物層130及玻璃基板100的通孔140。通孔140將微處理器525及記憶體晶片538電氣地及/或通訊地耦接到定位在下介電聚合物層136的底部上的焊料凸塊120。在圖1中所描繪的實施例中，電子封裝組件150包括一對通孔142，該等通孔延伸穿過記憶體晶片538及一對焊料凸塊120之間的玻璃基板100。電子封裝組件150亦包括通孔144，該等通孔延伸於微處理器525與一組焊料凸塊120之間且延伸穿過下介電聚合物層134、136。在一些實施例中，通孔140亦可以直接延伸於微處理器525與記憶體晶片538之間。通孔140可以由用於傳導電訊號的任何合適的材料（例如銅等等）所形成，且可以經由任何合適的過程來形成，例如濺射沉積、膏填充或電鍍（保形或填充）、或上述項目的任何組合。
記憶體晶片538一般是具有積體電路的矽基結構，該積體電路可以用來暫時地或永久地儲存資料及程式。微處理器525一般亦是矽基結構，且一般可以包括具有系統單晶片(SoC)積體電路的應用處理器，與行動應用中可以利用的一樣。在其他的實施例中，微處理器525可以包括通用微處理器。
玻璃基板100包括多個玻璃層，且在圖1中所描繪的實施例中，玻璃基板100包括耦接到上玻璃包覆層105及可選的下玻璃包覆層107的玻璃中心核心110。上玻璃包覆層105在垂直方向上(亦即，在如所描繪的+y方向上)定位在玻璃中心核心110上方，而下玻璃包覆層107在垂直方向上定位在玻璃中心核心110下方。在一些實施例中，玻璃中心核心110、上玻璃包覆層105、及下玻璃包覆層107在它們之間沒有任何黏著劑、聚合物層、塗覆層等等的情況下直接彼此熔合。在其他的實施例中，玻璃中心核心110、上玻璃包覆層105、及下玻璃包覆層107使用黏著劑等等來彼此耦接。
玻璃中心核心110、上玻璃包覆層105、及下玻璃包覆層107可以具有任何合適的玻璃組成且可以使用任何合適的過程來製作。合適的玻璃組成的實例可以包括鹼土金屬鋁硼矽酸鹽玻璃、鋅硼矽酸鹽玻璃、及鈉鈣玻璃，以及玻璃陶瓷，例如富含氧化鎂、氧化釔、氧化鈹、氧化鋁、或氧化鋯的彼等玻璃陶瓷。一般而言，玻璃中心核心110、上玻璃包覆層105、及下玻璃包覆層107可以具有'451專利或'266申請案中所論述的組成中的任一者，或使用'451專利或'266申請案中所論述的過程中的任一者來製作，該等文獻中的每一者詳列於本說明書的末尾處。
在實施例中，上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110中的至少一者具有不同的實體尺度及/或玻璃組成，該等實體尺度及/或玻璃組成允許相對於玻璃中心核心110選擇性移除上玻璃包覆層105及下玻璃包覆層107中的至少一者以形成空腔425。
例如，在一些實施例中，上玻璃包覆層105及下玻璃包覆層107具有相同的玻璃組成，而玻璃中心核心110具有不同的玻璃組成。詳細而言，在一些實施例中，上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110的玻璃組成可以變化以使得上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110在蝕刻劑中的耐久性變化。例如，可能需要上玻璃包覆層105及下玻璃包覆層107中的一或兩者在蝕刻劑中具有與玻璃中心核心110不同的溶解率。上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110之間的不同耐久性使得可以在玻璃基板100的表面中形成空腔425。例如，上玻璃包覆層105及下玻璃包覆層107在蝕刻劑中可以具有足夠高的溶解率使得可以蝕刻它們以形成空腔425。另一方面，玻璃中心核心110在蝕刻劑中可以具有足夠低的溶解率使得它實質上不易被蝕刻。玻璃中心核心110在蝕刻劑中可以具有為零或足夠接近零的溶解率，使得它不易被蝕刻到任何顯著的程度。因此，玻璃中心核心110可以充當蝕刻停止器以限制可以使用蝕刻劑將玻璃基板100蝕刻到的深度。
在其他的實施例（例如空腔425是由濕蝕刻以外的過程所形成的實施例）中，上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110可以具有相同或實質相同的玻璃組成。
在實施例中，可以基於微處理器525及/或記憶體晶片538的厚度（是在如所描繪的y方向上估算的），來選定上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110的厚度（是在如所描繪的y方向上估算的）。詳細而言，可以將上玻璃包覆層105及下玻璃包覆層107的厚度分別選定為與記憶體晶片538及微處理器525的厚度（是在如所描繪的y方向上估算的）對應。在一些實施例中，上玻璃包覆層105及下玻璃包覆層107中的一或兩者具有選定在50微米（µm）與100 µm之間的厚度。然而，應理解到，上玻璃包覆層105及下玻璃包覆層107可以具有其他的厚度，特別是在與具有較所揭露的彼等記憶體晶片及微處理器為小或大的厚度的記憶體晶片538及微處理器525一起使用時。在一些實施例中，上玻璃包覆層105及下玻璃包覆層107具有相同的厚度，使得玻璃基板100在垂直方向上是對稱的。在其他的實施例中，上玻璃包覆層105及下玻璃包覆層107可以具有不同的厚度，例如在微處理器525及記憶體晶片538具有不同厚度的實施例中。
藉由將記憶體晶片538定位在與微處理器525相同的電子封裝組件150中，與記憶體晶片538及微處理器525被個別封裝的常規配置相比，可以最小化記憶體晶片538與微處理器525之間的實體距離。例如，在記憶體晶片538及微處理器525被定位在單獨的封裝中的常規配置中，記憶體晶片538可以定位在微處理器525上方或下方（例如用PoP配置定位）或可以定位在記憶體晶片538旁邊（亦即在如所描繪的z方向或x方向上的旁邊）。然而，與圖1中所描繪的實施例相比，將記憶體晶片538定位在微處理器525旁邊增加了由記憶體晶片538及微處理器525（及它們周圍的封裝）在z方向及/或x方向上所佔據的空間，在圖1中所描繪的實施例中，微處理器525及記憶體晶片538被包覆在相同的電子封裝組件150內。例如，與微處理器525及記憶體晶片538被單獨封裝且安置在彼此旁邊的時候相比，可以藉由將微處理器525及記憶體晶片538封裝在相同的封裝中，來減少由微處理器525及記憶體晶片538所佔據的空間高達95%。
類似地，與圖1中所描繪的實施例相比，在記憶體晶片538及微處理器525被定位在單獨的封裝中且記憶體晶片538被定位在微處理器525上方或下方的常規配置中，由記憶體晶片538及微處理器525所佔據的空間在y方向上增加，在圖1中所描繪的實施例中，微處理器525及記憶體晶片538被包覆在相同的電子封裝組件150內。詳細而言，與圖1中所描繪的實施例相比，在微處理器525及記憶體晶片538被定位在單獨的封裝中時，焊料凸塊通常在垂直方向上定位在單獨的封裝之間，以在微處理器525與記憶體晶片538之間產生連接，因此增加由微處理器525及記憶體晶片538（及它們周圍的封裝）所佔據的空間，在圖1中所描繪的實施例中，微處理器525及記憶體晶片被包覆在相同的電子封裝組件150內。焊料凸塊一般具有100 µm與200 µm之間的直徑，使得藉由將微處理器525及記憶體晶片538封裝在相同的封裝中，由微處理器525及記憶體晶片538（及相關聯的封裝）所佔據的空間在如所描繪的y方向上可以減少多達200 µm。如此，可以最小化由微處理器525及記憶體晶片538（及封裝的周圍封裝）所佔據的空間，從而最小化微處理器525及記憶體晶片538的形狀因子。在空間可能受限的行動應用中，最小的形狀因子可能是特別合乎需要的。
並且，減少焊料凸塊層亦可以減少訊號損耗。例如，如上所述，在微處理器525及記憶體晶片538被單獨封裝的常規配置中，焊料凸塊通常在垂直方向上定位在單獨的封裝之間以在微處理器525及記憶體晶片538封裝之間產生連接。亦可以將微處理器525及記憶體晶片538定位在印刷電路板上，其中焊料凸塊被定位在印刷電路板與堆疊的微處理器525及記憶體晶片538之間。因此，在微處理器525被定位在記憶體晶片538下方的實例中，對於要在記憶體晶片538與印刷電路板之間傳遞的電訊號而言，該訊號首先會行進穿過記憶體晶片538與微處理器525封裝之間的焊料凸塊，且接著穿過微處理器525封裝與印刷電路板之間的焊料凸塊，最後穿過兩個單獨的焊料凸塊層。
相比之下，藉此將微處理器525及記憶體晶片538封裝在相同的封裝中，前往或來自微處理器525及記憶體晶片538的訊號可以僅需要穿過通孔140及單層的焊料凸塊120。焊料凸塊一般可以由有助於製造焊料凸塊的材料複合物所形成，但此可能導致電訊號的損耗。因此，藉由限制製作電連接所需的焊料凸塊的數量，可以減少訊號損耗。
進一步地，與記憶體晶片538相對於微處理器525單獨封裝的常規配置相比，將記憶體晶片538及微處理器525定位在相同的電子封裝組件150中減少了微處理器525與記憶體晶片538之間的實體距離。例如，在微處理器525及記憶體晶片538被單獨封裝的常規配置中，可以將微處理器525及記憶體晶片538彼此隔開，使得微處理器525與記憶體晶片538之間的路徑長度（例如沿著電路徑估算的微處理器525與記憶體晶片538之間的距離）是在8毫米（mm）與18 mm之間。相比之下，藉由將微處理器525及記憶體晶片538封裝在相同的封裝內，可以將微處理器525與記憶體晶片538之間的路徑長度減少到200 µm與800 µm之間（包含端點）。儘管不被現有理論束縛，但微處理器525可以能夠在較由記憶體晶片538發送及接收電訊號的時間為快的速度下進行計算。如此，微處理器525與記憶體晶片538之間的距離可以限制微處理器525執行操作的時間。因此，與微處理器525及記憶體晶片538被單獨封裝的常規配置相比，藉由最小化微處理器525與記憶體晶片538之間的距離，例如藉由將微處理器525及記憶體晶片538包覆在相同的電子封裝組件150內，可以最小化微處理器525的潛時延遲。
與記憶體晶片538及微處理器525被定位在聚合物基板上的常規配置相比，玻璃基板100可以進一步減少在記憶體晶片538與微處理器525之間發送的訊號的延遲及串擾。儘管不被現有理論束縛，但需要利用具有相對低的介電常數的基板來最小化在基板上的電子部件之間發送的訊號的串擾及最小化傳播延遲。聚合物（例如常規封裝中所使用的彼等聚合物）可以具有相對大的介電常數且在不同的頻率下亦可以具有大的介電常數範圍。相比之下，玻璃（例如可以用於玻璃基板100的玻璃）可以具有相對低的介電常數，該相對低的介電常數跨範圍廣泛的頻率保持相對穩定。在一個實例中，玻璃基板100的上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110在10吉赫（GHz）下可以具有約0.004與0.042之間的損耗正切，且在60 GHz下可以具有約0.006與0.054之間的損耗正切。相比之下，常規聚合物的損耗正切在10 GHz下可以比玻璃基板的損耗正切高達10倍。因此，與利用聚合物基的基板的電子封裝相比，藉由利用玻璃基板100來形成電子封裝組件150，電子封裝組件150可以提供在相對高的頻率下保持穩定的相對低的介電常數介質。
並且，玻璃基板100可以提供用於記憶體晶片538及微處理器525的基板，該基板用與記憶體晶片538及微處理器525類似的方式在熱改變下膨脹及收縮。作為一個實例，記憶體晶片538及微處理器525一般是基於半導體的結構，且可以具有約2-3百萬分率（ppm）/℃的熱膨脹係數（CTE）。上玻璃包覆層105及下玻璃包覆層可以具有約7.6-9.5 ppm/℃之間的CTE（包含端點），而玻璃中心核心110可以具有約7.5-9.1 ppm/℃之間的CTE（包含端點）。相比之下，常規上用在電子部件封裝中的聚合物（例如FR-4層合板）的CTE具有14到17 ppm/℃的CTE。因此，與常規的電子部件封裝中所使用的聚合物相比，玻璃基板100的CTE較接近記憶體晶片538及微處理器525的CTE。與常規的基於聚合物的基板相比，藉由更緊密地匹配記憶體晶片538及微處理器525的CTE，玻璃基板100可以用與記憶體晶片538及微處理器525類似的方式在熱改變下膨脹及收縮，藉此減少記憶體晶片538/微處理器525與玻璃基板100之間的界面處的應力。並且，在玻璃基板100被加熱及冷卻時，相對低的玻璃基板100的CTE可以有助於減少電子封裝組件150的翹曲。
應理解到，可以對圖1中所示的玻璃基板100的實施例作出許多改變。例如，在一些實施例中，玻璃基板100可以僅包括兩個玻璃層，例如上玻璃包覆層105及玻璃中心核心110。在其他的實施例中，玻璃基板100可以包括四個或更多個玻璃層。亦設想了許多其他的變體。
參照圖2，在另一個實施例中，電子封裝組件150包括定位在玻璃基板100的空腔425內的多個記憶體晶片538。與圖1中所示的實施例類似，玻璃基板100包括上玻璃包覆層105、玻璃中心核心110、及下玻璃包覆層107。電子封裝組件150亦包括定位在下玻璃包覆層107的空腔425內的微處理器525。然而，在圖2中所示的實施例中，電子封裝組件150包括定位在上玻璃包覆層105的空腔425內的多個記憶體晶片538。與圖1中所示的實施例相比，電子封裝組件150可以包括額外的通孔142，該等額外的通孔從記憶體晶片538延伸到焊料凸塊120，且可以額外包括定位在上介電聚合物層132上方的另一個上介電聚合物層133以承載額外的通孔142。與上文所述及圖1中所示的實施例一樣，藉由將記憶體晶片538及微處理器525包括在相同的電子封裝組件150內，可以最小化記憶體晶片538與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖3，在另一個實施例中，電子封裝組件150包括定位在玻璃基板100的空腔425內的多個記憶體晶片538，與圖2中所描繪的實施例類似。在圖3中所描繪的實施例中，記憶體晶片538被定位在下玻璃包覆層107中的空腔425內，而微處理器525被定位在上玻璃包覆層105的空腔425內。與定位在上玻璃包覆層105內的微處理器525相比，因為記憶體晶片538被定位在下玻璃包覆層107內，記憶體晶片538被定位得更靠近焊料凸塊120。藉由將記憶體晶片538定位在焊料凸塊120附近，可以減少將記憶體晶片538連接到焊料凸塊120所需的通孔142的數量，此在電子封裝組件150包括多個記憶體晶片538時可以是特別合乎需要的。與上文所述及圖1及圖2中所描繪的實施例類似，藉由將記憶體晶片538及微處理器525包括在相同的電子封裝組件150內，可以最小化記憶體晶片538與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖4，描繪了電子封裝組件150的另一個實施例。在圖4中所描繪的實施例中，電子封裝組件150包括熱耦接到微處理器525的熱通孔562及定位在電子封裝組件150的底部上的散熱器564。散熱器564被定位在電子封裝組件150的底部上，且熱通孔562向上延伸穿過微處理器525與散熱器564之間的玻璃基板100。熱通孔562及散熱器564操作以從微處理器525將熱散逸到圍繞電子封裝組件150的環境介質，且可以有助於將微處理器525維持在可接受的操作溫度內。熱通孔562及散熱器564可以由用於傳送熱能的任何合適的材料所形成，例如銅、銅合金等等，且可以經由任何合適的過程來形成。與上文所述及圖1-3中所描繪的實施例一樣，藉由將記憶體晶片538及微處理器525包括在相同的電子封裝組件150內，可以最小化記憶體晶片538與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖5，描繪了電子封裝組件150的另一個實施例。在圖5中所示的實施例中，微處理器525及記憶體晶片538各被定位在下玻璃包覆層107內。儘管圖5中所描繪的的實施例中的玻璃基板100包括玻璃中心核心110、上玻璃包覆層105、及下玻璃包覆層107，但應了解到，可以省略上玻璃包覆層105。與上文所述及圖1-4中所描繪的實施例一樣，藉由將記憶體晶片538及微處理器525包括在相同的電子封裝組件150內，可以最小化記憶體晶片538與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖6，描繪了電子封裝組件150的另一個實施例，其中除了微處理器525及該一或更多個記憶體晶片538以外，電子封裝組件150亦包括無源構件540。詳細而言，電子封裝組件150包括定位在上玻璃包覆層105中的空腔425內的一對無源構件540及記憶體晶片538，且包括定位在下玻璃包覆層107的空腔425內的微處理器525。
無源構件540一般可以包括不產生電力，而是散逸、儲存、及/或釋放電力的矽基部件，例如電感器、電容器、電阻器等等，且可以藉由多層同時燒成陶瓷（multilayer co-fired ceramic, MLCC）過程等等來製作。無源構件540一般是相對地較微處理器525為厚的（在如所描繪的y方向上估算），且可以具有大致200 µm的厚度。因此，在圖6中所描繪的實施例中，上玻璃包覆層105可以具有選定為與無源構件540的厚度對應的厚度，而下玻璃包覆層107具有選定為與微處理器525的厚度對應的相對較小的厚度，使得玻璃基板100具有不對稱的橫截面。
與上文所述及圖1-5中所描繪的實施例一樣，藉由將無源構件540、記憶體晶片538、及微處理器525包括在相同的電子封裝組件150內，可以最小化記憶體晶片538與微處理器525之間的距離以及無源構件540與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。可以將圖6中所描繪的實施例中的無源構件540用於雜訊抑制以在電子封裝組件150中吸收不想要的頻率，此可以藉由利用玻璃基板100來進一步增強最小化訊號及介質損耗的益處。
參照圖7，描繪了電子封裝組件150的另一個實施例。與上文所述及圖6中所描繪的實施例類似，電子封裝組件150包括定位在玻璃基板100內的多個無源構件540。在圖7中所描繪的實施例中，無源構件540被定位在下玻璃包覆層107中的空腔425內，而微處理器525被定位在上玻璃包覆層105的空腔425內。與定位在上玻璃包覆層105內的微處理器525相比，因為無源構件540被定位在下玻璃包覆層107內，無源構件540被定位得更靠近焊料凸塊120。藉由將無源構件540定位在焊料凸塊120附近，可以減少將無源構件連接到焊料凸塊120所需的通孔142的數量，此在電子封裝組件150包括多個無源構件540時可以是特別合乎需要的。與上文所述及圖7中所描繪的實施例類似，藉由將無源構件540及微處理器525包括在相同的電子封裝組件150內，可以最小化無源構件540與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖8，描繪了包括無源構件540的電子封裝組件150的另一個實施例。在圖8中所描繪的實施例中，電子封裝組件150包括一對無源構件541，該等無源構件延伸穿過玻璃基板100的厚度。與上文所述及圖6及7中所描繪的實施例類似，藉由將無源構件540、541及微處理器525包括在相同的電子封裝組件150內，可以最小化無源構件540、541與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。
參照圖9，描繪了電子封裝組件150的另一個實施例。電子封裝組件150包括玻璃基板100，該玻璃基板包括上玻璃包覆層105、玻璃中心核心110、及下玻璃包覆層107，且該電子封裝組件具有定位在下玻璃包覆層107的空腔425內的微處理器525。在圖9中所描繪的實施例中，電子封裝組件150包括一或更多個RF設備。詳細而言，電子封裝組件150包括定位在電子封裝組件150的頂部上(亦即如所描繪的上介電聚合物層133的頂部上)的一或更多個無源RF設備530。無源RF設備530一般可以包括定位在電子封裝組件上的天線、波導器、平衡-不平衡變換器等等。
電子封裝組件150亦包括一對第一類比RF設備532及第二類比RF設備534，其中的每一者被定位在玻璃基板100的上玻璃包覆層105內的各別空腔425內。在實施例中，第一類比RF設備532及第二類比RF設備534是矽基結構，且第一類比RF設備532中的一或更多者可以與第二類比RF設備534不同。例如，在一些實施例中，第一類比RF設備532可以包括放大器等等，而第二類比RF設備可以包括開關、多工器等等。
一般而言，第一類比RF設備532及第二類比RF設備534一般具有大於微處理器525的厚度的厚度（在如所描繪的y方向上估算）。在一些實施例中，第一類比RF設備532及第二類比RF設備534可以具有在200 µm與300 µm之間的厚度（包含端點）。因此，在圖9中所描繪的實施例中，上玻璃包覆層105可以具有選定為與第一類比RF設備532及第二類比RF設備534的厚度對應的厚度，而下玻璃包覆層107具有選定為與微處理器525的厚度對應的相對較小的厚度，使得玻璃基板100具有不對稱的橫截面。
與上述實施例類似，藉由將類比RF設備532、534、無源RF設備530、及微處理器525包括在相同的電子封裝組件150內，可以最小化無源構件540、541與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。並且，類比RF設備532、534、及無源RF設備530可以在範圍廣泛的頻率下操作。例如，在一些實施例中，類比RF設備532、534、及無源RF設備530可以操作到高達100 GHz。如上所述，聚合物基板的介電常數可以在高頻下顯著增加，從而在高頻下造成介電及訊號損耗，且在此類高頻下，聚合物基板可能變得不可用。因此，與常規的配置相比，藉由利用玻璃基板100來安裝類比RF設備532、534、及無源RF設備530，可以最小化介電及訊號損耗。
參照圖10，描繪了電子封裝組件150的另一個實施例。電子封裝組件150包括玻璃基板100，該玻璃基板具有第一類比RF設備532及第二類比RF設備534以及定位在電子封裝組件150的頂部上的無源RF設備530。在圖10中所描繪的實施例中，電子封裝組件150亦包括定位在上玻璃包覆層105的空腔425內的記憶體晶片538。
與圖9中所示的實施例類似，藉由將類比RF設備532、534、無源RF設備530、及微處理器525包括在相同的電子封裝組件150內，可以最小化無源構件540、541與微處理器525之間的距離，藉此減少微處理器525的潛時延遲及最小化電子封裝組件150的形狀因子。並且，藉由利用玻璃基板100，可以最小化介電損耗及熱應力，如上所述。並且，類比RF設備532、534、及無源RF設備530可以在範圍廣泛的頻率下操作。例如，在一些實施例中，類比RF設備532、534、及無源RF設備530可以操作到高達100 GHz。如上所述，聚合物基板的介電常數可以在高頻下顯著增加，從而在高頻下造成介電及訊號損耗，且在此類高頻下，聚合物基板可能變得不可用。因此，與常規的配置相比，藉由利用玻璃基板100來安裝類比RF設備532、534、及無源RF設備530，可以最小化介電及訊號損耗。
現應了解到，依據本揭示內容的電子封裝組件150可以包括許多電子部件，例如微處理器、無源構件、以及無源及有源RF設備。如上所述，藉由將電子部件定位在玻璃基板內，可以最小化微處理器的潛時延遲及電子封裝組件的形狀因子。並且，與常規的配置相比，因為與常規的聚合物基板相比，玻璃基板具有較接近電子部件的CTE，故熱應力減少了。並且，與利用聚合物基板的常規配置相比，可以最小化在RF設備被合併於電子封裝組件內時所可能經歷的介質損耗且特別是高頻操作條件下的介質損耗。
為了將電子部件定位及保持在玻璃基板的空腔內（特別是在不依賴聚合物黏著劑的情況下），需要形成尺度精確的空腔以收容電子部件。下文描述了用於在玻璃基板內形成尺度精確的空腔的過程。
首先參照圖11，描繪了玻璃基板100，該玻璃基板包括上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110。如上所述，上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110的玻璃組成可以變化以使得上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心110在蝕刻劑中的耐久性變化。例如，可能需要上玻璃包覆層105及下玻璃包覆層107中的一或兩者在蝕刻劑中具有與玻璃中心核心110不同的溶解率。
共同參照圖12及圖13，空腔425被形成於玻璃基板100中以將玻璃基板轉變成如本文中所述的結構化製品。可以使用圖12中所描繪的過程將空腔425形成於玻璃基板100的表面中。在一些實施例中，該過程包括以下步驟：在玻璃基板100的表面上形成掩膜215。例如，掩膜215被形成於上玻璃包覆層105及/或下玻璃包覆層107的表面上。可以藉由印刷（例如噴墨印刷、凹版印刷、絲網印刷、或另一種印刷過程）或另一種沉積過程來形成掩膜215。在一些實施例中，掩膜215對於蝕刻劑（例如將用來在玻璃基板100中蝕刻空腔425的蝕刻劑）有抗性。例如，掩膜215可以包括丙烯酸酯、多功能丙烯酸正-己內酰胺、或另一種合適的掩膜材料。在一些實施例中，掩膜215由墨水材料所形成，該墨水材料包括底漆以增強掩膜與玻璃基板100之間的黏著。此類增強的黏著可以減少掩膜215與玻璃基板100之間的蝕刻劑滲漏，此可以幫助允許本文中所述的精確空腔。
在一些實施例中，掩膜215包括一或更多個開放區段，在該一或更多個開放區段處，玻璃基板100保持不被覆蓋。掩膜215的開放區段可以具有與要形成於玻璃基板100中的所需空腔425圖案對應的圖案。例如，掩膜215的圖案可以是規則重複的矩形形狀的陣列（例如用來收容如本文中所述的微處理器/電子部件）。在此類實施例中，由掩膜215所圖案化的形狀可以與微處理器/電子部件的形狀緊密對應。亦可以使用其他的形狀，且該等形狀可以與電子部件的形狀緊密對應或能夠在玻璃基板100上緊固地將電子部件保持在原位。因此，可以將掩膜215配置為蝕刻掩膜，以允許上玻璃包覆層105及/或下玻璃包覆層107的選擇性蝕刻及在玻璃基板100中形成如本文中所述的空腔425。
在一些實施例中，在上面設置有掩膜215的玻璃基板100暴露於蝕刻劑220。例如，上玻璃包覆層105及/或下玻璃包覆層107如圖12中所示地與蝕刻劑220接觸，藉此選擇性地蝕刻各別玻璃包覆層的未被掩膜215覆蓋的暴露部分及在玻璃基板中形成空腔425，藉此將基板轉變成成形的製品。在一些實施例中，上面設置有掩膜215的玻璃基板100在一定的蝕刻溫度下暴露於蝕刻劑220且達到一定的蝕刻時間。例如，蝕刻溫度為約20℃、約22℃、約25℃、約30℃、約35℃、約40℃、約45℃、或約50℃、或由所敘述的值的任何組合所界定的任何範圍。較低的蝕刻溫度可以幫助在蝕刻期間維持掩膜215的完整性，此可以允許增加蝕刻時間及/或改善如本文中所述的空腔形狀。另外地或替代地，蝕刻時間可以為約10分鐘、約15分鐘、約20分鐘、約25分鐘、約30分鐘、約35分鐘、約40分鐘、約45分鐘、約50分鐘、約55分鐘、約60分鐘、約65分鐘、約70分鐘、約75分鐘、約80分鐘、約85分鐘、或約90分鐘、或由所敘述的值的任何組合所界定的任何範圍。相對長的蝕刻時間可以允許如本文中所述的空腔425的實質直的側壁。
在一些實施例中，上玻璃包覆層105及/或下玻璃包覆層107的蝕刻較玻璃中心核心110快至少1.5倍、快至少2倍、快至少5倍、快至少10倍、快至少20、或快至少100倍。另外地或替代地，上玻璃包覆層105及/或下玻璃包覆層107的蝕刻速率與玻璃中心核心110的蝕刻速率的比率約為5、約10、約15、約20、約25、約30、約35、約40、約45、約50、約55、約60、約65、約70、約75、約80、約85、約90、約95、約100、或由所敘述的值的任何組合所界定的任何範圍。
在一些實施例中，形成空腔425的步驟包括以下步驟：實質完全蝕刻穿過上玻璃包覆層105及/或下玻璃包覆層107以在空腔的底部處暴露玻璃中心核心110的一部分。因此，空腔425的側壁由上玻璃包覆層105及/或下玻璃包覆層107所界定，而空腔425的底板由玻璃中心核心110所界定。在一些實施例中，在形成空腔425的期間實質不蝕刻玻璃中心核心110。因此，玻璃中心核心110充當確定空腔425的深度的蝕刻停止器。
儘管上文描述了濕蝕刻過程，但光學加工亦可以提供用於在上玻璃包覆層105及/或下玻璃包覆層內形成空腔425的合適過程。例如，能量源（例如雷射、紫外線輻射源等等）可以暴露於玻璃基板100的部分，且可以形成裂縫及/或結晶化玻璃基板100對於能量源光敏感的暴露部分。玻璃基板100的結晶/破裂部分可以接著在蝕刻劑中具有相對高的蝕刻速率，且可以藉由將玻璃基板暴露於蝕刻劑來移除。
在該等實施例中，上玻璃包覆層105、下玻璃包覆層107、及玻璃中心核心層110的玻璃組成可以變化以使得上玻璃包覆層105及下玻璃包覆層107的光敏度與玻璃中心核心110不同。例如，可能需要讓玻璃中心核心110具有較上玻璃包覆層105及下玻璃包覆層107為低的光敏度。玻璃中心核心110與上玻璃包覆層105及下玻璃包覆層107之間的不同光敏度可以有助於在玻璃基板100的表面中形成空腔425。例如，上玻璃包覆層105及下玻璃包覆層107可以是足夠光敏感的，使得可以將它們光學加工以形成空腔425。另一方面，玻璃中心核心110可以是足夠不光敏感的，使得它不易被光學加工。
在一些實施例中，該一或更多個空腔的底板具有光學品質。例如，空腔425的底板的表面粗糙度最大約50 nm、最大約40 nm、最大約30 nm、最大約20 nm、最大約10 nm、最大約9 nm、最大約8 nm、最大約7 nm、最大約6 nm、或最大約5 nm。可以藉由由玻璃中心核心110所提供的蝕刻停止器及/或在蝕刻期間攪拌蝕刻劑以從空腔移除蝕刻副產物，來允許此類低的表面粗糙度。另外地或替代地，此類低的表面粗糙度可以允許光在沒有實質扭變的情況下穿過底板（例如用於光學啟動及/或分析設置在空腔內的物體或材料）。
在一些實施例中，該一或更多個空腔的底板是實質平坦的。例如，沿著空腔周邊的第一位置處的空腔的第一深度與沿著空腔周邊的第二位置處的空腔的第二深度之間的差異最大約5 µm、最大約4 µm、最大約3 µm、最大約2 µm、最大約1 µm、最大約0.9 µm、最大約0.8 µm、最大約0.7 µm、最大約0.6 µm、最大約0.5 µm、最大約0.4 µm、最大約0.3 µm、最大約0.2 µm、或最大約0.1 µm，該第二位置與該第一位置相反（例如在直徑上是相反的）。可以藉由由玻璃中心核心110所提供的蝕刻停止器來允許此類低的深度差。例如，可以主要藉由上玻璃包覆層105及/或下玻璃包覆層107的厚度來確定空腔的深度，該厚度不由於蝕刻溫度及/或蝕刻時間的改變而實質改變。
在一些實施例中，空腔425的側壁305是實質垂直的（例如側壁與空腔425的底板310實質垂直）。例如，形成於空腔425的側壁305與底板310之間的角度為約90°、或從約80°到約100°。另外地或替代地，空腔頂部處（例如在玻璃基板的表面附近）的空腔寬度與空腔底部處（例如在空腔的底板附近）的空腔寬度之間的差異最大約1 mm、最大約0.9 mm、最大約0.8 mm、最大約0.7 mm、最大約0.6 mm、或最大約0.5 mm。在一些此類實施例中，空腔的深度為至少約50 µm、至少約60 µm、至少約70 µm、至少約80 µm、或至少約90 µm。可以藉由增加蝕刻時間來允許側壁的此類低角度，該增加的蝕刻時間可以藉由由玻璃核心層110所提供的蝕刻停止器來允許。例如，可以延長蝕刻時間以在不實質增加空腔深度的情況下移除空腔底部附近的側壁與底板之間的交線處的材料。與常規的濕蝕刻過程相比，移除此類材料可以造成較直（例如垂直）的側壁。
在一些實施例中，在形成空腔425之後，從玻璃基板100移除掩膜215。例如，移除掩膜215的步驟包括以下步驟：將掩膜與溶劑接觸，藉此從玻璃基板的表面移除掩膜。在一些實施例中，溶劑是水。例如，移除掩膜215的步驟包括以下步驟：將上面設置有掩膜215的玻璃基板100浸入到水中，藉此從玻璃基板的表面移除掩膜。
現參照圖13-14，分別描繪了內部形成有空腔425及移除了掩膜215的玻璃基板100的橫截示意圖及透視圖。
空腔425的一個優點是，可以用一般無法使用常規的處理技術獲得的精確度形成該等空腔。在玻璃中心核心110不被蝕刻過程所影響的彼等實施例中，空腔425的深度是特別精確的。在此類實施例中，可以蝕刻掉上玻璃包覆層105及/或下玻璃包覆層107，直到玻璃中心核心110暴露在空腔425的底部處為止。因此，空腔425的側邊由上玻璃包覆層105及/或下玻璃包覆層107所界定，而底板由玻璃中心核心110所界定。此給予了空腔425精確的深度。
圖13-14中所示的空腔425具有與微處理器525對應的矩形形狀。然而，應理解到，空腔425可以具有任何合適的形狀。例如，空腔425可以具有方形形狀、圓形形狀、或任何其他多邊形或非多邊形的形狀。
共同參照圖15及圖16，在一些實施例中，可以將電子部件組裝到成形的玻璃製品。例如，微處理器525（可以從基礎的晶圓切割該微處理器）被安置在空腔425中。為了說明將電子部件安插在空腔425內的操作的目的，參照微處理器525，然而，應了解到，亦可以將空腔425塑形以利用相同的過程來收容記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）中的任一者。並且，儘管圖12-16中所描繪的過程圖示將掩膜215施用於上玻璃包覆層105及在上玻璃包覆層105內蝕刻空腔425，但應了解到，可以將類似的過程應用於下玻璃包覆層107以在下玻璃包覆層107內形成空腔425。
空腔425各被蝕刻為與微處理器525實質相同的尺寸（寬度（x）、長度（y）、及/或深度（z）），以允許將微處理器525精確配合在每個對應的空腔425中。如上所述，可能需要讓微處理器525與上玻璃包覆層105及/或下玻璃包覆層107的頂面齊平。儘管如此，可能存在著微處理器525的頂部可能不與上玻璃包覆層105及/或下玻璃包覆層107完美齊平的情況。此是可以接受的，條件是生成的重新構成的基板能夠被進一步處理以產生最終的封裝。
微處理器525、記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）的尺寸一般可以變化1-2微米。在一些實施例中，每個空腔425的寬度（x）、長度（y）、及/或深度（z）相對於以下項目的變化不大於20微米、不大於10微米、不大於5微米、或不大於4微米：(a)空腔425的尺度的目標尺寸；(b)微處理器525、記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）的對應尺度的實際尺寸；及/或(c)微處理器525、記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）的對應尺度的目標尺寸。例如，每個空腔425的寬度（x）、長度（y）、及/或深度（z）不比以下項目大超過20微米、大超過10微米、大超過5微米、或大超過4微米：(a)空腔425的尺度的目標尺寸；(b)微處理器525、記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）的對應尺度的實際尺寸；及/或(c)微處理器525、記憶體晶片538（圖1）、無源構件540（圖6）、及/或第一有源類比RF設備532及第二有源類比RF設備534（圖9）的對應尺度的目標尺寸。與常規的基板相比，玻璃基板100的層合結構可以提供空腔425的深度的特別精確的控制。
因此，現應了解到，藉由利用具有與中心玻璃核心不同的蝕刻速率的包覆層，可以在玻璃基板中形成精確的空腔，該玻璃基板接著可以用來形成電子封裝組件。 術語及解譯規範
術語「耦接」指的是將兩個構件彼此直接或間接接合。此類接合可以本質上是靜止的或本質上是可動的。可以用彼此一體成形為單個單塊主體的該兩個構件或該兩個構件及任何額外的中間構件，或用彼此附接的該兩個構件或該兩個構件及任何額外的中間構件，來實現此類接合。此類接合可以本質上為永久的，或者可以本質上是可移除的或可釋放的。
術語「玻璃」及「玻璃組成」包括了玻璃材料及玻璃陶瓷材料兩者，與兩種材料所被通常了解的一樣。同樣地，術語「玻璃結構」包括了包括玻璃的結構。術語「重新構成的晶圓級及/或面板級封裝」包括了任何尺寸的重新構成的基板封裝，該重新構成的基板封裝包括晶圓級封裝及面板級封裝。
術語「表面粗糙度」指的是如ISO 25178「Geometric Product Specifications (GPS) – Surface texture: areal」中所描述地測定的Ra表面粗糙度，除非另有指示，是用25 µm來過濾。本文中所報告的表面粗糙度值是使用Keyence共焦顯微鏡來獲得的。
術語「由...所形成」可以指「包括...」、「基本由...組成」、或「由...組成」中的一或更多者。例如，由特定材料所形成的部件可以包括該特定的材料、基本由該特定的材料組成、或由該特定的材料組成。
空間或方向性術語（例如「左」、「右」、「前」、「後」等等）如附圖中所示地與標的相關。然而，要了解到，所述的標的可以採用各種替代定向，且因此，不要將此類用語視為限制。
例如「該」及「一個」的冠詞可以表示單數或複數。並且，在沒有在前加上「任一」（或指示「或」明確意味著是排他的其他類似語言，例如只有x或y中的一者等等）的情況下使用時，應將用詞「或」解讀為是包含性的（例如「x或y」意指x或y中的一者或兩者）。
亦應將用語「及/或」解讀為是包含性的（例如「x及/或y」意指x或y中的一者或兩者）。在「及/或」或「或」被用作三個或更多個項目的群組的連接詞的情況下，應將該群組解讀為單獨包括一個項目、一起包括所有項目、或該等項目的任何組合或任何數量的該等項目。並且，應將本說明書及請求項中所使用的例如為「具有」及「包含」的用語視為與用語「包括」同義。
除非另有指示，本說明書（除請求項以外）中所使用的所有數字或表達方式（例如表示尺度、實體特性等等的彼等數字或表達方式）被了解為在所有情況下都被用語「大約」修飾。至少，且並非試圖限制等效原則對請求項的應用，應該根據所記載的有效數字的數量及藉由應用普通的捨入技術來理解本說明書或請求項中所記載的每個由用語「大約」修飾的數值參數。
要將所有揭露的範圍了解為包括及提供記載任何或所有子範圍或由每個範圍所包含的任何及所有個別值的請求項的支持。例如，應將1到10的敘述範圍視為包括及提供記載在最小值1與最大值10之間及/或包含最小值1及最大值10的任何及所有子範圍或個別值（亦即，從最小值1或更大的值開始且結束於最大值10或更小的值的所有子範圍（例如5.5到10、2.34到3.56等等）或從1到10的任何值（例如3、5.8、9.9994等等））的請求項的支持。
要將所有揭露的數值了解為可在任一方向上從0-100%變化，且因此提供記載此類值或可以由此類值所形成的任何及所有範圍或子範圍的請求項的支持。例如，應將敘述數值8了解為從0到16變化（在任一方向上變化100%）及提供記載該範圍本身（例如0到16）、該範圍內的任何子範圍（例如2到12.5）、或該範圍內的任何個別值（例如15.2）的請求項的支持。
應將附圖解讀為繪示依比例繪製的一或更多個實施例及/或不依比例繪製的一或更多個實施例。此意味著，可以將附圖解讀為例如圖示：(a)所有內容都依比例繪製；(b)所有內容都不依比例繪製；或(c)一或更多個特徵依比例繪製且一或更多個特徵不依比例繪製。因此，附圖可以用來提供單獨地或相對於彼此地記載所繪示特徵中的任一者的尺寸、比例、及/或其他尺度的支持。並且，要將所有此類尺寸、比例、及/或其他尺度了解為可在任一方向上從0-100%變化，且因此提供記載此類值或可以由此類值所形成的任何及所有範圍或子範圍的請求項的支持。
應將請求項中所記載的用語的普通及慣用意義給予該等用語，該意義是藉由參照廣泛使用的一般詞典及/或相關的技術詞典中的相關條目、本領域的技術人員所通常了解的意義等等所確定的，應了解，應將由該等來源中的任一者或組合所賦予的最廣的意義給予請求項用語（例如應組合二個或更多個相關詞典條目以提供條目組合的最廣意義等等），且僅受如下例外約束：(a)若是用較用語的普通及慣用意義為擴展的方式使用該用語，則應將該用語的普通及慣用意義以及額外的擴展意義給予該用語；或(b)若已經藉由記載用語且加上短語「如此文件中所使用的該用語應意指」或類似的語言（例如「此用語意指」、「此用語被界定為」、「為了此揭示內容的目的，此用語應意指」等等）而將用語明確界定為具有不同的意義。對特定實例的參照、「亦即」的使用、用詞「發明」的使用等等不意味著調用例外(b)或用其他的方式限制所載請求項用語的範圍。除了例外(b)適用的情況以外，此文件中所包含的所有內容都不應被視為放棄或否認請求項的範圍。
請求項中所記載的標的不與此文件中所描述或繪示的任何實施例、特徵、或特徵組合共同延伸（coextensive）或不應被解讀為與該實施例、特徵、或特徵組合共同延伸。即使此文件中只有繪示及描述特徵的或特徵組合的單個實施例，亦是如此。 以引用方式的併入
下文所列舉的文件中的每一者的整體內容以引用方式併入此文件中。若相同的用語被用在此文件及所併入的文件中的一或更多者中，則應將該用語解讀為具有由該等來源中的任一者或組合所賦予的最廣意義，除非已經在此文件中將該用語明確界定為具有不同的意義。若在以下文件中的任一者與此文件之間存在不一致，則應以此文件為主。所併入的主題不應用來限制或限縮明確記載或描繪的標的的範疇。
- 於2013年3月13日所提出的標題為「Machining of Fusion-Drawn Glass Laminate Structures Containing a Photomachinable Layer」的美國專利第9,340,451號（申請號為13/798,479），其於2016年5月17日公告（'451專利）；
- 於2015年3月12日所提出的標題為「Glass Article and Method for Forming the Same」的美國專利申請公開第2017/0073266號（申請號為15/125,453），其於2017年3月16日公開（'266申請案）。 實例
將藉由以下實例進一步闡明各種實施例。
複數種核心玻璃組成（其可以適用作結構化製品的核心玻璃層）是依據以下的表1中所列舉的批料組成來備製的。成批的氧化物組成組分被混合、熔化、及形成玻璃板。量測玻璃熔體及生成的結構化製品的性質且將結果報告於表2中。表2中所報告的蝕刻速率是就在超音波浴中被60℃下的50體積百分比的HCl水溶液接觸達30分鐘之後相對於樣品的原始重量的重量損失的角度而言來表示的。 表1：示例性核心玻璃組成 表2：示例性核心玻璃組成的性質
複數種包層玻璃組成（其可以適用作結構化製品的玻璃包覆層）是依據以下的表3中所列舉的批料組成來備製的。成批的氧化物組成成分被混合、熔化、及形成玻璃板。量測玻璃熔體及生成的結構化製品的性質且將結果報告於表4中。表4中所報告的蝕刻速率是就在超音波浴中被60℃下的50體積百分比的HCl水溶液接觸達30分鐘之後相對於樣品的原始重量的重量損失的角度而言來表示的。 表3：示例性包層玻璃組成 表4：實例性包層玻璃組成的性質
如表2及表4中所示，示例性包層玻璃組成在所選定的蝕刻劑（亦即，50%的HCl）中較示例性核心玻璃組成不耐久（亦即，具有較高的蝕刻速率）。
結構化製品如本文中所述地形成且包括由示例性核心玻璃組成（例如樣品1-1到1-4）所形成的玻璃核心層及由示例性包層玻璃組成（例如樣品2-1到2-68）所形成的玻璃包覆層。
本領域中的技術人員將理解到，可以作出各種修改及變化而不脫離所主張保護的標的的精神或範疇。因此，除了根據隨附的請求項及它們的等效物來限制以外，不限制所主張保護的標的。
100‧‧‧玻璃基板 105‧‧‧上玻璃包覆層 107‧‧‧下玻璃包覆層 110‧‧‧玻璃中心核心 120‧‧‧焊料凸塊 130‧‧‧介電聚合物層 132‧‧‧上介電聚合物層 133‧‧‧上介電聚合物層 134‧‧‧下介電聚合物層 136‧‧‧下介電聚合物層 140‧‧‧通孔 142‧‧‧通孔 144‧‧‧通孔 150‧‧‧電子封裝組件 215‧‧‧掩膜 220‧‧‧蝕刻劑 425‧‧‧空腔 525‧‧‧微處理器 530‧‧‧無源RF設備 532‧‧‧第一類比RF設備 534‧‧‧第二類比RF設備 538‧‧‧記憶體晶片 540‧‧‧無源構件 541‧‧‧無源構件 562‧‧‧熱通孔 564‧‧‧散熱器
圖1示意性地描繪依據本文中所圖示及描述的一或更多個實施例的電子封裝組件的橫截面，該電子封裝組件包括微處理器及記憶體晶片；
圖2示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括微處理器及多個記憶體晶片；
圖3示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括微處理器及多個記憶體晶片，其中該等記憶體晶片被定位在該微處理器下方；
圖4示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括微處理器、多個記憶體晶片、及熱耦接到散熱器的熱通孔；
圖5示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括微處理器及定位在相同玻璃包覆層中的多個記憶體晶片；
圖6示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括無源構件及記憶體晶片；
圖7示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括多個無源構件；
圖8示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括多個無源構件；
圖9示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括無源及類比RF設備；
圖10示意性地描繪依據本文中所圖示及描述的一或更多個實施例的另一個電子封裝組件的橫截面，該電子封裝組件包括無源及類比RF設備、及記憶體晶片；
圖11示意性地描繪依據本文中所圖示及描述的一或更多個實施例的玻璃基板的橫截面；
圖12示意性地描繪依據本文中所圖示及描述的一或更多個實施例的圖11的玻璃基板的橫截面，該玻璃基板經由掩膜選擇性地暴露於蝕刻劑以在包覆層中形成空腔；
圖13示意性地描繪依據本文中所圖示及描述的一或更多個實施例的在玻璃基板中形成空腔及移除掩膜之後的圖11及圖12的玻璃基板的橫截面；
圖14示意性地描繪依據本文中所圖示及描述的一或更多個實施例的在玻璃基板中形成空腔及移除掩膜之後的圖11及圖12的玻璃基板的透視圖；
圖15示意性地描繪依據本文中所圖示及描述的一或更多個實施例的重新構成的晶圓級及/或面板級的封裝的橫截面；及
圖16示意性地描繪依據本文中所圖示及描述的一或更多個實施例的圖15的重新構成的晶圓級及/或面板級的封裝的透視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧玻璃基板
105‧‧‧上玻璃包覆層
107‧‧‧下玻璃包覆層
110‧‧‧玻璃中心核心
120‧‧‧焊料凸塊
130‧‧‧介電聚合物層
132‧‧‧上介電聚合物層
134‧‧‧下介電聚合物層
136‧‧‧下介電聚合物層
140‧‧‧通孔
142‧‧‧通孔
144‧‧‧通孔
150‧‧‧電子封裝組件
425‧‧‧空腔
525‧‧‧微處理器
538‧‧‧記憶體晶片

Claims (20)

  1. 一種電子封裝組件，包括：一玻璃基板，包括：一上玻璃包覆層；一下玻璃包覆層；一玻璃核心層，被耦接到該上玻璃包覆層及該下玻璃包覆層，其中該上玻璃包覆層及該下玻璃包覆層在一蝕刻劑中具有較該玻璃核心層為高的一蝕刻速率；一第一空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；及一第二空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內，其中滿足以下一或多者：(i)該第一空腔及該第二空腔的底板之表面粗糙度最大約50nm，及(ii)形成於該第一空腔及該第二空腔的側壁與底板之間的角度為從約80°至約100°；一微處理器，被定位在該第一空腔內；及一微電子部件，被定位在該第二空腔內。
  2. 如請求項1所述的電子封裝組件，其中該上玻璃包覆層具有與該下玻璃包覆層的一厚度不同的一厚度。
  3. 如請求項1所述的電子封裝組件，其中該微電子部件包括定位在該第二空腔內的一記憶體晶片。
  4. 如請求項3所述的電子封裝組件，其中該第一空腔被定位在該下玻璃包覆層上。
  5. 如請求項3所述的電子封裝組件，其中該第二空腔被定位在該上玻璃包覆層上。
  6. 如請求項3所述的電子封裝組件，其中該第一空腔及該第二空腔被定位在該下玻璃包覆層上。
  7. 如請求項3所述的電子封裝組件，其中該玻璃基板進一步包括一第三空腔，且該電子封裝組件進一步包括一第二微電子部件，該第二微電子部件定位在該玻璃基板的該第三空腔內。
  8. 如請求項7所述的電子封裝組件，其中該第三空腔及該第二空腔被定位在相同的玻璃包覆層上。
  9. 如請求項3所述的電子封裝組件，進一步包括：一熱通孔，延伸穿過該玻璃基板且被熱耦接到該微處理器；及一散熱器，被熱耦接到該熱通孔。
  10. 如請求項1所述的電子封裝組件，其中該上玻璃包覆層及該下玻璃包覆層具有與該玻璃核心層的一光敏度不同的一光敏度。
  11. 如請求項1所述的電子封裝組件，進一步包括：複數個焊料凸塊，被定位在該電子封裝組件的一單個表面上；及複數個通孔，延伸於該複數個焊料凸塊與該微處理器之間及該複數個焊料凸塊與該微電子部件之間。
  12. 一種晶圓級電子封裝組件，包括：一玻璃基板，包括：一上玻璃包覆層；一下玻璃包覆層；一玻璃核心層，被耦接到該上玻璃包覆層及該下玻璃包覆層，其中該上玻璃包覆層及該下玻璃包覆層在一蝕刻劑中具有較該玻璃核心層為高的一蝕刻速率；複數個第一空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內；及複數個第二空腔，被定位在該上玻璃包覆層或該下玻璃包覆層中的一者內，其中滿足以下一或多者：(i)該複數個第一空腔及該複數個第二空腔的底板之表面粗糙度最大約50nm，及(ii)形成於該複數個第一空腔及該複數個第二空腔的側壁與底板之間的角度為從約80°至約100°； 複數個微處理器，被定位在該複數個第一空腔內；及複數個微電子部件，被定位在該複數個第二空腔內。
  13. 如請求項12所述的晶圓級電子封裝組件，進一步包括：複數個焊料凸塊，被定位在該電子封裝組件的一單個表面上；及複數個通孔，延伸於該複數個焊料凸塊與該複數個微處理器之間及該複數個焊料凸塊與該複數個微電子部件之間。
  14. 如請求項12所述的晶圓級電子封裝組件，進一步包括複數個無源RF設備，該複數個無源RF設備被定位在該電子封裝組件的一頂面上。
  15. 如請求項13所述的晶圓級電子封裝組件，其中該上玻璃包覆層具有與該下玻璃包覆層的一厚度不同的一厚度。
  16. 一種用於形成一電子封裝組件的方法，該方法包括以下步驟：將一掩膜施用於一玻璃基板的一表面，該玻璃基板包括耦接到一玻璃核心層的一玻璃包覆層，使得該掩膜被定位在該玻璃包覆層上，該掩膜包括一或更多個開放區段，在該一或更多個開放區段處，該玻璃包覆 層保持不被該掩膜覆蓋，該玻璃包覆層在一蝕刻劑中具有較該玻璃核心層為高的一蝕刻速率；將該玻璃基板暴露於該蝕刻劑，藉此選擇性地蝕刻該玻璃包覆層的一部分，並在該玻璃基板中形成一或更多個空腔，其中滿足以下一或多者：(i)該一或更多個空腔的底板之表面粗糙度最大約50nm，及(ii)形成於該一或更多個空腔的側壁與底板之間的角度為從約80°至約100°；及將一微電子部件定位在該玻璃基板的該一或更多個空腔內。
  17. 如請求項16所述的方法，其中將該玻璃基板暴露於該蝕刻劑的步驟包括以下步驟：選擇性地蝕刻在該一或更多個開放區段處的所有該玻璃包覆層。
  18. 如請求項16所述的方法，其中該玻璃基板的該玻璃包覆層是一上玻璃包覆層，且該玻璃基板進一步包括一下玻璃包覆層，該下玻璃包覆層在與該上玻璃包覆層相反的一表面上耦接到該玻璃核心層，且該方法進一步包括以下步驟：將該掩膜施用於該下玻璃包覆層的一表面，該掩膜包括一或更多個開放區段，在該一或更多個開放區段處，該下玻璃包覆層保持不被覆蓋。
  19. 如請求項18所述的方法，其中將該玻璃基板暴露於該蝕刻劑的步驟進一步包括以下步驟：選擇性地蝕刻該下玻璃包覆層的一部分，並在該下玻璃包覆層中形成一或更多個空腔。
  20. 如請求項18所述的方法，其中將該玻璃基板暴露於該蝕刻劑的步驟包括以下步驟：選擇性地蝕刻在該一或更多個開放區段處的所有該下玻璃包覆層。
TW108111917A 2018-04-03 2019-04-03 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法 TWI820111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862652271P 2018-04-03 2018-04-03
US62/652,271 2018-04-03

Publications (2)

Publication Number Publication Date
TW201946512A TW201946512A (zh) 2019-12-01
TWI820111B true TWI820111B (zh) 2023-11-01

Family

ID=66223843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111917A TWI820111B (zh) 2018-04-03 2019-04-03 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法

Country Status (5)

Country Link
US (1) US11664285B2 (zh)
KR (1) KR20200140310A (zh)
CN (1) CN112189001A (zh)
TW (1) TWI820111B (zh)
WO (1) WO2019195378A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
KR102515303B1 (ko) * 2021-04-30 2023-03-29 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110195360A1 (en) * 2010-02-10 2011-08-11 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
TW201441690A (zh) * 2013-04-04 2014-11-01 Fujitsu Ltd 電子設備、用於製造電子設備之方法及電子裝置
CN104377188A (zh) * 2013-08-15 2015-02-25 马克西姆综合产品公司 玻璃基多芯片封装
CN105392751A (zh) * 2013-02-28 2016-03-09 康宁股份有限公司 含可光机械加工层的熔合拉制的玻璃层叠结构的机械加工
US20160153888A1 (en) * 2013-06-28 2016-06-02 Gothenburg Sensor Devices Ab Waveguide structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130680A (en) 1977-08-08 1978-12-19 Corning Glass Works Strong, lightweight photosensitive laminate
GB2315266B (en) 1996-07-12 1999-11-17 Ibm Magnet and method for manufacturing a magnet
JP2000178036A (ja) 1998-12-16 2000-06-27 Fujitsu Ltd 感光性ガラスの結晶化方法
JP3649168B2 (ja) 2001-08-07 2005-05-18 株式会社村田製作所 Ｒｆ回路一体型アンテナおよびそれを用いたアンテナモジュールおよびそれを備えた通信機
US7982684B2 (en) 2006-12-06 2011-07-19 The Boeing Company Method and structure for RF antenna module
US8497804B2 (en) 2008-10-31 2013-07-30 Medtronic, Inc. High dielectric substrate antenna for implantable miniaturized wireless communications and method for forming the same
CN101752658B (zh) 2008-12-05 2014-12-03 南通奥普机械工程有限公司 天线组件、制作该天线组件的方法及集成有该天线组件的壳体
CN102293054B (zh) * 2009-01-26 2016-08-03 旭硝子株式会社 电子器件用基板及使用该基板的电子器件
US20110163921A1 (en) 2010-01-06 2011-07-07 Psion Teklogix Inc. Uhf rfid internal antenna for handheld terminals
DE102010006809A1 (de) 2010-02-04 2011-08-04 EADS Deutschland GmbH, 85521 Gestapelte Mikrostreifen-Antenne
JP5753324B2 (ja) * 2012-11-20 2015-07-22 Hoya株式会社 マスクブランク、転写用マスク、マスクブランクの製造方法、転写用マスクの製造方法および半導体デバイスの製造方法
JP5922254B2 (ja) * 2012-11-21 2016-05-24 アルバック成膜株式会社 機能部品の製造方法
EP3116834B1 (en) 2014-03-13 2021-06-02 Corning Incorporated Glass article and method for forming the same
TW201909245A (zh) * 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110195360A1 (en) * 2010-02-10 2011-08-11 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
CN105392751A (zh) * 2013-02-28 2016-03-09 康宁股份有限公司 含可光机械加工层的熔合拉制的玻璃层叠结构的机械加工
TW201441690A (zh) * 2013-04-04 2014-11-01 Fujitsu Ltd 電子設備、用於製造電子設備之方法及電子裝置
US20160153888A1 (en) * 2013-06-28 2016-06-02 Gothenburg Sensor Devices Ab Waveguide structure
CN104377188A (zh) * 2013-08-15 2015-02-25 马克西姆综合产品公司 玻璃基多芯片封装

Also Published As

Publication number Publication date
US11664285B2 (en) 2023-05-30
CN112189001A (zh) 2021-01-05
TW201946512A (zh) 2019-12-01
WO2019195378A1 (en) 2019-10-10
US20210043528A1 (en) 2021-02-11
KR20200140310A (ko) 2020-12-15

Similar Documents

Publication Publication Date Title
TW201909245A (zh) 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
KR102430746B1 (ko) 지지 유리 기판 및 그 제조 방법
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
TWI729073B (zh) 電氣互連橋接技術
JP5904556B2 (ja) 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP7053084B2 (ja) グランドプレーンを備えた高効率のコンパクトなスロット付きアンテナ
KR102396184B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
TWI820111B (zh) 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法
KR102522297B1 (ko) 유리 기판 및 이것을 사용한 적층체
WO2016047210A1 (ja) 支持ガラス基板及びこれを用いた積層体
KR20140133022A (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
US10737965B2 (en) Method of manufacturing glass sheet
CA3135975C (en) Glass based empty substrate integrated waveguide devices
JP7433318B2 (ja) パッケージング基板及びこれを含む半導体装置
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
TWI807259B (zh) 貫通電極基板及安裝基板
WO2023048798A1 (en) Glass core substrate including buildups with different numbers of layers
KR102537004B1 (ko) 패키징 기판 및 이의 제조방법
TW201942082A (zh) 製造玻璃物件中高密度通孔的方法
JP7051053B2 (ja) 支持ガラス基板及びそれを用いた積層体
CN115939081A (zh) 具有混合接合光子集成电路的双面玻璃衬底
JP2024080660A (ja) 半導体パッケージング用基板、半導体パッケージ、及び半導体パッケージング用基板の製造方法
JP2022133442A (ja) パッケージング基板及びこれを含む半導体装置