TWI815437B - 像素電路及其驅動方法和顯示面板 - Google Patents

像素電路及其驅動方法和顯示面板 Download PDF

Info

Publication number
TWI815437B
TWI815437B TW111117500A TW111117500A TWI815437B TW I815437 B TWI815437 B TW I815437B TW 111117500 A TW111117500 A TW 111117500A TW 111117500 A TW111117500 A TW 111117500A TW I815437 B TWI815437 B TW I815437B
Authority
TW
Taiwan
Prior art keywords
gate
initialization
transistor
module
double
Prior art date
Application number
TW111117500A
Other languages
English (en)
Other versions
TW202316403A (zh
Inventor
王剛
Original Assignee
大陸商昆山國顯光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昆山國顯光電有限公司 filed Critical 大陸商昆山國顯光電有限公司
Publication of TW202316403A publication Critical patent/TW202316403A/zh
Application granted granted Critical
Publication of TWI815437B publication Critical patent/TWI815437B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明公開了一種像素電路及其驅動方法和顯示面板。像素電路包括驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組；驅動模組包括雙柵電晶體，雙柵電晶體的第一極連接第一電源，雙柵電晶體的第二極連接發光模組的第一端，發光模組的第二端連接第二電源；數據寫入模組連接於雙柵電晶體的第一柵極與數據線之間；記憶模組與雙柵電晶體的第一柵極、第二柵極以及第二極連接；初始化模組與雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接。通過初始化模組能夠控制記憶模組記憶雙柵電晶體的閾值電壓的關聯訊息。本發明實施例提供的技術手段能夠補償較大範圍內的閾值電壓波動，有利於改善顯示效果。

Description

像素電路及其驅動方法和顯示面板
本發明實施例涉及顯示技術，尤其涉及一種像素電路及其驅動方法和顯示面板。
有機電致發光二極體(Organic Light Emitting Diode，OLED)顯示面板具有低功耗、生產成本低和自發光等特點，成為當前領域研究熱點。
相關技術通常採用對像素電路的閾值電壓進行補償的方式來提高整個顯示畫面的亮度均勻性，但是，這種方式對閾值電壓補償的範圍較小，不能滿足顯示亮度均一性的要求。
本發明提供一種像素電路及其驅動方法和顯示面板，以提高像素電路的閾值補償能力，提高顯示效果。
第一態樣，本發明實施例提供了一種像素電路，包括：驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組；所述驅動模組包括雙柵電晶體，所述雙柵電晶體的第一極連接第一電源，所述雙柵電晶體的第二極連接所述發光模組的第一端，所述發光模組的第二端連接第二電源；所述數據寫入模組連接於所述雙柵電晶體的第一柵極與數據線之間，設置為向所述第一柵極傳輸所述數據線輸出的數據電壓；所述記憶模組與所述雙柵電晶體的第一柵極、第二柵極以及第二極連接；所述初始化模組與所述雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接，設置為將所述初始化訊號線提供的電壓傳輸至所述雙柵電晶體的第一柵極、第二柵極和第二極，並控制所述記憶模組記憶所述雙柵電晶體的閾值電壓的關聯訊息。
可選地，所述初始化訊號線包括第一初始化訊號線和第二初始化訊號線，所述初始化模組設置為將所述第一初始化線提供的第一初始化電壓傳輸至所述第二柵極，並將所述第二初始化訊號線提供的第二初始化電壓傳輸至所述雙柵電晶體的所述第一柵極和第二極；理想地，所述數據線複用為所述第一初始化訊號線。
可選地，所述初始化模組包括第一初始化模組、第二初始化模組和第三初始化模組；所述第一初始化模組連接於第一初始化訊號線和所述第二柵極之間，所述第一初始化模組的控制端連接第一掃描線；所述第二初始化模組連接於第二初始化訊號線和所述雙柵電晶體的第二極之間，所述第二初始化模組的控制端連接第二掃描線；所述第三初始化模組連接於所述雙柵電晶體的第一柵極和第二極之間，所述第三初始化模組的控制端連接所述第一掃描線。
可選地，所述第一柵極為頂柵，所述第二柵極為底柵；所述數據寫入模組包括第一電晶體，所述第一初始化模組包括第二電晶體，所述第二初始化模組包括第三電晶體，所述第三初始化模組包括第四電晶體；所述記憶模組包括第一電容和第二電容；所述第一電晶體的第一極連接所述數據線，所述第一電晶體的第二極連接所述第一柵極，所述第一電晶體的柵極連接所述第二掃描線；所述第二電晶體的第一極連接所述第一初始化訊號線，所述第二電晶體的第二極連接所述第二柵極，所述第二電晶體的柵極連接所述第一掃描線；所述第三電晶體的第一極連接所述第二初始化訊號線，所述第三電晶體的第二極連接所述雙柵電晶體的第二極，所述第三電晶體的柵極連接所述第二掃描線；所述第四電晶體的第一極連接所述第一柵極，所述第四電晶體的第二極連接所述雙柵電晶體的第二極，所述第四電晶體的柵極連接所述第一掃描線；所述第一電容連接於所述雙柵電晶體的第一柵極和第二極之間，所述第二電容連接於所述雙柵電晶體的第二柵極和第二極之間；理想地，所述第四電晶體的寬長比小於所述第三電晶體的寬長比。
可選地，在一幀內，所述第二掃描線傳輸的訊號包括第一脈衝和第二脈衝，所述第一脈衝的區間與所述第一掃描線傳輸的訊號的脈衝的上升沿存在交疊，所述第二脈衝在所述第一掃描線傳輸的訊號的脈衝之後。
可選地，所述第一掃描線和所述第二掃描線、所述第一初始化訊號線和所述第二初始化訊號線被配置為傳輸驅動訊號以滿足：在初始化階段，所述第三電晶體導通，之後所述第二電晶體和所述第四電晶體導通；在閾值偵測階段，所述第二電晶體和所述第四電晶體導通，所述第三電晶體關斷；在數據寫入階段，所述第一電晶體和所述第三電晶體導通，所述第二電晶體和所述第四電晶體關斷；在發光階段，所述第一電晶體、所述第二電晶體、所述第三電晶體以及所述第四電晶體均關斷。
第二態樣，本發明實施例還提供了一種像素電路的驅動方法，所述像素電路包括：驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組；所述驅動模組包括雙柵電晶體，所述雙柵電晶體的第一極連接第一電源，所述雙柵電晶體的第二極連接所述發光模組的第一端，所述發光模組的第二端連接第二電源；所述數據寫入模組連接於所述雙柵電晶體的第一柵極與數據線之間；所述記憶模組與所述雙柵電晶體的第一柵極、第二柵極以及第二極連接；所述初始化模組與所述雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接；所述驅動方法包括：在初始化階段，控制所述初始化模組將對應的初始化電壓傳輸至所述雙柵電晶體的第一柵極、第二柵極和第二極；在閾值偵測階段，控制所述初始化模組以使所述記憶模組記憶所述雙柵電晶體的閾值電壓的關聯訊息；在數據寫入階段，控制所述數據寫入模組將所述數據線提供的數據電壓傳輸至所述第一柵極。
可選地，所述初始化訊號線包括第一初始化訊號線和第二初始化訊號線，所述記憶模組包括第一電容和第二電容，所述初始化模組包括第一初始化模組、第二初始化模組和第三初始化模組，所述第一初始化模組連接於所述第一初始化訊號線和所述第二柵極之間；所述第一初始化模組的控制端連接第一掃描線；所述第二初始化模組連接於所述第二初始化訊號線和所述第二極之間，所述第二初始化模組的控制端連接第二掃描線；所述第三初始化模組連接於所述第一柵極和所述第二極之間，所述第三初始化模組的控制端連接所述第一掃描線；在所述初始化階段，所述第二掃描線傳輸的第二掃描訊號控制所述第二初始化模組導通，預設時間後，所述第一掃描線傳輸的第一掃描訊號控制所述第一初始化模組和所述第三初始化模組導通；在閾值偵測階段，所述第二掃描訊號控制所述第二初始化模組關斷，所述第一掃描訊號控制所述第一初始化模組和所述第三初始化模組導通；在數據寫入階段，所述第二掃描訊號控制所述數據寫入模組和所述第二初始化模組導通，所述第一掃描訊號控制所述第一初始化模組和所述第三初始化模組關斷；在發光階段，所述第二掃描訊號控制所述數據寫入模組和所述第二初始化模組關斷，所述第一掃描訊號控制所述第一初始化模組和所述第三初始化模組關斷。
可選地，每幀內或者至少兩幀之後執行所述初始化階段和所述閾值偵測階段，每幀內執行所述數據寫入階段和發光階段；理想地，所述初始化階段和所述閾值偵測階段在幀與幀之間的空白階段。
第三態樣，本發明實施例還提供了一種顯示面板，包括本發明任意實施例所提供的像素電路。
本發明實施例提供的技術手段中，通過設計新型像素電路來提高顯示效果。該像素電路包括驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組，驅動模組包括雙柵電晶體，數據寫入模組連接於雙柵電晶體的第一柵極與數據線之間，記憶模組與雙柵電晶體的第一柵極、第二柵極以及第二極連接，初始化模組與雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接。本發明實施例提供的技術手段，通過初始化模組控制雙柵電晶體的第一柵極、第二柵極和第二極的電位，並控制雙柵電晶體的第一柵極和第二極形成二極體連接結構，以使得由第二柵極和第二極之間的電位差決定雙柵電晶體的閾值電壓，從而實現雙柵電晶體閾值電壓的補償效果。且閾值補償與數據寫入分別通過兩條單獨的路徑實現，二者互不影響，通過控制初始化模組的導通時長，能夠控制閾值電壓的補償時長，從而能夠補償較大範圍內的閾值電壓波動，使得閾值電壓能夠得到完全補償，進而有利於改善顯示效果。
下面結合圖式和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用於解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便於描述，圖式中僅示出了與本發明相關的部分而非全部結構。
通常，像素電路不能滿足顯示亮度均一性的要求。出現上述問題的原因在於，像素電路進行閾值電壓補償過程中，通常採用數據寫入和閾值補償同時進行的方式，通過控制數據寫入模組導通，對驅動模組的閾值電壓進行補償，由此補償時間會受到數據寫入模組導通時間的限制，使得閾值補償時間固定，導致在數據寫入結束後，閾值電壓未得到完全補償，從而使得閾值電壓補償範圍有限。當刷新頻率較高時，每幀的時間會壓縮更短，導致閾值補償時間大大減小。針對不同像素的驅動電路來說，像素電路之間仍存在差異，導致其產生的驅動電流不同，進而影響顯示亮度的均一性。
針對上述問題，本發明實施例提供一種新型像素電路結構，以提高顯示亮度的均一性。圖1為本發明實施例提供的一種像素電路的結構示意圖。參考圖1，本發明實施例提供的像素電路包括驅動模組110、記憶模組120、數據寫入模組130、初始化模組140和發光模組150；驅動模組110包括雙柵電晶體T0，雙柵電晶體T0的第一極D連接第一電源ELVDD，雙柵電晶體T0的第二極S連接發光模組150的第一端，發光模組150的第二端連接第二電源ELVSS；數據寫入模組130連接於雙柵電晶體T0的第一柵極G1與數據線Data之間，設置為向第一柵極G1傳輸數據線Data輸出的數據電壓；記憶模組120與雙柵電晶體T0的第一柵極G1、第二柵極G2以及第二極S連接；初始化模組140與雙柵電晶體T0的第一柵極G1、第二柵極G2、第二極S以及初始化訊號線Rest連接，設置為將初始化訊號線Rest提供的電壓傳輸至雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S，並控制記憶模組120記憶雙柵電晶體T0的閾值電壓的關聯訊息。
具體地，雙柵電晶體T0作為該像素電路的驅動電晶體，驅動發光模組150發光。其中，雙柵電晶體T0通常為垂直型雙柵電晶體，第一柵極G1可以為頂柵，第二柵極G2可以為底柵。通過設置雙柵電晶體T0的第二柵極G2與第二極S之間的電壓來調節雙柵電晶體T0的閾值電壓，以完成閾值電壓的提取和補償。
本發明實施例提供的像素電路的工作過程至少包括初始化階段、閾值偵測階段和數據寫入階段，如圖1所示，在初始化階段，初始化模組140導通，將初始化訊號線Rest上的電壓分別傳輸至雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S，實現對雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S的電位的初始化。可以設置初始化訊號線Rest提供的電壓與第二電源ELVSS之間的電壓差小於發光模組150的閾值電壓，以保證發光模組150在初始化階段不發光。在初始化階段，通過初始化模組140控制雙柵電晶體T0的第一柵極G1和第二極S形成二極體連接方式，使得雙柵電晶體T0的第一柵極G1和第二極S的電位相等，並配置雙柵電晶體T0的第二柵極G2的電壓以調節雙柵電晶體T0的閾值電壓為大於0V(雙柵電晶體T0為N型管)，使得雙柵電晶體T0處於關斷狀態。
在閾值偵測階段，由於初始化模組140控制雙柵電晶體T0的第一柵極G1和第二極S的電位相等，也即雙柵電晶體T0的第一柵極G1和第二極S之間的電壓差為0V，此時，由雙柵電晶體T0的第二柵極G2和第二極S之間的電壓差決定雙柵電晶體T0的閾值電壓。具體地，在閾值偵測階段，控制初始化模組140解除對雙柵電晶體T0的第二極S電壓的控制，則雙柵電晶體T0的第二極S電壓變化為第二電源ELVSS的電壓與發光模組150的閾值電壓之和。並通過初始化模組140控制雙柵電晶體T0的第二柵極G2的電位不變，以及控制雙柵電晶體T0的第一柵極G1與第二極S維持二極體連接方式，由於第二柵極G2的電位不變，則第二柵極G2與第二極S之間的電壓差發生變化，也即雙柵電晶體T0的閾值電壓發生變化，使得雙柵電晶體T0導通。上述表述可以簡單理解為，由於雙柵電晶體T0的第一柵極G1與第二極S之間的電壓差為0V，且第二柵極G2的電壓保持不變，通過改變第二極S的電壓使得第二柵極G2與第二極S之間的電壓差發生變化，從而使得雙柵電晶體T0的閾值電壓小於0V，控制雙柵電晶體T0導通。
當雙柵電晶體T0導通後，第一電源ELVDD上的電壓通過雙柵電晶體T0對第二極S進行充電，第二極S和第一柵極G1的電位升高，但第二極S和第一柵極G1之間的電壓差仍為0V。當第二極S的電壓升高至使得雙柵電晶體T0的閾值電壓等於第一柵極G1與第二極S之間的電壓差時，也即雙柵電晶體T0的閾值電壓為0V時，雙柵電晶體T0關斷，記憶模組120記憶第二極S的電壓，至此，完成了雙柵電晶體T0的閾值電壓的偵測。換句話說，通過控制雙柵電晶體T0的第一柵極G1與第二極S之間的電壓差為0V，記憶模組120中記憶的與雙柵電晶體T0的閾值電壓的關聯訊息為使得雙柵電晶體T0的閾值電壓為0V時，第二柵極G2與第二極S之間的電壓差。
在數據寫入階段，數據寫入模組130導通，將數據線Data上傳輸的數據電壓寫入雙柵電晶體T0的第一柵極G1。
在本發明實施例中，由於閾值偵測階段和數據寫入階段不同時進行，因此，閾值偵測階段的時間可以由初始化模組140的導通時長決定，而與數據寫入的時長無關。也就是說，通過初始化模組140控制記憶模組120記憶雙柵電晶體T0的閾值電壓的關聯訊息，實現對雙柵電晶體T0的閾值電壓的提取，使得數據寫入階段與閾值偵測階段互不影響，通過控制初始化模組140的導通時長來調節閾值偵測的時長，可以實現較大範圍內的閾值補償，能夠適應高刷新頻率的應用場合。
本發明實施例提供的像素電路包括驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組，驅動模組包括雙柵電晶體，數據寫入模組連接於雙柵電晶體的第一柵極與數據線之間，記憶模組與雙柵電晶體的第一柵極、第二柵極以及第二極連接，初始化模組與雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接。本發明實施例提供的技術手段通過初始化模組控制雙柵電晶體的第一柵極、第二柵極和第二極的電位，並控制雙柵電晶體的第一柵極和第二極形成二極體連接結構，以使得由第二柵極和第二極之間的電位差決定雙柵電晶體的閾值電壓，從而實現雙柵電晶體的閾值電壓的補償效果。且閾值補償與數據寫入分別通過兩條單獨的路徑實現，二者互不影響，通過控制初始化模組的導通時長，能夠控制閾值電壓的補償時長，從而能夠補償較大範圍內的閾值電壓波動，使得閾值電壓能夠得到完全補償，進而有利於改善顯示效果。
可選地，圖2為本發明實施例提供的另一種像素電路的結構示意圖。參考圖2，在上述技術手段的基礎上，初始化訊號線Rest包括第一初始化訊號線Vref和第二初始化訊號線Vini，初始化模組140設置為將第一初始化線Vref提供的第一初始化電壓傳輸至第二柵極G2，並將第二初始化訊號線Vini提供的第二初始化電壓傳輸至雙柵電晶體T0的第一柵極G1和第二極S。
具體地，可以通過第一初始化線Vref和第二初始化訊號線Vini向雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S分別傳輸不同的初始化電壓，以對雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S實現初始化，通過對第一初始化線Vref和第二初始化訊號線Vini提供的初始化電壓進行配置，有利於在初始化階段實現控制雙柵電晶體T0關斷的同時，保證發光模組150的第一端的電壓小於其第二端的電壓，防止發光模組150在此階段發光。可選地，數據線Data可以複用為第一初始化訊號線Vref，在初始化階段，通過數據線Data向初始化模組140提供初始化電壓，可以節省第一初始化訊號線Vref的數量，有利於提高每英寸像素數(Pixels Per Inch, PPI)。在數據寫入階段，數據線Data上傳輸的電壓跳變為數據電壓，以完成雙柵電晶體T0的第一柵極的數據電壓寫入。
進一步地，在閾值偵測階段，由於要保持雙柵電晶體T0的第二柵極G2的電位穩定，且初始化模組140不再控制雙柵電晶體T0第二極S的電位，因此，可以通過不同路徑分別控制雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S。為方便描述，本實施例中，訊號線與對應訊號線上的電壓均用同一標記進行表示。圖3為本發明實施例提供的另一種像素電路的結構示意圖。參考圖3，在上述技術手段的基礎上，所述初始化模組140包括第一初始化模組141、第二初始化模組142和第三初始化模組143；所述第一初始化模組141連接於第一初始化訊號線Vref和所述第二柵極G2之間，所述第一初始化模組141的控制端連接第一掃描線S1；所述第二初始化模組142連接於第二初始化訊號線Vini和所述雙柵電晶體T0的第二極S之間，所述第二初始化模組142的控制端連接第二掃描線S2；所述第三初始化模組143連接於所述雙柵電晶體T0的第一柵極G1和第二極S之間，所述第三初始化模組143的控制端連接所述第一掃描線S1。在本發明實施例提供的其他實施方式中，第一初始化訊號線Vref和第二初始化訊號線Vini可以合併為一條線，換句話說，第一初始化模組141和第二初始化模組142連接同一條初始化訊號線，可以節省初始化訊號線的數量，利於提高PPI，降低成本。
具體地，第一初始化模組141和第三初始化模組143均由第一掃描線S1控制，第二初始化模組142由第二掃描線S2控制。其中，第一初始化模組141設置為響應第一掃描線S1上的訊號導通或者關斷，第一初始化模組141導通後向雙柵電晶體T0的第二柵極G2寫入第一初始化電壓Vref，第二初始化模組142設置為響應第二掃描線S2上的訊號導通或者關斷，第二初始化模組142導通後向雙柵電晶體T0的第二極S寫入第二初始化電壓，第三初始化模組143設置為響應第一掃描線S1上的訊號向雙柵電晶體T0的第一柵極G1寫入第二初始化電壓。
可選地，圖4為本發明實施例提供的另一種像素電路的結構示意圖，並示出了像素電路的具體結構，參考圖4，數據寫入模組130包括第一電晶體T1，第一初始化模組141包括第二電晶體T2，第二初始化模組142包括第三電晶體T3，第三初始化模組143包括第四電晶體T4；記憶模組120包括第一電容C1和第二電容C2。
第一電晶體T1的第一極連接數據線Data，第一電晶體T1的第二極連接第一柵極G1，第一電晶體T1的柵極連接第二掃描線S2；第二電晶體T2的第一極連接第一初始化訊號線Vref，第二電晶體T2的第二極連接第二柵極G2，第二電晶體T2的柵極連接第一掃描線S1；第三電晶體T3的第一極連接第二初始化訊號線Vini，第三電晶體T3的第二極連接雙柵電晶體T0的第二極S，第三電晶體T3的柵極連接第二掃描線S2；第四電晶體T4的第一極連接第一柵極G1，第四電晶體T4的第二極連接雙柵電晶體T0的第二極S，第四電晶體T4的柵極連接第一掃描線S1；第一電容C1連接於雙柵電晶體T0的第一柵極G1和第二極S之間，第二電容C2連接於雙柵電晶體T0的第二柵極G2和第二極S之間。
在本實施例中，雙柵電晶體T0、第一電晶體T1、第二電晶體T2、第三電晶體T3和第四電晶體T4均為N型電晶體。圖5為本發明實施例提供的一種像素電路的控制時序波形圖，適用於圖4所示像素電路。結合圖4和圖5，本發明實施例提供的像素電路的工作過程至少包括：初始化階段t1、閾值偵測階段t2、數據寫入階段t3和發光階段t4。
圖6為本發明實施例提供的另一種像素電路結構示意圖，可對應初始化階段t1。在初始化階段t1，第三電晶體T3響應於第二掃描線S2上的高電平訊號導通，第二初始化訊號線Vini上的第二初始化電壓傳輸至雙柵電晶體T0的第二極S，對第二極S的電位進行初始化。之後，第二電晶體T2和第四電晶體T4導通，分別將第一初始化訊號線Vref上的第一初始化電壓和第二初始化訊號線Vini上的第二初始化電壓傳輸至雙柵電晶體T0的第二柵極G2和第一柵極G1，完成對雙柵電晶體T0兩個柵極電位的初始化。
通過配置第二初始化訊號線Vini傳輸的第二初始化電壓，以使得第二初始化電壓與第二電源ELVSS之間的電壓差小於發光器件OLED的閾值電壓(起亮電壓)，保證發光器件OLED在初始化階段t1不發光。
此時，由於第四電晶體T4導通，雙柵電晶體T0的第一柵極G1和第二極S之間形成二極體連接方式，雙柵電晶體T0的第一柵極G1和第二極S之間的電壓差為0V。通過配置雙柵電晶體T0的第二柵極G2的電壓(即第一初始化電壓)以調節雙柵電晶體T0的閾值電壓為大於0V，使得雙柵電晶體T0處於關斷狀態。
在初始化階段t1，由於第一電晶體T1的柵極與第二掃描線S2連接，因此，第一電晶體T1也導通，通過共用第二掃描線S2，能夠節省掃描線的數量，有利於減少柵極驅動單元的數量。但是，由於此時數據線Data也會向第一柵極G1傳輸數據電壓，為了避免雙柵電晶體T0的第二極S電位被拉高，可將第一電晶體T1的寬長比和第四電晶體T4的寬長比設置為小於第三電晶體T3的寬長比，使得第三電晶體T3的切換速度大於第四電晶體T4的切換速度，由第二初始化訊號線上傳輸的第二初始化電壓Vini控制雙柵電晶體T0的第二極S的電位，避免數據電壓和第二初始化電壓Vini同時影響雙柵電晶體T0的第二極S的電位，以保持雙柵電晶體T0的第二極S的電位穩定。同時還可以將第二掃描線S2上傳輸的訊號的第一脈衝與第一掃描線S1上傳輸的訊號的脈衝的上升沿存在交疊，也就是說，在第三電晶體T3導通後，第二電晶體T2和第四電晶體T4導通。由此可減少第四電晶體T4在初始化階段t1的導通時長，以進一步提高雙柵電晶體T0的第二極S的電位的穩定性。
圖7為本發明實施例提供的另一種像素電路結構示意圖，可對應閾值偵測階段t2。在閾值偵測階段t2，第一掃描線S1上傳輸的訊號為高電平，第二掃描線S2上傳輸的訊號為低電平，則第一電晶體T1和第三電晶體T3關斷，第二電晶體T2和第四電晶體T4導通。由於第三電晶體T3關斷，第二初始化訊號線Vini上的第二初始化電壓不再控制雙柵電晶體T0的第二極S的電位，則雙柵電晶體T0的第二極S的電壓變化為第二電源ELVSS的電壓與發光器件OLED的閾值電壓之和，第二極S的電位升高。由於第四電晶體T4保持導通，因此，雙柵電晶體T0的第一柵極G1與第二極S的電位相等，第一柵極G1的電位同步升高。
但由於雙柵電晶體T0的第二柵極G2的電位由第一初始化電壓Vref鉗位，導致第二柵極G2與第二極S之間的電壓差發生變化，而雙柵電晶體T0的第二柵極G2與第二極S之間的電壓差可調節雙柵電晶體T0的閾值電壓，通過配置第二電源電壓ELVSS、第一初始化電壓Vref可以使得雙柵電晶體T0的閾值電壓小於0V，進而控制雙柵電晶體T0導通。
當雙柵電晶體T0導通後，第一電源ELVDD對雙柵電晶體T0的第二極S充電，第二極S的電位繼續升高，當雙柵電晶體T0的第二極S的電位升高至第二柵極G2與第二極S之間的電壓差使得雙柵電晶體T0的閾值電壓等於第一柵極G1與第二極S之間的電壓差時，也即雙柵電晶體T0的閾值電壓等於0V時，雙柵電晶體T0再次關斷。第二柵極G2的電壓與第二極S的電壓分別記憶在第二電容C2兩端，第二柵極G2與第二極S之間的電壓差即可決定雙柵電晶體T0的閾值電壓，至此，完成了雙柵電晶體T0的閾值電壓的偵測。
由於通過第四電晶體T4控制第一柵極G1與第二極S之間的電壓差為0V，雙柵電晶體T0的閾值電壓是通過控制第二柵極G2與第二極S之間的電壓差得到的，得到的閾值電壓也為0V，因此，無論雙柵電晶體T0的閾值電壓為正還是負，均能通過控制第二柵極G2與第二極S之間的電壓差修正至0V，擴大了閾值電壓的補償範圍。示例性地，在本實施例中，雙柵電晶體T0的閾值電壓範圍可以在-5V~5V之間。
圖8為本發明實施例提供的另一種像素電路結構示意圖，可對應數據寫入階段t3。在數據寫入階段t3，第二掃描線S2的第二個脈衝的上升沿到達，同時，第一掃描線S1輸出低電平訊號，因此，第一電晶體T1和第三電晶體T3導通，第二電晶體T2和第四電晶體T4關斷。數據線Data上的數據電壓傳輸至雙柵電晶體T0的第一柵極G1，並記憶在第一電容C1上。為了避免發光器件OLED發光，向雙柵電晶體T0的第二極S寫入第二初始化電壓Vini。示例性地，圖9為本發明實施例提供的一種雙柵電晶體的特性曲線。參考圖9，I DS為雙柵電晶體T0第一極D和第二極S之間的電流，V G1S為第一柵極G1與第二極S之間的電壓差。通過配置雙柵電晶體T0第二柵極G2與第二極S之間的電壓差，可將閾值電壓修正為0V。例如，當雙柵電晶體T0的閾值電壓為負時，通過配置寫入雙柵電晶體T0的第二極S的第二初始化電壓Vini，可將閾值電壓修正為0V，使得閾值電壓小於雙柵電晶體T0的第一柵極G1寫入的數據電壓，保證雙柵電晶體T0關斷。同時，通過配置雙柵電晶體T0的第二極S的電壓，可減小因第二電源ELVSS的電壓降落導致發光器件OLED發光的影響。
在本實施例中，由於閾值偵測階段t2和數據寫入階段t3分別單獨進行，二者之間互不影響，因此，閾值補償和數據寫入不會同時進行，本實施例提供的技術手段在閾值補償時不會受到數據寫入的影響，閾值補償的時間充足，進而可以使得閾值電壓得到完全補償，避免出現補償不充分的現象，從而使得閾值電壓的補償範圍更大，有利於改善補償效果。
圖10為本發明實施例提供的另一種像素電路結構示意圖，可對應發光階段t4。在發光階段t4，第一掃描線S1輸出的訊號為低電平，第二掃描線S2輸出的訊號為低電平，因此，第一電晶體T1、第二電晶體T2、第三電晶體T3和第四電晶體T4均關斷。此時，雙柵電晶體T0的第二極S的電位發生變化，通過控制第二柵極G2與第二極S之間的電壓差調節雙柵電晶體T0的閾值電壓，使得雙柵電晶體T0導通，第一電源ELVDD和第二電源ELVSS之間形成通路，發光器件OLED在雙柵電晶體T0的驅動下發光。由於第二電容C2中記憶了使得雙柵電晶體T0的閾值電壓為0V的電壓，因此，雙柵電晶體T0產生的驅動電流與其閾值電壓無關，有利於提高顯示亮度的均一性。
雙柵電晶體T0產生的發光電流可表示為： 。
在閾值偵測階段t2，由於雙柵電晶體T0的閾值電壓已經修正為0V，因此，上述發光電流為： 。
其中，μ為雙柵電晶體T0的電子遷移率，Cox為雙柵電晶體T0的單位面積的溝道電容，W/L為雙柵電晶體T0的寬長比，Vth為雙柵電晶體T0的閾值電壓，Vdata為數據線Data提供的數據電壓。
根據上式可知，發光器件OLED的發光電流與數據電壓Vdata和第二初始化電壓Vini相關，由於雙柵電晶體T0的閾值電壓Vth為0V，不會影響發光電流的大小。且發光電流不受第二電源電壓ELVSS的影響，因此可以補償第二電源ELVSS的電壓降IR drop。
在本實施例中，由於雙柵電晶體T0的穩定性比單柵電晶體的穩定性更強，在長時間的電應力作用下，其閾值電壓變化量較小。因此，在完成一次閾值電壓偵測後，可以間隔較長時間再進行下一次閾值電壓偵測。也就是說，無需每幀都要進行閾值偵測，這樣可以使得像素電路的控制時序更加簡單，驅動速度也更快。
可選地，閾值偵測階段t2可設置在幀與幀之間的空白階段，使得閾值電壓獲取時間更加充足，從而保證閾值電壓在較大波動範圍同樣能夠得到完全補償，有利於擴大閾值電壓的補償範圍。
進一步地，由於不需要每一幀都做閾值偵測，因此，可減少第二電晶體T2和第四電晶體T4的導通時長，能夠最大程度減少第二電晶體T2和第四電晶體T4的電應力，有利於提高像素電路的使用壽命。
當然，在其他實施例中，也不需要每幀都進行初始化，因此，初始化階段t1可以和閾值偵測階段t2在至少兩幀之後執行。其中，初始化階段t1也可以設置在幀與幀之間的空白階段。如果初始化階段t1設置在空白階段，數據線Data可以複用為第一初始化訊號線Vref，也就是說，第二電晶體T2連接在數據線Data上，節省掉第一初始化訊號線Vref。在初始化階段，通過數據線Data向第二電晶體T2提供初始化電壓，可以節省第一初始化訊號線Vref的數量，有利於提高PPI，面板設計也可以簡化。
在本實施例提供的像素電路中，無需設置發光控制電晶體。因此，在像素電路中，不會因發光控制電晶體消耗第一電源ELVDD和第二電源ELVSS的跨壓，有利於減小第一電源ELVDD和第二電源ELVSS的跨壓，進而提高第一電源ELVDD和第二電源ELVSS的電壓穩定性。本發明實施例提供的像素電路無需設置發光控制電晶體，大大減小了像素電路的佔用面積，有利於實現較高的像素密度。
在本實施例中，在進行閾值電壓補償過程中，第二電容C2的兩端的電壓可保持不變，因此在像素電路製備完成後，可通過外部補償方法對閾值電壓進行偵測，保證顯示亮度的均一性。
可選地，本發明實施例還提供了一種像素電路的驅動方法，適用於本發明任意實施例所提供的像素電路。參考圖1，該像素電路包括：驅動模組110、記憶模組120、數據寫入模組130、初始化模組140和發光模組150；驅動模組110包括雙柵電晶體T0，雙柵電晶體T0的第一極連接第一電源ELVDD，雙柵電晶體T0的第二極連接發光模組150的第一端，發光模組150的第二端連接第二電源ELVSS；數據寫入模組130連接於雙柵電晶體T0的第一柵極G1與數據線Data之間；記憶模組120與雙柵電晶體T0的第一柵極G1、第二柵極G2以及第二極S連接；初始化模組140與雙柵電晶體T0的第一柵極G1、第二柵極G2、第二極S以及初始化訊號線Rest連接。
圖11為本發明實施例提供的一種像素電路的驅動方法流程圖。參考圖11，該驅動方法包括如下步驟： S110、在初始化階段，控制初始化模組將對應的初始化電壓傳輸至雙柵電晶體的第一柵極、第二柵極和第二極。
S120、在閾值偵測階段，控制初始化模組以使記憶模組記憶雙柵電晶體的閾值電壓的關聯訊息。
S130、在數據寫入階段，控制數據寫入模組將數據線提供的數據電壓傳輸至第一柵極。
本發明實施例提供的像素電路的控制方法，通過在初始化階段，控制初始化模組將對應的初始化電壓傳輸至雙柵電晶體的第一柵極、第二柵極和第二極，以實現對雙柵電晶體的第一柵極、第二柵極和第二極的電位的初始化。在閾值偵測階段，控制初始化模組以使記憶模組記憶雙柵電晶體的閾值電壓的關聯訊息，以實現雙柵電晶體的閾值電壓的偵測和補償。在數據寫入階段，通過數據寫入模組向雙柵電晶體的第一柵極寫入數據電壓。本發明實施例提供的技術手段通過初始化模組控制雙柵電晶體的第一柵極、第二柵極和第二極的電位，並控制雙柵電晶體的第一柵極和第二極形成二極體連接結構，以使得由第二柵極和第二極之間的電位差決定雙柵電晶體的閾值電壓，從而實現雙柵電晶體閾值電壓的補償效果。且閾值補償與數據寫入分別通過兩條單獨的路徑實現，二者互不影響，通過控制初始化模組的導通時長，能夠控制閾值電壓的補償時長，從而能夠補償較大範圍內的閾值電壓波動，使得閾值電壓能夠得到完全補償，進而有利於改善顯示效果。
進一步地，參考圖4，初始化訊號線Rest包括第一初始化訊號線Vref和第二初始化訊號線Vini，所述初始化模組140包括第一初始化模組141、第二初始化模組142和第三初始化模組143；所述第一初始化模組141連接於第一初始化訊號線Vref和所述第二柵極G2之間，所述第一初始化模組141的控制端連接第一掃描線S1；所述第二初始化模組142連接於第二初始化訊號線Vini和所述雙柵電晶體T0的第二極S之間，所述第二初始化模組142的控制端連接第二掃描線S2；所述第三初始化模組143連接於所述雙柵電晶體T0的第一柵極G1和第二極S之間，所述第三初始化模組143的控制端連接所述第一掃描線S1。
數據寫入模組130包括第一電晶體T1，第一初始化模組141包括第二電晶體T2，第二初始化模組142包括第三電晶體T3，第三初始化模組143包括第四電晶體T4；記憶模組120包括第一電容C1和第二電容C2。結合圖5所示的控制時序，該驅動方法還包括：在初始化階段t1，第二掃描線S2傳輸的第二掃描訊號控制第二初始化模組142導通，預設時間後，第一掃描線S1傳輸的第一掃描訊號控制第一初始化模組141和第三初始化模組143導通。
具體地，通過配置第二初始化訊號線Vini傳輸的第二初始化電壓，以使得第二初始化電壓與第二電源ELVSS之間的電壓差小於發光器件OLED的閾值電壓(起亮電壓)，保證發光器件OLED在初始化階段t1不發光。
此時，由於第四電晶體T4導通，雙柵電晶體T0的第一柵極G1和第二極S之間形成二極體連接方式，雙柵電晶體T0的第一柵極G1和第二極S之間的電壓差為0V。通過配置雙柵電晶體T0的第二柵極G2的電壓(即第一初始化電壓)以調節雙柵電晶體T0的閾值電壓為大於0V，使得雙柵電晶體T0處於關斷狀態。
進一步地，在初始化階段t1，由於第一電晶體T1的柵極與第二掃描線S2連接，因此，第一電晶體T1也導通，通過共用第二掃描線S2，能夠節省掃描線的數量，有利於減少柵極驅動單元的數量。由於此時數據線Data也會向第一柵極G1傳輸數據電壓，為了避免雙柵電晶體T0的第二極S的電位被拉高，可將第一電晶體T1的寬長比和第四電晶體T4的寬長比設置為小於第三電晶體T3的寬長比，使得第三電晶體T3的切換速度大於第四電晶體T4的切換速度，由第二初始化訊號線上傳輸的第二初始化電壓Vini控制雙柵電晶體T0的第二極S的電位，避免數據電壓和第二初始化電壓Vini同時影響雙柵電晶體T0的第二極S的電位，以保持雙柵電晶體T0的第二極S的電位穩定。同時還可以控制在第三電晶體T3導通預設時間後，第二電晶體T2和第四電晶體T4導通。由此可減少第四電晶體T4在初始化階段t1的導通時長，以進一步提高雙柵電晶體T0的第二極S的電位的穩定性。
在閾值偵測階段t2，第二掃描訊號S2控制第二初始化模組142關斷，第一掃描訊號S1控制第一初始化模組141和第三初始化模組143導通。
具體地，由於第三電晶體T3關斷，第二初始化訊號線Vini上的第二初始化電壓不再控制雙柵電晶體T0的第二極S的電位，則雙柵電晶體T0的第二極S的電壓變化為第二電源ELVSS電壓與發光器件OLED的閾值電壓之和，第二極S的電位升高。由於第四電晶體T4保持導通，因此，雙柵電晶體T0的第一柵極G1與第二極S的電位相等，第一柵極G1的電位同步升高。
但由於雙柵電晶體T0的第二柵極G2的電位由第一初始化電壓Vref鉗位，第二極S的電壓變化導致第二柵極G2與第二極S之間的電壓差發生變化，而雙柵電晶體T0的第二柵極G2與第二極S之間的電壓差可調節雙柵電晶體T0的閾值電壓，通過配置第二電源電壓ELVSS、第一初始化電壓Vref可以使得雙柵電晶體T0的閾值電壓小於0V，進而控制雙柵電晶體T0導通。
當雙柵電晶體T0導通後，第一電源ELVDD對雙柵電晶體T0的第二極S充電，第二極S的電位繼續升高，當雙柵電晶體T0的第二極S的電位升高至第二柵極G2與第二極S之間的電壓差使得雙柵電晶體T0的閾值電壓等於第一柵極G1與第二極S之間的電壓差時，也即雙柵電晶體T0的閾值電壓等於0V時，雙柵電晶體T0再次關斷。第二柵極G2與第二極S的電壓分別記憶在第二電容C2兩端，第二柵極G2與第二極S之間的電壓差即可決定雙柵電晶體T0的閾值電壓，至此，完成了雙柵電晶體T0的閾值電壓的偵測。
在數據寫入階段t3，第二掃描訊號S2控制數據寫入模組130和第二初始化模組142導通，第一掃描訊號S1控制第一初始化模組141和第三初始化模組143關斷。
具體地，數據線Data上的數據電壓傳輸至雙柵電晶體T0的第一柵極G1，並記憶在第一電容C1上。為了避免發光器件OLED發光，向雙柵電晶體T0的第二極S寫入第二初始化電壓Vini。通過配置雙柵電晶體T0的第二極S的電壓，可減小因第二電源ELVSS的電壓降落導致發光器件OLED發光的影響。
在發光階段t4，第二掃描訊號S2控制數據寫入模組130和第二初始化模組142關斷，第一掃描訊號S1控制第一初始化模組141和第三初始化模組143關斷。
具體地，由於第三電晶體T3關斷，雙柵電晶體T0的第二極S的電位發生變化，通過控制第二柵極G2與第二極S之間的電壓差調節雙柵電晶體T0的閾值電壓，使得雙柵電晶體T0導通，第一電源ELVDD和第二電源ELVSS之間形成通路，發光器件OLED在雙柵電晶體T0的驅動下發光。由於第二電容C2中記憶了使得雙柵電晶體T0的閾值電壓為0V的電壓，因此，雙柵電晶體T0產生的驅動電流與其閾值電壓無關，有利於提高顯示亮度的均一性。
在本實施例中，每幀內或者至少兩幀之後執行初始化階段和閾值偵測階段，每幀內執行數據寫入階段和發光階段。
具體地，由於雙柵電晶體T0的穩定性比單柵電晶體的穩定性更強，在長時間的電應力作用下其閾值電壓變化量較小。因此，在完成一次閾值電壓偵測後，可以間隔較長時間再進行下一次閾值電壓偵測。也就是說，無需每幀都要進行閾值偵測，這樣可以使得像素電路的控制時序更加簡單，驅動速度也更快。同理，也無需每幀都進行初始化操作。
優先地，初始化階段和閾值偵測階段在幀與幀之間的空白階段，使得初始化和閾值電壓獲取時間更加充足，從而保證對雙柵電晶體T0的第一柵極G1、第二柵極G2和第二極S的電位完全初始化，以及確保閾值電壓在較大波動範圍同樣能夠得到完全補償，有利於擴大閾值電壓的補償範圍。其中，當初始化階段和閾值偵測階段在幀與幀之間的空白階段時，可以將數據線Data複用為第一初始化訊號線來傳輸第一初始化電壓Vref，從而能夠節省初始化訊號線的數量，有利於提高PPI，使得顯示面板的設計得以簡化，降低成本。
可選地，本發明實施例還提供了一種顯示面板，該顯示面板包括本發明任意實施例所提供的像素電路，因此本發明實施例提供的顯示面板同樣具備上述任意實施例所描述的功效。圖12為本發明實施例提供的一種顯示面板的結構示意圖，參考圖12，該顯示面板可以是圖12所示的手機面板，也可以為任何具有顯示功能的電子產品的面板，包括但不限於以下類別：電視機、筆記型電腦、桌上型顯示器、平板電腦、數位相機、智慧手環、智慧眼鏡、車載顯示器、醫療設備、工控設備、觸控交互終端等，本發明實施例對此不作特殊限定。
注意，上述僅為本發明的較佳實施例及所運用技術原理。所屬技術領域中具有通常知識者會理解，本發明不限於這裡所述的特定實施例，對所屬技術領域中具有通常知識者來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護範圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限於以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的範圍由所附的申請專利範圍決定。
本發明要求在2021年09月30日提交中國專利局、申請號為202111157187.2的中國專利申請的優先權，該申請的全部內容通過引用結合在本發明中。
110:驅動模組 120:記憶模組 130:數據寫入模組 140:初始化模組 141:第一初始化模組 142:第二初始化模組 143:第三初始化模組 150:發光模組 C1:第一電容 C2:第二電容 D:第一極 Data:數據線 ELVDD:第一電源 ELVSS:第二電源 G1:第一柵極 G2:第二柵極 I DS:雙柵電晶體T0第一極D和第二極S之間的電流 OLED:發光器件 Rest:初始化訊號線 S:第二極 S1:第一掃描線 S2:第二掃描線 t1:初始化階段 t2:閾值偵測階段 t3:數據寫入階段 t4:發光階段 T0:雙柵電晶體 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 V G1S:第一柵極G1與第二極S之間的電壓差 Vref:第一初始化訊號線 Vref:第一初始化電壓 Vini:第二初始化訊號線 Vini:第二初始化電壓
〔圖1〕為本發明實施例提供的一種像素電路的結構示意圖。 〔圖2〕為本發明實施例提供的另一種像素電路的結構示意圖。 〔圖3〕為本發明實施例提供的另一種像素電路的結構示意圖。 〔圖4〕為本發明實施例提供的另一種像素電路的結構示意圖。 〔圖5〕為本發明實施例提供的一種像素電路的控制時序波形圖。 〔圖6〕為本發明實施例提供的另一種像素電路結構示意圖。 〔圖7〕為本發明實施例提供的另一種像素電路結構示意圖。 〔圖8〕為本發明實施例提供的另一種像素電路結構示意圖。 〔圖9〕為本發明實施例提供的一種雙柵電晶體的特性曲線。 〔圖10〕為本發明實施例提供的另一種像素電路結構示意圖。 〔圖11〕為本發明實施例提供的一種像素電路的驅動方法流程圖。 〔圖12〕為本發明實施例提供的一種顯示面板的結構示意圖。
110:驅動模組
120:記憶模組
130:數據寫入模組
140:初始化模組
150:發光模組
D:第一極
Data:數據線
ELVDD:第一電源
ELVSS:第二電源
G1:第一柵極
G2:第二柵極
Rest:初始化訊號線
S:第二極
T0:雙柵電晶體

Claims (10)

  1. 一種像素電路，其特徵係包括：驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組；該驅動模組包括雙柵電晶體，該雙柵電晶體的第一極連接第一電源，該雙柵電晶體的第二極連接該發光模組的第一端，該發光模組的第二端連接第二電源；該數據寫入模組連接於該雙柵電晶體的第一柵極與數據線之間，設置為向該第一柵極傳輸該數據線輸出的數據電壓；該記憶模組與該雙柵電晶體的第一柵極、第二柵極以及第二極連接；該初始化模組與該雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接，設置為將該初始化訊號線提供的電壓傳輸至該雙柵電晶體的第一柵極、第二柵極和第二極，並控制該記憶模組記憶該雙柵電晶體的閾值電壓的關聯訊息；該初始化訊號線包括第一初始化訊號線和第二初始化訊號線，該初始化模組設置為將該第一初始化訊號線提供的第一初始化電壓傳輸至該第二柵極，並將該第二初始化訊號線提供的第二初始化電壓傳輸至該雙柵電晶體該第一柵極和該第二極。
  2. 如請求項1所述之像素電路，其中，該數據線複用為該第一初始化訊號線。
  3. 如請求項1所述之像素電路，其中，該初始化模組包括第一初始化模組、第二初始化模組和第三初始化模組；該第一初始化模組連接於該第一初始化訊號線和該第二柵極之間，該第一初始化模組的控制端連接第一掃描線；該第二初始化模組連接於該第二初始化訊號 線和該雙柵電晶體的第二極之間，該第二初始化模組的控制端連接第二掃描線；該第三初始化模組連接於該雙柵電晶體的第一柵極和第二極之間，該第三初始化模組的控制端連接該第一掃描線。
  4. 如請求項3所述之像素電路，其中，該第一柵極為頂柵，該第二柵極為底柵；該數據寫入模組包括第一電晶體，該第一初始化模組包括第二電晶體，該第二初始化模組包括第三電晶體，該第三初始化模組包括第四電晶體；該記憶模組包括第一電容和第二電容；該第一電晶體的第一極連接該數據線，該第一電晶體的第二極連接該第一柵極，該第一電晶體的柵極連接該第二掃描線；該第二電晶體的第一極連接該第一初始化訊號線，該第二電晶體的第二極連接該第二柵極，該第二電晶體的柵極連接該第一掃描線；該第三電晶體的第一極連接該第二初始化訊號線，該第三電晶體的第二極連接該雙柵電晶體的第二極，該第三電晶體的柵極連接該第二掃描線；該第四電晶體的第一極連接該第一柵極，該第四電晶體的第二極連接該雙柵電晶體的第二極，該第四電晶體的柵極連接該第一掃描線；該第一電容連接於該雙柵電晶體的第一柵極和第二極之間，該第二電容連接於該雙柵電晶體的第二柵極和第二極之間；該第四電晶體的寬長比小於該第三電晶體的寬長比。
  5. 如請求項4所述之像素電路，其中，在一幀內，該第二掃描線傳輸的訊號包括第一脈衝和第二脈衝，該第一脈衝的區間與該第一掃描線傳輸的訊號的脈衝的上升沿存在交疊，該第二脈衝在該第一掃描線傳輸的訊號的脈衝之後。
  6. 如請求項4所述之像素電路，其中，該第一掃描線和該第二掃描線、該第一初始化訊號線和該第二初始化訊號線被配置為傳輸驅動訊號以滿足：在初始化階段，該第三電晶體導通，之後該第二電晶體和該第四電晶體導通；在閾值偵測階段，該第二電晶體和該第四電晶體導通，該第三電晶體關斷；在數據寫入階段，該第一電晶體和該第三電晶體導通，該第二電晶體和該第四電晶體關斷；在發光階段，該第一電晶體、該第二電晶體、該第三電晶體以及該第四電晶體均關斷。
  7. 一種像素電路的驅動方法，其特徵係該像素電路包括：驅動模組、記憶模組、數據寫入模組、初始化模組和發光模組；該驅動模組包括雙柵電晶體，該雙柵電晶體的第一極連接第一電源，該雙柵電晶體的第二極連接該發光模組的第一端，該發光模組的第二端連接第二電源；該數據寫入模組連接於該雙柵電晶體的第一柵極與數據線之間；該記憶模組與該雙柵電晶體的第一柵極、第二柵極以及第二極連接；該初始化模組與該雙柵電晶體的第一柵極、第二柵極、第二極以及初始化訊號線連接；其中，該初始化訊號線包括第一初始化訊號線和第二初始化訊號線，該初始化模組設置為將該第一初始化訊號線提供的第一初始化電壓傳輸至該第二柵極，並將該第二初始化訊號線提供的第二初始化電壓傳輸至該雙柵電晶體的該第一柵極和該第二極；該驅動方法包括：在初始化階段，控制該初始化模組將該第一初始化訊號線提供的第一初始化電 壓傳輸至該雙柵電晶體的該第二柵極，並將該第二初始化訊號線提供的第二初始化電壓傳輸至該雙柵電晶體的該第一柵極和該第二極；在閾值偵測階段，控制該初始化模組以使該記憶模組記憶該雙柵電晶體的閾值電壓的關聯訊息；在數據寫入階段，控制該數據寫入模組將該數據線提供的數據電壓傳輸至該第一柵極。
  8. 如請求項7所述之方法，其中，該記憶模組包括第一電容和第二電容，該初始化模組包括第一初始化模組、第二初始化模組和第三初始化模組，該第一初始化模組連接於該第一初始化訊號線和該第二柵極之間；該第一初始化模組的控制端連接第一掃描線；該第二初始化模組連接於該第二初始化訊號線和該第二極之間，該第二初始化模組的控制端連接第二掃描線；該第三初始化模組連接於該第一柵極和該第二極之間，該第三初始化模組的控制端連接該第一掃描線；在該初始化階段，該第二掃描線傳輸的第二掃描訊號控制該第二初始化模組導通，預設時間後，該第一掃描線傳輸的第一掃描訊號控制該第一初始化模組和該第三初始化模組導通；在該閾值偵測階段，該第二掃描訊號控制該第二初始化模組關斷，該第一掃描訊號控制該第一初始化模組和該第三初始化模組導通；在該數據寫入階段，該第二掃描訊號控制該數據寫入模組和該第二初始化模組導通，該第一掃描訊號控制該第一初始化模組和該第三初始化模組關斷；該驅動方法還包括發光階段，在該發光階段，該第二掃描訊號控制該數據寫入模組和該第二初始化模組關 斷，該第一掃描訊號控制該第一初始化模組和該第三初始化模組關斷。
  9. 如請求項8所述之方法，其中，在每幀內或者至少兩幀之後執行該初始化階段和該閾值偵測階段，在每幀內執行該數據寫入階段和該發光階段；該初始化階段和該閾值偵測階段在幀與幀之間的空白階段。
  10. 一種顯示面板，其特徵係包括如請求項1至6中任一項所述之像素電路。
TW111117500A 2021-09-30 2022-05-10 像素電路及其驅動方法和顯示面板 TWI815437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111157187.2 2021-09-30
CN202111157187.2A CN115909970A (zh) 2021-09-30 2021-09-30 像素电路及其驱动方法和显示面板

Publications (2)

Publication Number Publication Date
TW202316403A TW202316403A (zh) 2023-04-16
TWI815437B true TWI815437B (zh) 2023-09-11

Family

ID=85770661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117500A TWI815437B (zh) 2021-09-30 2022-05-10 像素電路及其驅動方法和顯示面板

Country Status (6)

Country Link
US (1) US20230410746A1 (zh)
EP (1) EP4273849A1 (zh)
KR (1) KR20230132591A (zh)
CN (1) CN115909970A (zh)
TW (1) TWI815437B (zh)
WO (1) WO2023050774A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424555A (zh) * 2017-05-23 2017-12-01 上海和辉光电有限公司 一种像素电路、驱动方法及显示器
US20190066587A1 (en) * 2017-08-22 2019-02-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled pixel driver circuit
CN110706654A (zh) * 2019-09-12 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种oled像素补偿电路及oled像素补偿方法
CN113257192A (zh) * 2021-05-21 2021-08-13 昆山国显光电有限公司 像素电路和显示装置
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102244932B1 (ko) * 2014-12-18 2021-04-27 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
CN106652910B (zh) * 2016-10-31 2019-12-24 昆山工研院新型平板显示技术中心有限公司 像素电路及其驱动方法和有机发光显示器
CN108597441B (zh) * 2017-03-14 2020-06-09 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
US10262595B2 (en) * 2017-06-28 2019-04-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit, control method thereof, and display panel
CN107358915B (zh) * 2017-08-11 2020-01-07 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN108711398B (zh) * 2018-05-28 2020-04-28 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
CN111179850A (zh) * 2020-01-13 2020-05-19 深圳市华星光电半导体显示技术有限公司 像素补偿电路、阵列基板及显示面板
CN111354322A (zh) * 2020-04-08 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种同步发光的像素补偿电路及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424555A (zh) * 2017-05-23 2017-12-01 上海和辉光电有限公司 一种像素电路、驱动方法及显示器
US20180342195A1 (en) * 2017-05-23 2018-11-29 Everdisplay Optronics (Shanghai) Limited Pixel circuit, driving method and display
US20190066587A1 (en) * 2017-08-22 2019-02-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled pixel driver circuit
CN110706654A (zh) * 2019-09-12 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种oled像素补偿电路及oled像素补偿方法
CN113314073A (zh) * 2021-05-17 2021-08-27 上海天马微电子有限公司 显示面板及显示装置
CN113257192A (zh) * 2021-05-21 2021-08-13 昆山国显光电有限公司 像素电路和显示装置

Also Published As

Publication number Publication date
CN115909970A (zh) 2023-04-04
US20230410746A1 (en) 2023-12-21
KR20230132591A (ko) 2023-09-15
EP4273849A1 (en) 2023-11-08
TW202316403A (zh) 2023-04-16
WO2023050774A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
US11450274B2 (en) Display panel, driving method of display panel, and display device
CN107358917B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
WO2023005621A1 (zh) 像素电路及其驱动方法、显示面板
TWI768621B (zh) 電致發光顯示裝置
US20240221646A1 (en) Pixel Circuit, Display Apparatus, and Driving Method
CN113781964B (zh) 像素电路及其驱动方法、显示面板
WO2020233491A1 (zh) 像素电路及其驱动方法、阵列基板及显示装置
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
CN113192460A (zh) 一种显示面板和显示装置
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN107316606A (zh) 一种像素电路、其驱动方法显示面板及显示装置
WO2020192278A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
CN112885304B (zh) 像素电路、显示面板和像素电路的驱动方法
US10325556B2 (en) Display panel and display unit
CN112102784B (zh) 一种像素驱动电路及其制作方法、显示装置
WO2021026827A1 (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN112908267B (zh) 像素电路及驱动方法、显示装置
CN110047440A (zh) 像素电路、驱动方法、显示面板和显示装置
WO2024045484A1 (zh) 像素电路及其驱动方法和显示面板
TWI815437B (zh) 像素電路及其驅動方法和顯示面板
CN114023259B (zh) 一种像素驱动电路及其驱动方法
CN114648955B (zh) 有机发光显示装置
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN114005396A (zh) 像素电路和显示面板
CN114241977B (zh) 像素电路及其驱动方法和显示面板