TWI815134B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI815134B
TWI815134B TW110122892A TW110122892A TWI815134B TW I815134 B TWI815134 B TW I815134B TW 110122892 A TW110122892 A TW 110122892A TW 110122892 A TW110122892 A TW 110122892A TW I815134 B TWI815134 B TW I815134B
Authority
TW
Taiwan
Prior art keywords
contact
spacer
base layer
semiconductor device
layer
Prior art date
Application number
TW110122892A
Other languages
English (en)
Other versions
TW202203378A (zh
Inventor
傅勁逢
王冠人
張雲閔
黃玉蓮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202203378A publication Critical patent/TW202203378A/zh
Application granted granted Critical
Publication of TWI815134B publication Critical patent/TWI815134B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供了一種半導體裝置及其製造方法，其有助於支撐接觸件，且移除材料以形成空氣隙（air gaps）。在實施例中，形成具有擴大的基底的接觸件以幫助支撐上方的部分的接觸件。在其他的實施例中，也可以在形成空氣隙之前放置支架材料以提供額外的支撐。

Description

半導體裝置及其製造方法
本揭露是關於半導體裝置，特別是關於一種包含空氣隙(air gap)的半導體裝置。
半導體裝置係用於各種電子應用，例如，舉例而言，個人電腦、手機、數位相機、及其他電子設備。半導體裝置的製造通常係藉由：依序沉積絕緣或介電層、導電層、及半導體層的材料於半導體基板上；以及在其上方利用微影圖案化各種材料層以形成電路組件及元件。
半導體產業持續藉由不斷的縮小最小部件尺寸以改良各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積體密度，允許更多組件集成至給定的區域。然而，隨著最小部件尺寸減少，產生了其他應解決的問題。
一種半導體裝置，包括：第一閘極堆疊，鄰近在基板上的半導體鰭片上的第二閘極堆疊；第一接觸件，位於第一閘極堆疊與第二閘極堆疊之間，第一接觸件與源極/汲極區電性連接，第一接觸件具有位於基板第一距離處的第 一寬度以及位於基板第二距離處的第二寬度，第二距離大於第一距離，第二寬度在約10nm及約60nm之間，且第一寬度小於第二寬度的量大於0且小於約5nm；以及空氣隙，位於第一接觸件與第一閘極堆疊之間。
一種半導體裝置，包括：第一接觸件，與鰭式場效電晶體的源極/汲極區電性連接；間隔物，鄰近第一接觸件；空氣隙，位於間隔物與第一接觸件相反的一側；支架(scaffold)，與第一接觸件的頂表面的第一部分實體接觸，第一接觸件的頂表面的第二部分被支架露出，其中空氣隙在支架下延伸；以及蝕刻停止層，覆蓋空氣隙，支架位於蝕刻停止層與第一接觸件的頂表面的第二部分之間。
一種半導體裝置的製造方法，包括：在介電層中形成第一開口以露出導電區，介電層位於半導體鰭片上；在第一開口內形成基層(base layer)；在形成基層後沿著第一開口的側壁形成犧牲間隔物；形成鄰近犧牲間隔物的間隔物；蝕刻基層以再露出(re-expose)導電區；沉積鄰近間隔物與基層的第一接觸件；以及移除犧牲間隔物以形成空氣隙。
100:半導體裝置
101:基板
103:第一溝槽
105:第一隔離區
107:鰭片
109:虛置閘極介電質
111:虛置閘極電極
113:第一間隔物
115:堆疊
201:源極/汲極區
202:第一蝕刻停止層
203:ILD層
205:閘極堆疊
401:第二蝕刻停止層
403:第二ILD層
405:第一開口
501:基層
601:犧牲間隔物
701:第二間隔物
801:矽化物接觸件
901:第一接觸件
1001:空氣隙
1101:支架
1103:第二開口
1105:切割金屬閘極區
1301:第三ILD
1303:第三蝕刻停止層
3-3’,A-A’,B-B’,C-C’,D-D’:線
L1:第一長度
L2:第二長度
T1:第一厚度
T2:第二厚度
T3:第三厚度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第五寬度
WB:底寬度
WT:頂寬度
α:第一角度
β:第二角度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1圖是根據一些實施例，繪示出形成finFET裝置的製程中的步驟。
第2圖是根據一些實施例，繪示出源極/汲極區的形成。
第3圖是根據一些實施例，繪示出第2圖的剖面圖。
第4圖是根據一些實施例，繪示出層間介電質的形成。
第5圖是根據一些實施例，繪示出基層的形成。
第6圖是根據一些實施例，繪示出犧牲層的形成。
第7圖是根據一些實施例，繪示出間隔物的形成。
第8圖是根據一些實施例，繪示出基層的圖案化。
第9圖是根據一些實施例，繪示出第一接觸件的形成。
第10A~10B圖是根據一些實施例，繪示出空氣隙的形成。
第11A~11C圖是根據一些實施例，繪示出支架的形成。
第12A~12D圖是根據一些實施例，繪示出具有支架的空氣隙的形成。
第13A~13D圖是根據一些實施例，繪示出上方的層間介電質的形成。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在......之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式 中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
參照第1圖，繪示了例如finFET裝置的半導體裝置100的透視圖。在一個實施例中，半導體裝置100包括基板101，其中形成有第一溝槽103。基板101可以是矽基板，儘管可以使用其他基板，例如絕緣體上半導體(semiconductor-on-insulator，SOI)、應變SOI(strained SOI)、及絕緣體上矽鍺。基板101可以是p型半導體，儘管在其他實施例中，基板101可以是n型半導體。
第一溝槽103可以作為最終形成第一隔離區105的初始步驟來形成。第一溝槽103可以使用遮蔽層(未另外繪示於第1圖中)以及適合的蝕刻製程來形成。舉例而言，遮蔽層可以是包括氮化矽的硬遮罩，其透過例如化學氣相沉積(chemical vapor deposition，CVD)的製程來形成，儘管可以使用其他材料，例如氧化物、氮氧化物、碳化矽、前述之組合等來形成，且可以使用其他製程，例如電漿輔助化學氣相沉積(plasma enhanced chemical capor deposition，PECVD)、低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)、或甚至形成氧化矽再接著進行氮化來形成。一旦形成，遮蔽層可以透過適合的微影製程來圖案化以露出將被移除以形成第一溝槽103的部分的基板101。
如本技術領域中具有通常知識者所理解，然而，上述用於形成遮蔽層的製程及材料並非在露出用於形成第一溝槽103的其他部分的基板101時可以用於保護部分的基板101的唯一方法。任何適合的製程，例如圖案化且顯影的 光阻，可以用於露出將被移除以形成第一溝槽103的部分的基板101。本發明實施例的範圍意欲包含所有這樣的方法。
一旦形成且圖案化了遮蔽層，將第一溝槽103形成於基板101中。露出的基板101可以透過例如反應離子蝕刻(reactive ion etching，RIE)之適合的製程來移除以在基板101中形成第一溝槽103，儘管可以使用任何適合的製程。在一個實施例中，可以將第一溝槽103形成為從基板101的表面起算具有小於約5000Å的第一深度，例如約2500Å。
然而，如本技術領域中具有通常知識者所理解，上述用於形成第一溝槽103的製程僅為一個可能製程，且並不代表唯一的實施例。反之，可以使用可以形成第一溝槽103之任何適合的製程，且可以使用包括任何數目的遮蔽及移除步驟之任何適合的製程。
除了形成第一溝槽103，遮蔽及蝕刻製程額外地從維持未移除的部分的基板101形成鰭片107。為了方便起見，鰭片107在圖式中被繪示為以虛線與基板101分隔，儘管分隔的實體指示(physical indication)可能存在或不存在。如以下所討論，這些鰭片107可以用於形成多閘極FinFET電晶體的通道區。雖然第1圖只繪示了由基板101形成的兩個鰭片107，可以使用任何數目的鰭片107。
可以形成鰭片107，使得它們在基板101的表面具有約5nm及約80nm之間的寬度，例如約30nm。此外，鰭片107可以彼此分隔約10nm及約100nm的距離，例如約50nm。藉由以這樣的方式間隔鰭片107，鰭片107可以各自形成分隔的通道區，且依然足夠接近以共享共同的閘極(如以下所進一步討論)。
一旦形成了第一溝槽103及鰭片107，可以用介電材料填充第一溝槽103，且可以在第一溝槽103內凹蝕介電材料以形成第一隔離區105。介電材料 可以是氧化物材料、高密度電漿(high-density plasma，HDP)氧化物等。在第一溝槽103之可選的清洗(cleaning)及內襯(lining)製程後，可以使用化學氣相沉積(CVD)方法(例如，HARP製程)、高密度電漿CVD方法、或本技術領域中已知的其他適合的形成方法來形成介電材料。
第一溝槽103可以藉由以介電材料過填充(overfilling)第一溝槽103及基板101來填充，且接著透過例如化學機械研磨(chemical mechanical polishing，CMP)、蝕刻、前述之組合等適合的製程以移除第一溝槽103與鰭片107外之過量的材料。在一個實施例中，上述移除製程也移除了位於鰭片107上的任何介電材料，使得介電材料的移除將使鰭片107的表面在進一步的製程步驟中露出。
一旦以介電材料填充第一溝槽103，可以接著從鰭片107的表面凹蝕掉(recessed away)介電材料。可以進行上述凹蝕以露出鄰近鰭片107的頂表面之鰭片107的側壁的至少一部分。可以藉由將鰭片107的頂表面浸漬到例如HF的蝕刻劑中以利用濕蝕刻來凹蝕介電材料，儘管可以使用例如H2的其他蝕刻劑，且可以使用其他方法，例如反應離子蝕刻、具有例如NH3/NF3的蝕刻劑的乾蝕刻、化學氧化物移除、或乾式化學清洗。可以將介電材料凹蝕至從鰭片107的表面約50Å及約500Å之間的距離，例如約400Å。此外，上述凹蝕也可以移除任何位於鰭片107上的剩餘(leftover)介電材料以確保鰭片107露出以進行進一步的製程。
如本技術領域中具有通常知識者所理解，然而，上述步驟僅為用於填充並凹蝕介電材料的整個製程流程的一部分。舉例而言，也可以利用內襯步驟、清洗步驟、退火步驟、間隙填充步驟、前述之組合、及類似製程以形成 並以介電材料填充第一溝槽103。本發明實施例的範圍意欲包含所有可能的製程步驟。
在形成了第一隔離區105之後，可以在各個鰭片107上形成虛置閘極介電質109、虛置閘極介電質109上的虛置閘極電極111、及第一間隔物113。在一個實施例中，虛置閘極介電質109可以藉由熱氧化、化學氣相沉積、濺鍍、或任何本技術領域中已知且使用之用於形成閘極介電質的其他方法來形成。取決於形成閘極介電質的技術，虛置閘極介電質109在鰭片107的頂部上的厚度可以與閘極介電質在鰭片107的側壁上的厚度不同。
虛置閘極介電質109可以包括例如二氧化矽或氮氧化矽的材料，其具有從約3埃到約100埃的厚度，例如約10埃。虛置閘極介電質109可以由高電容率(高介電常數)材料(例如，具有大於約5的相對電容率)所形成，例如氧化鑭(La2O3)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氮氧化鉿(HfON)、或氧化鋯(ZrO2)、或前述之組合，其具有約0.5埃到約100埃的等效氧化物厚度，例如約10埃或更小。此外，也可以將二氧化矽、氮氧化矽、及/或高介電常數材料的任何組合用於虛置閘極介電質109。
虛置閘極電極111可以包括導電材料，且可以選自包括W、Al、Cu、AlCu、W、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni、前述之組合、或其類似物的群組。虛置閘極電極111可以藉由化學氣相沉積(CVD)、濺鍍沉積、或本技術領域中已知且使用之用於沉積導電材料的其他技術來沉積。虛置閘極電極111的厚度可以在約5Å到約200Å的範圍內。虛置閘極電極111的頂表面可以具有非平坦的頂表面，且可以在虛置閘極電極111的圖案化或閘極蝕刻之前被平坦化。此時可以將離子導入(introduced)或不導 入虛置閘極電極111。離子可以藉由例如離子佈植技術來導入。
一旦形成，可以將虛置閘極介電質109與虛置閘極電極111圖案化以在鰭片107上形成一系列的堆疊115。堆疊115定義出位於虛置閘極介電質109下方的鰭片107的各側上的多個通道區。堆疊115可以藉由在虛置閘極電極111上利用例如本技術領域中已知的沉積與微影技術以沉積並圖案化閘極遮罩(未另外繪示於第1圖中)來形成。閘極遮罩可以包含常用的遮蔽及犧牲材料，例如(但不限於)氧化矽、氮氧化矽、SiCON、SiC、SiOC、及/或氮化矽，且可以被沉積至約5Å及約200Å之間的厚度。虛置閘極電極111與虛置閘極介電質109可以利用乾蝕刻製程來蝕刻以形成圖案化的堆疊115。
一旦圖案化了堆疊115，可以形成第一間隔物113。第一間隔物113可以形成於堆疊115的兩側上。第一間隔物113通常是藉由在先前形成的結構上毯覆沉積(blanket depositing)間隔層(未另外繪示於第1圖中)來形成。間隔層可以包括SiN、氮氧化物、SiC、SiON、SiOCN、SiOC、氧化物等，且可以藉由用於形成這樣的膜層的方法來形成，例如化學氣相沉積(CVD)、電漿輔助CVD、濺鍍、及其他本技術領域中已知的方法。間隔層可以包括具有不同的蝕刻特徵的不同材料或與第一隔離區105內的介電材料相同的材料。接著可以圖案化第一間隔物113，例如藉由一或多個蝕刻以將間隔層從結構的水平表面移除以形成第一間隔物113。
在一個實施例中，可以將第一間隔物113形成為具有約5Å及約500Å的厚度，例如約50Å。此外，一旦形成了第一間隔物113，鄰近一個堆疊115的第一間隔物113可以與鄰近另一個堆疊115的第一間隔物113分隔約5nm及約200nm之間的距離，例如約20nm。然而，可以使用任何適合的厚度及距離。
此外，且可選地，如果需要，可以進一步圖案化第一隔離區105與下方的基板101以在裝置之間提供外的隔離。在一個特定的實施例中(為了清楚而並未繪示於第1圖中，但是可以見於以下第12D圖中)，可以蝕刻第一隔離區105與下方的基板101以形成隆起(crowns)，其中基板101的各個隆起具有多個鰭片107，例如兩個鰭片107。在一個實施例中，可以利用微影的遮蔽及蝕刻製程以圖案化基板101，儘管可以使用任何適合的圖案化製程。
第2圖繪示出從未被堆疊115與第一間隔物113保護的那些區域移除鰭片107以及源極/汲極區201的再成長。從未被堆疊115與第一間隔物113保護的那些區域移除鰭片107可以藉由利用堆疊115與第一間隔物113作為硬遮罩的反應離子蝕刻(RIE)來進行。然而，可以使用任何適合的製程。
一旦移除了這些部分的鰭片107，放置並圖案化硬遮罩(未另外繪示)以覆蓋虛置閘極電極111以防止成長，且可以將源極/汲極區201再成長為與各個鰭片107接觸。在一個實施例中，可以再成長源極/汲極區201，且在一些實施例中，可以再成長源極/汲極區201以形成壓力源(stressor)，上述壓力源將把應力分給位於堆疊115下方的鰭片107的通道區。在一個實施例中，其中鰭片107包括矽且FinFET是p型裝置，可以透過選擇性磊晶製程以例如矽或其他例如矽鍺之與通道區具有不同的晶格常數的材料再成長源極/汲極區201。在其他實施例中，源極/汲極區201可以包括例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、前述之組合等材料。磊晶成長製程可以使用例如矽烷、二氯矽烷、鍺烷等前驅物，且可以持續約5分鐘及約120分鐘之間，例如約30分鐘。
在一個實施例中，可以將源極/汲極區201形成為具有約5Å及約 1000Å之間的厚度，且可以在第一隔離區105上具有約10Å及約500Å之間的高度，例如約200Å。在這個實施例中，可以將源極/汲極區201形成為在第一隔離區105的上表面上方具有約5nm及約250nm之間的高度，例如約100nm。然而，可以使用任何適合的高度。
一旦形成了源極/汲極區201，可以藉由佈植適當的摻質以將摻質佈植到源極/汲極區201中以補充鰭片107中的摻質。舉例而言，可以佈植例如硼、鎵、銦等p型摻質以形成PMOS裝置。替代地，可以佈植例如磷、砷、銻等n型摻質以形成NMOS裝置。這些摻質可以將堆疊115及第一間隔物113用作遮罩來佈植。應注意的是，本技術領域中具有通常知識者將理解，許多其他製程、步驟等可以用於佈植摻質。舉例而言，本技術領域中具有通常知識者將理解，可以進行使用各種組合的間隔物及襯層之複數個佈植以形成具有適合特定目的之特定形狀或特徵的源極/汲極區。任何的這些製程可以用於佈植摻質，且以上描述並非用以將本發明實施例限定為上述步驟。
此外，此時將在形成源極/汲極區201期間覆蓋虛置閘極電極111的硬遮罩移除。在一個實施例中，上述硬遮罩可以使用例如對硬遮罩的材料具有選擇性的濕蝕刻或乾蝕刻製程來移除。然而，可以使用任何適合的移除製程。
第2圖也繪示出在堆疊115及源極/汲極區201上形成層間介電(inter-layer dielectric，ILD)層203(在第2圖中以虛線繪示以更清楚地繪示下方的結構)。ILD層203可以包括例如硼磷矽酸鹽玻璃(boron phosphorous silicate glass，BPSG)的材料，儘管可以使用任何適合的介電質。可以使用例如PECVD的製程來形成ILD層203，儘管可以替代地使用其他製程，例如LPCVD。ILD層203可以形成至約100Å及約3000Å之間的厚度。一旦形成，可以使用例如平坦化 製程以第一間隔物113平坦化ILD層203，其中平坦化製程為例如化學機械研磨製程，儘管可以使用任何適合的製程。
可選地，如果需要，可以在沉積ILD層203之前的結構上(例如，在源極/汲極區201上)形成第一蝕刻停止層202(為了清楚起見並未繪示於第2圖中，但後續繪示於第3圖中)。在一個實施例中，第一蝕刻停止層202可以使用電漿輔助化學氣相沉積(PECVD)且由氮化矽形成，儘管可以替代地使用例如SiON、SiCON、SiC、SiOC、SiCxNy、SiOx、其他介電質、前述之組合等其他材料，以及例如低壓CVD(LPCVD)、PVD等形成第一蝕刻停止層202的替代技術。第一蝕刻停止層202可以具有約5Å及約200Å之間或約5Å及約50Å之間的厚度。
第3圖沿著線3-3’繪示了第2圖的結構的剖面圖，同時也顯示了第2圖中未繪示的額外結構，且也繪示出在形成第一蝕刻停止層202及ILD層203之後，虛置閘極電極111與虛置閘極介電質109的材料可以被移除並取代以形成閘極堆疊205。在一個實施例中，可以使用例如濕蝕刻或乾蝕刻製程來移除虛置閘極電極111，其中上述濕蝕刻或乾蝕刻製程使用對虛置閘極電極111的材料具有選擇性的蝕刻劑。然而，可以使用任何適合的移除製程。
一旦移除了虛置閘極電極111，可以再填充留下的開口以形成閘極堆疊205。在一個特定的實施例中，閘極堆疊205包括第一介電材料、第一金屬材料、第二金屬材料、及第三金屬材料。在一個實施例中，第一介電材料係高介電常數材料，例如HfO2、HfSiO、HfTaO、HfTiO、HfZrO、LaO、ZrO、Ta2O5、前述之組合等，其透過例如原子層沉積、化學氣相沉積等製程來沉積。第一介電材料可以沉積至約5Å及約200Å之間的厚度，儘管可以使用任何適合的材料及 厚度。
可以將第一金屬材料形成為鄰近第一介電材料，且第一金屬材料可以由例如Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、WN、其他金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽類、矽酸鋯、鋁酸鋯、前述之組合等金屬材料所形成。第一金屬材料可以使用例如原子層沉積、化學氣相沉積、濺鍍等沉積製程以沉積至約5Å及約200Å之間的厚度，儘管可以使用任何適合的沉積製程或厚度。
可以將第二金屬材料形成為鄰近第一金屬材料，且在一個特定的實施例中，可以與第一金屬材料類似。舉例而言，第二金屬材料可以由例如Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、WN、其他金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽類、矽酸鋯、鋁酸鋯、前述之組合等金屬材料所形成。此外，第二金屬材料可以使用例如原子層沉積、化學氣相沉積、濺鍍等沉積製程以沉積至約5Å及約200Å之間的厚度，儘管可以使用任何適合的沉積製程或厚度。
第三金屬材料填充藉由移除虛置閘極電極111所留下的開口的剩餘部分。在一個實施例中，第三金屬材料可以由例如W、Al、Cu、AlCu、W、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Co、Ni、前述之組合等金屬材料所形成，且第三金屬材料可以使用例如原子層沉積、化學氣相沉積、濺鍍等沉積製程以填充及/或過填充藉由移除虛置閘極電極111所留下的開口。在一個特定的實施例中，第三金屬材料可以沉積至約5Å及約500Å之間的厚度，儘 管可以使用任何適合的材料、沉積製程、及厚度。
一旦填充了因為移除虛置閘極電極111所留下的開口，可以平坦化上述材料以移除在因為移除虛置閘極電極111所留下的開口外的任何材料。在一個特定的實施例中，可以使用例如化學機械拋光的平坦化製程以進行上述移除。然而，可以使用任何適合的平坦化及移除製程。
可選地，在形成並平坦化閘極堆疊205的材料之後，可以凹蝕並用蓋層(未另外繪示)覆蓋閘極堆疊205的材料。在一個實施例中，可以使用例如濕蝕刻或乾蝕刻製程來凹蝕閘極堆疊205的材料，其中上述濕蝕刻或乾蝕刻製程使用對閘極堆疊205的材料具有選擇性的蝕刻劑。在一個實施例中，閘極堆疊205的材料可以被凹蝕約5nm及約150nm之間的深度。然而，可以使用任何適合的製程及深度。
一旦凹蝕了閘極堆疊205的材料，可以沉積蓋層並以第一間隔物113平坦化蓋層。在一個實施例中，蓋層為例如SiN、SiON、SiCON、SiC、SiOC、前述之組合等材料，且使用例如原子層沉積、化學氣相沉積、濺鍍等沉積製程來沉積。蓋層可以沉積至約5Å及約200Å的厚度，且接著使用例如化學機械研磨的平坦化製程來平坦化，使得蓋層與第一間隔物113共平面。
此外，在這個階段，或在製造的任何其他適合的階段，可以使用切割金屬閘極製程以形成切割金屬閘極區1105，此製程並未見於第3圖中，但可以在以下進一步見於第11B圖中。在這樣的製程中，可以移除一部分的閘極堆疊205的材料以將一部分的閘極堆疊205與另一部分的閘極堆疊205分隔，有效地形成兩個分隔的閘極。在一個實施例中，可以使用微影的遮蔽製程並接著進行一或多個蝕刻製程以進行移除製程。
一旦移除製程移除了閘極堆疊205的所需部分並形成了分隔的閘極結構，可以填充因為移除所留下的開口。在一個實施例中，可以用例如氧化矽、氮化矽、氮氧化矽、高介電常數材料、前述之組合等介電材料填充及/或過填充上述開口。一旦沉積了上述材料，可以使用例如化學機械研磨製程將其平坦化。
第4圖繪示出在閘極堆疊205上形成第二蝕刻停止層401。在一個實施例中，第二蝕刻停止層可以使用電漿輔助化學氣相沉積(PECVD)且由氮化矽形成，儘管可以替代地使用例如SiON、SiCON、SiC、SiOC、SiCxNy、SiOx、其他介電質、前述之組合等其他材料，以及例如低壓CVD(LPCVD)、PVD等形成第二蝕刻停止層401的替代技術。第二蝕刻停止層401可以具有約5Å及約200Å之間或約5Å及約50Å之間的厚度。
第4圖額外地繪示了第二ILD層403的形成。第二ILD層403可以包括例如SiON、SiOCN、SiC、SiOC、SiCxNy、SiOx的氧化物材料，儘管可以使用其他適合的材料，例如硼磷矽酸鹽玻璃(BPSG)，且儘管可以使用任何適合的介電質。可以使用例如PECVD的製程來形成第二ILD層403，儘管可以替代地使用其他製程，例如LPCVD。第二ILD層403可以形成至約70Å及約3000Å之間的厚度，例如約700Å。一旦形成，可以使用例如平坦化製程以平坦化第二ILD層403，其中平坦化製程為例如化學機械研磨製程，儘管可以使用任何適合的製程。
第4圖額外地繪示出將第一開口405形成為穿過第二ILD層403、第二蝕刻停止層401、穿過ILD層203、以及穿過第一蝕刻停止層202以露出源極/汲極區201以準備形成第一接觸件901(未另外繪示於第4圖中，但後續繪示於第9圖並描述)。在一個實施例中，第一開口405可以藉由先在源極/汲極區201上放 置並圖案化光阻來形成。在一個實施例中，上述光阻為三層(tri-layer)光阻，其具有底層抗反射塗膜(bottom anti-reflective coating，BARC)層、中間遮罩層、及頂光阻層。然而，可以使用任何適合的種類的感光材料或材料組合。
一旦放置了光阻，將光阻圖案化。在一個實施例中，可以藉由將光阻內的感光材料(例如，三層光阻中的頂光阻層)透過例如光罩(reticle)暴露至圖案化的能量源(例如，光)來圖案化光阻。能量的衝擊將在感光材料的那些受到圖案化能量源的衝擊的部分造成化學反應，藉此修飾暴露的部分的光阻的物理性質，使得暴露的部分的光阻的物理性質與未暴露的部分的光阻的物理性質不同。接著可以用例如顯影劑(未另外繪示)來顯影光阻以分隔暴露的部分的光阻與未暴露的部分的光阻。
在一個實施例中，圖案化光阻以形成露出第二ILD層403的開口。一旦圖案化了光阻，可以將光阻用作遮罩以形成第一開口405。在一個實施例中，可以使用一或多個反應離子蝕刻製程來形成第一開口405以將第一開口405形成為穿過第二ILD層403、第二蝕刻停止層401、及ILD層203。此外，第一開口405也將被形成為延伸穿過第二蝕刻停止層202的底部以露出源極/汲極區201，且依然留下沿著第一開口405的側壁的部分的第二蝕刻停止層202。然而，可以使用任何適合的製程以形成第一開口405。
一旦形成了第一開口405，可以移除光阻。在一個實施例中，光阻可以使用例如灰化(ashing)製程來移除，其中光阻的溫度增加，直到光阻發生熱裂解，此時光阻可以輕易地被移除。然而，也可以使用任何適合的移除製程，例如濕蝕刻。
第5圖繪示了在第一開口405內且鄰近源極/汲極區201之基層501 的形成。在一個實施例中，基層501可以是例如氧化物材料的材料，例如氧化矽、氧化矽鍺、或氧化鍺。然而，可以使用任何適合的材料。
在一個實施例中，可以形成基層501，使得基層501位於且沿著第一開口405的底部，且在第一開口405內留下用於形成第一接觸件901的空間。在一個實施例中，基層501可以形成為原生氧化物(native oxide)材料，其中下方的源極/汲極區201的露出的材料係刻意地或透過暴露至含氧環境氣氛以形成氧化物材料。在一個實施例中，其中露出的材料係刻意地被氧化，上述氧化可以透過以下製程來發生，例如以氧離子轟擊，接著在周圍空氣環境中進行灰化製程。如此一來，可將基層501形成為沿著第一開口405的底部鄰近源極/汲極區201。
然而，雖然描述了用於在第一開口405內形成基層501的多個氧化製程，這些僅用以說明且並非用以限定。反之，可以使用任何形成基層501的方法。本發明實施例的範圍意欲包含所有這樣的方法。
在一個實施例中，可以將基層501形成為足以為後續製造的結構(如以下進一步描述)提供結構上的支撐的厚度。如此一來，在一些實施例中，可以將基層501形成至約5Å及約50Å之間的第一厚度T1，例如約20Å到40Å。然而，可以使用任何適合的厚度。
第6圖繪示了在第一開口405內且基層501上之犧牲間隔物601的形成。在一個實施例中，犧牲間隔物601是由例如矽、SiGe、SiC、SiP、SiCP、前述之組合等材料所形成，儘管可以使用任何適合的材料。可以藉由先使用例如化學氣相沉積(CVD)、電漿輔助CVD、濺鍍、及本技術領域中已知的其他方法形成犧牲間隔層(未另外繪示)以形成犧牲間隔物601。接著可以圖案化犧牲間隔物601，例如藉由一或多個非等向性蝕刻(例如，一或多個反應離子蝕刻) 以將犧牲間隔層從結構的水平表面移除，以形成犧牲間隔物601。
在一個實施例中，可以將犧牲間隔物601形成為具有足以提供用於電性隔離的空氣隙1001(未繪示於第6圖中，但是後續進一步繪示於第10A圖並討論)。如此一來，第二厚度T2可以在約10Å及約60Å之間，例如約20Å到30Å。然而，可以使用任何適合的厚度。
第7圖繪示了在第一開口405內鄰近犧牲間隔物601的第二間隔物701的沉積。在一個實施例中，第二間隔物701係藉由在先前形成的結構上毯覆沉積第二間隔層(未另外繪示於第7圖中)來形成。第二間隔層可以包括SiN、氮氧化物、SiC、SiON、SiOCN、SiOC、氧化物等，且可以藉由用於形成這樣的膜層的方法來形成，例如化學氣相沉積(CVD)、電漿輔助CVD、濺鍍、及其他本技術領域中已知的方法。接著可以圖案化第二間隔物701，例如藉由一或多個非等向性蝕刻以將第二間隔層從結構的水平表面移除以形成第二間隔物701。
在一個實施例中，第二間隔物701可以形成為具有足以與空氣隙1001一起作用以幫助電性隔離後續形成的第一接觸件901的第三厚度T3。如此一來，第三厚度T3可以在約10Å及約60Å之間，例如約20Å到30Å。然而，可以使用任何適合的厚度。
在形成第二間隔物701之後，第一開口405已從第一開口405的原尺寸減少寬度。此外，在反應離子蝕刻用於形成犧牲間隔物601及第二間隔物701的實施例中，第一開口405的上寬度可以大於第一開口405的下寬度。舉例而言，在一些實施例中，第一開口405可以沿著第二ILD層403的上表面具有在約10nm及約60nm之間的第一寬度W1，例如約17nm，且也可以具有鄰近基層501的第二 寬度W2，其中第二寬度W2小於第一寬度W1。在一個實施例中，第二寬度W2比第一寬度W1小的量可以在約0及約5nm之間，例如約2nm。舉例而言，第二寬度W2可以在約10nm及約60nm之間，例如約15nm。然而，可以使用任何適合的寬度。
第8圖繪示出透過第二間隔物701以圖案化基層501。在一個實施例中，可以使用蝕刻製程來圖案化基層501，其中蝕刻製程為例如以對基層501的材料具有選擇性的蝕刻劑進行的非等向性乾蝕刻製程，其不顯著移除第二間隔物701的材料。在基層501是原生氧化物且第二間隔物701的材料是氮化矽的一個實施例中，可以使用例如電荷耦合電漿非等向性蝕刻系統(charge coupled plasma anisotropic etching system)的蝕刻系統。
藉由以非等向性蝕刻系統圖案化基層501，可達到非常平滑的間隔物輪廓。此外，穿過基層501的開口將與第二間隔物701的側面對準，使得穿過基層501的第一開口405將具有等於第二寬度W2的第三寬度W3。然而，可以使用任何適合的方法。
第8圖額外地繪示出在源極/汲極區201內之可選的矽化物接觸件801的形成。矽化物接觸件801可以包括鈦、鎳、鈷、或鉺以降低接觸件的肖特基阻障高度。然而，也可以使用其他金屬，例如鉑、鈀等。可以藉由適當的金屬層的毯覆沉積再接著進行造成金屬與下方露出的矽反應的退火步驟以進行矽化。接著以例如選擇性蝕刻製程以移除未反應的金屬，藉此使矽化物接觸件801具有與基層501的側壁對準的側壁。矽化物接觸件801的厚度可以在約5Å及約2000Å之間。
第9圖繪示出一旦形成了矽化物接觸件801，可形成第一接觸件 901。在一個實施例中，第一接觸件901可以是例如Co、Al、Cu、W、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi、前述之合金等導電材料，且可以使用例如電鍍、無電鍍(electroless plating)、前述之組合等由下而上的(bottom-up)沉積製程來沉積以填充及/或過填充第一開口405。然而，也可以使用任何適合的沉積製程，例如濺鍍、化學氣相沉積等。
一旦形成了第一接觸件901的材料以填充及/或過填充第一開口405，可以使用例如化學機械研磨(CMP)的平坦化製程以移除第一開口405外之任何所沉積的材料。然而，可以使用任何適合的材料及形成製程。如此一來，將第一接觸件901平坦化為與第二ILD層403、第二間隔物701、及犧牲間隔物601的材料共平面。
此外，在一些實施例中，可以進一步使用平坦化製程以降低第二ILD層403的高度並移除任何皸裂的(chapping)輪廓或其他缺陷。在一些實施例中，第二ILD層403的高度可以降低約52nm的距離，使得第二ILD層403可以具有約10nm及約25nm之間的最終高度(end height)，例如約18nm。然而，可以使用任何適合的高度。
第10A圖繪示出移除犧牲間隔物601以在第二間隔物701與第一間隔物113之間形成空氣隙1001。在一個實施例中，可以使用例如等向性蝕刻製程以移除犧牲間隔物601，其中上述等向性蝕刻製程使用對犧牲間隔物601的材料具有選擇性的蝕刻劑，且不顯著移除第二間隔物701的材料，並且使用基層501以作為蝕刻停止層。如此一來，儘管確切的所使用的蝕刻劑至少一部分取決於犧牲間隔物601與第二間隔物701的材料，在一個實施例中，其中犧牲間隔物601為矽且第二間隔物701為氮化矽，可以使用與例如氦混合的例如NF3、H2、及/或 NH3的等向性蝕刻劑以移除犧牲間隔物601，其中上述移除是以例如自由基表面處理系統、等向性化學蝕刻機等系統來進行。然而，可以使用任何適合的蝕刻劑或蝕刻製程。
藉由沉積犧牲間隔物601的材料、圖案化犧牲間隔物601的材料、以及接著移除犧牲間隔物601的材料，空氣隙1001將形成為具有不同的寬度。在一個實施例中，空氣隙1001可以具有沿著空氣隙1001的頂表面且鄰近第二ILD層403的約10Å及約60Å之間的第四寬度W4，例如約20Å到30Å。類似地，空氣隙1001可以具有鄰近基層501的約10Å及約60Å之間的第五寬度W5，例如約20Å到30Å。然而，可以使用任何適合的寬度。
藉由以漏斗狀(funnel shape)形成第一接觸件901，其中第一接觸件901可以隨著第一接觸件901延伸遠離基板101而具有變化的寬度，第一接觸件901可以具有較大的底以及較大的接觸界面以位於其上。如此一來，當移除來自犧牲間隔物601的實體支撐以形成空氣隙1001，第一接觸件901將具有較寬的底之額外的支撐以有助於補償來自犧牲間隔物601的移除之減少的支撐。具有這樣額外的支撐，第一接觸件901不太可能有與較弱的結構相關的問題，例如傾斜(tilting)。
此外，延伸於第一接觸件901與第一蝕刻停止層202之間使用基層501也將具有減少第一接觸件901的傾斜的作用。舉例而言，基層501將對第一接觸件901的下部提供額外的支撐，藉此穩定第一接觸件901並降低第一接觸件901因為缺乏支撐而傾斜的可能性。
第10B圖穿過線B-B’繪示出第10A圖的結構的剖面圖，其中第一接觸件901實體連接到單一個源極/汲極區201。可以看到的是，基層501延伸自第一 接觸件901以與第一蝕刻停止層202實體連接，且在一些實施例中，與ILD層203實體連接。基層501與第一接觸件901之較寬的底部有助於在形成空氣隙1001之後為第一接觸件901提供額外的結構支撐。
第11A~11C圖繪示了又另一個實施例，其可以單獨使用或與已經描述的實施例一起使用以有助於在移除犧牲間隔物601之後防止第一接觸件901的傾斜，其中第11A圖繪示了前述參照第1~9圖的製程的延續，第11B圖繪示了第11A圖中所繪示的結構的上視圖(其中第11A圖是第11B圖穿過線A-A’的剖面圖)，且其中第11C圖沿著第11B圖中所繪示的線C-C’繪示了另一個剖面圖。在這個實施例中，除了使用基層501或第一接觸件901之增加的寬度以支撐第一接觸件901或取代上述方法，形成了支架1101且將其用於在形成空氣隙1001(未見於第11A~11C圖中，但是後續繪示並見於第12A~12C圖中)期間及之後幫助支撐第一接觸件901的結構。
在一個實施例中，支架1101可以在第一接觸件901上但移除犧牲間隔物601之前形成，且支架1101可以是例如氮化矽、氧化矽、氮氧化矽、低介電常數介電材料、前述之組合等介電材料。此外，可以使用沉積製程來形成支架材料1101，例如化學氣相沉積、物理氣相沉積、原子層沉積、前述之組合等，且形成至約5nm及約200nm之間的厚度，例如約10nm。然而，可以使用任何適合的製程及厚度。
一旦毯覆沉積了支架1101的材料，支架1101的材料被圖案化以形成第二開口1103，且第二開口1103露出犧牲間隔物601及第一接觸件901的頂表面的一部分(如第11A圖所示)，但不露出第一接觸件901的所有的頂表面(如第11C圖所示)。如此一來，支架1101在應有的位置(in place)並在移除犧牲間 隔物601期間實體接觸一部分的第一接觸件901且能夠提供額外的支撐。在一個實施例中，支架1101的材料可以使用例如微影的遮蔽及蝕刻製程來圖案化。然而，可以使用任何適合的製程。
第11B圖繪示出第二開口1103可以被成形為橢圓形。然而，將第二開口1103繪示為橢圓形僅係用以說明，且並非用以限定，可以將任何適合的形狀用於第二開口1103。舉例而言，第二開口1103可以是方形、成形為長方形、或任何其他適合的形狀。本發明實施例的範圍意欲包含所有這樣的形狀。
此外，可以使第二開口1101具有用以允許將犧牲間隔物601從第二開口1103適當地移除的尺寸(以下參照第12A~12C圖以進一步描述)。在一個特定的實施例中，可以將第二開口1103形成為具有約10nm及約50nm之間的第六寬度W6，以及約10nm及約50nm之間的第一長度L1，例如約20nm。然而，可以使用任何適合的寬度及長度。
此外，在一些實施例中，第二開口1103中的多個可以形成於第一接觸件901上以確保有足夠的第二開口1103以移除犧牲間隔物601。舉例而言，在第一接觸件901具有約50nm及約1000nm之間的第二長度L2，例如約100nm的一個實施例中，可以將兩個第二開口1103形成於第一接觸件901上，且較短的第一接觸件901可以只使用單一的第二開口1103。
第12A~12C圖繪示出一旦在支架1101內將第二開口1103形成並圖案化，可以移除犧牲間隔物601以形成空氣隙1001，且第12B圖繪示了第12A圖中所繪示的結構的上視圖(其中第12A圖是第12B圖穿過線A-A’的剖面圖)，且其中第12C圖繪示了沿著如第12B圖所示的線C-C’的剖面圖。在一個實施例中，空氣隙1001的形成可以如上述參照第10A圖所進行。舉例而言，製程可以用於形成 穿過第二開口1103的接觸件且移除犧牲間隔物601。然而，可以使用移除犧牲間隔物601並形成空氣隙1001的任何適合的方法。
然而，藉由在移除犧牲間隔物601之前形成並圖案化支架1101，支架1101在移除犧牲間隔物601時存在，且能夠對第一接觸件901提供額外的支撐。具有由支架1101所提供的額外的支撐，第一接觸件901在後續製程時傾斜或以其他方式移動的可能性較小。如此一來，第一接觸件901移動的可能性較小，有較小的機會產生缺陷，藉此增加整個製造過程的效率。
舉例而言，在一個使用支架1101的實施例中，第一接觸件901可以沿著第一接觸件901的第一側具有第一角度α，且可以沿著第一接觸件901的相對側具有第二角度β。藉由使用支架1101，或使用在此描述的任何其他實施例，第一角度α可以等於第二角度β，且分別可以在彼此的約-2到約+2度之間，且在一些實施例中，可以具有0°的差值。此外，第一接觸件901可以維持在其所形成的位置(例如，與基板101的表面成90°直角)。換句話說，空氣隙1001可以在第一接觸件901的每側上具有類似或相等的寬度(例如，第四寬度W4)。
如第12A圖所示，在移除犧牲間隔物601的材料之後，位於第二開口1103下的空氣隙1001透過第二開口1103露出。然而，如第12C圖所示，被支架1101覆蓋的那些部分的犧牲間隔物601留下並未露出但是維持被支架1101覆蓋的空氣隙1001。此外，在單一個第一接觸件901上有多個第二開口1103的實施例中，空氣隙1101可以在支架1101下方從第二開口1103中的第一個延伸到第二開口1103中的第二個。
第12D圖繪示了沿著第12B圖的線D-D’的剖面圖，其繪示了第一接觸件901的縱向視圖。如圖所示，支架1101被沉積且圖案化以對第一接觸件901 提供額外的結構支撐，且依然允許用於移除犧牲層601的材料的開口。如此一來，可以形成空氣隙1001且有助於防止第一接觸件901之不理想的移動，其中不理想的移動可在製造過程中導致缺陷。
第13A~13D圖繪示了進一步的製程，包括在第一接觸件901上、第二ILD層403上、以及在支架1101上形成第三蝕刻停止層1303及第三ILD1301，且第13B圖繪示了第13A圖中所繪示的結構的上視圖(其中第13A圖是第13B圖穿過線A-A’的剖面圖)，其中第13C圖繪示了沿著如第13B圖中所示的線C-C’的另一個剖面圖，且其中第13D圖繪示了沿著如第13B圖中所示的線D-D’的又另一個剖面圖。在一個實施例中，第三蝕刻停止層1303可以使用電將輔助化學氣相沉積(PECVD)由氮化矽所形成，儘管可以替代地使用例如SiON、SiCON、SiC、SiOC、SiCxNy、SiOx、其他介電質、前述之組合等其他材料，且可以替代地使用形成第三蝕刻停止層1303的替代技術，例如低壓CVD(LPCVD)、PVD等。第三蝕刻停止層1303可以具有約5Å及約200Å之間或約5Å及約50Å之間的厚度。
第三ILD1301可以包括氧化物材料，例如SiON、SiCON、SiC、SiOC、SiCxNy、SiOx，儘管可以使用任何其他適合的材料，例如硼磷矽酸鹽玻璃(BPSG)，且儘管可以使用任何適合的介電質。第三ILD1301可以使用例如PECVD的製程來形成，儘管可以替代地使用其他製程，例如LPCVD。第三ILD1301可以形成至約100Å及約3000Å之間的厚度。
如第13A圖所示，在沉積第三蝕刻停止層1303及第三ILD1301時，支架1101沿著第二開口1103的形狀並非平坦。如此一來，因為下方的形狀，第三蝕刻停止層1303及第三ILD1301之所沉積的材料將也不是平坦的。如此一來，當第三ILD1301在第二開口1103上移動時，部分的第三蝕刻停止層1303將下沉 (dip)。
然而，如第13C圖所示，在那些沒有第二開口1103的部分的支架1101上第三蝕刻停止層1303及第三ILD1301係沉積在支架1101的平坦表面上。如此一來，儘管第三ILD1301延伸於空氣隙1001上，那些沉積在支架1101的平坦表面上的部分的第三蝕刻停止層1303及第三ILD1301將也是平坦的。
此外，在一些實施例中，如第13D圖所示，當延伸於第一接觸件901上時，第三ILD1301也可以具有平坦及非平坦的部分兩者。在這個實施例中，第三ILD1301可以在也被支架1101覆蓋的那些部分的第一接觸件901上具有平坦的表面。然而，在那些未被支架1101覆蓋的部分的第一接觸件901(例如，第二開口1103形成處)上，第三ILD1301將具有非平坦的表面，其中第三ILD1301下沉至第二開口1103中。
如果需要，可以進行進一步的製程並使第三ILD1301留在平坦及非平坦的狀態。然而，在其他的實施例中，也可以在額外的製程之前將第三ILD1301平坦化。如此一來，可以使用例如化學機械研磨的平坦化製程以平坦化第三ILD1301。可以使用任何適合的平坦化製程。
第12A圖也可以用於描述另一個實施例，其中基層501(儘管在第12A圖中繪示了基層501)與支架1101被省略，但是第一接觸件901依然具有擴大的穩定性。在這個實施例中，形成了不具有基層501的第一接觸件901，且第一接觸件901在第一接觸件901的頂寬度WT與第一接觸件901的底寬度WB之間具有擴大的(exaggerated)差值。在一些實施例中，頂寬度WT可以比底寬度WB大至少5nm，例如頂寬度WT在約10nm及約60nm之間，例如約15nm，且底寬度WB在約10nm及約60nm之間，例如約13nm。然而，可以使用任何適合的寬度。
藉由增加頂寬度WT相對於底寬度WB的尺寸，相對於具有相對於底寬度WB較小的頂寬度WT的結構，整個結構將具有增加的穩定性。特別是，藉由形成較大的頂部，由較寬的部分增加的質量將有助於在進一步製程中幫助穩定第一接觸件901。如此一來，第一接觸件901較能夠忍受應力，且導致較少的來自第一接觸件901的移動之缺陷及短路。
藉由使用一或多個支架1101、基層501、或第一接觸件901的寬度的差值，可以在移除犧牲間隔物601以及形成空氣隙1001期間及之後對第一接觸件901提供額外的支撐。藉由提供額外的結構支撐，第一接觸件901在製程時較不會偏移並移動(例如，傾斜)。藉由降低第一接觸件901移動的可能性，將產生較少的缺陷，能夠維持有效電容，將有較少的短路，且可以得到更有效率的製程。
此外，儘管在此描述的實施例已經參照形成與源極/汲極區201實體且電性連接的第一接觸件901的特定實施例來描述，這是用以說明且並非用以限制為上述實施例。反之，在此提出的想法可以用於各式各樣的結構。舉例而言，也可以將上述實施例實施於形成到閘極堆疊205的接觸件(例如，第一接觸件901)。可以使用這個實施例及任何其他適合的實施例，且本發明實施例的範圍意欲包含所有這樣的實施例。
根據一個實施例，一種半導體裝置包括：第一閘極堆疊，鄰近在基板上的半導體鰭片上的第二閘極堆疊；第一接觸件，位於第一閘極堆疊與第二閘極堆疊之間，第一接觸件與源極/汲極區電性連接，第一接觸件具有位於基板第一距離處的第一寬度以及位於基板第二距離處的第二寬度，第二距離大於第一距離，第二寬度在約10nm及約60nm之間，且第一寬度小於第二寬度的量大 於0且小於約5nm；以及空氣隙，位於第一接觸件與第一閘極堆疊之間。在一個實施例中，上述半導體裝置更包括基層，基層延伸遠離第一接觸件且在空氣隙下方延伸。在一個實施例中，基層包括氧化物材料。在一個實施例中，上述半導體裝置更包括與第一接觸件實體接觸的支架材料，空氣隙從支架材料未覆蓋的一點延伸到支架材料覆蓋的一點。在一個實施例中，上述半導體裝置更包括空氣隙與第一閘極堆疊之間的間隔物，第一接觸件的一部分在與基板的主表面垂直的方向上延伸於間隔物與源極/汲極區之間。在一個實施例中，第一寬度小於第二寬度的量大於約2nm。在一個實施例中，第二寬度在約10nm及約60nm之間。
根據另一個實施例，一種半導體裝置包括：第一接觸件，與鰭式場效電晶體的源極/汲極區電性連接；間隔物，鄰近第一接觸件；空氣隙，位於間隔物與第一接觸件相反的一側；支架，與第一接觸件的頂表面的第一部分實體接觸，第一接觸件的頂表面的第二部分被支架露出，其中空氣隙在支架下延伸；以及蝕刻停止層，覆蓋空氣隙，支架位於蝕刻停止層與第一接觸件的頂表面的第二部分之間。在一個實施例中，上述半導體裝置更包括鄰近第一接觸件的第一部分的基層，第一接觸件也具有第一部分上的第二部分、以及第二部分上的第三部分，第一部分與第三部分分別比第二部分寬。在一個實施例中，基層在第一接觸件與蝕刻停止層之間延伸，蝕刻停止層位於源極/汲極區上。在一個實施例中，基層在空氣隙下方延伸。在一個實施例中，源極/汲極區包括矽化物材料，矽化物材料具有與基層的側壁對準的側壁。在一個實施例中，蝕刻停止層至少部分地延伸到支架中。
根據又另一個實施例，一種半導體裝置的製造方法，上述方法包 括：在介電層中形成第一開口以露出導電區，介電層位於半導體鰭片上；在第一開口內形成基層；在形成基層後沿著第一開口的側壁形成犧牲間隔物；形成鄰近犧牲間隔物的間隔物；蝕刻基層以再露出導電區；沉積鄰近間隔物與基層的第一接觸件；以及移除犧牲間隔物以形成空氣隙。在一個實施例中，上述半導體裝置的製造方法更包括：在移除犧牲間隔物之前在第一接觸件上形成支架；以及圖案化支架以形成穿過支架的至少一個第二開口，至少一個第二開口露出犧牲間隔物的第一部分，犧牲間隔物的第二部分在支架的圖案化後維持被支架覆蓋，其中犧牲間隔物的移除係透過至少一個第二開口來移除犧牲間隔物的第一局部(part)。在一個實施例中，支架的圖案化形成至少兩個第二開口，其中犧牲間隔物的移除係透過至少兩個第二開口中的第一個來移除犧牲間隔物的第一局部，且其中犧牲間隔物的移除係透過至少兩個第二開口中的第二個來移除犧牲間隔物的第二局部。在一個實施例中，第一接觸件具有底寬度以及大於底寬度的頂寬度。在一個實施例中，底寬度小於頂寬度的量大於0且小於約5nm。在一個實施例中，上述半導體裝置的製造方法更包括沉積層間介電層以覆蓋空氣隙。在一個實施例中，基層的形成形成與鄰近第二間隔物的接觸蝕刻停止層實體接觸的基層。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背後附之請求項之精神和範圍之下，做各式各樣的改變、取代 和替換。
101:基板
113:第一間隔物
201:源極/汲極區
202:第一蝕刻停止層
203:ILD層
205:閘極堆疊
401:第二蝕刻停止層
403:第二ILD層
501:基層
701:第二間隔物
801:矽化物接觸件
901:第一接觸件
1001:空氣隙
1101:支架
1103:第二開口
1301:第三ILD
1303:第三蝕刻停止層

Claims (13)

  1. 一種半導體裝置，包括：一第一閘極堆疊，鄰近在一基板上的一半導體鰭片上的一第二閘極堆疊；一第一接觸件，位於該第一閘極堆疊與該第二閘極堆疊之間，該第一接觸件與一源極/汲極區電性連接，該第一接觸件具有位於該基板一第一距離處的一第一寬度以及位於該基板一第二距離處的一第二寬度，該第二距離大於該第一距離，該第二寬度在約10nm及約60nm之間，且該第一寬度小於該第二寬度的量大於0且小於約5nm；一空氣隙(air gap)，位於該第一接觸件與該第一閘極堆疊之間；以及一基層(base layer)，該基層延伸遠離該第一接觸件且在該空氣隙下方延伸，且該基層直接接觸該第一接觸件的側壁且嵌入該源極/汲極區中。
  2. 如請求項1之半導體裝置，其中該基層包括一氧化物材料。
  3. 如請求項1之半導體裝置，更包括與該第一接觸件實體接觸的一支架(scaffold)材料，該空氣隙從該支架材料未覆蓋的一點延伸到該支架材料覆蓋的一點。
  4. 如請求項1之半導體裝置，更包括該空氣隙與該第一閘極堆疊之間的一間隔物，該第一接觸件的一部分在與該基板的一主表面垂直的方向上延伸於該間隔物與該源極/汲極區之間。
  5. 一種半導體裝置，包括：一第一接觸件，與一鰭式場效電晶體的一源極/汲極區電性連接；一間隔物，鄰近該第一接觸件；一空氣隙，位於該間隔物與該第一接觸件相反的一側； 一支架，與該第一接觸件的一頂表面的一第一部分實體接觸，該第一接觸件的該頂表面的一第二部分被該支架露出，其中該空氣隙在該支架下延伸；一第一蝕刻停止層，覆蓋該空氣隙，該支架位於該第一蝕刻停止層與該第一接觸件的該頂表面的該第二部分之間；以及一基層，鄰近該第一接觸件的一第一部分，且該基層直接接觸該第一接觸件的側壁且嵌入該源極/汲極區中。
  6. 如請求項5之半導體裝置，其中該基層在該第一接觸件與一第二蝕刻停止層之間延伸，該第二蝕刻停止層位於該源極/汲極區上。
  7. 如請求項6之半導體裝置，其中該源極/汲極區包括一矽化物材料，該矽化物材料具有與該基層的側壁對準的側壁。
  8. 如請求項5~7中任一項之半導體裝置，其中該第一蝕刻停止層至少部分地延伸到該支架中。
  9. 一種半導體裝置的製造方法，該方法包括：在一介電層中形成一第一開口以露出一導電區，該介電層位於一半導體鰭片上；在該第一開口內形成嵌入該導電區中的一基層；在形成該基層後沿著該第一開口的側壁形成一犧牲間隔物；形成鄰近該犧牲間隔物的一間隔物；蝕刻該基層以再露出(re-expose)該導電區；沉積鄰近該間隔物與該基層的一第一接觸件，且該基層直接接觸該第一接觸件的側壁；以及移除該犧牲間隔物以形成一空氣隙。
  10. 如請求項9之半導體裝置的製造方法，更包括：在移除該犧牲間隔物之前在該第一接觸件上形成一支架；以及圖案化該支架以形成穿過該支架的至少一個第二開口，該至少一個第二開口露出該犧牲間隔物的一第一部分，該犧牲間隔物的一第二部分在該支架的圖案化後維持被該支架覆蓋，其中該犧牲間隔物的移除係透過該至少一個第二開口來移除該犧牲間隔物的一第一局部(part)。
  11. 如請求項10之半導體裝置的製造方法，其中該支架的圖案化形成至少兩個第二開口，其中該犧牲間隔物的移除係透過該至少兩個第二開口中的第一個來移除該犧牲間隔物的該第一局部，且其中該犧牲間隔物的移除係透過該至少兩個第二開口中的第二個來移除該犧牲間隔物的一第二局部。
  12. 如請求項9~11中任一項之半導體裝置的製造方法，更包括沉積一層間介電層以覆蓋該空氣隙。
  13. 如請求項9~11中任一項之半導體裝置的製造方法，其中該基層的形成形成與鄰近一第二間隔物的一接觸蝕刻停止層實體接觸的該基層。
TW110122892A 2020-06-30 2021-06-23 半導體裝置及其製造方法 TWI815134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/917,306 US11355637B2 (en) 2020-06-30 2020-06-30 Semiconductor device and method
US16/917,306 2020-06-30

Publications (2)

Publication Number Publication Date
TW202203378A TW202203378A (zh) 2022-01-16
TWI815134B true TWI815134B (zh) 2023-09-11

Family

ID=77677548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122892A TWI815134B (zh) 2020-06-30 2021-06-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US11355637B2 (zh)
KR (1) KR102434614B1 (zh)
CN (1) CN113410229A (zh)
DE (1) DE102020119099B4 (zh)
TW (1) TWI815134B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355637B2 (en) * 2020-06-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
KR20220030456A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263160A1 (en) * 2013-07-22 2015-09-17 Globalfoundries Inc. Semiconductor device with self-aligned contact elements
US20180130899A1 (en) * 2016-11-04 2018-05-10 Globalfoundries Inc. Method to form air-gap spacers and air-gap spacer-containing structures
TW201911425A (zh) * 2017-08-09 2019-03-16 美商格芯（美國）集成電路科技有限公司 具有氣隙閘極側壁間隔件之場效電晶體及方法
US20190334008A1 (en) * 2018-04-30 2019-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US20200135591A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact air gap formation and structures thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444838B1 (ko) * 2015-06-30 2022-09-22 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9716154B2 (en) * 2015-12-17 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having a gas-filled gap
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
KR102376508B1 (ko) 2017-11-16 2022-03-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10395991B2 (en) * 2017-12-04 2019-08-27 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US10553492B2 (en) 2018-04-30 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Selective NFET/PFET recess of source/drain regions
US11043425B2 (en) * 2018-08-31 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of reducing parasitic capacitance in semiconductor devices
US10923565B2 (en) 2018-09-27 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact air gap formation
US11121236B2 (en) * 2018-09-28 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with air spacer and stress liner
US10943829B2 (en) 2018-10-23 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Slot contacts and method forming same
US10886378B2 (en) 2019-01-02 2021-01-05 Globalfoundries Inc. Method of forming air-gap spacers and gate contact over active region and the resulting device
US11355637B2 (en) * 2020-06-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263160A1 (en) * 2013-07-22 2015-09-17 Globalfoundries Inc. Semiconductor device with self-aligned contact elements
US20180130899A1 (en) * 2016-11-04 2018-05-10 Globalfoundries Inc. Method to form air-gap spacers and air-gap spacer-containing structures
TW201911425A (zh) * 2017-08-09 2019-03-16 美商格芯（美國）集成電路科技有限公司 具有氣隙閘極側壁間隔件之場效電晶體及方法
US20190334008A1 (en) * 2018-04-30 2019-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US20200135591A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact air gap formation and structures thereof

Also Published As

Publication number Publication date
DE102020119099A1 (de) 2021-12-30
KR20220002035A (ko) 2022-01-06
US11355637B2 (en) 2022-06-07
TW202203378A (zh) 2022-01-16
US20210408276A1 (en) 2021-12-30
US20220302298A1 (en) 2022-09-22
US20240006534A1 (en) 2024-01-04
DE102020119099B4 (de) 2022-06-23
CN113410229A (zh) 2021-09-17
KR102434614B1 (ko) 2022-08-19
US11735667B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US10672667B2 (en) Semiconductor device and method
US10991691B2 (en) Semiconductor device having fins and an isolation region
CN107689376B (zh) 半导体器件和方法
CN107689355B (zh) 半导体器件和方法
CN107424932B (zh) FinFET结构及其形成方法
TWI815134B (zh) 半導體裝置及其製造方法
CN109216456B (zh) 半导体器件和方法
US10797140B2 (en) Semiconductor device and method
US20220130730A1 (en) Semiconductor Device and Method
KR102277762B1 (ko) 반도체 디바이스 및 제조 방법
US20220367193A1 (en) Semiconductor Device and Method
CN113130480A (zh) 半导体装置
US20230047598A1 (en) Semiconductor devices and methods of manufacture
CN113571473A (zh) 间隙填充结构及其制造方法