TWI814469B

TWI814469B - 封裝結構及其製造方法

Info

Publication number: TWI814469B
Application number: TW111125215A
Authority: TW
Inventors: 張簡上煜; 徐宏欣
Original assignee: 力成科技股份有限公司
Priority date: 2020-08-06
Filing date: 2021-07-05
Publication date: 2023-09-01
Also published as: TW202207408A; TWI788903B; TW202240833A

Abstract

一種封裝結構，其包括第一晶片、第二晶片、模封體、阻擋結構、透光片、導電連接件、線路層以及導電端子。第一晶片包括第一主動面。第一主動面具有感測區。第二晶片以其第二背面面向第一晶片的方式配置。模封體覆蓋第二晶片。模封體具有第一模封面及第二模封面。阻擋結構位於第一模封面上且暴露出感測區。透光片位於阻擋結構上。導電連接件貫穿模封體。線路層位於第二模封面上。第一晶片藉由導電連接件及線路層電性連接第二晶片。導電端子配置於線路層上。

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種整合多個晶片的封裝結構及其製造方法。

為了使得電子產品能達到輕薄短小的設計，半導體封裝技術亦跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。因此，如何整合多個晶片，以提升封裝結構的效能，實已成重要的課題之一。

本發明提供一種封裝結構及其製造方法，其可以具有較佳的效能。

本發明的封裝結構包括第一晶片、第二晶片、模封體、阻擋結構、透光片、導電連接件、第一線路層以及導電端子。第一晶片包括第一主動面以及相對於第一主動面的第一背面。第一主動面具有感測區。第二晶片包括第二主動面以及相對於第二主動面的第二背面。第二晶片以其第二背面面向第一晶片的第一背面的方式配置。模封體覆蓋第二晶片。模封體具有第一模封面及相對於第一模封面的第二模封面。阻擋結構位於第一模封面上且暴露出第一晶片的感測區。透光片位於阻擋結構上。導電連接件貫穿模封體。第一線路層位於第二模封面上。第一晶片藉由導電連接件及第一線路層電性連接第二晶片。導電端子配置於第一線路層上。

本發明的封裝結構的製造方法包括以下步驟：於載板上形成導電連接件；於載板上配置第一晶片，其包括第一主動面以及相對於第一主動面的第一背面，其中第一主動面具有感測區，且第一晶片以其第一主動面面向載板的方式配置；於第一晶片上配置第二晶片，其包括第二主動面以及相對於第二主動面的第二背面，且第二晶片以其第二背面面向第一晶片的第一背面的方式配置；於載板上形成模封體，其覆蓋第一晶片及第二晶片；於模封體上形成線路層；於形成模封體之後，使載板與第一晶片分離，以暴露出第一主動面；於模封體上形成阻擋結構，且阻擋結構暴露出感測區；以及配置透光片於阻擋結構上。

基於上述，本發明的製造方法及對應的結構可以將適於感測的第一晶片及適於數據處理的第二晶片整合於一封裝結構中。如此一來，可以提升封裝結構的感測處理效能。

除非另有明確說明，本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。另外，為求清楚表示，於圖式中可能省略繪示了部分的膜層或構件。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1H是依照本發明的第一實施例的一種封裝結構的製造方法的部分剖視示意圖。

請參照圖1A，提供晶圓119’。晶圓119’可以被置於載板（未繪示）上，但本發明不限於此。

晶圓119’可以包括矽基材111’以及多個晶片連接墊（die pad）112。晶片連接墊112例如是鋁墊、銅墊或其他適宜的金屬墊，但本發明不限於此。

基材111’的一側具有元件區（未繪示），而元件區所位於的表面可以被稱為主動面110a。晶片連接墊112可以位於主動面110a上。在一般晶片設計中，元件區內的元件（如：晶圓119’中元件區內的元件）可以藉由對應的後段金屬內連線（Back End of Line Interconnect；BEOL Interconnect）電性連接於對應的晶片連接墊（如：晶圓119’中的部分晶片連接墊112）。主動面110a具有感測區110d。感測區110d中可以具有對應的感測元件。感測元件例如是互補式金屬氧化物半導體影像感測器（CMOS Image Sensor；CIS），但本發明不限於此。

請繼續參照圖1A，形成絕緣的阻擋結構145於晶圓119’的主動面110a上。阻擋結構145可以藉由塗佈、印刷、曝光顯影或其他適宜的方式形成，於本發明並不加以限制。

請參照圖1A至圖1B，配置透光片146於阻擋結構145上。

在本實施例中，配置透光片146於阻擋結構145上的步驟可以於第一環境氣壓下進行。舉例而言，配置透光片146於阻擋結構145上的步驟可以於腔體（未繪示）內進行，而腔體內具有對應的第一環境氣壓。

在一實施例中，第一環境氣壓小於一大氣壓。如此一來，在後續的步驟或結構中，可以藉由氣壓差而使透光片146與阻擋結構145之間的接觸更為緊密。

請參照圖1B至圖1C，對晶圓119（標示於圖1C）形成穿矽導通孔（through silicon via；TSV）115，且於晶圓119相對於主動面110a的背面110b上形成電性連接穿矽導通孔115的線路層162。

在本實施例中，可以對晶圓119’的矽基材111’（標示於圖1B）進行薄化製程，然後，從薄化後的矽基材111（標示於圖1C）的背面110b上形成穿矽導通孔115及對應的線路層162（可以被稱為：第二線路層）。

舉例而言，可以先對矽基材111’（標示於圖1B）進行薄化製程。然後，可以藉由蝕刻或其他適宜的方式，從薄化後的矽基材111（標示於圖1C）的背面110b形成暴露出晶片連接墊112的開口。然後，可以藉由沉積、蝕刻及/或其他適宜的方式，以形成對應的絕緣層115e。絕緣層115e可以覆蓋基材111的背面110b以及開口的側壁，且絕緣層115e可以暴露出晶片連接墊112。然後，可以藉由沉積、鍍覆、蝕刻及/或其他適宜的方式，以形成對應的導電層115f、162f。導電層115f、162f例如包括對應的種子層及對應的鍍覆層，但本發明不限於此。位於開口內的部分導電層115f及對應的絕緣層115e可以被稱為穿矽導通孔115。位於基材111的背面110b上的部分導電層162f可以被稱為線路層162。也就是說，穿矽導通孔115中可以導電的一部分及線路層162中可以導電的一部分可以為相同的膜層。另外，線路層162中的線路佈局（layout design）可以依據設計上的需求而加以調整，於本發明並不加以限定。

在本實施例中，絕緣層115e及導電層115f未完全地填滿暴露出晶片連接墊112的開口。

請參照圖1C至圖1D，形成介電層150。介電層150可以覆蓋穿矽導通孔115且暴露出部分的線路層162。在本實施例中，可以藉由塗佈的方式於基材111的背面110b上形成對應的有機介電材（如：聚醯亞胺（Polyimide；PI），但不限）。然後，可以藉由適當的固化方式（如：照光、加熱及/或靜置一段時間），以使前述的有機介電材形成圖案化的介電層150。

在本實施例中，圖案化的介電層150可以部分地填入且未完全地填滿基材111的開口。也就是說，至少一氣隙（gas gap）116嵌於穿矽導通孔115內。舉例而言，形成覆蓋穿矽導通孔115的介電層150的步驟（如：於基材的背面上形成有機介電材的步驟）可以於第二環境氣壓下進行，且第二環境氣壓例如為室壓（如：約一大氣壓）。如此一來，可以較為容易且/或快速地形成介電層150。也就是說，藉由上述的方式，氣隙116的壓力也大致上約為第二環境氣壓。

在一實施例中，用於形成介電層150的有機介電材可能被溶於適宜的溶劑中；或是，於適宜的溶劑中進行適當的反應（如：縮合聚合）而成。前述的溶劑例如為二甲基甲醯胺（Dimethylformamide）、二甲基亞碸（Dimethyl sulfoxide；DMSO）或其他適宜的有機溶劑。因此，在形成介電層150的過程中（如：進行前述的固化步驟時），部分的有機溶劑分子可能會留存於氣隙116內。

在一實施例中，介電層150可以被稱為鈍化層（passivation layer），但本發明不限於此。

請繼續參照圖1D，於介電層150上形成導電連接件136。導電連接件136可以電性連接於線路層162中對應的線路。

在一實施例中，導電連接件136可以藉由適宜的方式（如：曝光顯影及鍍覆，但不限）形成，但本發明不限於此。在一實施例中，導電連接件136可以是預先成形（pre-formed）的導電件。

請參照圖1E，於介電層150上配置第二晶片120。在本實施例中，第二晶片120可以包括矽基材121、多個晶片連接墊122、晶片絕緣層123以及多個晶片連接件124。矽基材121的一側具有元件區（未繪示），而元件區所位於的表面可以被稱為第二主動面120a。相對於第二主動面120a的表面可以被稱為第二背面120b。第二晶片120以其第二背面120b面向第一晶片110的方式配置。晶片連接墊122可以位於第二主動面120a上。晶片連接件124例如是金屬凸塊（metal bumps），但本發明不限於此。晶片連接件124位於對應的晶片連接墊122上且與其電性連接。晶片絕緣層123可以覆蓋晶片連接墊122，且晶片絕緣層123暴露出晶片連接墊122的一部分。在晶片設計中，元件區內的元件（如：第二晶片120的元件區內的元件）可以藉由對應的後段金屬內連線電性連接於對應的晶片連接墊（如：第二晶片120的部分晶片連接墊122）。

在一實施例中，第二晶片120可以包括圖像訊號處理器（image signal processor；ISP），但本發明不限於此。

值得注意的是，在所繪示的實施例中，是先於介電層150上形成導電連接件136，然後，於介電層150上配置第二晶片120，但本發明不限於此。在一未繪示的實施例中，可以先於介電層150上配置第二晶片120，然後，於介電層150上形成導電連接件136。

在一實施例中，第二晶片120的第二背面120b上可以具有黏著材181。黏著材181可以包括晶粒黏著膜（die attached film；DAF），但本發明不限於此。

請參照圖1E至圖1F，於介電層150上形成模封體130。模封體130可以覆蓋第二晶片120。

在一實施例中，可以於介電層150上形成模封材料（molding material；未繪示）。並且，在將模封材料固化之後，可以進行平整化製程，以形成模封體130。平整化製程例如可以是研磨（grinding）、拋光（polishing）或其他適宜的平整化步驟。模封體130可以暴露出第二晶片120的晶片連接件124的上表面124a。也就是說，模封體130的模封面130b可以與第二晶片120的晶片連接件124的上表面124a共面（coplanar）。

在一實施例中，由於第二晶片120的第二主動面120a上具有晶片連接件124，因此，在進行前述平整化步驟時可以降低對第二晶片120的第二主動面120a造成損傷的可能。

請參照圖1F至圖1G，於模封體130上形成重佈線路結構170。重佈線路結構170包括對應的導電層171（可以被稱為第一線路層）及對應的絕緣層175。貫穿部分絕緣層175的部分導電層171可以被稱為導電孔（conductive via）。導電層171所構成的線路的線路佈局（layout design）可以依據設計上的需求而加以調整，於本發明並不加以限定。第一晶片110與第二晶片120之間可以重佈線路結構170中對應的線路、對應的導電連接件136及第一線路層171中對應的線路而電性連接。

請參照圖1G至圖1H，形成導電端子186於第一線路層171上且與第一線路層171中對應的線路電性連接。導電端子186可以包括焊球，但本發明不限於此。

請繼續參照圖1G至圖1H，可以進行單一化（singulation）製程，以獲得多個第一晶片110。切單製程例如包括以旋轉刀片或雷射光束對晶圓119（標示於圖1G）進行切割。在一實施例中，前述的單一化製程更可以對重佈線路結構170、模封體130、阻擋結構145及/或透光片146進行。

值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，晶圓119中對應的結構（如圖1G中的感測區110d、矽導通孔115、氣隙116或其他類似物）於單體化後可以為多個第一晶片110中對應的結構（如圖1H中的感測區110d、矽導通孔115、氣隙116或其他類似物），第二晶片120（如圖1G所示）於單體化後可以為多個第二晶片120（如圖1H所示），模封體130（如圖1G所示）於單體化後可以為多個模封體130（如圖1H所示），阻擋結構145（如圖1G所示）於單體化後可以為多個阻擋結構145（如圖1H所示），透光片146（如圖1G所示）於單體化後可以為多個透光片146（如圖1H所示），諸如此類。其他單體化後的元件將依循上述相同的元件符號規則，於此不加以贅述。另外，為求清楚表示，於圖1H中並未一一地標示所有的元件。

值得注意的是，在所繪示的實施例中，是先形成導電端子186，然後，進行前述的單一化製程，但本發明不限於此。在一未繪示的實施例中，可以先進行前述的單一化製程，然後，形成導電端子186。

請參照圖1H，經過上述製程後即可大致上完成本實施例之封裝結構100的製作。封裝結構100包括第一晶片110、第二晶片120、模封體130、阻擋結構145、透光片146、導電連接件136、第一線路層171以及導電端子186。第一晶片110包括第一主動面110a、第一背面110b以及第一側面110c。第一背面110b相對於第一主動面110a。第一側面110c連接第一主動面110a及第一背面110b。第一主動面110a具有感測區110d。第二晶片120包括第二主動面120a、第二背面120b以及第二側面120c。第二背面120b相對於第二主動面120a。第二側面120c連接第二主動面120a及第二背面120b。第二晶片120以其第二背面120b面向第一晶片110的第一背面110b的方式配置。模封體130覆蓋第二晶片120的第二側面120c及/或部分的第二主動面120a。模封體130具有第一模封面130a及相對於第一模封面130a的第二模封面130b。阻擋結構145位於第一模封面130a上，或是，更位於第一晶片110的第一主動面110a上。阻擋結構145暴露出第一晶片110的感測區110d。透光片146位於阻擋結構145上。導電連接件136貫穿模封體130。第一線路層171位於第二模封面130b上。第一晶片110藉由導電連接件136及第一線路層171電性連接第二晶片120。導電端子186，配置於第一線路層171上。

在本實施例中，第二晶片120的第二主動面120a上更具有晶片連接件124。晶片連接件124的表面124a與第二模封面130b共面。

在本實施例中，封裝結構100更包括第二線路層162。第二線路層162位於第一模封面130a上。第一晶片110藉由第二線路層162、導電連接件136及第一線路層171電性連接第二晶片120。

在本實施例中，第一晶片110更包括穿矽導通孔115，且第一晶片110的穿矽導通孔115電性連接於第二線路層162。

在本實施例中，第二線路層162更位於第一晶片110及第二晶片120之間。

在本實施例中，封裝結構100更包括介電層150。介電層150位於線路層上且覆蓋穿矽導通孔115。至少一氣隙116嵌於穿矽導通孔115內。在一實施例中，位於不同的穿矽導通孔115內的氣隙116可以具有不同的大小及/或形貌。

在本實施例中，第一晶片110、阻擋結構145及透光片146構成封閉空間R1。在一實施例中，氣隙116內的氣壓大於或等於一封閉空間R1內的氣壓。在一實施例中，封閉空間R1內的氣壓小於一大氣壓。

圖2A至圖2H是依照本發明的第二實施例的一種封裝結構的製造方法的部分剖視示意圖。

請參照圖2A，提供第一載板91。本發明對於第一載板91並無特別的限制，只要第一載板91可以適於承載形成於其上膜層或配置於其上的元件即可。

在本實施例中，第一載板91上可以具有離型層92，但本發明不限於此。離型層92例如是光熱轉換（light to heat conversion；LTHC）黏著層或其他類似的膜層，但本發明不限於此。

請繼續參照圖2A，於第一載板91上形成導電連接件136。

請繼續參照圖2A，於第一載板91上配置第一晶片210。第一晶片210包括第一主動面210a以及相對於第一主動面210a的第一背面210b。第一主動面210a具有感測區210d。第一晶片210可以包括矽基材211以及多個晶片連接墊212。晶片連接墊212可以位於主動面210a上。第一晶片210以其第一主動面210a面向第一載板91的方式配置。

值得注意的是，本發明並未限定形成導電連接件136的步驟及配置第一晶片210的步驟的先後順序。

請參照圖2A至圖2B，於第一晶片210上配置第二晶片120。第二晶片120以其第二背面120b面向第一晶片210的第一背面210b的方式配置。

在一實施例中，第一晶片210的第一背面210b與第二晶片120的第二背面120b之間可以具有黏著材281。黏著材281可以包括晶粒黏著膜，但本發明不限於此。

值得注意的是，本發明並未限定形成導電連接件136的步驟及配置第二晶片120的步驟的先後順序。

值得注意的是，在所繪示的實施例中，是先形成導電連接件136，然後，於第一晶片210上配置第二晶片120，但本發明不限於此。在一未繪示的實施例中，可以先於於第一晶片210上配置第二晶片120，然後，於形成導電連接件136。

請參照圖2B至圖2C，於第一載板91上形成模封體130，其覆蓋第一晶片210及第二晶片120。模封體130可以暴露出第二晶片120的晶片連接件124的上表面124a。

值得注意的是，在所繪示的實施例中，是先形成導電連接件136，然後，形成覆蓋第一晶片210及第二晶片120的模封體130，但本發明不限於此。在一未繪示的實施例中，可以先形成覆蓋第一晶片210及第二晶片120的模封體130，然後，例如藉由鑽孔/蝕刻以及鍍覆的方式形成貫穿模封體130的導電連接件136。

請參照圖2C至圖2D，於模封體130上形成重佈線路結構170。重佈線路結構170中對應的線路可以電性連接於對應的導電連接件136及/或第二晶片120。

請參照圖2D至圖2E，於形成模封體130之後，可以不限順序地將圖2D所繪示的結構上下翻轉及置於第二載板93（標示於圖2E）上，然後，使第一載板91（標示於圖2D）與第一晶片210分離，以暴露出第一晶片210的第一主動面210a，而構成如圖2E所繪示的結構。

本發明對於第二載板93並無特別的限制，只要第二載板93可以適於承載形成於其上膜層或配置於其上的元件即可。在本實施例中，第二載板93上可以具有離型層94，但本發明不限於此。

請繼續參照圖2E，於模封體130上形成第二線路層262。第二線路層262的對應線路可以電性連接於對應的晶片連接墊212。因此，第一晶片210及第二晶片120之間可以藉由重佈線路結構170中對應的線路、導電連接件136及第二線路層262而電性連接。

請參照圖2E至圖2F，於模封體130上形成阻擋結構145。阻擋結構145暴露出第一主動面210a中的感測區210d。

請參照圖2F至圖2G，配置透光片146於阻擋結構145上，然後，使第二載板93與重佈線路結構分離。

值得注意的是，在所繪示的實施例中，是先將透光片146配置於阻擋結構145上，然後，使第二載板93與重佈線路結構分離，但本發明不限於此。

請參照圖2G至圖2H，形成導電端子186於第一線路層171上且與第一線路層171中對應的線路電性連接。

請參照圖2G至圖2H，可以至少對圖2G所繪示的結構進行單一化製程。值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件，於此不加以贅述。另外，為求清楚表示，於圖2H中並未一一地標示所有的元件。

值得注意的是，本發明並未限定形成導電端子186的步驟及進行單一化製程的先後順序。

值得注意的是，在所繪示的實施例中，可以是先使第二載板93與重佈線路結構分離，然後，進行單一化製程，但本發明不限於此。在一未繪示的實施例中，可以先進行單一化製程，然後，使第二載板93與單一化後的多個結構分離。

請參照圖2H，經過上述製程後即可大致上完成本實施例之封裝結構200的製作。封裝結構200包括第一晶片210、第二晶片120、模封體130、阻擋結構145、透光片146、導電連接件136、第一線路層171以及導電端子186。第一晶片210包括第一主動面210a、第一背面210b以及第一側面210c。第一背面210b相對於第一主動面210a。第一側面210c連接第一主動面210a及第一背面210b。第一主動面210a具有感測區210d。第二晶片120以其第二背面120b面向第一晶片210的第一背面210b的方式配置。模封體130覆蓋第一晶片210及第二晶片120。阻擋結構145暴露出第一晶片210的感測區210d。第一晶片210藉由導電連接件136及第一線路層171電性連接第二晶片120。導電端子186，配置於第一線路層171上。

在本實施例中，封裝結構200更包括第二線路層262。第二線路層262位於第一模封面130a上。阻擋結構145可以更暴露出第二線路層262。第一晶片210藉由第二線路層262、導電連接件136及第一線路層171電性連接所述第二晶片120。第一晶片210、第二線路層262、阻擋結構145及透光片146構成封閉空間R2。

綜上所述，本發明的製造方法及對應的結構可以將適於感測的第一晶片及適於數據處理的第二晶片整合於一封裝結構中。如此一來，可以提升封裝結構的感測處理效能。

100、200:封裝結構 119、119’:晶圓 110、120、210:晶片 110a、110b、110c、120a、120b、120c、210a、210b:面 110d、210d:感測區 111、111’、121:基材 112、122、212:晶片連接墊 123:晶片絕緣層 124:晶片連接件 124a:表面 115:穿矽導通孔 115e:絕緣層 115f、162f:導電層 116:氣隙 130:模封體 130a、130b:模封面 136:導電連接件 145:阻擋結構 146:透光片 150:介電層 170:重佈線路結構 171:線路層或導電層 175:絕緣層 162、262:線路層 181、281:黏著材 186:導電端子 R1、R2:封閉空間 91、93:載板 92、94:離型層

圖1A至圖1H是依照本發明的第一實施例的一種封裝結構的製造方法的部分剖視示意圖。圖2A至圖2H是依照本發明的第二實施例的一種封裝結構的製造方法的部分剖視示意圖。

100:封裝結構

110、120:晶片

110a、110b、110c、120a、120b、120c:面

110d:感測區

111:基材

112:晶片連接墊

124:晶片連接件

124a:表面

115:穿矽導通孔

116:氣隙

130:模封體

130a、130b:模封面

136:導電連接件

145:阻擋結構

146:透光片

150:介電層

170:重佈線路結構

171:線路層或導電層

175:絕緣層

162:線路層

186:導電端子

R1:封閉空間

Claims

一種封裝結構，包括：第一晶片，包括第一主動面以及相對於所述第一主動面的第一背面，其中所述第一主動面具有感測區；第二晶片，包括第二主動面以及相對於所述第二主動面的第二背面，且所述第二晶片以其所述第二背面面向所述第一晶片的所述第一背面的方式配置；模封體，覆蓋所述第二晶片且具有第一模封面及相對於所述第一模封面的第二模封面；阻擋結構，位於所述第一模封面上且暴露出所述第一晶片的所述感測區；透光片，位於所述阻擋結構上；導電連接件，貫穿所述模封體；第一線路層，位於所述第二模封面上，且所述第一晶片藉由所述導電連接件及所述第一線路層電性連接所述第二晶片；以及導電端子，配置於所述第一線路層上，其中所述第二晶片的所述第二主動面上更具有晶片連接件，且所述晶片連接件的表面、所述導電連接件的表面與所述第二模封面共面。
如請求項1所述的封裝結構，更包括：第二線路層，位於所述第一模封面上，其中所述第一晶片、所述第二線路層、所述阻擋結構及所述透光片構成封閉空間。
如請求項1所述的封裝結構，其中所述第一晶片、所述阻擋結構及所述透光片構成封閉空間，且所述封閉空間的氣壓小於一大氣壓。
如請求項3所述的封裝結構，更包括：第二線路層，位於所述第一模封面上，且所述第一晶片藉由所述第二線路層、所述導電連接件及所述第一線路層電性連接所述第二晶片，其中所述第一晶片、所述第二線路層、所述阻擋結構及所述透光片構成所述封閉空間。
如請求項2或4所述的封裝結構，其中所述第一晶片藉由所述第二線路層、所述導電連接件及所述第一線路層電性連接所述第二晶片。
如請求項1所述的封裝結構，其中所述模封體更覆蓋所述第一晶片。
一種封裝結構的製造方法，包括：於載板上形成導電連接件；於所述載板上配置第一晶片，其包括第一主動面以及相對於所述第一主動面的第一背面，其中所述第一主動面具有感測區，且所述第一晶片以其所述第一主動面面向所述載板的方式配置；於所述第一晶片上配置第二晶片，其包括第二主動面以及相對於所述第二主動面的第二背面，且所述第二晶片以其所述第二背面面向所述第一晶片的所述第一背面的方式配置；於所述載板上形成模封體，其覆蓋所述第一晶片及所述第二晶片；於所述模封體上形成線路層；於形成所述模封體之後，使所述載板與所述第一晶片分離，以暴露出所述第一主動面；於所述模封體上形成阻擋結構，且所述阻擋結構暴露出所述感測區；以及配置透光片於所述阻擋結構上。