TWI809955B - 信號接收裝置以及信號等化方法 - Google Patents
信號接收裝置以及信號等化方法 Download PDFInfo
- Publication number
- TWI809955B TWI809955B TW111124287A TW111124287A TWI809955B TW I809955 B TWI809955 B TW I809955B TW 111124287 A TW111124287 A TW 111124287A TW 111124287 A TW111124287 A TW 111124287A TW I809955 B TWI809955 B TW I809955B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- equalizer
- speed
- flag
- speed judgment
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本發明提供一種信號接收裝置以及信號等化方法。信號接收裝置包含:頻率檢測器、速度判斷電路以及基於等化器的信號接收器。頻率檢測器接收時脈信號和第一參考信號,且基於第一參考信號檢測所述時脈信號的相位和頻率以產生檢測結果。速度判斷電路根據所述檢測結果產生速度判斷信號。基於等化器的信號接收器接收所述速度判斷信號且根據所述速度判斷信號決定等化器操作參數。
Description
本發明是有關於一種信號接收裝置,且特別是有關於一種基於等化器的信號接收裝置及其信號等化方法。
在習知技術領域中,平臺的控制器需要接收輸入信號且執行等化操作以用於改善經處理信號的品質。對於設置在不同平臺中的控制器,具有不同速度等級的信號需要由控制器處理;然而,速度等級無法透過控制器的基於等化器的接收器來區分。在基於等化器的接收器中,前端等化器容易受輸入信號中的每一個的速度等級的影響。這樣,基於等化器的接收器需要根據對應輸入信號的速度等級來調節,且控制器的影響降低。
本發明提供一種信號接收裝置和其信號等化方法,所述方法可針對不同信號速度應用程式執行等化操作。
本發明的信號接收裝置結構包含頻率檢測器、速度判斷電路以及基於等化器的信號接收器。頻率檢測器接收時脈信號和第一參考信號,且基於第一參考信號檢測時脈信號的相位和頻率以產生檢測結果。速度判斷電路耦接到頻率檢測器且根據檢測結果產生速度判斷信號。基於等化器的信號接收器耦接到速度判斷電路,接收速度判斷信號且根據速度判斷信號決定等化器的操作參數。
本發明的信號等化方法包含:接收時脈信號和第一參考信號;基於第一參考信號檢測時脈信號的相位和頻率以產生檢測結果;根據檢測結果產生速度判斷信號;以及,接收速度判斷信號且根據速度判斷信號決定等化器操作參數。
請參考圖1,其繪示本公開的實施例的信號接收裝置的示意圖。信號接收裝置100包含頻率檢測器110、速度判斷電路120以及基於等化器的信號接收器130。頻率檢測器110接收時脈信號CLK和參考信號REF1。頻率檢測器110基於參考信號REF1檢測時脈信號CLK的頻率和相位以產生檢測結果DR。在此實施例中,時脈信號CLK和參考信號REF1均為週期性信號。頻率檢測器110將時脈信號CLK的頻率與參考信號REF1的頻率進行比較,且將時脈信號CLK的相位與參考信號REF1的相位進行比較,以產生檢測結果DR。詳細地說,檢測結果DR可包含超前旗標、落後旗標以及差值信號。如果時脈信號CLK的頻率高於參考信號REF1的頻率,則可由頻率檢測器110致能(enable)超前旗標。如果時脈信號CLK的頻率低於參考信號REF1的頻率,則可由頻率檢測器110致能落後旗標。並且,頻率檢測器110可根據時脈信號CLK和參考信號REF1的相位和頻率的不同的量產生差值信號。
速度判斷電路120耦接到頻率檢測器110。速度判斷電路120接收包含超前旗標、落後旗標以及差值信號的檢測結果DR。速度判斷電路120根據檢測結果DR產生速度判斷信號JS。速度判斷電路120可根據超前旗標、落後旗標以及差值信號產生具有多個位元的速度判斷信號JS。詳細地說,基於致能的超前旗標和落後旗標,速度判斷電路120將差值信號與多個閾值進行比較以產生速度判斷信號JS的多個位元。
詳細地說,如果超前旗標為致能(落後旗標為禁能(disable)),則速度判斷電路120可根據差值信號產生速度判斷信號JS,其中速度判斷信號JS與差值信號正相關。相反,如果落後旗標為致能(超前旗標為禁能),則速度判斷電路120可根據差值信號產生速度判斷信號JS,其中速度判斷信號JS與差值信號負相關。
舉例來說,速度判斷信號JS可具有多個位元FR1到位元FRN,其中位元FR1為最低有效位元(least significant bit;LSB)且位元FRN為最高有效位元(most significant bit;MSB)。當超前旗標被致能且差值信號最大時,可致能位元FRN,且可禁能其它位元FR1到位元FRN-1。當致能超前旗標且差值信號最小時,可致能位元FR1,且可禁能其它位元FR2到位元FRN。另一方面,當致能落後旗標且差值信號最小時,可致能位元FRN,且可禁能其它位元FR1到位元FRN-1;且當致能落後旗標且差值信號最大時,可致能位元FR1,且可禁能其它位元FR2到位元FRN。
超前旗標和落後旗標中的每一個可由一位元寄存器來實施。如果致能超前旗標且禁能落後旗標,則超前旗標可處於第一邏輯值,且落後旗標可處於第二邏輯值。如果第一邏輯值為邏輯1,則第二邏輯值為邏輯0。如果第一邏輯值為邏輯0,則第二邏輯值為邏輯1。
基於等化器的信號接收器130耦接到速度判斷電路120。基於等化器的信號接收器130接收速度判斷信號JS且根據速度判斷信號JS決定等化器的操作參數。在此實施例中,基於等化器的信號接收器130進一步接收輸入信號IN1和參考信號REF2。輸入信號IN1和參考信號REF2可來自差分信號對或參考電壓。基於等化器的信號接收器130根據速度判斷信號JS對輸入信號IN1執行信號等化操作以產生輸出信號OUT。
詳細地說,基於等化器的信號接收器130可根據速度判斷信號JS確定等化器的操作參數,即等化器回授時間或等化器強度。在一個實施例中,基於等化器的信號接收器130可根據等化器回授時間執行信號等化操作,所述等化器回授時間根據速度判斷信號JS來確定。在另一實施例中,基於等化器的信號接收器130可根據等化器強度執行信號等化操作,所述等化器強度根據速度判斷信號JS來確定。
請共同參考圖1和圖2,其中圖2繪示本公開的實施例的用於確定等化操作的等化器強度的基於等化器的信號接收器的示意圖。在圖2中,速度判斷信號JS包含多個位元FR1到位元FRN,其中位元FR1到位元FRN分別對應於多個候選等化器強度ES1到候選等化器強度ESN。基於等化器的信號接收器130接收包含位元FR1到位元FRN的速度判斷信號JS。基於等化器的信號接收器130可根據的位元FR1到位元FRN中的被致能的一者,以透過選擇候選等化器強度ES1到候選等化器強度ESN中的一者來確定用於執行等化操作的等化器強度。舉例來說,如果速度判斷信號JS的位元FR1為致能(為邏輯1),則基於等化器的信號接收器130可決定等化器強度等於候選等化器強度ES1。如果速度判斷信號JS的位元FRN為致能(為邏輯1),則基於等化器的信號接收器130可決定等化器強度等於候選等化器強度ESN。在此實施例中,候選等化器強度ES1可為0,且如果等化器強度設置為等於候選等化器強度ES1,則可關閉等化操作。
請共同參考圖1和圖3,其中圖3繪示根據本公開的另一實施例的用於確定等化操作的等化器回授時間的基於等化器的信號接收器的示意圖。詳細地說,基於等化器的信號接收器130接收速度判斷信號JS的位元FR1到位元FRN,且根據位元FR1到位元FRN中為致能的位元來決定信號等化操作的等化器回授時間。在此實施例中,速度判斷信號JS的位元FR1到位元FRN分別對應於多個候選回授時間EFTN到候選回授時間EFT1。
透過參考圖3,如果位元FR1為致能,則基於等化器的信號接收器130可決定用於執行信號等化操作的等化器回授時間為最高候選回授時間EFTN。如果位元FR2為致能,則基於等化器的信號接收器130可決定用於執行信號等化操作的等化器回授時間為候選回授時間EFTN-1。並且,如果位元FRN為致能,則基於等化器的信號接收器130可決定用於執行信號等化操作的等化器回授時間為最低候選回授時間EFT1。
此處請注意,基於等化器的信號接收器130可包含用於執行信號等化操作的決策回授等化器(decision feedback equalizer;DFE)或線性等化器。決策回授等化器或線性等化器可透過由本領域技術人員熟知的任何等化器電路來實施,且此處無特殊限制。
另一方面,頻率檢測器110可透過本領域中熟知的任何相位和頻率檢測電路來實施。速度判斷電路120可透過多個比較器和邏輯電路來實施。當差值信號為數位代碼時,速度判斷電路120可例如使用互斥或(XOR)閘來執行比較操作以產生檢測結果。在一些實施例中差值信號可為時間資訊,且速度判斷電路120可對時間資訊進行取樣以將差值信號轉換成數位代碼。
在本公開中,本公開的信號接收裝置100可調節等化器回授時間以用於對應於不同輸入速度等級的等化操作。也就是說,可在不同平臺的電路操作中應用信號接收裝置100,且可在信號接收裝置中很好地執行等化操作。
請參考圖4,其繪示本公開的實施例的信號等化方法的流程圖。在步驟S410中,透過頻率檢測器獲取時脈信號的相位和頻率資訊。接著,在步驟S420中,可透過頻率檢測器檢測時脈信號與參考信號之間的相位和頻率差異。這樣,可透過頻率檢測器檢測輸入速度等級。
在步驟S430中,可由速度判斷電路產生速度判斷信號。速度判斷電路可根據在步驟S420中獲得的檢測結果產生速度判斷信號。在先前實施例中已描述獲得速度判斷信號的細節,且此處不再重複描述。
在步驟S440中,可根據速度判斷信號的多個位元由基於等化器的信號接收器決定等化操作。詳細地說,基於等化器的信號接收器可根據在步驟S430中獲得的速度判斷信號的位元確定等化操作的等化器的操作參數。
請參考圖5,其繪示本公開的另一實施例的信號等化方法的流程圖。在步驟S510中,由頻率檢測器接收時脈信號和第一參考信號。在步驟S520中,可基於第一參考信號檢測時脈信號的相位和頻率以由頻率檢測器產生檢測結果。在步驟S530中,可根據檢測結果由速度判斷電路產生速度判斷信號。在步驟S540中,可根據速度判斷信號由基於等化器的信號接收器決定等化器回授時間或等化器強度。接著,等化器基於信號接收器可根據等化器回授時間對輸入信號執行等化操作,其中可根據輸入信號的速度等級很好地調節等化器回授時間。
綜上所述,本公開的信號接收裝置提供用於檢測時脈信號的相位和頻率的頻率檢測器,且提供速度判斷電路以將時脈信號的相位和頻率轉換成可為數位代碼的速度判斷信號。這樣,基於等化器的信號接收器可根據速度判斷信號調節等化器回授時間,且可對具有不同速度等級的輸入信號效率執行基於等化器的信號接收器的等化操作。
100:信號接收裝置
110:頻率檢測器
120:速度判斷電路
130:基於等化器的信號接收器
CLK:時脈信號
DR:檢測結果
EFT1~EFTN:候選回授時間
ES1~ESN:候選等化器強度
FR1~FRN:位元
JS:速度判斷信號
IN1:輸入信號
OUT:輸出信號
REF1、REF2:參考信號
S410、S420、S430、S440、S510、S520、S530、S540:步驟
圖1繪示本公開的實施例的信號接收裝置的示意圖。
圖2繪示本公開的實施例的速度判斷信號、超前旗標、落後旗標以及閾值之間的關係的示意圖。
圖3繪示本公開的實施例的速度判斷信號與速度判斷信號之間的關係的示意圖。
圖4繪示本公開的實施例的信號等化方法的流程圖。
圖5繪示本公開的另一實施例的信號等化方法的流程圖。
100:信號接收裝置
110:頻率檢測器
120:速度判斷電路
130:基於等化器的信號接收器
CLK:時脈信號
DR:檢測結果
IN1:輸入信號
JS:速度判斷信號
OUT:輸出信號
REF1、REF2:參考信號
Claims (13)
- 一種信號接收裝置,包括:頻率檢測器,接收時脈信號和第一參考信號,且基於所述第一參考信號檢測所述時脈信號的相位和頻率以產生檢測結果;速度判斷電路,耦接到所述頻率檢測器,根據所述檢測結果產生速度判斷信號;以及基於等化器的信號接收器,耦接到所述速度判斷電路,接收所述速度判斷信號且根據所述速度判斷信號決定等化器操作參數,其中所述檢測結果包括超前旗標、落後旗標以及差值信號,且所述頻率檢測器透過檢測所述時脈信號的相位是超前還是落後於所述參考信號的相位而致能所述超前旗標或所述落後旗標,且所述頻率檢測器根據所述時脈信號與所述第一參考信號之間的相位和頻率的差異量產生所述差值信號。
- 如請求項1所述的信號接收裝置,其中所述速度判斷電路根據所述超前旗標、所述落後旗標以及所述差值信號產生具有多個位元的所述速度判斷信號。
- 如請求項2所述的信號接收裝置,其中當所述超前旗標為致能時,所述速度判斷信號與所述差值信號正相關。
- 如請求項2所述的信號接收裝置,其中當所述落後旗標為致能時,所述速度判斷信號與所述差值信號負相關。
- 如請求項2所述的信號接收裝置,其中所述速度判斷電路將所述差值信號與多個閾值進行比較以產生所述速度判斷信號的所述多個位元,其中所述多個閾值分別對應於所述速度判斷信號的所述多個位元。
- 如請求項5所述的信號接收裝置,其中所述基於等化器的信號接收器進一步接收輸入信號和第二參考信號,所述基於等化器的信號接收器根據所述速度判斷信號對所述輸入信號執行信號等化操作。
- 如請求項6所述的信號接收裝置,其中所述基於等化器的信號根據致能的所述速度判斷信號的所述多個位元中的一個確定等化器回授時間或等化器強度。
- 一種信號等化方法,包括:接收時脈信號和第一參考信號;基於所述第一參考信號檢測所述時脈信號的相位和頻率以產生檢測結果,其中所述檢測結果包括超前旗標、落後旗標以及差值信號,其中基於所述第一參考信號檢測所述時脈信號的相位和頻率以產生所述檢測結果的步驟包括:透過檢測所述時脈信號的相位是超前還是落後於所述參考信號的相位而致能所述超前旗標或所述落後旗標;以及根據所述時脈信號與所述第一參考信號之間的相位和頻率的差異量產生所述差值信號;根據所述檢測結果產生速度判斷信號;以及 接收所述速度判斷信號且根據所述速度判斷信號決定等化器的操作參數。
- 如請求項8所述的信號等化方法,其中根據所述檢測結果產生所述速度判斷信號的步驟包括:根據所述超前旗標、所述落後旗標以及所述差值信號產生具有多個位元的所述速度判斷信號。
- 如請求項9所述的信號等化方法,其中當所述超前旗標為致能時,所述速度判斷信號與所述差值信號正相關;且當所述落後旗標為致能時,所述速度判斷信號與所述差值信號負相關。
- 如請求項9所述的信號等化方法,其中根據所述檢測結果產生所述速度判斷信號的步驟進一步包括:將所述差值信號與多個閾值進行比較以產生所述速度判斷信號的所述多個位元,其中所述多個閾值分別對應於所述速度判斷信號的所述多個位元。
- 如請求項8所述的信號等化方法,其中接收所述速度判斷信號且根據所述速度判斷信號決定等化器回授時間或等化器強度的步驟包括:接收輸入信號和第二參考信號;以及根據所述速度判斷信號對所述輸入信號執行信號等化操作。
- 如請求項12所述的信號等化方法,其中接收所述速度判斷信號且根據所述速度判斷信號決定所述等化器的操作參數的步驟進一步包括:根據致能的所述速度判斷信號的所述多個位元中的一個產生等化器回授時間或等化器強度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/826,186 | 2022-05-27 | ||
US17/826,186 US11671285B1 (en) | 2022-05-27 | 2022-05-27 | Signal receiving device |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI809955B true TWI809955B (zh) | 2023-07-21 |
TW202347992A TW202347992A (zh) | 2023-12-01 |
Family
ID=86609419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111124287A TWI809955B (zh) | 2022-05-27 | 2022-06-29 | 信號接收裝置以及信號等化方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11671285B1 (zh) |
CN (1) | CN117176191A (zh) |
TW (1) | TWI809955B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010015677A1 (en) * | 2000-02-07 | 2001-08-23 | Samsung Electronics Co., Ltd. | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof |
CN101427475A (zh) * | 2005-02-09 | 2009-05-06 | 脉冲互联有限公司 | 高数据速率发射机和接收机 |
TW201306488A (zh) * | 2011-07-27 | 2013-02-01 | Glonet Systems Inc | 數位時脈資料恢復器及其相關收發器 |
US20150358192A1 (en) * | 2011-04-13 | 2015-12-10 | Telefonaktiebolaget L M Ericsson (Publ) | Determining Frequency Errors in a Multi-Carrier Receiver |
TW201832487A (zh) * | 2017-02-20 | 2018-09-01 | 群聯電子股份有限公司 | 等化器調校方法、可適性等化器及記憶體儲存裝置 |
US20210143825A1 (en) * | 2019-11-07 | 2021-05-13 | Infineon Technologies Ag | Phase-locked loop circuitry and method to prevent fractional n spurious outputs in radar phase-locked loop |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006127661A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | デジタルデータ再生装置及び方法 |
TWI603175B (zh) * | 2013-08-14 | 2017-10-21 | 群聯電子股份有限公司 | 連接介面單元與記憶體儲存裝置 |
US11588610B2 (en) * | 2020-09-14 | 2023-02-21 | Texas Instruments Incorporated | Data transition tracking for received data |
-
2022
- 2022-05-27 US US17/826,186 patent/US11671285B1/en active Active
- 2022-06-29 TW TW111124287A patent/TWI809955B/zh active
- 2022-07-12 CN CN202210815914.8A patent/CN117176191A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010015677A1 (en) * | 2000-02-07 | 2001-08-23 | Samsung Electronics Co., Ltd. | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof |
CN101427475A (zh) * | 2005-02-09 | 2009-05-06 | 脉冲互联有限公司 | 高数据速率发射机和接收机 |
US20150358192A1 (en) * | 2011-04-13 | 2015-12-10 | Telefonaktiebolaget L M Ericsson (Publ) | Determining Frequency Errors in a Multi-Carrier Receiver |
TW201306488A (zh) * | 2011-07-27 | 2013-02-01 | Glonet Systems Inc | 數位時脈資料恢復器及其相關收發器 |
TW201832487A (zh) * | 2017-02-20 | 2018-09-01 | 群聯電子股份有限公司 | 等化器調校方法、可適性等化器及記憶體儲存裝置 |
US20210143825A1 (en) * | 2019-11-07 | 2021-05-13 | Infineon Technologies Ag | Phase-locked loop circuitry and method to prevent fractional n spurious outputs in radar phase-locked loop |
Also Published As
Publication number | Publication date |
---|---|
TW202347992A (zh) | 2023-12-01 |
CN117176191A (zh) | 2023-12-05 |
US11671285B1 (en) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080181289A1 (en) | Digital signal analysis with evaluation of selected signal bits | |
US8565296B2 (en) | Adaptive receiver system and adaptive transceiver system | |
JPH04506731A (ja) | ビット誤り率検出 | |
TWI809955B (zh) | 信號接收裝置以及信號等化方法 | |
JP2004505486A (ja) | 同相モードの不感差動オフセットコンパレータを用いる5レベル受信機 | |
WO2019091110A1 (en) | Receiver recovering signal clock from received data signal, and clock recovery method implemented in receiver | |
KR102367086B1 (ko) | 이진 검색 방식 적응형 문턱전압 및 등화 제어 블록이 구현된 10Gbps PAM4 수신기 | |
US7193936B2 (en) | Wobble information detection method and wobble information detection apparatus for optical recording medium | |
US6194965B1 (en) | Differential signal detection circuit | |
US8180011B2 (en) | Clock and data recovery loop with ISI pattern-weighted early-late phase detection | |
JPH07153009A (ja) | 信号のピーク検出方法及び装置 | |
US7466765B2 (en) | Receiver for high bitrate binary signals | |
US20040146119A1 (en) | Receiver | |
JP3564858B2 (ja) | デジタルpll回路 | |
JP5565066B2 (ja) | 受信装置 | |
JP6504354B2 (ja) | 受信装置 | |
JPH11261413A (ja) | 位相検波装置及び方法、及び位相同期ル―プ回路装置 | |
WO2012029597A1 (ja) | クロック再生回路およびクロック再生方法 | |
JPH03173236A (ja) | 相関パルス発生回路 | |
JP4053979B2 (ja) | 時間変化するデータレートの認識方法および装置 | |
JP4455395B2 (ja) | ミューティング判定回路およびミューティング回路 | |
JPS61193542A (ja) | レベル判定回路 | |
JP2002063151A (ja) | マイクロコンピュータ | |
US9496008B1 (en) | Determination of a common mode voltage | |
JPS63228839A (ja) | 回線品質監視装置 |