TWI809868B - 電力提供電路及其電力提供方法 - Google Patents
電力提供電路及其電力提供方法 Download PDFInfo
- Publication number
- TWI809868B TWI809868B TW111117808A TW111117808A TWI809868B TW I809868 B TWI809868 B TW I809868B TW 111117808 A TW111117808 A TW 111117808A TW 111117808 A TW111117808 A TW 111117808A TW I809868 B TWI809868 B TW I809868B
- Authority
- TW
- Taiwan
- Prior art keywords
- charge pump
- pump circuit
- circuit
- power supply
- power
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 41
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Abstract
本發明提供一種電力提供電路及一種電力提供方法。電力提供電路包括至少一個第一電荷泵電路、至少一個第二電荷泵電路、第一控制電路、信號鎖存器及電壓檢測器。第一電荷泵電路被配置成接收第一時鐘以產生第一泵電壓。第二電荷泵電路被配置成接收第一時鐘以產生第一泵電壓。第一控制電路被配置成根據通電檢測信號向第一電荷泵電路及第二電荷泵電路提供第一時鐘。信號鎖存器耦合到第二電荷泵電路。電壓檢測器被配置成接收操作電壓且通過對操作電壓進行檢測而產生通電檢測信號。
Description
本發明是有關於一種電力提供電路，且特別是有關於一種電力提供電路及其電力提供方法。
電荷泵（Charge pump）電路常常用於使較低的電壓提升（bump up）以產生較高的電壓。當電子裝置要求多個不同的電壓時，使用多個電荷泵電路來產生所述多個不同的電壓。電荷泵電路是在電子裝置通電時被使能（enable）。然而，由於大量的電荷泵電路，過大的峰值電流可能導致對電子裝置中的電子組件造成損壞。
本發明提供一種用於降低通電電流的電力提供電路及電力提供方法。
本發明的電力提供電路包括至少一個第一電荷泵電路、至少一個第二電荷泵電路、第一控制電路、信號鎖存器（Latch）及電壓檢測器（Detector）。第一電荷泵電路被配置成接收第一時鐘以產生第一泵電壓。第二電荷泵電路被配置成接收所述第一時鐘以產生所述第一泵電壓。第一控制電路被配置成根據通電檢測信號向所述第一電荷泵電路及所述第二電荷泵電路提供所述第一時鐘。信號鎖存器耦合到所述第二電荷泵電路。電壓檢測器被配置成接收操作電壓且通過對所述操作電壓進行檢測而產生所述通電檢測信號。
本發明的電力提供方法適用於包括至少一個第一電荷泵電路及至少一個第二電荷泵電路的電力提供電路。所述電力提供方法包括：根據操作電壓對所述第一電荷泵電路進行使能，其中所述第一電荷泵電路被配置成接收第一時鐘以產生第一泵電壓；以及根據通電檢測信號及外部命令對所述第二電荷泵電路進行使能，其中所述第二電荷泵電路被配置成接收所述第一時鐘以產生所述第一泵電壓。
基於上述，根據本發明的電力提供電路及電力提供方法，第二電荷泵電路保持被去能（disable），直到由第二電荷泵電路接收的通電就緒信號根據通電檢測信號及外部命令被使能。因此，在電力提供電路或電力提供方法在電子裝置中實施的同時，第一電荷泵電路及第二電荷泵電路所感應的峰值電流分別在不同的時間點處產生，由此防止由於過大的峰值電流而對電子組件造成損壞。
為使上述內容更易於理解，以下將詳細闡述圖式所隨附的若干實施例。
現將詳細參照本發明的示例性實施例，在附圖中示出所述示例性實施例的實例。只要可能便在圖式及說明中使用相同的參考編號指代相同或相似的組件。
在本發明的說明書及隨附申請專利範圍通篇中，使用某些用語指代特定組件。所屬領域中的技術人員應理解，電子裝置製造商可使用不同的名稱來指代相同的組件。本文並不旨在對功能相同但名稱不同的那些組件進行區分。在以下說明及請求項中，例如“包括（comprise）”及“包含（include）”等詞語是開放式用語且應被闡釋為“包括但不限於…”。
圖1是根據本發明實施例的電力提供電路的示意性方塊圖。參照圖1，電力提供電路100可包括至少一個第一電荷泵電路P1、至少一個第二電荷泵電路P2、第一控制電路C1、信號鎖存器SL及電壓檢測器VD。第一電荷泵電路P1被配置成接收第一時鐘CLOCK1以產生第一泵電壓VP1。第二電荷泵電路P2被配置成接收第一時鐘CLOCK1以產生第一泵電壓VP1。第一控制電路C1被配置成根據通電檢測信號PwrUp向第一電荷泵電路P1及第二電荷泵電路P2提供第一時鐘CLOCK1。信號鎖存器SL耦合到第二電荷泵電路P2。電壓檢測器VD被配置成接收操作電壓VDD且通過對操作電壓VDD進行檢測而產生通電檢測信號PwrUp。
注意，第一電荷泵電路P1是根據操作電壓VDD被使能，且信號鎖存器SL根據通電檢測信號PwrUp及外部命令EXT對第二電荷泵電路P2進行使能。也就是說，僅第一電荷泵電路P1是根據操作電壓VDD被使能，且第二電荷泵電路P2不僅根據操作電壓VDD被使能。因此，在電力提供電路100在電子裝置中實施的同時，第一電荷泵電路P1所感應的峰值電流可被有效地限制，由此可防止由於過大的峰值電流而對電子裝置的電子組件造成損壞。
在一個實施例中，電子裝置可為例如記憶體裝置或包括電子組件的其他裝置，且本發明並不限於此。
在一個實施例中，第一電荷泵電路P1及第二電荷泵電路P2可接收第一時鐘CLOCK1以產生相同的電壓（即，第一泵電壓VP1）。在另一實施例中，第一電荷泵電路P1及第二電荷泵電路P2可接收第一時鐘CLOCK1以產生不同的電壓。也就是說，用於產生第一泵電壓VP1的一個或多個第一電荷泵電路P1是在第一時間點處被使能，且用於產生第一泵電壓VP1或不同電壓的一個或多個第二電荷泵電路P2是在與第一時間點不同的第二時間點處被使能。如此一來，電力提供電路100的總通電電流可分為兩部分，所述兩部分分別出現在第一時間點及第二時間點處。可防止由於過大的峰值電流而對電子裝置的電子組件造成損壞。
在一個實施例中，第一電荷泵電路P1可包括系接到操作電壓VDD的使能端部EN。當操作電壓VDD大於預設閾值電壓Vt時，電壓檢測器VD可通過將操作電壓VDD與預設閾值電壓Vt進行比較而對通電檢測信號PwrUp進行使能。相應地，當通電檢測信號PwrUp被使能時，第一控制電路C1可提供第一時鐘CLOCK1。例如，第一電荷泵電路P1可根據操作電壓VDD被使能，以接收第一時鐘CLOCK1來產生第一泵電壓VP1。
在一個實施例中，第二電荷泵電路P2也可包括使能端部EN。使能端部EN耦合到信號鎖存器SL。信號鎖存器SL可向第二電荷泵電路P2的使能端部EN提供通電就緒信號PwrUpRd，以對第二電荷泵電路P2進行使能。
特別地，信號鎖存器SL可根據通電檢測信號PwrUp及外部命令EXT向第二電荷泵電路P2的使能端部EN提供通電就緒信號PwrUpRd。值得一提的是，信號鎖存器SL可在通電檢測信號PwrUp被使能之後接收外部命令EXT。在一個實施例中，外部命令EXT可為非操作（non-operation，NOP）命令，且NOP命令可在電子裝置通電之後由電子裝置產生。信號鎖存器SL可對外部命令EXT及通電檢測信號PwrUp的使能狀態進行鎖存，以產生通電就緒信號PwrUpRd。當通電檢測信號PwrUp及外部命令EXT二者被使能時，信號鎖存器SL可提供通電就緒信號PwrUpRd，以對第二電荷泵電路P2進行使能，從而接收第一時鐘CLOCK1以產生第一泵電壓VP1。
當然，在一些實施例中，外部命令EXT可為除NOP命令之外的其他特定命令，且本發明並不限於此。
在一個實施例中，電力提供電路100可還包括命令解碼器。命令解碼器可用於對外部命令EXT進行解碼。在一個實施例中，命令解碼器可與信號鎖存器SL集成在一起，或者設置在信號鎖存器SL的外部，但本發明並不限於此。
以這種方式，第二電荷泵電路P2可保持被去能，直到由第二電荷泵電路P2接收的通電就緒信號PwrUpRd被使能。因此，在電力提供電路100在電子裝置中實施的同時，第一電荷泵電路P1及第二電荷泵電路P2所感應的峰值電流分別在不同的時間點處產生，由此防止由於過大的峰值電流而對電子裝置的電子組件造成損壞。
圖2是根據本發明實施例的電力提供電路的示意性時序圖表。參照圖1及圖2，時序圖表200可包括操作電壓VDD、通電檢測信號PwrUp、外部命令EXT及通電就緒信號PwrUpRd。為了使操作電壓VDD、通電檢測信號PwrUp、外部命令EXT之間的關係更容易理解，以下詳細闡述操作電壓VDD、通電檢測信號PwrUp、外部命令EXT的順序。
在時間點t0處，操作電壓VDD可開始從預設關斷電壓逐漸增加到預設導通電壓。在時間點t1處，操作電壓VDD可大於預設閾值電壓Vt。響應於操作電壓VDD大於預設閾值電壓Vt，電壓檢測器VD可對通電檢測信號PwrUp進行使能。也就是說，通電檢測信號PwrUp可從低邏輯電平切換到高邏輯電平。
響應於通電檢測信號PwrUp，第一控制電路C1可向第一電荷泵電路P1提供第一時鐘CLOCK1，且通過操作電壓VDD對第一電荷泵電路P1進行使能以接收第一時鐘CLOCK1來產生第一泵電壓VP1。尤其是，在時間點t1與時間點t2之間，第一電荷泵電路P1被使能，且第二電荷泵電路P2保持被去能。
在時間點t2處，信號鎖存器SL可接收具有高邏輯電平的經使能外部命令EXT。響應於外部命令EXT及通電檢測信號PwrUp，信號鎖存器SL可向第二電荷泵電路P2提供通電就緒信號PwrUpRd，且通過通電就緒信號PwrUpRd對第二電荷泵電路P2進行使能，以接收第一時鐘CLOCK1來產生第一泵電壓VP1。也就是說，第二電荷泵電路P2是在第一電荷泵電路P1被使能之後被使能。
以這種方式，第二電荷泵電路P2可保持被去能，直到時間點t2。因此，在電力提供電路100在電子裝置中實施的同時，第一電荷泵電路P1及第二電荷泵電路P2所感應的峰值電流分別在不同的時間點處產生，由此防止由於過大的峰值電流而對電子裝置的電子組件造成損壞。
注意，信號、電壓及命令的高邏輯電平及低邏輯電平是示例性實施例，且本發明並不限於此。
圖3是根據本發明實施例的信號鎖存器的示意性方塊圖。參照圖1及圖3，信號鎖存器SL可為SR鎖存器，且包括反及閘（NAND gate）310、反及閘320、反及閘330及反閘（NOT gate）340。
當通電檢測信號PwrUp處於高邏輯電平且外部命令EXT處於高邏輯電平時，反及閘310可輸出具有低邏輯電平的第一輸出信號。反及閘320和反及閘330交叉耦合以形成用於保持反及閘310的第一輸出信號的鎖存器。反及閘320及反及閘330可維持反及閘310的輸出信號的低邏輯電平且輸出具有低邏輯電平的第二輸出信號。當第二輸出信號處於低邏輯電平時，反閘340可對通電就緒信號PwrUpRd進行使能。
在這個實施例中，信號鎖存器SL是與非型SR鎖存器，在另一實施例中，信號鎖存器SL可為反或（NOR）型SR鎖存器，且本發明並不限於此。
圖4是根據本發明實施例的電力提供電路的示意性方塊圖。參照圖1及圖4，與圖1所示電力提供電路100相比，電力提供電路400可還包括至少一個第三電荷泵電路P3、至少一個第四電荷泵電路P4及第二控制電路C2。第一電荷泵電路P1、第二電荷泵電路P2、第一控制電路C1、信號鎖存器SL及電壓檢測器VD的細節可參照圖1的說明，但本文中不再對細節進行贅述。
第三電荷泵電路P3被配置成接收第二時鐘CLOCK2且產生第二泵電壓VP2。第四電荷泵電路P4被配置成接收第二時鐘CLOCK2且產生第二泵電壓VP2。第二控制電路C2被配置成根據通電檢測信號PwrUp向第三電荷泵電路P3及第四電荷泵電路P4提供第二時鐘CLOCK2。信號鎖存器SL耦合到第四電荷泵電路P4。
注意，第三電荷泵電路P3是根據操作電壓VDD被使能，且信號鎖存器SL根據通電檢測信號PwrUp及外部命令EXT對第四電荷泵電路P4進行使能。第三電荷泵電路P3、第四電荷泵電路P4及第二控制電路C2的詳細實施例可參照第一電荷泵電路P1、第二電荷泵電路P2及第一控制電路C1。
在一個實施例中，第一時鐘CLOCK1可與第二時鐘CLOCK2相同。也就是說，首先對所有電荷泵電路中用於泵送相同電壓的一個或多個電荷泵電路（例如，第一電荷泵電路P1及第三電荷泵電路P3）進行使能，且稍後對所有電荷泵電路中用於接收相同時鐘的一個或多個電荷泵電路（例如，第二電荷泵電路P2及第四電荷泵電路P4）進行使能。在另一實施例中，第一時鐘CLOCK1可不同於第二時鐘CLOCK2。也就是說，首先對所有電荷泵電路中用於接收兩個不同時鐘的一個或多個電荷泵電路（例如，第一電荷泵電路P1及第三電荷泵電路P3）進行使能，且稍後對所有電荷泵電路中用於接收兩個不同時鐘的一個或多個電荷泵電路（例如，第二電荷泵電路P2及第四電荷泵電路P4）進行使能。換句話說，本發明並不限制第一時鐘CLOCK1及第二時鐘CLOCK2相同或不同。
以這種方式，第二電荷泵電路P2及第四電荷泵電路P4可保持被去能，直到由第二電荷泵電路P2及第四電荷泵電路P4接收的通電就緒信號PwrUpRd被使能。因此，在電力提供電路400在電子裝置中實施的同時，電荷泵電路所感應的峰值電流在不同的時間點處產生，由此防止由於過大的峰值電流而對電子裝置的電子組件造成損害。
圖5是根據本發明實施例的電力提供方法的示意性流程圖表。參照圖1及圖5，電力提供方法500可適用於包括至少一個第一電荷泵電路P1及至少一個第二電荷泵電路P2的電力提供電路100或電力提供電路400。另外，電力提供方法500的實施方式細節可參照圖1到圖4的說明，以獲得足夠的教示、建議及實施方式實施例，但本文中不再對細節進行贅述。
在步驟S510中，根據操作電壓VDD對第一電荷泵電路P1進行使能。第一電荷泵電路P1被配置成接收第一時鐘CLOCK1以產生第一泵電壓VP1。
在步驟S520中，根據通電檢測信號PwrUp及外部命令EXT對第二電荷泵電路P2進行使能。第二電荷泵電路P2被配置成接收第一時鐘CLOCK1以產生第一泵電壓VP1。
步驟S510及S520的細節已在上述實施例中進行闡述，且此處不再重複說明。
因此，在電力提供方法500在電子裝置中實施的同時，第一電荷泵電路P1及第二電荷泵電路P2所感應的峰值電流分別在不同的時間點處產生，由此防止由於過大的峰值電流而對電子裝置的電子組件造成損壞。
綜上所述，根據本發明的電力提供電路及電力提供方法，第二電荷泵電路保持被去能，直到由第二電荷泵電路接收的通電就緒信號被使能。因此，在電力提供電路或電力提供方法在電子裝置中實施時，第一電荷泵電路及第二電荷泵電路所感應的峰值電流分別在不同的時間點處產生，由此防止由於過大的峰值電流而對電子組件造成損壞。
對於所屬領域中的技術人員來說顯而易見的是，在不背離本發明的範圍或精神的條件下，可對所公開的實施例進行各種修改及變化。鑒於以上內容，本發明旨在涵蓋落入申請專利範圍及其等同內容的範圍內的修改及變化。
100、400:電力提供電路
200:時序圖表
310、320、330:反及閘
340:反閘
500:電力提供方法
C1:第一控制電路
C2:第二控制電路
CLOCK1:第一時鐘
CLOCK2:第二時鐘
EN:使能端部
EXT:外部命令
P1:第一電荷泵電路
P2:第二電荷泵電路
P3:第三電荷泵電路
P4:第四電荷泵電路
PwrUp:通電檢測信號
PwrUpRd:通電就緒信號
S510、S520:步驟
SL:信號鎖存器
t0、t1、t2:時間點
VD:電壓檢測器
VDD:操作電壓
VP1:第一泵電壓
VP2:第二泵電壓
Vt:預設閾值電壓
圖1是依照本發明的實施例的電力提供電路的示意性方塊圖。
圖2是根據本發明的實施例的電力提供電路的示意性時序圖表。
圖3是根據本發明的實施例的信號鎖存器的示意性方塊圖。
圖4是根據本發明的實施例的電力提供電路的示意性方塊圖。
圖5是根據本發明的實施例的電力提供方法的示意性流程圖表。
100:電力提供電路
C1:第一控制電路
CLOCK1:第一時鐘
EN:使能端部
EXT:外部命令
P1:第一電荷泵電路
P2:第二電荷泵電路
PwrUp:通電檢測信號
PwrUpRd:通電就緒信號
SL:信號鎖存器
VD:電壓檢測器
VDD:操作電壓
VP1:第一泵電壓
VP2:第二泵電壓
Claims (14)
- 一種電力提供電路，包括： 至少一個第一電荷泵電路，接收第一時鐘以產生第一泵電壓； 至少一個第二電荷泵電路，接收所述第一時鐘以產生所述第一泵電壓； 第一控制電路，根據通電檢測信號向所述至少一個第一電荷泵電路及所述至少一個第二電荷泵電路提供所述第一時鐘； 信號鎖存器，耦合到所述至少一個第二電荷泵電路；以及 電壓檢測器，接收操作電壓且通過對所述操作電壓進行檢測而產生所述通電檢測信號， 其中所述至少一個第一電荷泵電路是根據所述操作電壓被使能，且所述信號鎖存器根據所述通電檢測信號及外部命令對所述至少一個第二電荷泵電路進行使能。
- 如請求項1所述的電力提供電路，其中所述信號鎖存器在所述通電檢測信號被使能之後接收所述外部命令。
- 如請求項1所述的電力提供電路，其中當所述操作電壓大於預設閾值電壓時，所述電壓檢測器對所述通電檢測信號進行使能。
- 如請求項1所述的電力提供電路，其中所述至少一個第一電荷泵電路包括系接到所述操作電壓的使能端部。
- 如請求項1所述的電力提供電路，其中 所述至少一個第二電荷泵電路包括使能端部，且 所述信號鎖存器根據所述通電檢測信號及所述外部命令向所述至少一個第二電荷泵電路的所述使能端部提供通電就緒信號。
- 如請求項1所述的電力提供電路，其中所述外部命令是非操作（NOP）命令。
- 如請求項1所述的電力提供電路，還包括： 至少一個第三電荷泵電路，接收第二時鐘且產生第二泵電壓； 至少一個第四電荷泵電路，接收所述第二時鐘且產生所述第二泵電壓；以及 第二控制電路，根據所述通電檢測信號向所述至少一個第三電荷泵電路及所述至少一個第四電荷泵電路提供所述第二時鐘， 其中所述信號鎖存器耦合到所述至少一個第四電荷泵電路， 所述至少一個第三電荷泵電路根據所述操作電壓被使能，且所述信號鎖存器根據所述通電檢測信號及所述外部命令對所述至少一個第四電荷泵電路進行使能。
- 一種電力提供方法，適用於包括至少一個第一電荷泵電路及至少一個第二電荷泵電路的電力提供電路，其中所述電力提供方法包括： 根據操作電壓對所述至少一個第一電荷泵電路進行使能，其中所述至少一個第一電荷泵電路被配置成接收第一時鐘以產生第一泵電壓；以及 根據通電檢測信號及外部命令對所述至少一個第二電荷泵電路進行使能，其中所述至少一個第二電荷泵電路被配置成接收所述第一時鐘以產生所述第一泵電壓。
- 如請求項8所述的電力提供方法，還包括： 在所述通電檢測信號被使能之後接收所述外部命令。
- 如請求項8所述的電力提供方法，還包括： 當所述操作電壓大於預設閾值電壓時，對所述通電檢測信號進行使能。
- 如請求項8所述的電力提供方法，還包括： 所述至少一個第一電荷泵電路包括系接到所述操作電壓的使能端部。
- 如請求項8所述的電力提供方法，其中所述至少一個第二電荷泵電路包括使能端部，且所述電力提供方法還包括： 根據所述通電檢測信號及所述外部命令向所述至少一個第二電荷泵電路的所述使能端部提供通電就緒信號。
- 如請求項8所述的電力提供方法，其中所述外部命令是非操作（NOP）命令。
- 如請求項8所述的電力提供方法，其中所述電力提供電路還包括至少一個第三電荷泵電路、至少一個第四電荷泵電路，且所述電力提供方法還包括： 根據操作電壓對所述至少一個第三電荷泵電路進行使能，其中所述至少一個第三電荷泵電路被配置成接收第二時鐘以產生第二泵電壓；以及 根據所述通電檢測信號及所述外部命令對所述至少一個第四電荷泵電路進行使能，其中所述至少一個第四電荷泵電路被配置成接收所述第二時鐘以產生所述第二泵電壓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/741,468 US11641160B1 (en) | 2022-05-11 | 2022-05-11 | Power providing circuit and power providing method thereof |
| US17/741,468 | 2022-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI809868B true TWI809868B (zh) | 2023-07-21 |
| TW202345523A TW202345523A (zh) | 2023-11-16 |
Family
ID=86160423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111117808A TWI809868B (zh) | 2022-05-11 | 2022-05-12 | 電力提供電路及其電力提供方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11641160B1 (zh) |
| CN (1) | CN117097107A (zh) |
| TW (1) | TWI809868B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW480821B (en) * | 2001-05-29 | 2002-03-21 | Realtek Semiconductor Corp | Multiphase switching circuit with bidirectional switch and without false signal |
| US20060062070A1 (en) * | 2004-09-22 | 2006-03-23 | Sibigtroth James M | Method and apparatus for protecting an integrated circuit from erroneous operation |
| TW200614559A (en) * | 2004-08-17 | 2006-05-01 | Atmel Corp | Semiconductor oscillator circuit |
| TW200950341A (en) * | 2008-05-27 | 2009-12-01 | Faraday Tech Corp | Device and method for spread-spectrum clock generation |
| US20100034031A1 (en) * | 2008-08-06 | 2010-02-11 | Kang Sang-Seok | Semiconductor memory device |
| US20110115552A1 (en) * | 2008-03-24 | 2011-05-19 | Renesas Electronics Corporation | Charge pump circuit |
| US8803575B2 (en) * | 2012-07-02 | 2014-08-12 | Qualcomm Incorporated | Charge pump circuit |
| US20140292397A1 (en) * | 2013-04-02 | 2014-10-02 | SK Hynix Inc. | Internal voltage generation circuits |
| WO2018071187A1 (en) * | 2016-10-12 | 2018-04-19 | Cypress Semiconductor Corporation | Fast ramp low supply charge pump circuits |
| US20200202902A1 (en) * | 2018-12-24 | 2020-06-25 | SK Hynix Inc. | Internal voltage generation device and method for generating internal voltage |
| TW202145690A (zh) * | 2020-03-03 | 2021-12-01 | 美商派賽股份有限公司 | 並聯式電源轉換器之起動偵測技術 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2697412B2 (ja) * | 1991-10-25 | 1998-01-14 | 日本電気株式会社 | ダイナミックｒａｍ |
| US10153032B1 (en) * | 2017-06-12 | 2018-12-11 | Nanya Technology Corporation | Pump system of a DRAM and method for operating the same |
| US10141043B1 (en) * | 2017-07-24 | 2018-11-27 | Nanya Technology Corporation | DRAM and method for managing power thereof |
| US10672453B2 (en) * | 2017-12-22 | 2020-06-02 | Nanya Technology Corporation | Voltage system providing pump voltage for memory device and method for operating the same |
-
2022
- 2022-05-11 US US17/741,468 patent/US11641160B1/en active Active
- 2022-05-12 TW TW111117808A patent/TWI809868B/zh active
- 2022-05-25 CN CN202210572909.9A patent/CN117097107A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW480821B (en) * | 2001-05-29 | 2002-03-21 | Realtek Semiconductor Corp | Multiphase switching circuit with bidirectional switch and without false signal |
| TW200614559A (en) * | 2004-08-17 | 2006-05-01 | Atmel Corp | Semiconductor oscillator circuit |
| US20060062070A1 (en) * | 2004-09-22 | 2006-03-23 | Sibigtroth James M | Method and apparatus for protecting an integrated circuit from erroneous operation |
| US20110115552A1 (en) * | 2008-03-24 | 2011-05-19 | Renesas Electronics Corporation | Charge pump circuit |
| TW200950341A (en) * | 2008-05-27 | 2009-12-01 | Faraday Tech Corp | Device and method for spread-spectrum clock generation |
| US20100034031A1 (en) * | 2008-08-06 | 2010-02-11 | Kang Sang-Seok | Semiconductor memory device |
| US8803575B2 (en) * | 2012-07-02 | 2014-08-12 | Qualcomm Incorporated | Charge pump circuit |
| US20140292397A1 (en) * | 2013-04-02 | 2014-10-02 | SK Hynix Inc. | Internal voltage generation circuits |
| WO2018071187A1 (en) * | 2016-10-12 | 2018-04-19 | Cypress Semiconductor Corporation | Fast ramp low supply charge pump circuits |
| US20200202902A1 (en) * | 2018-12-24 | 2020-06-25 | SK Hynix Inc. | Internal voltage generation device and method for generating internal voltage |
| TW202145690A (zh) * | 2020-03-03 | 2021-12-01 | 美商派賽股份有限公司 | 並聯式電源轉換器之起動偵測技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202345523A (zh) | 2023-11-16 |
| US11641160B1 (en) | 2023-05-02 |
| CN117097107A (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562501B1 (ko) | 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치 | |
| JP2006148858A (ja) | パワーオンリセット回路 | |
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| JP2004080772A (ja) | パワーオンリセット回路とその方法 | |
| US6204703B1 (en) | Power on reset circuit with power noise immunity | |
| KR20080026664A (ko) | 리셋 기능을 갖는 반도체 메모리 | |
| TWI604445B (zh) | 鎖存電路、非揮發性記憶體裝置及積體電路 | |
| JP2009253779A (ja) | 半導体集積回路装置 | |
| TWI809868B (zh) | 電力提供電路及其電力提供方法 | |
| JP2001256790A (ja) | 低電源電圧検知回路 | |
| US8112653B2 (en) | Apparatus and method of generating power-up signal of semiconductor memory apparatus | |
| US11336176B1 (en) | Internal voltage generation circuit | |
| TWI833280B (zh) | 電壓產生器及其電壓產生方法 | |
| US11188109B1 (en) | Devices configured to conduct a power gating operation | |
| US6346823B1 (en) | Pulse generator for providing pulse signal with constant pulse width | |
| KR20110000223A (ko) | 구동제어회로 및 내부전압 생성회로 | |
| TW202345502A (zh) | 電壓產生器及其電壓產生方法 | |
| KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 | |
| KR100429888B1 (ko) | 반도체 메모리 장치의 초기화 신호의 발생 방법 | |
| KR100750590B1 (ko) | 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치 | |
| US6232807B1 (en) | Pulse generating circuit | |
| US20080238501A1 (en) | Initialization signal generating circuit | |
| JP2004032733A (ja) | データ伝送回路およびデータ伝送法 | |
| JP3654878B2 (ja) | 出力回路 | |
| KR100609994B1 (ko) | 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로 |