TWI807922B - 使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法 - Google Patents

使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法 Download PDF

Info

Publication number
TWI807922B
TWI807922B TW111126882A TW111126882A TWI807922B TW I807922 B TWI807922 B TW I807922B TW 111126882 A TW111126882 A TW 111126882A TW 111126882 A TW111126882 A TW 111126882A TW I807922 B TWI807922 B TW I807922B
Authority
TW
Taiwan
Prior art keywords
flash memory
data
plane
command
control circuit
Prior art date
Application number
TW111126882A
Other languages
English (en)
Other versions
TW202334822A (zh
Inventor
呂祖漢
顏孝昌
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Application granted granted Critical
Publication of TWI807922B publication Critical patent/TWI807922B/zh
Publication of TW202334822A publication Critical patent/TW202334822A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種快閃記憶體裝置。儲存單元陣列具有第一平面和第二平面並儲存第一資料單元和第二資料單元。當命令暫存器接收並儲存讀取命令或資料切換命令時，資料暫存器緩衝從儲存單元陣列傳送的第一資料單元和第二資料單元。控制電路執行資料切換操作以控制資料暫存器選擇傳送第一和第二資料單元資料單元到輸入/輸出控制電路，以使輸入/輸出控制電路依序地傳輸第一資料單元和第二資料單元因應於讀取命令或資料切換命令通過特定通訊介面連接到快閃記憶體控制器。第一資料單元傳輸之後是第二資料單元傳輸。

Description

使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法
本發明係關於一種快閃記憶體資料通訊機制，特別有關於一種能夠提供多個平面操作的快閃記憶體裝置、快閃記憶體控制器和方法。
一般而言，基於傳統快閃記憶體裝置的電路設計，外部耦接到快閃記憶體裝置的一傳統快閃記憶體控制器，需要發出並發送多個讀取命令，以分別讀取出該傳統的快閃記憶體裝置的多個不同平面的平面資料，這樣的命令序列比較複雜，且也需要等待較長的時間。
因此，本發明的目的之一在於提供一種快閃記憶體裝置、快閃記憶體控制器及相應的方法，以解決上述的問題。
根據本發明的實施例，其揭示了一種快閃記憶體裝置，該快閃記憶體裝置被使用於一儲存裝置中並通過一特定通訊介面來耦接到該儲存裝置的一快閃記憶體控制器，其包括有一輸入/輸出(I/O)控制電路、一命令暫存器、一儲存單元陣列、一資料暫存器以及一控制電路。該儲存單元陣列具有一第一平面和一第二平面，並且至少儲存有對應於該第一平面的一第一資料單元和對應於不同於該第一平面的該第二平面的一第二資料單元。當該命令暫存器接收並儲存有一讀取命令或一資料切換命令時，該資料暫存器會緩衝從該儲存單元陣列所傳送的該第一資料單元和該第二資料單元。該控制電路執行一資料切換操作以控制該資料暫存器選擇該第一資料單元和第二資料單元該並將該第一資料單元和該第二資料單元傳送到該I/O控制電路，以令該I/O控制電路因應於該讀取命令或該資料切換命令通過特定通訊介面依序地傳輸該第一資料單元和該第二資料單元。該第一資料單元的傳輸是被該第二資料單元的傳輸所跟隨。
根據本發明的實施例，揭示了一種將一快閃記憶體裝置用於一儲存裝置中並通過一特定通訊介面耦接到一儲存裝置的一快閃記憶體控制器的方法。該方法包含有：使用一儲存單元陣列，以至少儲存有對應於一第一平面的一第一資料單元和對應於不同於該第一平面的一第二平面的一第二資料單元；當從該快閃記憶體控制器通過該I/O控制電路所發送的一讀取命令或一資料切換命令被該命令暫存器接收和儲存時，使用該資料暫存器來緩衝從該儲存單元陣列所發送的該第一資料單元和該第二資料單元；以及，進行一資料切換操作，以控制該資料暫存器選擇該第一資料單元和該第二資料單元，並將該第一資料單元和該第二資料單元傳送給該I/O控制電路，以令該I/O控制電路因應於該讀取命令或該資料切換命令通過特定通訊介面依序將該第一資料單元和該第二資料單元傳送到該I/O控制電路；該第一資料單元的傳輸之後是該第二資料單元的傳輸。
根據本發明的實施例，揭示了一種快閃記憶體控制器，其用於一儲存裝置中並且通過一特定通訊介面耦接到一儲存裝置的一快閃記憶體裝置。該快閃記憶體控制器包括有一輸入/輸出(I/O)電路和一處理器。該I/O電路通過該特定通訊介面與該快閃記憶體裝置進行耦接，並用於在該快閃記憶體裝置和該處理器之間發送命令和資料。該處理器耦接於該I/O電路，並用以通過該I/O電路及該特定通訊介面將一特定讀取命令或一資料切換命令發送至該快閃記憶體裝置，以使該快閃記憶體裝置執行一資料切換操作以控制該快閃記憶體裝置的資料暫存器選擇並將一第一資料單元和一第二資料單元傳輸到該快閃記憶體裝置的一I/O控制電路，以使該I/O控制電路因應於該特定讀取命令或該資料切換命令通過特定通訊介面依序地傳輸該第一資料單元和該第二資料單元至該快閃記憶體控制器。該第一資料單元的傳輸之後接著是該第二資料單元的傳輸，並且該第一資料單元和該第二資料單元分別與該快閃記憶體裝置的不同平面有相關聯。
根據本發明的實施例，揭示了一種將一快閃記憶體控制器用於一儲存裝置中並通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體裝置的方法。該方法包含有：提供一輸入/輸出(I/O)電路，通過該特定通訊介面耦接於該快閃記憶體裝置，並用於在該快閃記憶體裝置與一處理器之間傳送命令及資料；以及，控制該處理器通過該I/O電路和該特定通訊介面向該快閃記憶體裝置發送一特定讀取命令或一資料切換命令，以使該快閃記憶體裝置執行一資料切換操作以控制該快閃記憶體裝置的資料暫存器選擇並傳輸一第一資料單元和一第二資料單元至該快閃記憶體裝置的一I/O控制電路，以使該I/O控制電路因應於該特定讀取命令或該資料切換命令通過該特定通訊介面依序地傳輸該第一資料單元和該第二資料單元到該快閃記憶體控制器。該第一資料單元的傳輸之後接著是該第二資料單元的傳輸，並且該第一資料單元和該第二資料單元分別與該快閃記憶體裝置的不同平面有相關聯。
根據本發明的實施例，揭示了一種用於一儲存裝置中並且通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體裝置之一快閃記憶體控制器。該快閃記憶體控制器包括有一輸入/輸出(I/O)電路和一處理器。該I/O電路通過該特定通訊介面耦接於該快閃記憶體裝置，並用於在該快閃記憶體裝置與該處理器之間發送命令和資料。該處理器耦接於該I/O電路，並用以控制該I/O電路傳送一資料切換設定特徵訊號至該快閃記憶體裝置，以開啟、關閉或設置該快閃記憶體的一資料切換操作。該快閃記憶體裝置的該資料切換操作用來使該快閃記憶體裝置控制該快閃記憶體裝置的一資料暫存器選擇一第一資料單元和一第二資料單元並將其傳送到該快閃記憶體裝置的一I/O控制電路，使該I/O控制電路因應於該快閃記憶體控制器所發送的一特定讀取命令或一資料切換命令通過該特定通訊介面依序將該第一資料單元和該第二資料單元傳輸到該快閃記憶體控制器。該第一資料單元的傳輸之後接著是該第二資料單元的傳輸，並且該第一資料單元和該第二資料單元分別與該快閃記憶體裝置的不同平面有相關聯。
根據本發明的實施例，揭示了一種將一快閃記憶體控制器用於一儲存裝置中並通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體裝置之方法。該方法包含有：提供一輸入/輸出(I/O)電路，通過該特定通訊介面耦接到該快閃記憶體裝置，用於在該快閃記憶體裝置和一處理器之間發送命令和資料；以及，控制該處理器控制該I/O電路向該快閃記憶體裝置發送一資料切換設定特徵訊號以啟用、關閉或設置該快閃記憶體裝置的一資料切換操作。該快閃記憶體裝置的一資料切換操作用於使該快閃記憶體裝置控制該快閃記憶體裝置的一資料暫存器選擇一第一資料單元和一第二資料單元並將其傳送到該快閃記憶體裝置的一I/O控制電路以使該I/O控制電路因應於該快閃記憶體控制器所發送的一特定讀取命令或一資料切換命令通過該特定通訊介面將該第一資料單元和該第二資料單元依序地傳輸至該快閃記憶體控制器。該第一資料單元的傳輸之後接著是該第二資料單元的傳輸，並且該第一資料單元和該第二資料單元分別與該快閃記憶體裝置的不同平面有相關聯。
根據本發明的實施例，揭示了一種用於一儲存裝置中並且通過該特定通訊介面耦接到該儲存裝置的一快閃記憶體控制器之快閃記憶體裝置。該快閃記憶體裝置包括有一I/O控制電路、一命令暫存器、一位址暫存器、一儲存單元陣列、一資料暫存器、至少一位址解碼器以及一位址控制電路。該I/O控制電路通過特定通訊介面耦接於該快閃記憶體控制器。該命令暫存器耦接於該I/O控制電路，並用於緩衝該快閃記憶體控制器所發送出並通過該I/O控制電路所傳輸的命令資訊。該位址暫存器耦接於該I/O控制電路，並用於緩衝該快閃記憶體控制器所發送並通過該I/O控制電路所傳輸的位址資訊。該儲存單元陣列至少具有一第一平面和不同於該第一平面的一第二平面。該資料暫存器耦接於該儲存單元陣列。該至少一位址解碼器耦接於該儲存單元陣列與該資料暫存器。該位址控制電路耦接於該位址暫存器及該至少一位址解碼器，並用以對於該儲存單元陣列的至少一個平面，控制該至少一位址解碼器存取該位址暫存器所傳送的該位址資訊所指示的至少一資料單元。該位址資訊為第一位址資訊，該第一位址資訊用於該第一平面並由單一個命令序列所攜帶。該位址控制電路用於根據該第一平面的該第一位址資訊自動地產生與該第二平面有關聯的一第二位址資訊，接著因應於該命令暫存器中所緩存的該命令資訊，根據該第一位址資訊和該第二平面的多個資料單元來選擇在該第一平面和該第二平面的多個資料單元，以對該第一平面和該第二平面的該多個資料單元進行一存取操作。
根據本發明的實施例，揭示了上述快閃記憶體裝置的方法。該方法包含有：使用該命令暫存器緩存該快閃記憶體控制器所發送並通過該I/O控制電路所傳輸的一命令資訊；使用該位址暫存器緩存該快閃記憶體控制器所發送並通過該I/O控制電路所傳輸的一位址資訊；使用該位址控制電路，對於該儲存單元陣列的至少一平面，控制該至少一位址解碼器存取由該位址暫存器所傳送的該位址資訊所指示的至少一資料單元；其中，該位址資訊為一第一位址資訊，該第一位址資訊是用於該第一平面並由單一個命令序列所攜帶；使用該位址控制電路的步驟包含有：控制該位址控制電路，根據該第一平面的第一位址資訊，自動產生與該第二平面有關聯的第二位址資訊，以及因應於該命令暫存器中緩存的該命令資訊，基於第一位址資訊和第二位址資訊在該第一平面和該第二平面選擇多個資料單元，以對第一平面和第二平面的多個資料單元進行一存取操作。
根據本發明的實施例，揭示了一種快閃記憶體控制器，該快閃記憶體控制器用於一儲存裝置中並且通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體裝置。該快閃記憶體控制器包括一輸入/輸出(I/O)電路和一處理器。該I/O電路通過該特定通訊介面與該快閃記憶體裝置耦接，並用於在該快閃記憶體裝置和該處理器之間發送命令和資料。該處理器耦接於該I/O電路，並用以通過該I/O電路及該特定通訊介面向該快閃記憶體裝置發送一存取命令或一特定指示命令，以使該快閃記憶體裝置根據該快閃記憶體裝置的一第一平面的一第一位址資訊執行一存取操作，以控制該快閃記憶體裝置產生與該快閃記憶體裝置的一第二平面有相關聯的一第二位址資訊，以及接著因應於該存取命令或該特定指示命令，根據該第一位址資訊和該第二位址資訊來選擇該第一平面和該第二平面上的多個資料單元，以對該第一平面和該第二平面上的該多個資料單元進行該存取操作。
根據本發明的實施例，揭示了一種將一快閃記憶體控制器用於一儲存裝置中並通過一特定通訊介面耦接到一儲存裝置之一快閃記憶體裝置的方法。該方法包含有：提供通過該特定通訊介面耦接到該快閃記憶體裝置的一輸入/輸出(I/O)電路，以在該快閃記憶體裝置和一處理器之間發送命令和資料；以及，使用該處理器通過該I/O電路和該特定通訊介面向該快閃記憶體裝置發送一存取命令或一特定指示命令，以使該快閃記憶體裝置執行一存取操作以控制該快閃記憶體裝置根據該快閃記憶體裝置的一第一平面的一第一位址資訊產生與該快閃記憶體裝置的一第二平面有相關聯的一第二位址資訊，接著因應於該存取命令或該特定指示命令，根據該第一位址資訊和該第二位址資訊，選擇該第一平面和該第二平面上的多個資料單元，以對該第一平面和該第二平面上的該多個資料單元進行該存取操作。
根據本發明的實施例，揭示了一種快閃記憶體控制器，該快閃記憶體控制器用於一儲存裝置中並且通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體裝置。該快閃記憶體控制器包括一輸入/輸出(I/O)電路和一處理器。該I/O電路通過該特定通訊介面與該快閃記憶體裝置耦接，並用於在該快閃記憶體裝置和該處理器之間發送命令和資料。該處理器耦接於該I/O電路，並用以控制該I/O電路發送一設定特徵訊號至該快閃記憶體裝置，以開啟、關閉或設置該快閃記憶體裝置的一存取操作，以使該快閃記憶體裝置執行該存取操作，以控制該快閃記憶體裝置根據該快閃記憶體裝置的一第一平面的一第一位址資訊產生與該快閃記憶體裝置的一第二平面有相關聯的一第二位址資訊，接著因應於一存取命令或一特定指示命令根據該第一位址資訊和該第二位址資訊來選擇該第一平面和該第二平面上的多個資料單元，以對該第一平面和該第二平面上的該多個資料單元進行該存取操作。
根據本發明的實施例，揭示了一種將一快閃記憶體控制器用於一儲存裝置中並通過一特定通訊介面耦接到一儲存裝置之一快閃記憶體裝置的方法。該方法包含有：提供一輸入/輸出(I/O)電路，通過該特定通訊介面耦接到該快閃記憶體裝置，並用於在該快閃記憶體裝置和一處理器之間發送命令和資料；以及，使用該處理器控制該I/O電路向該快閃記憶體裝置發送一設定特徵訊號以啟用、關閉或設置該快閃記憶體裝置的一存取操作，以使該快閃記憶體裝置執行該存取操作，以控制該快閃記憶體裝置根據該快閃記憶體裝置的一第一平面的一第一位址資訊產生與該快閃記憶體裝置的一第二平面有相關聯的一第二位址資訊，接著因應於一存取命令或一特定指示命令並基於該第一位址資訊和該第二位址資訊來來選取該第一平面和該第二平面上的多個資料單元，以對該第一平面和該第二平面上的該多個資料單元進行該存取操作。
根據本發明的實施例，由於可以基於快閃記憶體的機制將多個不同平面的資料單元序列從快閃記憶體裝置依序傳輸到快閃記憶體控制器，因此可以顯著降低命令序列的電路設計的複雜度，同時也可以減少命令傳輸的等待時間。
本發明旨在於提供一種技術解決方案，對於用於快閃記憶體裝置和快閃記憶體控制器之間的通訊以及所有可能的存取/處理操作，其能夠簡化所發出的命令序列的數量以使用單一個命令序列來實現多個命令序列所能夠達到的效果，其中該些存取/處理操作例如是一資料讀取操作、一複製回存讀取操作(copy back read operation)、一擦除操作和不同寫入模式下的寫入/編程操作，例如是SLC(Single-Level Cell)模式、MLC(Multi-Level Cell)模式、TLC（Triple-Level Cell）模式以及QLC（Quad-Level Cell）模式等等。一個簡化的命令序列例如包括有一開始命令、一中間資訊和一結束命令，該結束命令例如是一確認命令(confirm command)，該確認命令是表示該快閃記憶體裝置可以開始執行或進行與該簡化的命令序列有相關聯的一相應操作。應注意的是，該簡化的命令序列的功能實不同於一傳統的命令序列的功能，這是因為簡化的命令序列是用於存取（例如讀取、寫入/編程或擦除）多個平面的一或多個資料單元或所有平面的一或多個資料單元，而傳統的命令序列僅存取一個平面的資料；此外，一或多個資料單元可以指的是一或多個區塊/頁/扇區單元或由一不同資料大小/數量所定義的一或多個其他的資料單元。
第1圖為依照本發明一實施例的儲存裝置100的方塊示意圖。儲存裝置100例如是一快閃記憶體儲存裝置(但不限於)並且包括一記憶體控制器例如是快閃記憶體控制器105以及一記憶裝置例如具有多個快閃記憶體晶片/裸晶(die)的一快閃記憶體裝置110，每一個快閃記憶體晶片/裸晶包括一個或多個不同的快閃記憶體平面，例如有四個平面。然而，在儲存裝置100的不同產品實現中，平面的數量可以是不同的，並且這並非是本發明的限制。
快閃記憶體控制器105至少包括有一處理器1051和一輸入/輸出(I/O)電路1052。該處理器1051耦接於該I/O電路1052，並用於控制該I/O電路1052通過一特定通訊介面來發送存取命令(例如讀取、寫入或擦除命令)至該快閃記憶體裝置110，以控制和存取該快閃記憶體裝置110。該快閃記憶體裝置110包括有一I/O控制電路1101、一邏輯控制電路1102、一控制電路1103、一計數器電路1104、一位址暫存器1105、一命令暫存器1106、一儲存單元陣列(memory cell array)1107、一列位址解碼器1108、一行位址解碼器1109及一資料暫存器1110。應注意的是，在不同的實施例中，從快閃記憶體控制器105傳輸到快閃記憶體裝置110的一命令序列中所包括的位址資料/資訊可以僅由一區塊位址資訊(block address information)所形成，或可以由頁位址資訊(page address information)和區塊位址資訊的組合所形成，或可以由用於不同的處理操作的頁位址資訊、區塊位址資訊和平面位址資訊(plane address information)的組合所形成。此外，平面位址資訊是可選的。一個區塊/頁/平面的位址資訊例如是通過使用一序列號或一索引編號來表示，其索引編號可以在從零到一最大數量的範圍內，其中區塊/頁/平面的位址的最大數量可以是不相同的。快閃記憶體控制器105例如發送一寫入命令、要寫入的資料以及一位址資訊(包括一特定頁位址、一特定區塊位址和一特定平面位址)，而快閃記憶體裝置110在接收到該些通訊訊號之後可以相應地將資料寫入到該特定頁位址、該特定區塊位址和該特定平面位址所對應的一頁單元中。另外，擦除和讀取操作也是類似的運作方式。
快閃記憶體控制器105通過該特定通訊介面耦接到快閃記憶體裝置110並且通過向快閃記憶體裝置110發送一個或多個命令來控制或存取該快閃記憶體裝置110。該特定通訊介面例如包括有至少一訊號埠/接腳以及邏輯控制接腳，訊號埠/接腳例如資料接腳DQ0~DQ7或其他資料接腳（未顯示於第1圖中），邏輯控制接腳例如是命令閂鎖致能(Command Latch Enable)接腳CLE、位址閂鎖致能(Address Latch Enable)接腳ALE、讀取致能(Read Enable)接腳RE和其他邏輯控制接腳。該些資料接腳耦接到I/O控制電路1101，而該些邏輯控制接腳耦接到邏輯控制電路1102。
儲存單元陣列1107具有兩個或多個平面，例如至少具有一第一平面和一第二平面，以分別儲存對應於該第一平面的一第一區塊資料或頁資料以及對應於該第二平面的一第二區塊資料或頁資料，該第二個平面不同於該第一個平面。為了獲得儲存在儲存單元陣列1107的儲存頁中的一個或多個平面的區塊資料或頁資料，快閃記憶體控制器105的處理器1051向快閃記憶體裝置發送一資料讀取命令或一資料切換命令110以控制儲存單元陣列1107將區塊資料或頁資料從儲存頁輸出到資料暫存器1110，並接著控制資料暫存器1110將區塊資料或頁資料輸出到I/O控制電路1101，使得I/O控制電路1101可以通過該特定通訊介面的接腳DQ0~DQ7將區塊資料或頁資料傳送到快閃記憶體控制器105。應注意的是，該資料讀取命令或該資料切換命令的選擇可以由快閃記憶體控制器105和快閃記憶體裝置110預先進行確定或預先協商出。
第2圖為根據本發明一實施例快閃記憶體控制器105依序地向快閃記憶體裝置110發出和發送命令以控制儲存單元陣列1107將區塊資料或頁資料輸出到快閃記憶體裝置110中的資料暫存器1110的示例示意圖。如第2圖所示，在實施例中(但不限於)，快閃記憶體裝置110例如包括四個不同的平面PLN0、PLN1、PLN2和PLN3。資料暫存器1110可以分配相應的緩衝區(buffer)，例如分配四個緩衝區，以分別用於儲存不同平面PLN0、PLN1、PLN2、PLN3的區塊資料或頁資料。當命令暫存器1106接收並儲存相應的資料讀取命令或相應的資料切換命令時，每一個分配的緩衝區可用於緩衝一特定平面的一相應區塊資料或一頁資料。需要注意的是，該些不同平面的區塊資料或頁資料的資料大小/資料量可以是相同的或不同的。
為了從快閃記憶體裝置110中讀出一特定平面的區塊資料或頁資料，快閃記憶體控制器105(或處理器1051會控制I/O電路1052)在如第2圖所示的第一子步驟中會通過特定通訊介面及使用接腳DQ0~DQ7、ALE、以及CLE、RE和其他一或多個接腳，依序發出並發送四個命令序列至快閃記憶體裝置110，每一個命令序列包括一個讀取模式命令（或一頁讀取命令），例如00h（結尾“h”表示十六進位制）、該特定平面的區塊資料或頁資料的多個區塊位址和多個頁位址（例如平面PLN0、PLN1、PLN2和PLN3的位址Addr0、Addr1、Addr2或Addr3)以及例如一多平面命令(multi-plane command)32h(但不限於)的一程序化載入命令(program load command)或例如一讀取第二循環命令(read second cycle command)30h(但不限於)的一確認命令。
例如，在第2圖的第一個子步驟中，快閃記憶體控制器105依序發出並發送該讀取模式命令00h、位址Addr0和多平面命令32h，發出並發送讀取模式命令00h、位址Addr1和多平面命令32h，發出並發送讀取模式命令00h、位址Addr2、多平面命令32h，接著發出並發送讀取模式命令00h、位址Addr3及確認命令30h（但不限於）。舉例來說，在本實施例中，當接收到該確認命令30h時，該快閃記憶體裝置110的控制電路1103就可以得知並確認該第一子步驟的操作已經完成。
在實際應用中，當快閃記憶體控制器105發送該讀取模式命令或該程序化載入命令的命令資料時，快閃記憶體控制器105會控制接腳ALE的訊號為低準位，及控制接腳CLE的訊號為高準位，使得快閃記憶體裝置110可得知經由接腳DQ0~DQ7所接收的資料是命令資料，進而可將接收到的命令資料儲存至第1圖的命令暫存器中。同樣地，當快閃記憶體控制器105發送一個或多個平面的位址資料時，快閃記憶體控制器105會控制接腳ALE的訊號為高準位，及控制接腳CLE的訊號為低準位，使得快閃記憶體裝置110可以得知通過接腳DQ0~DQ7接收到的資料是位址資料，接著可以將接收到的位址資料儲存到第1圖的位址暫存器中。為了說明書簡潔起見，與接腳RE及/或其他接腳例如WE(第1圖中未顯示出)有關的操作不再詳述。
在第2圖的第二個子步驟中，快閃記憶體裝置110的控制電路1103會用於控制列位址解碼器1108和行位址解碼器1109以根據位址暫存器1105中緩存的所接收到的一或多個位址資料與命令暫存器1106中緩存的所接收到的一或多個命令，來控制儲存單元陣列1107向資料暫存器1110輸出相應的區塊資料或頁資料，使得不同平面PLN0、PLN1、PLN2和PLN3的相應的區塊資料或頁資料可以從儲存單元陣列1107被傳輸至資料暫存器1110 的緩衝區中並緩衝在該些緩衝區中。
在一實施例中，當該區塊資料或頁資料被緩存在資料暫存器1110中時，快閃記憶體控制器105可以發出和發送一特定指示命令(例如一特定的資料讀取命令或一資料切換命令)到快閃記憶體裝置110，接著在第2圖的第三子步驟中，控制電路1103可以從資料暫存器1110獲取相應的區塊資料或頁資料，並將其移動到第1圖的I/O控制電路1101，使得在第四子步驟中的I/O控制電路1101可以執行一資料切換操作以控制該資料暫存器1110選擇和傳送不同的區塊資料或頁資料到I/O控制電路1101，以使I/O控制電路1101因應於該特定的資料讀取命令或該資料切換命令，通過該特定通訊介面依序將所選擇的不同區塊資料或頁資料傳送給快閃記憶體控制器105，以從快閃記憶體裝置110回傳或輸出對應的區塊資料或頁資料到快閃記憶體控制器105。例如，一個平面的一個區塊資料或頁資料的傳輸可以被一不同平面的另一個區塊資料或頁資料的傳輸所跟隨。
在本實施例中，該資料切換命令可以從多個保留命令(reserved command)中所決定並選出，例如可以被設置為不同於一標準命令（或一廠商特定命令）的一命令，並且可以使用一保留命令來實現，例如是下表中的命令0Bh、12h、14h、18h、1Bh至1Ch、62h至64h、AAh、76h、82h至83h、86h和8Eh，其中結尾“h”所表示的是十六進位制，此外下表顯示了可用於實現一資料切換命令的一保留命令的不同示例：
類型 運算碼
標準命令集合 00h、05h-06h、10h-11h、15h、20h-32h、35h、3Fh、60h、70h、78h、80h-81h、85h、90h、D0h-D1h、D4h-D5h、D9h、E0h-E2h、ECh-EFh、F1h-F2h、F9h、FAh、FCh、FFh
廠商特定命令 01h-04h、07h-0Ah、0Ch-0Fh、13h、16h-17h、19h-1Ah、1Dh-2Fh、33h-34h、36h-3Eh、40h-5Fh、61h、65h-6Fh、71h-75h、77h、79h-7Fh、84h、87h-8Dh、8Fh、91h-CFh、D2h-D3h、D6h-D8h、Dah-DFh、E3h-EBh、F0h、F3h-F8h、FBh、FDh-FEh
保留命令 0Bh、12h、14h、18h-1Ch、62h-64h、76h、82h-83h、86h、8Eh
如第1圖所示，快閃記憶體裝置110提供一資料切換操作/功能，並且可以執行該資料切換操作以輸出和傳輸儲存在資料暫存器1110中的一個或多個所選定的平面的相應區塊資料或頁資料。實作上，在不同平面PLN0、PLN1、PLN2和PLN3的對應區塊資料或頁資料已經從儲存單元陣列1107傳輸到資料暫存器1110並儲存在資料暫存器1110中之後，快閃記憶體裝置110的控制電路1103可根據儲存在控制電路1103中的位元映射資訊(bit map information)INFO和遮罩值(mask value)VM，因應於快閃記憶體控制器105的要求，控制該位址暫存器1105，令資料暫存器1110中儲存的相應區塊資料或頁資料傳送至I/O控制電路1101並接著被輸出至快閃記憶體控制器105。
位元映射資訊INFO和遮罩值VM可以由快閃記憶體控制器105的處理器1051預先先決定出。該位元映射資訊INFO(或稱為平面位元映射資訊)可以包括有多個位元，每一個位元對應於一個特定平面，並用於指示出當執行或進行該資料切換操作時是否要傳輸該特定平面的一區塊資料或頁資料。該多個位元的數量，亦即該串位元的個數，等於平面的數量相同。該遮罩值VM用於指示出每一個區塊資料或頁資料的位元/位元組的個數（亦即位元/位元組的最大個數），並且該遮罩值VM在快閃記憶體裝置110的每一個產品/實現中可以是不相同的。位元映射資訊INFO和遮罩值VM可由快閃記憶體控制器105的處理器1051在快閃記憶體裝置110接收到該特定資料讀取命令或該資料切換命令之前當快閃記憶體裝置110被供電時所決定。
資料切換操作的一或多個參數也可以由快閃記憶體控制器105的處理器1051所預先決定出。第3圖為根據本發明一實施例快閃記憶體控制器105向快閃記憶體裝置110發送一資料切換設定特徵訊號(data toggle set-feature signal)以設定/設置快閃記憶體裝置110的資料切換操作的特徵資訊或一或多個參數的示例時序圖。如第3圖所示，當快閃記憶體控制器105或快閃記憶體裝置110被供電（或被開啟）時，快閃記憶體控制器105的處理器1051可以控制該I/O電路1052發送一資料切換設定特徵訊號至快閃記憶體裝置110以啟用或關閉快閃記憶體裝置110的資料切換操作或是設置該資料切換操作的一或多個參數。例如，該資料切換設定特徵訊號可以包括例如EFh（但不限於）的一設定特徵訊號（由CMD所指示的循環類型）和跟隨在該設定特徵訊號EFh之後的一資料切換控制資訊。該資料切換控制資訊與快閃記憶體裝置110的多個不同平面的多個傳輸有相關聯，並且其例如包括有一特徵資訊FA(循環類型由ADDR指示)及/或一個或多個參數資料P1、P2、P3和P4(由DIN指示的循環類型)，並被傳輸至快閃記憶體裝置110。如果總共使用的參數資料少於4個，則一個參數資料可以使用一個或多個位元來實現，或是使用一個位元組或多個位元組來實現。所有參數資料的一總資料長度可以設置滿足或匹配快閃記憶體控制器/裝置產品標準中所規定的要求，例如（但不限於），總資料長度可以設置為4個位元組。參數資料的數量並非是本發明的限制。此外，對於設置該資料切換操作的特徵或參數而言，特徵資訊FA的內容會被決定為與該資料切換操作有相關聯，因此當接收到這樣的特徵資訊FA時，快閃記憶體裝置就可以知道後續的參數資料是用來設置該資料切換操作。
在一實施例中，特徵資訊FA可用於指定或定義所要設置的多個不同特徵操作/功能，或是用來指定該資料切換操作所要讀取的多個不同平面的區塊資料或頁資料的多個頁位址(page address)。等效地，特徵資訊FA包括多個切換參數，該多個切換參數分別對應於快閃記憶體裝置110的多個不同平面，例如，一第一平面的一第一切換參數可以是不同於一第二平面的一第二切換參數。此外，在其他實施例中，特徵資訊FA可以攜帶每個裸晶/晶片的位元映射資訊INFO及/或遮罩值VM，該每個裸晶/晶片的位元映射資訊INFO及/或遮罩值VM是由處理器1051所決定或動態調整後再被傳送給快閃記憶體裝置110。可以通過使用特徵資訊FA來設置不同的遮罩值VM的數值。特徵資訊FA的對應資訊和的描述示例如下表所示：
特徵 描述
00h 保留
01h 時序模式
02h NV-DDR2/NV-DDR3/NV-LPDDR4設置
03h-0Fh 保留
10h I/O驅動強度
11h-1Fh 保留
20h DCC、讀取、寫入、TX訓練
21h RX寫入訓練
22h NV-LPDDR4的通道ODT設置
23h 內部VrefQ值
24h-2Fh 保留
30h 外部Vpp設置
31h-4Fh 保留
50h 保留
51h-57h 保留
58h 廠商特定
59h-5Fh 保留
60h 保留
61h 保留
62h-7Fh 廠商特定
80h-FFh 廠商特定
例如，上述保留的示例，例如00h、03h-0Fh、11h-1Fh、24h-2Fh或其他保留位址均可用於實現特徵資訊FA。
該資料切換設定特徵訊號的參數資料P1是用於指示是否啟用(enable)或關閉(disable)該資料切換操作。當參數資料P1被設置為一第一邏輯位元例如“1”時，將被快閃記憶體裝置110所執行的該資料切換操作可以被啟用並被設置為一依序資料讀取模式(sequential data read mode)，該依序資料讀取模式將被用來因應於快閃記憶體控制器105所發送的一資料讀取命令（或一資料切換命令）中所請求的位址資料，根據多個不同平面的序列號，依序地將所有不同平面的區塊資料或頁資料從快閃記憶體裝置110傳輸到快閃記憶體控制器105。而當參數資料P1被設置為例如“0”的一第二邏輯位元時，快閃記憶體裝置110的資料切換操作會被禁用。在這種情況下，資料切換操作的執行會被停止，並且快閃記憶體控制器105每一次想要接收一個平面的區塊資料或頁資料時均需要向快閃記憶體裝置110發送一資料讀取命令。
該資料切換設定特徵訊號的參數資料P2用於指示該資料切換操作是否進入一增強模式(enhance mode)。當參數資料P2被設置為第一邏輯位元“1”時，將由快閃記憶體裝置110所執行的資料切換操作會被設置為增強模式（亦即一部分選擇模式），其被安排用來根據位元映射資訊INFO，從快閃記憶體裝置傳送一部分的該多個不同平面中的一部分的區塊資料或頁資料至快閃記憶體控制器105。也就是說，當參數資料P1指示“1”並且參數資料P2也指示“1”時，快閃記憶體裝置110的控制電路1103被安排用來基於位元映射資訊INFO的資訊，選擇和傳輸一個或多個平面的特定區塊位址或頁位址所對應的區塊資料或頁資料。也就是說，例如，該資料切換操作可以不選擇和不傳輸某一平面的特定區塊/頁的位址所對應的一區塊資料或頁資料，並且不被選擇的某一平面的序號或編號可以位於兩個不同平面的序號或編號之間，其中該兩個不同平面是將會被該資料切換操作所選擇處理並服務、從快閃記憶體裝置110傳輸其資料到快閃記憶體控制器105。另外，當從快閃記憶體控制器所發送的參數資料P1指示“1”並且參數資料P2改為指示“0”時，該控制電路1103就會發送所有平面的特定區塊/頁的位址所對應的區塊資料或頁資料。
該資料切換設定特徵訊號的參數資料P3用於指示是否因應於一資料讀取命令或因應於一資料切換命令來執行該資料切換操作。當參數資料P3被設置為第一邏輯位元“1”時，將會由快閃記憶體裝置110所執行的該資料切換操作被設置為因應於從該快閃記憶體控制器105所發送的一資料切換命令，例如0xAA，來傳輸區塊資料或頁資料。而當參數資料P3被設置為第二邏輯位元“0”時，由快閃記憶體裝置110所執行的該資料切換操作會被設置為因應於從快閃記憶體控制器105所發送的一特定資料讀取命令，例如0x05或0x06，來傳輸區塊資料或頁資料。
該資料切換設定特徵訊號的參數資料P4用於指示該資料切換操作是否使用快閃記憶體裝置110所儲存的一預設遮罩值或是使用從快閃記憶體控制器105所發送的一更新遮罩值來作為該遮罩值VM，以對於一個或多個平面來傳輸特定區塊/頁的位址所對應的區塊資料或頁資料。當參數資料P4被設置為第一邏輯位元“1”時，由快閃記憶體裝置110所執行的該資料切換操作會被設置為根據快閃記憶體裝置110所儲存的預設遮罩值，因應於一資料讀取命令（或一資料切換命令），來傳輸區塊資料或頁資料。或者，當參數資料P4被設置為第二邏輯位元“0”時，由快閃記憶體裝置110所執行的該資料切換操作被設置用來根據從快閃記憶體控制器105所發送的更新遮罩值因應於從快閃記憶體控制器105發送的資料讀取命令（或資料切換命令）來發送區塊資料或頁資料。
此外，在其他實施例中，資料切換的控制資訊還可以包括參數資料P5(第3圖中未示出)，資料切換設定特徵訊號的參數資料P5會用於指示該資料切換操作是否使用從快閃記憶體控制器105所發送的更新的位元映射資訊或是要對於不同平面來自動計算並自行獲得位元映射資訊。當參數資料P5被設置為第一邏輯位元“1”時，由快閃記憶體裝置110所執行的資料切換操作會被設置為根據由快閃記憶體裝置110所自動計算和儲存的一位元映射資訊並因應於一資料讀取命令（或從快閃記憶體控制器105發送的一資料切換命令）來傳輸區塊資料或頁資料。而當參數資料P5被設置為第二邏輯位元“0”時，由快閃記憶體裝置110執行的資料切換操作會被設置為根據由快閃記憶體控制器105更新的位元映射資訊並因應於從快閃記憶體控制器105發送的一資料讀取命令（或一資料切換命令）來傳輸區塊資料或頁資料。
需注意的是，從快閃記憶體控制器105發送到快閃記憶體裝置110的位元映射資訊可以通過使用特徵資訊FA或通過使用從快閃記憶體控制器105所發送的另一切換控制資訊來傳輸，其中另一個切換控制資訊的傳輸可以跟隨於稍後將描述的一資料讀取命令(或一資料切換命令)的傳輸之後。也就是說，基於所動態更新的位元映射資訊，快閃記憶體控制器105的處理器1051可以即時判斷是否要忽略一個特定的平面的特定區塊/頁位址所對應的區塊資料或頁資料，並通知快閃記憶體裝置110其會另傳送上次並沒有請求的一平面的特定區塊/頁的位址所對應的區塊資料或頁資料。例如，原本位元映射資訊可以指示該資料切換操作會傳輸所有平面的特定區塊/頁位址所對應的區塊資料或頁資料，而更新的位元映射資訊可以指示出該資料切換操作不需要傳輸一特定平面的特定區塊/頁位址所對應的區塊資料或頁資料。
第4圖為根據本發明一實施例快閃記憶體控制器105和快閃記憶體裝置110之間的資料切換操作的通訊示例時序圖。如第4圖所示，快閃記憶體控制器105的處理器1051控制該I/O電路1052依序發送一特定資料讀取命令(或一頁面讀取命令)例如0x05(亦即05h)或0x06(亦即06h)、切換控制資訊以及例如0xE0(亦即E0h)的一改變讀取命令(或一改變讀取列命令)至快閃記憶體裝置110，其中十六進位制數可以用前導“0x”或尾端“h”來表示。當接收到該資料讀取命令0x05並且該資料切換操作已經被上述資料切換設定特徵訊號所致能時，快閃記憶體裝置110或控制電路1103可以知道命令0x05之後的資訊是切換控制資訊，並且是用於設置該資料切換操作的參數，其中切換控制資訊的資料量例如可以是兩個位元組(但不限於)。接著，一旦接收到命令0xE0，快閃記憶體裝置110或控制電路1103就可以知道並確認出該切換控制資訊的接收已經完成，並且其可以開始執行該資料切換操作。
該切換控制資訊例如可以包括一個或多個平面的區塊位址和頁位址(例如多周期(multiple-cycle)位址)，並且該切換控制資訊可以被用於指定出要回傳哪一個或哪些區塊資料或頁資料。接著，快閃記憶體裝置110將要回傳的區塊資料或頁資料從資料暫存器1110傳送到I/O控制電路1101，接著I/O控制電路1101就可以通過接腳DQ0~DQ7傳送該個或該些要回傳的區塊資料或頁資料到快閃記憶體控制器105。例如，該改變讀取命令0xE0的傳輸之後緊接著是第一區塊資料或頁資料（亦即對應於第一平面的第一資料單元）的傳輸，其後緊接是第二區塊資料或頁資料的傳輸(亦即第二資料單元對應於第二平面)，而第一區塊資料或頁資料與第二區塊資料或頁資料是分別與快閃記憶體裝置110的不同平面有相關。
實作上，控制電路1103可以儲存快閃記憶體控制器105所預先決定的位元映射資訊，並參考該位元映射資訊來判斷應該從資料暫存器1110傳輸和移動哪一個或哪些區塊資料或頁資料至I/O控制電路1101。該計數器電路1104例如包括有一及閘邏輯電路(用“AND”表示之)和一計數器(用“Counter”表示之)，該計數器用於從零開始運行計數並計數到由控制電路1103所決定出的一特定值，所決定的特定值可以等於一特定資料量的總位元組數對應的該遮罩值VM，該特定資料量例如是一儲存頁的資料量，例如，如果遮罩值VM是有關於一16K位元組的一儲存頁的資料量，則該遮罩值VM例如（但不限於）等於16384，亦即 。每當快閃記憶體控制器105變換/改變RE接腳(亦即讀取致能接腳)的訊號準位時，邏輯控制電路1102會發送一觸發訊號以通知該計數器電路1104，而該計數器電路1104在每次接收到觸發訊號時會遞增其計數值以將其計數值累加一，並接著會將該計數值與所決定的特定值例如遮罩值VM進行比較。而當計數值變成等於遮罩值VM時，該計數器電路1104會發送一中斷訊號至控制電路1103，令該控制電路1103選擇並切換到另一個平面(亦即下一個平面)，接著如有需要的話會將資料暫存器1110的另一個區塊資料或頁資料傳送至I/O控制電路1101，以便該I/O控制電路1101在第一區塊資料或頁資料傳輸完成後能夠將一第二區塊資料或頁資料通過該特定通訊介面傳送至快閃記憶體控制器105。
實作上，在一實施例中，該計數器例如是用於因應於從邏輯控制電路1102所發送來的該觸發訊號來進行計數並將其計數值進行累加一，並且用於將所累加後的計數值輸出到該及閘邏輯電路。該及閘邏輯電路耦接到該計數器並具有一第一輸入、一第二輸入和一輸出，該第一輸入耦接到由控制電路1103所決定的該遮罩值VM (例如16384，對應於具有16K位元組的一儲存頁)，並且該第二輸入耦接到該計數器的輸出以接收該計數值，該及閘邏輯電路對該計數值和該遮罩值VM進行一且邏輯(AND logic)運算，並且僅當該遞增的計數值等於該遮罩值VM時才產生該中斷訊號至控制電路1103。而當發送該中斷訊號時，計數值會重置為零。該及閘邏輯電路的電路結構並非是本發明的限制。
在其他實施例中，該計數器電路1104的初始計數值也可以由控制電路1103設置為該遮罩值，而該計數器會被安排為遞減計數到零，並且該及閘邏輯電路會在遞減時對於該計數值與零來執行該且邏輯運算，而該及閘邏輯電路僅在當該遞減的計數值等於0時才向控制電路1103產生該中斷訊號。如此，控制電路1103在接收到該中斷訊號時，其就可以知道並確認目前所計數的資料量等於了一個特定資料量(例如一個頁資料或一個區塊的資料量)，接著控制電路1103可以控制該位址暫存器1105與該資料暫存器1110來選擇並切換到下一個平面，並在有需要時將該下一個平面的區塊資料或頁資料傳送到該I/O控制電路1101，同時重置該計數器。
例如（但不限於），該位元映射資訊INFO可以記錄有四個位元，以分別表示是否應該傳輸四個平面PLN0~PLN3的資料。例如（但不限於），如果四個位元為“1101”，則表示要傳輸平面PLN0、PLN2和PLN3的特定區塊/頁位址所對應的區塊資料或頁資料，而平面PLN1的特定區塊/頁位址所對應的區塊資料或頁資料不會被傳輸。亦即，在這個例子中，平面PLN1的序號是介於平面PLN0的序號和平面PLN2的序號之間，並且因應於快閃記憶體控制器105所決定的位元映射資訊INFO，該平面PLN1的特定區塊/頁位址所對應的區塊資料或頁資料將不會從資料暫存器1110被傳送到I/O控制電路1101。這樣一來，當控制電路1103第一次接收到該中斷訊號時，控制電路1103就可以知道並確認出當前平面的資料量的傳輸已經結束，並且由於該位元映射資訊INFO指示出只有平面PLN1的資料不會被發送，所以在其參考該位元映射資訊INFO之後接著就可以得知下一個要被傳輸的區塊資料或頁資料是對應於平面PLN2的特定區塊/頁位址的資料。
同理，當控制電路1103第二次接收到該中斷訊號時，控制電路1103就可以知道並確認當前平面的資料量的傳輸已經完畢，並且由於位元映射資訊INFO指示出當前平面為平面PLN2，所以其在參考位元映射資訊INFO之後就可以知道並確認下一個要傳輸的區塊資料或頁資料是對應於平面PLN3的特定區塊/頁位址的資料。
同理，當控制電路1103第三次接收到該中斷訊號時，控制電路1103就可以知道當前平面的資料量的傳輸已經完畢，且其參考位元映射資訊INFO就可以知道當前平面PLN3是最後一個平面，並且停止從資料暫存器1110到I/O控制電路1101的資料傳輸。因此，通過使用遮罩值VM、計數器電路1104的操作以及預先決定的位元映射資訊INFO，快閃記憶體裝置110可以正確地回傳該快閃記憶體控制器105所請求的一個或一些區塊資料或頁資料。如第4圖所示，在接收到確認命令0xE0後，快閃記憶體裝置110可以正確回傳或傳輸該快閃記憶體控制器105所請求的一個或多個區塊資料或頁資料。在此示例中，平面PLN0、PLN2和PLN3的區塊資料或頁資料是依序從快閃記憶體裝置110被傳輸到快閃記憶體控制器105，其中平面PLN3的資料傳輸是跟隨在平面PLN2的資料傳輸之後，平面PLN2的資料傳輸是跟隨在平面PLN0的資料傳輸之後。
應注意的是，在第4圖的實施例中，該遮罩值VM可以因應於快閃記憶體製造商的平面要求而有所不同，並且可以通過使用兩個參數資料P2和P3(例如包括在上述資料切換設定特徵訊號中的兩個位元組)來預先決定。也就是說，當快閃記憶體裝置110被供電時，可以通過使用該資料切換設定特徵訊號來設置遮罩值VM的值。
此外，遮罩值VM也可以由快閃記憶體控制器105的處理器1051分別針對不同的平面來分別進行動態調整。
此外，當快閃記憶體裝置110被供電時，可以通過使用從快閃記憶體控制器105所發送的該資料切換設定特徵訊號中的參數資料P1的位元來啟用快閃記憶體裝置110的資料切換操作，使得可以基於從快閃記憶體控制器105所發送的單一個資料讀取命令（例如0x05或0x06），就可以將不同平面的特定區塊/頁位址所對應的多個對應的區塊資料或頁資料從快閃記憶體裝置110直接並依序地回傳到快閃記憶體控制器105。
應注意的是，在其他實施例中，快閃記憶體控制器105也可以要求快閃記憶體裝置110回傳對應於所有平面PLN0-PLN3的特定區塊/頁位址的資料，此時位元映射資訊INFO可以記錄“1111”(其可以由快閃記憶體控制器105所預先決定)，而第1圖中的控制電路1103會控制該位址暫存器1105，令該資料暫存器1110將對應於特定區塊/頁位址的所有區塊資料或頁資料依序傳送至I/O控制電路1101，使得該I/O控制電路1101能夠再依序將對應於特定區塊/頁位址的所有區塊資料或頁資料傳送給快閃記憶體控制器105。也就是說，一旦從快閃記憶體控制器105接收到一資料讀取命令，快閃記憶體裝置110可以在無需等待快閃記憶體控制器105的另一個資料讀取命令，就回傳一個或多個快閃記憶體控制器105所請求的對應的區塊資料或頁資料至快閃記憶體控制器105。控制電路1103執行的該資料切換操作可以用於因應於僅一個特定資料讀取命令或僅一個資料切換命令來傳輸與儲存單元陣列1107的不同平面有相關聯的一系列區塊資料或頁資料。
在其他實施例中，如果有需要，也可以動態地啟用或關閉該資料切換操作。第5圖為根據本發明一實施例快閃記憶體控制器105向快閃記憶體裝置110發送一資料切換命令例如0xAA(但不限於)以啟用該資料切換操作的操作時序圖。第6圖為根據本發明另一實施例快閃記憶體控制器105向快閃記憶體裝置110發送資料切換命令例如0xAA(但不限於)以啟用該資料切換操作的操作時序圖。如第5圖所示，處理器1051會控制I/O電路1052通過該特定通訊介面依序向快閃記憶體裝置110發送例如0xAA的一資料切換命令、例如0x05或0x06的一特定資料讀取命令、切換控制資訊及例如0xE0的一改變讀取命令，使快閃記憶體裝置110回傳對應於一個或多個平面的特定區塊/頁位址的區塊資料或頁資料。該切換控制資訊包括有多個平面的多個區塊/頁位址。例如，在第5圖中，資料切換命令0xAA可以被設置為在其傳輸之後，接著所跟隨的資料讀取命令0x05（或在其他實施例中為0x06）。該改變讀取命令0xE0的傳輸之後接著是第一區塊資料或頁資料的傳輸，隨後接著可以是第二區塊資料或頁資料的傳輸。
如第6圖所示，資料切換命令0xAA也可以被設置為跟隨在命令0xE0之後。處理器1051控制I/O電路1052通過該特定通訊介面依序傳送資料讀取命令0x05或0x06、切換控制資訊、改變讀取命令0xE0及資料切換命令0xAA到該快閃記憶體裝置110，令快閃記憶體裝置110回傳一個或多個平面的特定區塊/頁位址所對應的區塊資料或頁資料。該切換控制資訊包括有多個平面的多個頁位址。當接收到該資料切換命令0xAA時，即使在只接收到一個資料讀取命令0x05的狀況下，該快閃記憶體裝置110也可以知道並確認出該資料切換操作或功能已經被啟用，並接著傳送一個或多個對應的區塊資料或頁資料到快閃記憶體控制器105。例如，資料切換命令0xAA的傳輸之後緊接著是第一區塊資料或頁資料的傳輸，隨後緊接是第二區塊資料或頁資料的傳輸。
在其他實施例中，上述資料切換命令0xAA也可以用來取代該資料讀取命令0x05或取代該確認命令0xE0。第7圖為根據本發明一實施例快閃記憶體控制器105發送資料切換命令0xAA到快閃記憶體裝置110以啟用該資料切換操作而不發送資料讀取命令0x05的操作時序圖。如第7圖所示，該資料切換命令0xAA可以設置用來取代該資料讀取命令0x05或0x06的功能。處理器1051控制I/O電路1052通過該特定通訊介面依序發送該資料切換命令0xAA、切換控制資訊和改變讀取命令0xE0給快閃記憶體裝置110，令該快閃記憶體裝置110回傳一個或多個平面的特定區塊/頁位址所對應的區塊資料或頁資料。該切換控制資訊包括有多個不同平面的特定區塊/頁的位址資訊，或者僅包括有一起始平面的特定區塊/頁的位址資訊。該資料切換命令0xAA的傳輸之後緊接著是該切換控制資訊，接著緊接著是命令0xE0的傳輸。在第7圖中，當接收到資料切換命令0xAA時，快閃記憶體裝置110就可以知道資料切換操作或功能被啟用並且也可以知道已經接收到資料讀取命令(亦即也是0xAA)的資訊，舉例來說，改變讀取命令0xE0(亦即確認命令)的傳輸之後緊接著是第一平面的第一區塊資料或頁資料的傳輸，再隨後緊接著是第二平面的第二區塊資料或頁資料的傳輸。
第8圖為根據本發明另一實施例快閃記憶體控制器105發送一資料切換命令0xAA到快閃記憶體裝置110以啟用資料切換操作而不發送命令0xE0的操作時序圖。如第8圖所示，資料切換命令0xAA也可設置為取代一改變讀取命令0xE0的功能，以作為確認命令的使用。例如，處理器1051控制I/O電路1052通過該特定通訊介面依序發送一特定資料讀取命令0x05或0x06、切換控制資訊和資料切換命令0xAA到快閃記憶體裝置110，令該快閃記憶體裝置110回傳一個或多個平面的區塊/頁位址資訊所對應的區塊資料或頁資料。該切換控制資訊包括有多個不同平面的多個區塊/頁位址。該資料切換命令0xAA跟著在切換控制資訊之後，而該切換控制資訊跟著在該資料讀取命令0x05之後。如第8圖所示，一旦接收到資料切換命令0xAA，快閃記憶體裝置110就可以知道資料切換操作或功能已經被啟用，並且即使在只接收到只有一個資料讀取命令0x05的狀況下，也可以傳送一個或多個相應的區塊資料或頁資料至快閃記憶體控制器105。例如，在資料切換命令0xAA的傳輸之後緊接著是第一平面的第一區塊資料或頁資料的傳輸，再隨後緊接著是第二平面的第二區塊資料或頁資料的傳輸。
在其他實施例中，快閃記憶體控制器105也可以僅發送該資料切換命令0xAA到快閃記憶體裝置110以啟用資料切換操作並發送該資料讀取命令，而不使用及也不發送該資料讀取命令0x05、切換控制資訊以及命令0xE0。第9圖為根據本發明一實施例的快閃記憶體控制器105僅發送資料切換命令0xAA到快閃記憶體裝置110以啟用資料切換操作的操作時序圖。如第9圖所示，當快閃記憶體裝置110被供電時，快閃記憶體控制器105可以通過使用上述資料切換設定特徵訊號來預先設定該切換控制資訊。通過使用該資料切換設定特徵訊號中的參數，可以將該切換控制資訊從快閃記憶體控制器105發送到快閃記憶體裝置110。在這種情況下，處理器1051係控制I/O電路1052通過該特定通訊介面向快閃記憶體裝置110發送該資料切換命令0xAA，以令該快閃記憶體裝置110回傳一個或多個平面的區塊資料或頁資料。或者，在其他實施例中，處理器1051可以控制I/O電路1052通過該特定通訊介面僅向快閃記憶體裝置110發送該資料切換命令0xAA，令該快閃記憶體裝置110回傳所有不同平面的特定區塊/頁位址資訊所對應的所有區塊資料或所有頁資料，該特定區塊/頁位址資訊可以通過上述的設定特徵訊號來進行設定或設置。一旦接收到該資料切換命令0xAA，快閃記憶體裝置110就可以知道已經接收到一資料讀取命令，該資料切換操作是被啟用，並且立刻就可以開始執行該資料切換操作以回傳一個或多個對應的區塊資料或頁資料至快閃記憶體控制器105。例如，資料切換命令0xAA的傳輸之後緊接著是第一平面的第一區塊資料或頁資料的傳輸，再隨後緊接著是第二平面的第二區塊資料或頁資料的傳輸。如果快閃記憶體控制器105請求一組區塊資料(或一組頁資料)，則在僅資料切換命令0xAA的傳輸之後例如緊接著的就是該組區塊資料或頁資料的傳輸。
另外，需要說明的是，在其他實施例中，該資料切換命令0xAA的傳輸可以位於在一資料讀取命令(例如0x05)的傳輸和一切換控制資訊(亦即區塊/頁的位址資訊)的傳輸之間。或者，在其他實施例中，該資料切換命令0xAA的傳輸可以位於在切換控制資訊的傳輸和命令0xE0的傳輸之間。這些實施例變型也落入本發明的範疇內。
在其他實施例中，本發明另提供了一種技術方案，能夠在一記憶體控制器(例如快閃記憶體控制器105)執行一複製回存讀取操作、一寫入/再程序化操作及/或一擦除操作時簡化從該記憶體控制器發送到一記憶裝置(例如一快閃記憶體裝置)的多個命令序列。需要說明的是，複製回存讀取操作被安排用來為將一些資料從該儲存單元陣列1107複製到快閃記憶體裝置110內的資料暫存器1110中，而其不同於用來讀取從快閃記憶體裝置110發送至快閃記憶體控制器105的資料之一資料讀取操作。更具體來說，本發明所提供的技術方案可以簡化傳統方法所分別發出的多個命令序列，以產生並輸出一簡化過化的命令序列到一快閃記憶體裝置，從而顯著減少快閃記憶體裝置和快閃記憶體控制器之間的命令/位址資訊的通訊量。
第10圖為本發明另一實施例的儲存裝置1000的方塊示意圖。儲存裝置1000例如是一快閃記憶體儲存裝置(但不限於)並且包括例如快閃記憶體控制器105的一記憶體控制器和例如具有多個快閃記憶體晶片/裸晶的快閃記憶體裝置110的一儲存裝置，每一個快閃記憶體晶片/裸晶可以包括一個或多個不同的平面，例如具有四個平面。然而，儲存裝置1000在不同產品應用中其平面數量可以被設計為不同。該處理器1051用來控制I/O電路1052通過上述特定通訊介面向快閃記憶體裝置110發送讀取、寫入/編程、擦除命令等，以控制和存取該快閃記憶體裝置110。快閃記憶體裝置110包括有一I/O控制電路1101、一邏輯控制電路1102、一控制電路1103、一計數器電路1104、一位址暫存器1105、一命令暫存器1106、一儲存單元陣列1107、一列位址解碼器1108、一行位址解碼器1109、一資料暫存器1110及一位址控制電路1112。在第10圖中具有與第1圖中相同或相似參考標號的元件係具有相同或相似的操作與功能，為簡化本發明的說明書，不再詳述。
對於位址控制電路1112的操作，該位址資訊例如是一第一位址資訊，該第一位址資訊是用於對於該第一平面並且由單一個命令序列所攜帶。該位址控制電路1112用於根據該第一平面的第一位址資訊來自動產生與一第二平面相關的一第二位址資訊，接著控制一或多個位址解碼器因應於命令暫存器1106中緩存的命令資訊並基於第一位址資訊和第二位址資訊來選擇第一平面和第二平面的多個資料單元，以對第一平面和第二平面的多個資料單元進行存取操作，其中該存取操作可以是一擦除操作、一寫入操作或是一複製回存讀取操作。
在一實施例中，該位址控制電路1112可以僅因應於所接收到的第一位址資訊而自動產生第二位址資訊，並控制一或多個位址解碼器分別從第一平面和第二平面傳送第一資料單元和第二資料單元到資料暫存器 1110。
此外，該位址控制電路1112也可以因應於從該快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將該第一位址資訊改變為一第三位址資訊，其中該第三位址資訊係指示第一平面的一第三資料單元，以及其可以控制至少一位址解碼器將該第三資料單元從第一平面傳輸到資料暫存器，而不傳輸第一資料單元。
此外，位址控制電路1112也可以因應於快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將該第一位址資訊改變為一第三位址資訊，其中該第三位址資訊指示出不同於該第一平面的一第三平面的一第三資料單元，以及其控制至少一位址解碼器將該第三資料單元從第三平面傳輸到資料暫存器1110，而不傳輸第一平面的第一資料單元。
此外，在一實施例中，位址控制電路1112也可以僅因應於接收到的第一位址資訊來自動產生第二位址資訊，並控制至少一位址解碼器在第一平面和第二平面分別選擇第一資料單元和第二資料單元，以擦除第一資料單元和第二資料單元。
此外，位址控制電路1112也可以因應於從快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將該第一位址資訊改變為一第三位址資訊，其中該第三位址資訊指示出第一平面的一第三資料單元，以及其控制至少一位址解碼器在第一平面選擇該第三資料單元，在不選擇第一資料單元的情況下，擦除該第三資料單元。
此外，位址控制電路1112也可以因應於從快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將第一位址資訊改變為一第三位址資訊，其中該第三位址資訊指示一第三平面的一第三資料單元，以及其控制至少一位址解碼器在第三平面選擇第三資料單元，在不選擇第一平面的第一資料單元的情況下，擦除第三資料單元。
此外，位址控制電路1112也可以僅因應於所接收到的第一位址資訊來自動產生一第二位址資訊，並控制至少一位址解碼器分別選擇第一平面和第二平面的第一資料單元和第二資料單元，將資料寫入第一平面的第一資料單元和第二平面的第二資料單元。
此外，位址控制電路1112也可以因應於從快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將第一位址資訊改變為一第三位址資訊，其中該第三位址資訊指示第一平面的一第三資料單元，以及其控制該至少一位址解碼器選擇第一平面的第三資料單元，而不選擇第一平面的第一資料單元，將資料寫入第一平面的第三資料單元。
此外，位址控制電路1112也可以因應於快閃記憶體控制器105所發送的一位元映射資訊或一設定特徵訊號，自動將第一位址資訊改變為一第三位址資訊，其中該第三位址資訊指示用於不同於第一平面的一第三平面的一第三資料單元，以及其控制至少一位址解碼器選擇第三平面的第三資料單元，而不選擇第一平面的第一資料單元，將資料寫入第三平面的第三資料單元。
實作上，對於一複製回存讀取操作，快閃記憶體控制器105的處理器1051能夠向快閃記憶體裝置110發送一複製回存讀取命令及/或一特定指示命令，以使該位址控制電路1112控制該儲存單元陣列1107將來自多個不同平面的一個或多個區塊/頁的區塊資料或頁資料輸出到該資料暫存器1110。而因應於接收到這樣的複製回存讀取命令及/或該特定指示命令的事件，位址控制電路1112可以控制該列位址解碼器1108和該行位址解碼器1109根據一命令序列所攜帶的一位址資訊、一預設設置或處理器1051所動態設置的一設置來選擇對應的一或多個頁位址、一或多個區塊位址及一或多個平面位址，以將相應的頁資料或區塊資料輸出到資料暫存器1110。應注意的是，一個頁資料可以定義為是一個儲存頁的資料單元，或是也可以定義為是多個儲存頁的資料單元，一區塊資料也可以是一個儲存區塊的資料單元或是多個儲存區塊的資料單元。
例如，與第2圖的第一子步驟中的四個命令序列相比，第11圖顯示了根據本發明一實施例由快閃記憶體控制器105所發送的用於複製回存讀取操作的命令序列的四個示例。每一個示例均可以用於將第2圖的第一子步驟的多個命令序列簡化為一個命令序列。如第11圖所示，在第一示例中，快閃記憶體控制器105的處理器1051控制該I/O電路1052依序發送例如0xAA(亦即AAh)的一特定指示命令、例如0x00(亦即00h)的一複製回存讀取命令、僅包括一個平面位址（例如第m個平面的位址）與對應的區塊/頁位址的位址資訊以及一確認命令例如另一個讀取命令30h（但不限於）至快閃記憶體裝置110；十六進位制數可以用前導“0x”或結尾“h”所表示。
當接收到該特定指示命令0xAA和複製回存讀取命令0x00時，第10圖中的快閃記憶體裝置110或控制電路1103就可以得知複製回存讀取命令0x00之後接著的資訊例如包括有一特定平面(例如第m個平面)的位址資訊。此外，當接收到命令0x30時，快閃記憶體裝置110或控制電路1103可以獲知第2圖中的第一子步驟結束，而位址控制電路1112可以僅根據位址暫存器1105中儲存的第m個平面的位址資訊來控制該列位址解碼器1108和該行位址解碼器1109自動切換使用多個不同平面的位址。例如，該位址控制電路1112可以產生所有平面的位址，並使用所產生的多個位址來控制該列位址解碼器1108和該行位址解碼器1109進行自動位址切換，以選擇在所有不同的平面上對應於特定區塊/頁位址的區塊/頁單元，使得在所有不同的平面上對應於特定區塊/頁位址的頁資料及/或區塊資料均可以從該儲存單元陣列1107被傳輸（或從其複製回存）至資料暫存器1110中。亦即，在收到確認命令0x30後會執行複製回存操作。
此外，在其他實施例中，位址控制電路1112可以基於該預設設置或由快閃記憶體控制器105所動態決定的設置來只產生某一些平面的位址資訊，其中該設置可以由一平面位元映射資訊及/或從快閃記憶體控制器105所發送的區塊位址資訊所決定，該平面位元映射資訊及/或區塊位址資訊也可以通過一設定特徵訊號來設置，其運作將於稍後解釋。該位址控制電路1112可以用於產生一或多個對應的平面位址，並根據該一或多個對應的平面位址來選擇其一或多個對應的位址緩衝器來進行解碼。
在第11圖的第二個示例中，該特定指示命令可以位於複製回存讀取命令和位址資訊之間。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送一複製回存讀取命令例如0x00(亦即00h)、一特定指示命令例如0xAA(亦即AAh)、僅包括一個平面位址(例如第m個平面的位址)和對應的區塊/頁位址資訊的位址資訊以及另一個讀取命令例如30h(但不限於)至快閃記憶體裝置110。在第二示例的其他操作均類似於第一個示例的操作，不再詳述。
此外，在第11圖的第三示例中，該特定指示命令可以位於該位址資訊和命令0x30之間。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送例如0x00(亦即00h)的一複製回存讀取命令、僅包括一個平面位址(例如第m個平面的位址)和對應的區塊/頁位址的位址資訊、一特定指示命令例如0xAA(亦即AAh)以及另一讀取命令例如30h(但不限於)至快閃記憶體裝置110。第三示例的其他操作與上述的第一個示例的操作類似，不再詳述。
此外，在第11圖的第四示例中，該特定指示命令也可以位在命令0x30之後。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送例如0x00(亦即00h)的一複製回存讀取命令、僅包括一個平面位址(例如第m個平面的位址)和對應的區塊/頁位址的位址資訊、另一讀取命令如30h(但不限於)以及該特定指示命令例如0xAA(亦即AAh)至快閃記憶體裝置110。在第四示例的其他操作均類似於第一個示例的操作，不再詳述。
第12圖示出了根據本發明一實施例快閃記憶體控制器105所發送的用於複製回存讀取操作的命令序列的兩個示例。在第12圖的第一個示例中，使用該特定指示命令0xAA來取代複製回存讀取命令0x00的功能，在此情況下，快閃記憶體裝置110可以知道並確認出該命令序列會被簡化，而該命令0xAA之後接著的資訊即是一特定平面(例如第m個平面)的位址資訊與區塊/頁位址資訊。
在第12圖的第二個示例中，該特定指示命令0xAA是用於取代該確認命令0x30的功能，在這種情況下，快閃記憶體裝置110可以在接收到該特定指示命令0xAA之後知道並確認出該該命令序列是被簡化以及該命令序列已經結束。在這兩個示例中的任何一個中，快閃記憶體裝置110在接收到第m個平面的區塊/頁位址之後，是用來僅根據第m個平面的區塊/頁位址資訊來自動產生多個或所有平面的區塊/頁位址，而這能夠有效地將原本多個命令序列簡化為單一個命令序列。
第13圖顯示出了根據本發明一實施例由快閃記憶體控制器105所發送的用於複製回存讀取操作的一命令序列的示例。在第13圖中，在預設的設置下，快閃記憶體裝置110在快閃記憶體裝置110被供電之後會啟用該命令序列簡化操作。快閃記憶體裝置110的設置可以由快閃記憶體控制器105通過一設定特徵訊號的通訊來進行動態地調整。在第13圖的示例中，快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送例如0x00(亦即00h)的一複製回存讀取命令、僅包括一個平面位址(例如第m個平面的位址)以及對應區塊/頁位址資訊之位址資訊以及另一讀取命令例如30h(但不限於)至快閃記憶體裝置110，而不發送上述的特定指示命令0xAA。在這種情況下，快閃記憶體裝置110在接收到上述命令序列之後就可以確認自動位址切換的執行。
第14圖顯示出了根據本發明一實施例由快閃記憶體控制器105所發送的用於一擦除操作的命令序列的四個示例。每一個示例均用於將一擦除操作的命令序列簡化為單一個命令序列。如第14圖的第一個示例所示，快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送一特定指示命令0xAA、一擦除命令例如0x60(亦即60h)、一位址資訊(例如一個平面的(例如第m個平面)的區塊位址資料/資訊以及一確認命令例如0xD0(亦即D0h)至快閃記憶體裝置110，例如，該區塊位址資料可以用來指示出第m個平面的第n區塊的區塊位址（但不限定）。當接收到該特定指示命令0xAA和命令0x60時，第10圖中的快閃記憶體裝置110(或控制電路1103)就可以知道並確認出該命令0x60之後接著的資訊包括有第m個平面的一個或多個區塊位址資訊。此外，當接收到該命令0xD0時，快閃記憶體裝置110(或控制電路1103)就可以用來開始對於包含有第m個平面的多個不同平面上的一或多個區塊位址資訊所對應的一或多個區塊執行該擦除操作。在這種情況下，位址控制電路1112可以自動將第m個平面的區塊位址資訊擴展為包括有第m個平面的多個不同平面的相同區塊位址資訊，例如所有平面上的相同的區塊位址資訊。接著，位址控制電路1112會根據多個不同平面的所擴展的區塊位址資訊，控制該列位址解碼器1108和行位址解碼器1109自動依序切換到一或多個對應位址，以擦除多個不同平面上的一或多個相應的區塊單元。
例如，在一實施例中，在不同平面上與一相同區塊位址資訊所對應的一組區塊單元可以形成一個超級區塊單元。快閃記憶體控制器105可以僅向快閃記憶體裝置110發送單一個命令序列，其中單一個命令序列僅包括一個平面的區塊位址資訊，以令快閃記憶體裝置110擦除在多個不同平面具有所對應的多個區塊單元的一超級區塊單元，而這能夠顯著提高了快閃記憶體裝置110的效能。
類似地，在第14圖的第二個示例中，該特定指示命令可以位於該命令0x60和第m個平面的位址資訊之間。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送一擦除命令0x60、一特定指示命令0xAA、第m個平面的區塊位址資訊以及一確認命令0xD0至快閃記憶體裝置110；第二示例的其他操作與第一示例的操作類似，在此不再贅述。
此外，在第14圖的第三示例中，該特定指示命令0xAA可以位於區塊位址資訊和命令0xD0之間。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序發送一擦除命令0x60、例如具有三個資料週期(three-cycles)的區塊位址資訊、一特定指示命令0xAA及一命令0xD0到快閃記憶體裝置110；第三示例的其他操作與第一示例的操作類似，在此不再贅述。
此外，在第14圖的第四示例中，該特定指示命令0xAA可以位在命令0xD0之後。快閃記憶體控制器105的處理器1051會控制I/O電路1052依序向快閃記憶體裝置110發送一擦除命令0x60、一區塊位址資訊、一命令0xD0及一特定指示命令0xAA；第四示例的其他操作與第一示例的操作類似，在此不再贅述。
第15圖顯示出了根據本發明一實施例快閃記憶體控制器105所發送的用於一擦除操作的一命令序列的兩個示例。在第15圖的第一個示例中，使用該特定指示命令0xAA來取代該擦除命令0x60的功能(亦即不需要發送擦除命令0x60)，在此種情況下，快閃記憶體裝置110可以知道並確認出該命令序列已經被簡化，該命令0xAA之後接著的資訊是一區塊位址資訊。
在第15圖的第二個示例中，該特定指示命令0xAA用來取代該命令0xD0的功能(亦即不需要發送命令0xD0)，在這種情況下，快閃記憶體裝置110可以知道並確認該命令序列已經被簡化並知道該命令0xAA是被簡化的命令序列的結尾。在第15圖的這兩個示例中，在快閃記憶體裝置110在接收到第m個平面的區塊位址資料之後，會自動將第m個平面的區塊位址資料擴展為多個不同平面上的相同的區塊位址資料，而這能夠有效地達到將多個命令序列簡化為單一個命令序列的效果。
第16圖顯示出了根據本發明一實施例由快閃記憶體控制器105所發送的用於一擦除操作的一命令序列的示例。在第16圖中，在預設的設置下，快閃記憶體裝置110會在快閃記憶體裝置110被供電後啟用命令序列的簡化操作。快閃記憶體裝置110的設置可以由快閃記憶體控制器105通過一設定特徵訊號的通訊來進行動態調整。因此，在第16圖的示例中，快閃記憶體控制器105的處理器1051會控制I/O電路1052依序向快閃記憶體裝置110發送一擦除命令0x60、第m個平面的區塊位址資訊和一確認命令0xD0，而不發送上述的該特定指示命令0xAA。快閃記憶體裝置110在接收到該擦除命令0x60或該確認命令0xD0之後，就可以獲知得到特定指示命令0xAA之資訊的相同效果。
此外，在其他實施例中，對於執行該擦除操作，位址控制電路1112可以基於預設的設置或由快閃記憶體控制器105所動態決定的設置，僅根據單一個平面的區塊位址資訊來選擇和產生一部分所選擇的平面的區塊位址資訊，其中該設置可以由一平面位元映射資訊所決定。此外，位址控制電路1112可以基於從快閃記憶體控制器105所發送的該平面位元映射資訊及/或區塊位址資訊來改變一個或多個不同平面的區塊位址資訊，其中該平面位元映射資訊及/或該區塊位址資訊可以通過使用一設定特徵訊號來進行設置，此將於稍後解釋。該位址控制電路1112可用於產生一或多個對應的平面位址，並根據該一或多個對應的平面位址在一或多個位址解碼器中選擇一或多個對應的位址緩衝器來執行解碼操作。
第17圖顯示出了根據本發明一實施例由快閃記憶體控制器105所發送的用於SLC模式的一寫入操作的一命令序列的三個示例。在第17圖的第一個示例中，快閃記憶體控制器105依序發送一SLC編程指令/命令例如0xA2(但不限於)、一特定指示命令0xAA、一頁面編程命令例如命令0x80(但不限於)、第m個平面的區塊位址和頁位址的資訊、要被編程寫入的多個切換頁資料(toggle page data)以及一寫入確認命令例如確認命令0x10(但不限於)至快閃記憶體裝置110。要被寫入的多個切換頁資料例如（但不限於）可包括有要被編程寫入到第m個平面的一儲存頁中的一第一切換頁資料、要被編程寫入到第n個平面的一儲存頁中的一第二切換頁資料、要被編程寫入到第o個平面的一儲存頁中的一第三切換頁面資料以及要被編程寫入到第p個平面的一儲存頁中的一第四切換頁資料。該第m個平面、第n個平面、第o個平面和第p個平面例如是具有索引編號為0、1、2和3的多個平面；然而，在其他示例中，第m個平面也可以是具有索引編號1、2和3的平面之一，這並非是本發明的限制。此外，要被編程寫入的切換頁資料的個數並非是本發明的限制。
在第17圖的第二個示例中，快閃記憶體控制器105依序發送一SLC編程命令0xA2、一頁面編程命令0x80、一特定指示命令0xAA、第m個平面的區塊位址和頁位址的資訊、要被編程寫入的多個切換頁資料以及一寫入確認命令0x10至快閃記憶體裝置110。
在第17圖的第三個示例中，快閃記憶體控制器105會依序發送一特定指示命令0xAA、一SLC編程命令0xA2、一頁面編程命令0x80、第m個平面的區塊位址和頁位址資訊、要編程的多個切換頁資料及一寫入確認命令0x10至快閃記憶體裝置110。
該SLC編程命令0xA2是用於指示出一SLC編程/寫入模式，快閃記憶體裝置110在接收到命令0xA2時就可以得知是在SLC模式下進行寫入操作。該頁面編程命令0x80是用於指示出一編程/寫入操作。此外，一旦接收到該寫入確認命令0x10時，快閃記憶體裝置110就可以開始執行SLC模式的編程操作。在第17圖的這些示例中，快閃記憶體裝置110可以自動將第m個平面中的一儲存頁所對應的區塊位址與頁位址擴展為分別在不同平面(第m個平面、第n個平面、第o個平面和第p個平面)的四個儲存頁(但不限於)所分別對應的區塊位址和頁位址。如此，位址控制電路1112可以控制該列位址解碼器1108和行位址解碼器1109選擇該多個不同平面中多個對應的實體區塊的多個對應儲存頁，使得可以將多個待編程寫入的切換頁資料分別正確地儲存至多個不同平面中的多個所選擇的儲存頁。這能夠有效地提高了將一超級頁資料分別寫入快閃記憶體裝置110的多個不同平面中的多個儲存頁單元的效能。
第18圖顯示出了根據本發明另一實施例由快閃記憶體控制器105所發送的用於SLC模式的一寫入操作的一命令序列的示例。在第18圖，該特定指示命令0xAA可以替代或合併該頁面編程命令0x80的功能。在本例中，快閃記憶體控制器105依序發送一SLC編程命令0xA2、一特定指示命令0xAA、第m個平面的一儲存頁的區塊位址和頁位址的資訊、待編程寫入的多個切換頁資料及一寫入確認命令0x10到快閃記憶體裝置110。在本例中，當接收到特定指示命令0xAA時，快閃記憶體裝置110就可以知道並確認出一頁面寫入/編程的指令或命令所對應的一寫入操作將被執行，並且該命令序列是被簡化的。其他說明描述類似上述，為簡潔起見不再詳述。
第19圖顯示出了根據本發明另一實施例由快閃記憶體控制器105所發送的用於SLC模式的一寫入操作的一命令序列的示例。在第19圖中，快閃記憶體控制器105依序發送一SLC編程命令0xA2、一頁面編程命令0x80、第m個平面的一儲存頁所對應的區塊位址和頁位址資訊、要被編程的多個切換頁資料及一寫入確認命令0x10至快閃記憶體裝置110，而不發送該特定指示命令0xAA。在這個示例中，在預設的設置下，快閃記憶體裝置110可以知道並確認出該命令序列是被簡化過的，因此不需要發送特定指示命令0xAA。等效地，特定指示命令0xAA的功能是合併到該頁面編程命令0x80中並包含在其中。其他描述類似，為簡潔起見不再詳述。
此外，在其他實施例中，用於不同層級的編程模式(例如MLC模式、TLC模式、QLC模式等)的寫入操作的命令序列也可以被簡化為單一個命令序列。第20圖顯示出了根據本發明一實施例快閃記憶體控制器105所發送的用於TLC模式的一寫入操作的一命令序列的兩個示例。在第20圖的第一個示例中，快閃記憶體控制器105依序發送一特定指示命令0xAA、一頁面編程命令0x80、第m個平面的一LSB/CSB/MSB儲存頁所對應的區塊位址和頁位址的資訊、多個待編程寫入的最低有效位元(Least Significant Bit，LSB)切換頁資料、多個待編程寫入的中間有效位元(Center Significant Bit，CSB)切換頁資料、多個待編程寫入的最高有效位元(Most Significant Bit，MSB)切換頁資料以及一確認命令0x10至快閃記憶體裝置110。該多個待編程寫入的LSB切換頁資料例如（但不限於）可以包括有要被編程寫入到第m個平面的一LSB儲存頁的一第一LSB頁資料、要被編程寫入到第n個平面的一LSB儲存頁的一第二LSB頁資料、要被編程寫入到第o個平面的一LSB儲存頁中的一第三LSB頁資料以及要被編程寫入到第p個平面的一LSB儲存頁中的一第四LSB頁資料。該多個待編程寫入的CSB切換頁資料例如（但不限於）可以包括有待編程寫入到第m個平面的一CSB儲存頁的一第一CSB頁資料、待編程寫入到第n個平面的一CSB儲存頁的一第二CSB頁資料、要被編程寫入到第o個平面的一CSB儲存頁的一第三CSB頁資料以及要被編程寫入到第p個平面的一CSB儲存頁的一第四CSB頁資料。類似地，該多個待編程寫入的MSB切換頁資料例如(但不限於)可以包括有待編程寫入到第m個平面的一MSB儲存頁的一第一MSB頁資料、待編程寫入到第n個平面的一MSB儲存頁的一第二MSB頁資料、將被編程寫入到第o個平面的一MSB儲存頁中的一第三MSB頁資料以及將被編程寫入到第p個平面的一MSB儲存頁中的一第四MSB頁資料。應注意的是，要被編程寫入的LSB/CSB/MSB頁資料的數量並非是本發明的限制。
此外，對於多個不同層級模式下的寫入操作而言，在實際應用中，位址控制電路1112(或控制電路1103)可用於記錄和統計或計數已經寫入至該儲存單元陣列1107中的LSB/CSB/MSB頁資料的數量，以便可以將資料正確地寫入該儲存單元陣列1107中的多個相應單元。另外，該計數器電路1104也可用於對資料位元組的數量進行計數和記錄。為簡潔起見，相應的操作不再詳述。
在第20圖的第二個示例中，快閃記憶體控制器105依序發送一頁面編程命令0x80、一特定指示命令0xAA、第m個平面的一LSB/CSB/MSB儲存頁所對應的區塊位址和頁位址的資訊、多個要被編程寫入的LSB切換頁資料、個要被編程寫入的CSB切換頁資料、多個要被編程寫入的MSB切換頁資料及一寫入確認命令0x10至快閃記憶體裝置110。也就是說，該特定指示命令0xAA在被簡化過後的命令序列中的位置也是可以被改變。
在其他實施例中，對於TLC模式的編程寫入來說，一頁面編程命令0x80的功能可以被一特定指示命令0xAA所取代。第21圖顯示出了根據本發明另一實施例快閃記憶體控制器105所發送的用於TLC模式的一寫入操作的一命令序列的示例。在第21圖的示例中，快閃記憶體控制器105依序發送一特定指示命令0xAA、第m個平面的LSB/CSB/MSB儲存頁所對應的區塊位址和頁位址的資訊、多個要被編程寫入的LSB切換頁資料、多個要被編程寫入的CSB切換頁資料、多個要被編程寫入的MSB切換頁資料、及一寫入確認命令0x10至快閃記憶體裝置110。在本例子中，當接收到該特定指示命令0xAA時，快閃記憶體裝置110就可以得知該頁面編程命令0x80所對應的寫入操作將在TLC模式下執行。
例如（但不限於），第m個平面的一LSB/CSB/MSB儲存頁的區塊位址和頁位址的資訊可以有包括一平面編號0所對應的一區塊索引編號30和一頁索引編號3，而該快閃記憶體裝置110的位址控制電路1112基於上述的位址資訊可以自動產生一平面編號（亦即平面位址）1所對應的一區塊索引編號（亦即區塊位址）30和一頁索引編號（亦即頁位址）3、一平面編號2所對應的一區塊索引編號30和一頁索引編號3、一平面編號3所對應的一區塊索引編號30和一頁索引編號3、該平面編號0所對應的一區塊索引編號30和一頁索引編號4、該平面編號1所對應的一區塊索引編號30和一頁索引編號4、該平面編號2所對應的一區塊索引編號30和一頁索引編號4、該平面編號3所對應的一區塊索引編號30和一頁索引編號4、該平面編號0所對應的一區塊索引編號30和一頁索引編號5、該平面編號1所對應的一區塊索引編號30和一頁索引編號5、該平面編號2所對應的一區塊索引編號30和一頁索引編號5、該平面編號3所對應的一區塊索引編號30和一頁索引編號5。
在其他實施例中，位址控制電路1112可以被設置為因應於一個平面上的僅有一個LSB/CSB/MSB儲存頁的頁位址來自動產生多個不同平面中的一LSB/CSB/MSB超級儲存頁的頁位址資訊。.第22圖顯示出了根據本發明另一實施例快閃記憶體控制器105所發送的用於TLC模式的一寫入操作的一命令序列的兩個示例。在第22圖的第一個示例中，快閃記憶體控制器105依序發送三個命令子序列。首先，快閃記憶體控制器105會發送第一命令子序列，第一命令子序列包括有一特定指示命令0xAA、一頁面編程命令0x80、第m個平面的一LSB儲存頁所對應的區塊位址和頁位址的資訊、多個待編程寫入的不同平面的LSB切換頁資料以及一中間確認命令(intermediate confirm command)例如一更改寫入命令(change write command)，該更改寫入命令例如是命令0x1A（但不限於），其中該命令0x1A用於指示出一命令子序列的結尾。接著，快閃記憶體控制器105會發送一第二命令子序列，該第二命令子序列包括一特定指示命令0xAA、一頁面編程命令0x80、第m個平面的一CSB儲存頁所對應的區塊位址和頁位址的資訊、多個待編程寫入的不同平面的CSB切換頁資料及一命令0x1A。最後，快閃記憶體控制器105會發送一第三命令子序列，該第三命令子序列包括一特定指示命令0xAA、一頁面編程命令0x80、第m個平面的一MSB儲存頁所對應的區塊位址和頁位址的資訊、多個待編程寫入的不同平面的MSB切換頁資料及一寫入確認命令0x10。應注意的是，上述命令子序列的順序是可以改變的，例如可以先發送與MSB頁資料相關的一命令子序列，而與LSB頁資料相關的一命令子序列可以於最後時發送。這個實施變型也落入本發明的範疇。
在第2圖的第二個示例中，一特定指示命令0xAA可以位於一頁面編程命令0x80和一對應的位址資訊之間。例如（但不限於），當接收到一第一命令子序列的位址資訊時，例如接收到該平面編號0的區塊索引編號30和頁索引編號3時，快閃記憶體裝置110的位址控制電路1112基於上述的位址資訊可以自動產生該平面編號1的區塊索引編號30和頁索引編號3、該平面編號2的區塊索引編號30和頁索引編號3及該平面編號3的區塊索引編號30和頁索引編號3；區塊/頁索引編號所表示區塊/頁的位址。當接收到該第一命令子序列的命令0x1A時，快閃記憶體裝置110會暫時儲存該多個待編程寫入的LSB頁資料，接著等待下一頁例如CSB頁的寫入操作。接著，快閃記憶體控制器105會發送該第二命令子序列，該第二命令子序列包括有該平面編號0的區塊索引編號30和頁索引編號4(亦即下一頁)，而快閃記憶體裝置110例如會自動產生該平面編號1的區塊索引編號30和頁索引編號4、該平面編號2的區塊索引編號30和頁索引編號4及該平面編號3的區塊索引編號30和頁索引編號4。MSB頁的相關操作也類似於上述的操作，為簡潔起見，不再詳述。
在其他實施例中，一特定指示命令0xAA的功能可以毎合併到一頁面編程命令0x80中並被其所包含，因此不需要另外發送特定指示命令0xAA。第23圖顯示出了根據本發明另一實施例由快閃記憶體控制器105所發送的用於TLC模式的一寫入操作的一命令序列的示例。在第23圖的示例中，快閃記憶體控制器105依序發送一頁面編程命令0x80、第m個平面的一LSB/CSB/MSB儲存頁的區塊位址和頁位址的資訊、多個要被編程寫入的不同平面的LSB切換頁資料、多個要被編程寫入的不同平面的CSB切換頁資料、多個要被編程寫入的不同平面的MSB切換頁資料及一寫入確認命令0x10至快閃記憶體裝置110。其他操作及功能與第21圖的示例中所提及的操作及功能類似，為簡潔起見，不再詳述。
在其他實施例中，命令0x1A的功能可以由特定指示命令0xAA所取代。或者，在其他實施例中，特定指示命令0xAA的功能可以被合併到命令0x80中。第24圖顯示出了根據本發明另一實施例快閃記憶體控制器105所發送的用於TLC模式的一寫入操作的一命令序列的示例。在第24圖的示例中，在多個命令子序列中的特定指示命令0xAA的功能作用和位置均可以被合併到該頁面編程命令0x80中。為簡潔起見，其他描述不再詳述。
此外，第20圖、第21圖與第23圖所分別顯示的多個要被編程寫入的切換頁資料的序列亦可以按照第25圖、第26圖與第27圖所分別顯示的不同順序來重新排列。該多個切換頁資料的序列的傳輸順序可以被重新排列為第m個平面的LSB儲存頁的頁資料、第m個平面的CSB儲存頁的頁資料、第m個平面的MSB儲存頁的頁資料、第n個平面的LSB儲存頁的頁資料、第n個平面的CSB儲存頁的頁資料、第n個平面的MSB儲存頁的頁資料、第o個平面的LSB儲存頁的頁資料、第o個平面的CSB儲存頁的頁資料、第o個平面的MSB儲存頁的頁資料、第p個平面的LSB儲存頁的頁資料、第p個平面的CSB儲存頁的頁資料以及第p個平面的MSB儲存頁的頁資料。這些實施例均並非是本發明的限制。
在上述實施例中，一特定指示命令例如可以通過使用一命令0xAA來實現，並且可以被設置為不同於一標準命令（或一廠商特定命令）並且可以通過使用一保留命令來實現，該保留個令例如是0Bh、12h、14h、18h、1Bh-1Ch、62h-64h、76h、82h-83h、86h和8Eh，其中結尾“h”表示是十六進位制。下表顯示了可用於實現一資料切換命令的一保留命令之不同實施例：
類型 運算碼
標準命令集合 00h、05h-06h、10h-11h、15h、20h-32h、35h、3Fh、60h、70h、78h、80h-81h、85h、90h、D0h-D1h、D4h-D5h、D9h、E0h-E2h、ECh-EFh、F1h-F2h、F9h、FAh、FCh、FFh
廠商特定命令 01h-04h、07h-0Ah、0Ch-0Fh、13h、16h-17h、19h-1Ah、1Dh-2Fh、33h-34h、36h-3Eh、40h-5Fh、61h、65h-6Fh、71h-75h、77h、79h-7Fh、84h、87h-8Dh、8Fh、91h-CFh、D2h-D3h、D6h-D8h、Dah-DFh、E3h-EBh、F0h、F3h-F8h、FBh、FDh-FEh
保留命令 0Bh、12h、14h、18h-1Ch、62h-64h、76h、82h-83h、86h、8Eh
需要說明的是，該特定指示命令的實施例也可以相同於上述的資料切換命令的實施例。這不是本發明的限制。
此外，快閃記憶體控制器105可以通過發送一複製回存讀取的一設定特徵訊號、一擦除的設定特徵訊號或一寫入的設定特徵訊號到快閃記憶體裝置110，來決定、啟用或關閉上述複製回存讀取操作、一擦除操作或一寫入操作的特徵資訊或參數。
第28圖顯示出根據本發明一實施例設置一複製回存讀取操作的特徵或參數的示例示意圖。複製回存讀取的一設定特徵訊號可以包括有一設定特徵訊號（CMD指示的循環類型）EFh（但不限於）和跟隨在該設定特徵訊號EFh之後的一相應控制資訊，該控制資訊例如包括有一特徵資訊FA(循環類型由ADDR指示)及/或一個或多個參數資料PD1、PD2、PD3、PD4和PD5(循環類型由DIN指示)，並被傳輸至快閃記憶體裝置110。參數資料的個數和資料長度並非是本發明的限制，一個參數資料可以使用一個或多個位元來實現，此外，如果總共使用的參數資料的個數少於4個，則可以使用一個位元組或多個位元組來實現。此外，所有參數資料的總資料長度也可以設置為滿足或匹配一快閃記憶體控制器或裝置產品標準中所規定的要求，例如（但不限於），該總資料長度可以設置為四個位元組的資料長度。
對於設定複製回存讀取操作的特徵或參數來說，特徵資訊FA的內容由快閃記憶體控制器105所決定，並與該複製回存讀取操作有關，因此，當快閃記憶體裝置110接收到這樣的特徵資訊FA時，就可以得知後續的參數資料或位元是被用於設置該複製回存讀取操作。例如，參數資料PD1例如由四個位元B0-B3來實現，或更多位元例如八個位元來實現。
用於設置複製回存讀取操作的參數資料PD1的位元B0是用於指示是否啟用或關閉該複製回存讀取操作。當位元B0被設置為第一邏輯位元例如“1”時，由快閃記憶體裝置110所執行的複製回存讀取操作可以被啟用並設置為一循序模式(sequential mode)，快閃記憶體裝置110在該循序模式中會將具有相同區塊/頁位址的資訊且分別位於所有不同平面的多個區塊/頁資料單元從該儲存單元陣列1107依序地傳送到該資料暫存器1110。例如，在這種情況下，快閃記憶體控制器105可以發送一簡化過的命令序列，其中攜帶有一複製回存讀取命令(或一特定指示命令)及指示出平面編號1的一區塊索引編號(亦即區塊位址)30的位址資訊，例如，如果快閃記憶體裝置110具有四個平面，則快閃記憶體裝置110在接收到這種簡化後的命令序列之後就可以自動切換到不同的平面來傳輸具有相同區塊索引編號30並分別對應所有的平面編號0至平面編號3的多個區塊資料單元。
在其他實施例中，快閃記憶體控制器105可以發送一簡化的命令序列，其中攜帶有一複製回存讀取命令（或一特定指示命令）與指示出平面編號1的一區塊索引編號（亦即區塊位址）30的位址資訊，而快閃記憶體裝置110在接收到這樣的簡化的命令序列之後，可以自動切換到不同的平面，並傳輸具有相同區塊索引編號30且分別對應於平面編號1至平面編號3的多個區塊資料單元，以及傳輸下一個對應的區塊資料單元，亦即平面編號0的區塊索引編號31所對應的區塊資料單元。這也落入本發明的範疇。
或者，當位元B0被設置為例如“0”的第二邏輯位元時，快閃記憶體裝置110的複製回存讀取操作會被關閉。在這種情況下，複製回存讀取操作的執行會被關閉和停止，而快閃記憶體控制器105需要向快閃記憶體裝置110發送多個分別包含有不同平面位址/編號資訊的命令序列，以使儲存單元陣列1107將不同平面的相應區塊/頁資料傳送到資料暫存器1110。
另外，用於設置該複製回存讀取操作的參數資料PD1的位元B1是用於指示出該複製回存讀取操作是否使用從快閃記憶體控制器105所發送一更新的位元映射資訊或是其會自動計算並自行計算所獲取位元映射資訊以用於不同的平面。當位元B1被設置為第一邏輯位元“1”時，會基於由快閃記憶體裝置110所自動計算和儲存的一位元映射資訊來執行該複製回存讀取操作。或者，當位元B1被設置為第二邏輯位元“0”時，會基於由快閃記憶體控制器105所更新的位元映射資訊來執行該複製回存讀取操作。應注意的是，從快閃記憶體控制器105發送到的快閃記憶體裝置110之位元映射資訊也可以通過使用特徵資訊FA或通過使用從快閃記憶體控制器105所發送的其他控制資訊/訊號來被傳輸至快閃記憶體裝置110。
第29圖顯示出了快閃記憶體控制器105使用其他的控制資訊/訊號來發送用於設置一複製回存讀取操作的一位元映射資訊的示例。在第29圖中，快閃記憶體控制器105發送一特定指示命令0xAA、一位址資訊、一平面位元映射資訊以及一確認命令例如命令0x30(但不限於)。在其他實施例中，該平面位元映射資訊可以位於該特定指示命令0xAA和該位址資訊之間。該平面位元映射資訊例如可以通過使用至少一位元組(但不限於)來實現以指示出由此命令序列所觸發的一複製回存讀取操作所將選擇的是快閃記憶體裝置110中的哪一個(或哪些)平面。也就是說，當參數資料PD1的位元B1被設置為“0”時，快閃記憶體裝置110可以基於在這樣的命令序列中所接收到的該平面位元映射資訊的內容自動發送由快閃記憶體控制器105所請求或所選擇的平面的相應的一或多個區塊資料單元或一或多個頁資料單元。例如，如果該位址資訊指示出一區塊索引編號30並且該平面位元映射資訊指示“1010”，則快閃記憶體裝置110可以知道並確認其複製回存讀取操作是被安排用來傳輸具有相同的區塊索引編號30並且僅對應於具有平面編號1和3的兩個平面之兩個區塊資料單元。
此外，需要注意的是，該位址資訊中還可以包含另一個平面位元資訊，當參數資料PD1的位元B1被設置為“0”時，快閃記憶體裝置110可以忽略該另一個平面位元資訊。
此外，由於該平面位元映射資訊的關係，當參數資料PD1的位元B1被設置為“0”時，用於觸發一複製回存讀取操作的一命令序列的一訊號長度會不同於當參數資料PD1的位元B1設置為“1”時用於觸發該複製回存讀取操作的一命令序列的一訊號長度。
再度參考第28圖。用於設置該複製回存讀取操作的參數資料PD1的位元B2是用於指示該複製回存讀取操作是否要因應於一複製回存讀取命令來執行或是因應於一特定指示命令來執行。當位元B2設置為第一邏輯位元“1”時，該複製回存讀取操作會被設置為因應於該特定指示命令（例如 0xAA）來執行。在這種情況下，當接收到帶有該特定指示命令的一簡化後的命令序列時，快閃記憶體裝置110會被設置為即使只接收到一個平面編號下，也能夠自動切換和選擇多個不同的平面。當沒有接收到該特定指示命令時，快閃記憶體裝置110會被安排用來僅選擇與從一命令序列中所接收到的平面編號相對應的一平面。或者，當位元B2被設置為第二邏輯位元“0”時，該複製回存讀取操作會被設置為僅因應於複製回存讀取命令例如0x00來執行。在這種情況下，快閃記憶體裝置110在接收到一特定平面編號時並不會切換並也不會選擇另一個不同的平面，該快閃記憶體裝置110只會選擇與所接收到的平面編號所對應的平面。
此外，在其他實施例中，當位元B2設置為“1”時，快閃記憶體裝置110會基於一預設的設置來自動切換和選擇多個不同的平面，而快閃記憶體控制器105除了會發送與該複製回存讀取操作有相關的命令序列，也可以另發送一不同的特定指示命令例如0xBB(但不限於)至快閃記憶體裝置110，以使快閃記憶體裝置110不要切換且不要選擇不同平面。
另外，用於設置該複製回存讀取操作的參數資料PD1的位元B3是用於指示該複製回存讀取操作是否能夠對於不同平面變換一或個多個區塊/頁單元。當位元B3被設置為第一邏輯位元“1”時，該複製回存讀取操作可以因應於從快閃記憶體控制器105所發送的一請求訊號來執行以變換不同平面的區塊/頁的位址/編號。而當位元B3被設置為第二邏輯位元“0”時，該複製回存讀取操作的執行會被設置為對於不同平面的相同的區塊/頁的位址/編號來進行。請參閱第30圖。第30圖顯示出了根據本發明一實施例快閃記憶體控制器105通過發送一特定指示命令0xAA來變換不同平面的區塊/頁的位址/編號的示例。在第30圖中，快閃記憶體控制器105發送一特定指示命令0xAA、一位址資訊、一選擇資訊及一命令0x30。該選擇資訊例如可以使用至少三個位元組(但不限於)來實現，其中一個位元組可以用來指示出當前或動態所選擇/修改的一平面編號，而另外兩個位元組可以用來指示出當前或動態所選擇/修改的一區塊/頁的索引編號；然而，這並非是本發明的限制。例如，該位址資訊可以僅指示出平面編號1和平面編號3，而該選擇資訊可以指示出一不同的平面編號0，以使快閃記憶體裝置110能夠切換到並選擇具有平面編號0的一平面。對於區塊/頁面更改的操作也是相似的，於此不再贅述。
此外，在其他實施例中，對於一複製回存讀取操作，上述選擇資訊可以應用於並位於第11圖、第12圖與第13圖的不同示例中的一位址資訊和一命令0x30之間。在其他實施例中，上述選擇資訊也可以位於一位址資訊和一命令0xAA之間。
此外，參數資料PD1可以包括有其他位元以用於設置該複製回存讀取操作的保留功能。其他參數資料PD2、PD3、PD4和PD5也可以是保留來用於設置該複製回存讀取操作。這並非是本發明的限制。
在其他實施例中，如第28圖所示的設定特徵訊號可以被應用於設置一擦除操作的特徵或參數或是用於設置SLC模式（或MLC/TLC/QLC模式等）的一寫入操作的特徵或參數。在這種情況下，第28圖的設定特徵訊號例如會等效上是一擦除的設定特徵訊號(erase set-feature signal)並包括有一設定特徵訊號EFh和跟隨於該設定特徵訊號EFh之後的一相應的控制資訊。該控制資訊例如包括有與該擦除操作有關的一特徵資訊FA及/或一個或多個參數資料P1、P2、P3、P4和P5，並被傳輸至快閃記憶體裝置110。參數資料的數量和資料長度均並非是本發明的限制。另外，在SLC模式(或MLC/TLC/QLC模式等)的一寫入操作的示例中，第28圖的設定特徵訊號在這種情況下等效上是一寫入的設定特徵訊號(write set-feature signal)，其例如包括一設定特徵訊號EFh和跟隨在設定特徵訊號EFh之後的一相應的控制資訊，該控制資訊例如包括與該寫入操作有關的特徵資訊FA及/或一個或多個參數資料P1、P2、P3、P4和P5，並被傳輸到快閃記憶體裝置110。
對於設置該擦除操作來說，特徵資訊FA的內容會由快閃記憶體控制器105所決定並且會與該擦除操作有關。當接收到這樣的特徵資訊FA時，快閃記憶體裝置110可以知道後續之後的參數資料/位元是被用於設置該擦除操作。舉例來說，參數資料PD1例如由四個位元B0~B3或更多的位元來實現。在本實施例中，參數資料PD1的位元B0用於指示是否啟用或關閉該擦除操作的一循序模式。當位元B0被設置為“1”時，快閃記憶體裝置110所執行的該擦除操作會被啟用並被設置為工作於該循序模式，其中該擦除操作會被安排用來切換以依序處理具有不同平面編號的不同平面，例如，無論快閃記憶體控制器105所發送的位址資訊指示出哪一個平面編號，位址控制電路1112均可以自動切換到具有不同平面編號的不同平面，並且如果快閃記憶體裝置有四個平面，則該擦除操作可以被安排為依序擦除分別對應於平面編號0~3的不同平面所具有的相同區塊索引編號例如30(但不限於)的區塊單元。在其他實施例中，該擦除操作也可以自動切換以擦除具有相同區塊索引編號30且分別對應於平面編號1~3的多個區塊單元，並在具有該平面編號0的平面上擦除具有區塊索引編號31的一區塊資料單元(亦即上述多個區塊單元的下一區塊資料單元)。這也落入本發明的範疇。
另外，當該擦除操作的位元B0設置為“0”時，該擦除操作會被關閉。在這種情況下，因應於一個命令序列而對所有平面進行該擦除操作的執行工作會被關閉和停止，並且快閃記憶體控制器105需要向快閃記憶體裝置110發送分別包含有不同平面資訊的多個命令序列，才能夠擦除不同平面的對應區塊資料單元。
另外，用於擦除操作的參數資料PD1的位元B1是用於指示該擦除操作是否要使用從快閃記憶體控制器105所發送的一更新的位元映射資訊或是要自行針對不同的平面自動計算並獲得其自身的一平面位元映射資訊。當位元B1設置為“1”時，該擦除操作是基於由快閃記憶體裝置110所自動計算和儲存的一平面位元映射資訊來執行。而當位元B1設置為“0”時，會基於由快閃記憶體控制器105所更新的一平面位元映射資訊來執行該擦除操作。
需要注意的是，從快閃記憶體控制器105所發送至快閃記憶體裝置110的一平面位元映射資訊也可以通過使用特徵資訊FA或通過使用從快閃記憶體控制器105所發送的其他的控制資訊/訊號來進行傳輸。第31圖顯示出了根據本發明一實施例快閃記憶體控制器105使用其他的控制資訊/訊號來發送用於設置一擦除操作的一平面位元映射資訊的示例。在第31圖中，快閃記憶體控制器105發送一特定指示命令0xAA、一區塊/頁的位址資訊、一平面位元映射資訊以及一命令0xD0。在其他實施例中，該平面位元映射資訊也可以是位於該特定指示命令0xAA和該位址資訊之間的一位置。該平面位元映射資訊例如可以通過使用至少一位元組(但不限於)來實現，以指示快閃記憶體裝置110的哪一個(哪些)平面是將要由該命令序列所觸發的該擦除操作所處理。也就是說，當參數資料PD1的位元B1設置為“0”時，快閃記憶體裝置110可以基於在這樣的命令序列中接收到的平面位元映射資訊的內容，自動擦除快閃記憶體控制器105所請求的一或多個平面中的一或多個相應的區塊資料單元。
例如，如果該位址資訊指示出一區塊編號30並且該平面位元映射資訊指示出“1010”，則快閃記憶體裝置110就可以知道並確認該擦除操作是被安排用來擦除僅對應於具有平面編號1和3的平面中具有一相同區塊索引編號30的兩個區塊資料單元。此外，需要注意的是，該位址資訊還可以包括一另一平面位元資訊，當參數資料PD1的位元B1被設置為“0”時，快閃記憶體裝置110可以忽略該另一平面位元資訊。此外，由於該平面位元映射資訊的關係，當參數資料PD1的位元B1被設置為“0”時用於觸發該擦除操作的一命令序列的一訊號長度會不同於當參數資料PD1的位元B1被設置為“1”時用於觸發該擦除操作的一命令序列的一訊號長度。
此外，用於設置該擦除操作的參數資料PD1的一位元B2是用於指示該擦除操作是否要因應於一擦除命令或是要因應於一特定指示命令（例如0xAA）來執行。當位元B2被設置為“1”時，該擦除操作會被設置為因應於該特定指示命令0xAA來執行，在這種情況下，即使接收到單一個平面編號，快閃記憶體裝置110也能夠被安排自動切換到並選擇不同的平面。而當位元B2被設置為“0”時，該擦除操作會被設置為僅因應於該擦除命令0x60來執行，在這種情況下，快閃記憶體裝置110不會自動切換去處理不同的平面。再者，在其他實施例中，當位元B2被設置為“1”時，快閃記憶體裝置110會基於預設的設置來自動切換到不同的平面並進行選擇，並且快閃記憶體控制器105也能夠另外發送一不同的特定指示命令例如0xBB(但不限於)至快閃記憶體裝置110，令該快閃記憶體裝置110除了發送與該擦除操作有關的一命令序列之外，並不會切換至不同平面。
再者，用於設置該擦除操作的參數資料PD1的位元B3是用於指示該擦除操作是否可以改變不同平面的一或多個區塊。當位元B3被設置為“1”時，該擦除操作可以因應於從快閃記憶體控制器105發送的一請求訊號來執行以改變不同平面的一區塊的位址/編號。而當位元B3被設置為“0”時，該擦除操作會被設置為對於多個不同平面的相同的區塊的位址/編號來執行。請參閱第32圖。第32圖顯示出了根據本發明一實施例的快閃記憶體控制器105通過發送一特定指示命令0xAA來改變不同平面的區塊的位址/編號的示例。在第32圖中，快閃記憶體控制器105依序發送一特定指示命令0xAA、一位址資訊、一選擇資訊和一擦除確認命令0xD0。該選擇資訊例如可以通過使用至少三個位元組(但不限於)來實現，其中一個位元組可以用來指示當前或動態所選擇/修改的一平面編號，而另外兩個位元組可以用來指示當前或動態所選擇/修改的一區塊編號；然而，這並非是本發明的限制。例如，該位址資訊也可以僅指示出平面編號1和平面編號3，而該選擇資訊可以指示出一不同的平面編號0，以使快閃記憶體裝置110能夠切換到並選擇具有平面編號0的一平面。對於區塊變換的操作來說也類似於上述的操作，於此不再贅述。
此外，參數資料PD1可以包括有其他的位元以用於設置該擦除操作的其他保留的功能。其他參數資料PD2、PD3、PD4和PD5也可以被保留以用於設置該擦除操作。此均並非是本發明的限制。
類似地，對於設置SLC/MLC/TLC/QLC等模式的寫入操作而言，也可以通過由快閃記憶體控制器105發送一寫入設定特徵訊號(write set-feature signal)來決定、啟用或關閉一寫入操作的一特徵資訊或一或多個參數。該寫入設定特徵訊號的一特徵資訊FA是由快閃記憶體控制器105所決定，並與SLC、MLC、TLC、QLC或其他層級的寫入模式下的寫入操作有關聯。該寫入設定特徵訊號的其他格式也類似於上述的擦除設定特徵訊號的格式或上述複製回存讀取的設定特徵訊號的格式，為簡潔起見不再詳述。另外，用於變換不同平面的區塊/頁的單元之該寫入操作的該選擇資訊也可以位於用以觸發SLC/MLC/TLC/QLC模式下的一寫入操作的一簡化後的命令序列中的位址資訊或其他位置之後。
第33圖、第34圖及第35圖分別顯示了根據本發明不同實施例因應於從快閃記憶體控制器105所發送的一請求訊號來變換不同平面中的一或多個區塊位址/編號以進行一擦除操作的示例。在這些示例中，當參數資料PD1的位元B3被設置為“1”時，該擦除操作的執行可以因應於從快閃記憶體控制器105所發送的一請求訊號（例如觸發該擦除操作的一命令序列）來變換不同平面的區塊位址/編號。以下示例的精神及操作均可以適用於資料讀取，複製回存讀取和寫入操作（在SLC，MLC，TLC，QLC等模式下）。換言之，快閃記憶體控制器105可以發送與例如資料讀取、複製回存讀取、擦除或寫入操作的存取操作有相關聯的一簡化過的命令序列，而其中一平面位元映射資訊及/或一區塊位址會被添加於該簡化的命令序列中以指示是否要變換某些平面或區塊的位址資訊。
如第33圖所示，在第一示例中，用於一擦除操作的一平面位元映射資訊可以位於一命令序列中的一位址資訊之前；或者，該平面位元映射資訊也可以位於該命令序列中的該位址資訊之後。快閃記憶體控制器105會依序發送一特定指示命令0xAA、一擦除命令0x60、平面位元映射資訊(例如四個位元“0111”)、一位址資訊例如是與一特定區塊位址/編號(例如區塊位址“A”)有相關聯的位址資料以及一確認命令0xD0。當快閃記憶體控制器105的擦除操作處於該循序模式下時，快閃記憶體裝置110就可以知道在預設的設置中其擦除操作是被安排用來擦除與所有不同平面上的一特定區塊的位址/編號有相關聯的多個區塊資料單元，而當接收到例如攜帶有資訊“0111”的該平面位元映射資訊時（但不限於），快閃記憶體裝置110可以確認在一修改的設置中其擦除操作會被安排用來擦除與具有平面編號1~3的多個平面上的一特定區塊位址/編號有相關聯的多個區塊資料單元，並且不會擦除與一平面編號0的一平面上的一特定區塊位址/編號有相關聯的一區塊資料單元。這有效地達到了快閃記憶體控制器105能夠通過添加一平面位元映射資訊至該擦除操作的一簡化過的命令序列中，直接判斷所要處理的(亦即要進行擦除的)是快閃記憶體裝置110的一部分平面上的區塊資料，而另一個部分平面上的區塊資料沒有要被處理(亦即不進行擦除)。
在第33圖的第二個示例中，快閃記憶體控制器105也可以依序發送一特定指示命令0xAA、一擦除命令0x60、一第一平面位元映射資訊、一位址資訊例如是與一特定區塊位址/編號有相關聯的位址資料、一第二平面位元映射資訊、一區塊位址資訊以及一確認命令0xD0。該區塊位址會指示出要選擇哪一個區塊位址來進行處理（亦即擦除）。該第一平面位元映射資訊及該位址資訊是與該循序模式有相關聯，在循序模式中，快閃記憶體裝置110可以知道在預設的設置中其擦除操作是被安排用來擦除所有不同的平面上的與一特定區塊的位址/編號有相關聯的多個區塊資料單元。該第一平面位元映射資訊可以具有與邏輯位元“1”相同的所有位元。當接收到該第二平面位元映射資訊以及與一修改的設置有相關的一區塊位址資訊，快閃記憶體裝置110就可以確認其擦除操作是被安排用來擦除與一或多個平面上的特定的區塊位址/編號有相關聯的多個區塊資料單元，其中該一或多個平面是由該第二平面位元映射資訊所指示出。所有實施例變型均符合本發明的精神。
如第34圖的第一個示例所示，快閃記憶體控制器105會依序發送一特定指示命令0xAA、一擦除命令0x60、一位址資訊例如是與一特定區塊的位址/編號“A”有相關聯的位址資料、一平面位元映射資訊、一區塊位址資訊及一確認命令0xD0。該平面位元映射資訊例如由四個位元或一個位元組所實現，以指示出要選擇哪一個（或哪些）平面進行處理（亦即擦除），而該區塊位址資訊例如是由兩個位元組所實現以指示出要選擇哪些區塊位址來進行處理（亦即擦除）。例如，位址資訊原本是指示一特定的區塊位址/編號，例如區塊位址“A”，表示出如果沒有接收到平面位元映射資訊和區塊位址資訊的話則是對所有不同平面的區塊位址“A”的區塊資料單元進行擦除操作。
接著，當接收到該平面位元映射資訊，例如分別用於平面編號3、2、1和0的位元“0010”以及接收到該區塊位址資訊例如是區塊位址“B”時，快閃記憶體裝置110(或位址控制電路1112)可以知道並確認出該擦除操作是被安排用來對於該平面位元映射資訊所指出的具有平面編號1的一平面將一區塊位址從“A”改變為“B”。因此，在該擦除操作的循序模式中，在接收到確認命令0xD0後，快閃記憶體控制器105就可以知道是要擦除具有平面編號0、2和3的三個平面上的對應於區塊位址“A”的區塊資料單元，以及是要擦除具有平面編號1的一個平面上的對應於區塊位址“B”的區塊資料單元，並開始執行相關的擦除操作。
類似地，在第34圖的第二個示例中，快閃記憶體控制器105會依序發送一特定指示命令0xAA、一擦除命令0x60、一位址資訊例如是與一區塊位址“A”有相關聯的位址資料、一平面位元映射資訊、一區塊位址資訊以及一確認命令0xD0，其中該平面位元映射資訊例如指示平面編號3、2、1和0的四個位元“0011”以指示出要被選取或處理的兩個平面以及該區塊位址資訊指示出要被選取或處理的區塊位址“B”。因此，當接收到例如“0011”的平面位元映射資訊和例如區塊位址“B”的區塊位址資訊時，快閃記憶體裝置110（或位址控制電路1112）就可以知道並確認出該擦除操作是被安排用來僅對於具有平面編號0和1的兩個平面將其區塊位址從“A”更改變換為“B”。因此，在擦除操作的循序模式中，快閃記憶體控制器105在接收到確認命令0xD0之後就可以開始執行擦除操作，可以擦除具有平面編號2和3的平面上的區塊位址“A”所對應的區塊資料單元，以及擦除具有平面編號0和1的平面上的區塊位址“B”所對應的區塊資料單元。
此外，快閃記憶體控制器105可以對於不同的平面動態地選擇和處理不同的區塊。如第35圖的第一個示例所示，對於擦除操作來說，快閃記憶體控制器105會依序發送一特定指示命令0xAA、一擦除命令0x60、一位址資訊例如是與一特定區塊位址/編號“A”有相關聯的位址資料、一第一平面位元映射資訊、一第一區塊位址資訊例如是區塊位址“B”、一第二平面位元映射資訊、一第二區塊位址資訊例如是區塊位址“C”以及一確認命令0xD0。該第一平面位元映射資訊例如是由四個位元實現，以指示該第一區塊位址資訊例如區塊位址“B”是用於跟哪一個或哪些平面有關，其例如是位元“0001”以分別用於平面編號為3、2、1和0的平面來表示出僅選擇一平面編號為0的平面。此外，該第一個區塊位址資訊例如是由兩個位元組實現，以指示出選擇了區塊位址“B”來進行處理（亦即要被擦除）。該第二平面位元映射資訊例如由四個位元所實現，以指示出該第二區塊位址資訊例如區塊位址“C”是用於跟哪一個或哪些平面有關來進行處理，其例如是四個位元“0010”以分別用於平面編號為3、2、1和0的平面來表示出僅選擇具有一平面編號為1的平面。此外，例如，該第二區塊位址資訊是由兩個位元組實現，以指示出選擇了區塊位址“C”來進行處理（亦即要被擦除）。
因此，在第35圖的第一示例中，在接收到與特定區塊位址/編號“A”有關的一位址資訊之後，快閃記憶體裝置110(或位址控制電路1112)就可以知道在一預設的設置中其擦除操作是被安排用來擦除所有不同平面中區塊位址“A”所對應的區塊資料單元。在接收到依序對應於平面編號3、2、1和0的第一平面位元映射資訊“0001”和該第一區塊位址資訊之後，快閃記憶體裝置110(或位址控制電路1112)就可以在得知一第一修改的方式下平面編號0的區塊位址“A”會被改變並切換到平面編號0的一區塊位址“B”。類似地，在分別接收到平面編號3、2、1、0的第二平面位元映射資訊“0010”以及第二區塊位址資訊之後，快閃記憶體裝置110（或位址控制電路1112）就可以知道在一第二修改的方式下具有平面編號1的平面的區塊位址“A”會被改變並切換到具有平面編號1的平面的另一區塊位址“C”。如此，在接收到確認命令0xD0後，快閃記憶體裝置110(或位址控制電路1112)就可以確認其擦除操作是用來擦除具有平面編號2、3的兩個平面的區塊位址“A”所對應的兩個區塊資料單元，擦除具有平面編號0的一平面的區塊位址“B”所對應的一個區塊資料單元，以及擦除具有平面編號1的一平面的區塊位址“C”所對應的一個區塊資料單元。如此一來，這就可以實現通過從快閃記憶體控制器105僅使用/發送一個簡化過的命令序列到快閃記憶體裝置110來處理(亦即擦除)不同平面的不同區塊位址資訊所對應的多個區塊資料單元。
如第35圖的第二個示例所示，對於擦除操作而言，快閃記憶體控制器105依序發送一特定指示命令0xAA、一擦除命令0x60、一位址資訊例如是與特定一區塊位址/編號“A”有相關聯的位址資料、一第一平面位元映射資訊、一第一區塊位址資訊例如是一區塊位址“B”、一第二平面位元映射資訊、一第二區塊位址資訊例如是一區塊位址“C”以及一確認命令0xD0。該第一平面位元映射資訊例如可以使用一個位元組來實現，以指示選擇哪一個或哪些要被處理的平面是與該第一區塊位址資訊例如是區塊位址“B”有關的，其例如是四個位元“0001”並依序分別用於平面編號3、2、1和0的平面，以表示出是選擇了平面編號為0的一平面。此外，例如，該第一區塊位址資訊是由兩個位元組所實現，以指示出選擇了區塊位址“B”來進行處理（亦即被擦除）。該第二平面位元映射資訊例如由四個位元所實現，以指示出選擇哪一個或哪些要被處理的平面是與該第二區塊位址資訊例如是區塊位址“C”有關的，其例如是位元“0001”並依序分別用於平面編號3、2、1和0的平面，以表示選擇了具有平面編號為0的一平面。此外，例如，第二區塊位址資訊是由兩個位元組所實現，以指示出選擇了區塊位址“C”來進行處理（亦即被擦除）。也就是說，在本實施例中，第一平面位元映射資訊與第二平面位元映射資訊是相同的，並且第一區塊位址資訊與第二區塊位址資訊是不相同的。在這種情況下，在接收到與特定區塊位址/編號“A”有相關的位址資訊之後，快閃記憶體裝置110（或位址控制電路1112）可以得知在一預設的設置中其擦除操作是用來擦除所有不同平面的區塊位址“A”所對應的多個區塊資料單元。而在接收到分別對應於平面編號3、2、1和0的第一平面位元映射資訊例如“0001”及該第一區塊位址資訊之後，快閃記憶體裝置110(或位址控制電路1112)就可以得知在一第一修改的方式下具有平面編號0的平面的區塊位址“A”會被改變並切換到具有平面編號0的平面(亦即相同的平面)的區塊位址“B”。類似地，在分別接收到對應於平面編號3、2、1、0的該第二平面位元映射資訊例如“0001”以及該第二區塊位址資訊之後，快閃記憶體裝置110（或位址控制電路1112）就可以得知在一第二修改的方式中具有平面編號0的平面的區塊位址“B”會再次被改變並切換到同一個平面(對應於平面編號0)中的區塊位址“C”。如此，在接收到確認命令0xD0之後，快閃記憶體裝置110(或位址控制電路1112)就可以確認其擦除操作是用來擦除具有平面編號1~3的三個平面中的區塊位址“A”所對應的三個區塊資料單元，以及用來擦除具有平面編號0的一平面中的區塊位址“C”所對應的一區塊資料單元。如此一來，這可以實現了通過僅從快閃記憶體控制器105向快閃記憶體裝置110發送一個簡化後的命令序列來達到對同一個平面變換其不同區塊位址或編號。
上述使用該平面位元映射資訊和該區塊位址資訊的方法也可以被應用於複製回存讀取操作或寫入操作中的一簡化後的命令序列。例如，在一實施例中，可以將平面位元映射資訊、區塊位址資訊及/或頁位址資訊的其中至少一組插入並定位於一寫入操作的一簡化後的命令序列中的任何位置，以具體地指示出哪一個平面或哪些平面、哪一個區塊或哪些區塊或是哪一個儲存頁或哪些儲存頁是被選取到以進行處理的，而哪一個平面或哪些平面、哪一個區塊或哪些區塊或是哪一個儲存頁或哪些儲存頁是並沒有被選取處理的。類似地，在另一個實施例中，也可以將平面位元映射資訊、區塊位址資訊及/或頁位址資訊的其中至少一組插入並定位於一複製回存讀取操作的一簡化後的命令序列中的任何位置，以具體地指示出哪一個平面或哪些平面、哪一個區塊或哪些區塊或是哪一個儲存頁或哪些儲存頁的資料是要是被選取到並從儲存單元陣列1107讀取到資料暫存器1108中，而哪一個平面或哪些平面、哪一個區塊或哪些區塊或是哪一個儲存頁或哪些儲存頁是並沒有被選取讀取的。為簡化本發明的說明書，相應的操作不再詳述。
再者，對於一簡化後的命令序列，一特定指示命令也可以位於該命令序列中的一起始位置、該命令序列中的一任意中間位置或該命令序列中的一最後的位置。這些實施例變型也落入本發明的範疇。
綜上所述，本發明提供的技術解決方案能夠將多個命令序列簡化為單一個命令序列，以提高快閃記憶體裝置與快閃記憶體控制器之間的通訊效能，從而提高儲存裝置的整體效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,1000:儲存裝置 105:快閃記憶體控制器 110:快閃記憶體裝置 1051:處理器 1052:I/O電路 1101:I/O控制電路 1102:邏輯控制電路 1103:控制電路 1104:計數器電路 1105:位址暫存器 1106:命令暫存器 1107:儲存單元陣列 1108:列位址解碼器 1109:行位址解碼器 1110:資料暫存器 1112:位址控制電路
第1圖為本發明一實施例的一儲存裝置的方塊示意圖。 第2圖為根據本發明一實施例的快閃記憶體控制器依序地向快閃記憶體裝置發出和發送命令以控制儲存單元陣列將資料單元輸出到資料暫存器中的的示例示意圖。 第3圖為根據本發明一實施例快閃記憶體控制器發送一資料切換設定特徵訊號到快閃記憶體裝置以設置/設定快閃記憶體裝置的資料切換運作/操作的一或多個參數的示例時序圖。 第4圖為根據本發明一實施例快閃記憶體控制器和快閃記憶體裝置之間的資料切換操作的通訊示例時序圖。 第5圖為根據本發明一實施例快閃記憶體控制器向快閃記憶體裝置發送一資料切換命令例如0xAA(但不限於)以啟用一資料切換操作的操作時序圖。 第6圖為根據本發明另一實施例快閃記憶體控制器向快閃記憶體裝置發送一資料切換命令0xAA以啟用資料切換操作的操作時序圖。 第7圖為根據本發明一實施例快閃記憶體控制器向快閃記憶體裝置發送一資料切換命令0xAA以啟用資料切換操作而不發送一讀取命令0x05的操作時序圖。 第8圖為根據本發明另一實施例快閃記憶體控制器向快閃記憶體裝置發送資料切換命令0xAA以啟用資料切換操作而不發送命令0xE0的操作時序圖。 第9圖為根據本發明一實施例快閃記憶體控制器僅發送資料切換命令0xAA至快閃記憶體裝置以啟用資料切換操作的操作時序圖。 第10圖為本發明另一實施例一儲存裝置的方塊示意圖。 第11圖為根據本發明一實施例快閃記憶體控制器所發送的用於一複製回存讀取操作的一命令序列的四個不同示例的示意圖。 第12圖為根據本發明一實施例快閃記憶體控制器所發送的用於該複製回存讀取操作的一命令序列的兩個不同示例的示意圖。 第13圖為根據本發明一實施例的由快閃記憶體控制器所發送的用於複製回存讀取操作的一命令序列的示例的示意圖。 第14圖為根據本發明一實施例快閃記憶體控制器所發送的用於一擦除操作的命令序列的四個不同示例的示意圖。 第15圖為根據本發明一實施例快閃記憶體控制器所發送的用於擦除操作的命令序列的兩個示例的示意圖。 第16圖為根據本發明一實施例由快閃記憶體控制器所發送的用於擦除操作的命令序列的一示例的示意圖。 第17圖為根據本發明一實施例快閃記憶體控制器所發送的用於SLC模式的一寫入操作的命令序列的三個不同示例的示意圖。 第18圖為根據本發明另一實施例由快閃記憶體控制器所發送的用於SLC模式的一寫入操作的命令序列的一示例的示意圖。 第19圖為根據本發明另一實施例由快閃記憶體控制器所發送的用於SLC模式的一寫入操作的命令序列的一示例的示意圖。 第20圖為根據本發明一實施例快閃記憶體控制器所發送的用於TLC模式的一寫入操作的命令序列的兩個不同示例的示意圖。 第21圖為根據本發明另一實施例由快閃記憶體控制器所發送的用於TLC模式的一寫入操作的命令序列的一示例的示意圖。 第22圖為根據本發明另一實施例快閃記憶體控制器所發送的用於TLC模式的一寫入操作的命令序列的兩個示例的示意圖。 第23圖為根據本發明另一實施例由快閃記憶體控制器所發送的用於TLC模式的一寫入操作的命令序列的一示例的示意圖。 第24圖為根據本發明另一實施例由快閃記憶體控制器所發送的用於TLC模式的寫入操作的命令序列的一示例的示意圖。 第25圖為根據本發明另一實施例快閃記憶體控制器所發送的用於TLC模式的寫入操作的命令序列的兩個示例的示意圖。 第26圖為本發明其他實施例快閃記憶體控制器所發送的用於TLC模式的寫入操作的命令序列的一示例的示意圖。 第27圖為本發明其他實施例快閃記憶體控制器所發送的用於TLC模式的寫入操作的命令序列的一示例的示意圖。 第28圖為根據本發明一實施例的設定該複製回存讀取操作的特徵或參數的示例示意圖。 第29圖為快閃記憶體控制器使用其他控制資訊/訊號來發送用於設定該複製回存讀取動作的位元映射資訊的一示例示意圖。 第30圖為根據本發明一實施例快閃記憶體控制器通過發送特定指示命令0xAA來改變一不同平面的一區塊/頁的位址(或編號)的一示例的示意圖。 第31圖為根據本發明一實施例快閃記憶體控制器使用其他控制資訊/訊號來發送用於設定擦除操作的一平面位元映射資訊的一示例的示意圖。 第32圖為根據本發明一實施例快閃記憶體控制器通過發送特定指示命令0xAA來改變一不同平面的一區塊位址(或編號)的一示例的示意圖。 第33圖為根據本發明一實施例因應於從快閃記憶體控制器所發送出的一請求訊號來改變用於擦除操作的一或多個不同平面的一或多個區塊位址(或編號)的多個示例的示意圖。 第34圖為根據本發明其他實施例因應於從快閃記憶體控制器發送的請求訊號來改變用於擦除操作的一或多個不同平面的一或多個區塊位址(或編號)的示例示意圖。 第35圖為根據本發明其他實施例因應於從快閃記憶體控制器發送的請求訊號來改變用於擦除操作的一或多個不同平面的一或多個區塊位址(或編號)的示例示意圖。
100:儲存裝置
105:快閃記憶體控制器
110:快閃記憶體裝置
1051:處理器
1052:I/O電路
1101:I/O控制電路
1102:邏輯控制電路
1103:控制電路
1104:計數器電路
1105:位址暫存器
1106:命令暫存器
1107:儲存單元陣列
1108:列位址解碼器
1109:行位址解碼器
1110:資料暫存器

Claims (20)

  1. 一種使用於一儲存裝置中的快閃記憶體裝置，通過一特定通訊介面耦接於該儲存裝置的一快閃記憶體控制器，並包含有： 一輸入/輸出控制電路，通過該特定通訊介面耦接該快閃記憶體控制器； 一命令暫存器，耦接該輸入/輸出控制電路； 一儲存單元陣列，具有一第一平面和一第二平面，用於至少儲存對應於該第一平面的一第一資料單元和對應於不同於該第一平面的一第二平面的一第二資料單元； 一資料暫存器，耦接於該儲存單元陣列，用於當該命令暫存器接收並儲存從該快閃記憶體控制器所傳送並通過該輸入/輸出控制電路的一特定讀取命令或一資料切換命令時，緩存從該儲存單元陣列所傳送過來的該第一資料單元與該第二資料單元；以及 一控制電路，耦接該命令暫存器、該資料暫存器以及該儲存單元陣列，用以因應於從該快閃記憶體控制器通過該輸入/輸出控制電路所傳輸並儲存在該命令暫存器中的該特定讀取命令或該資料切換命令來執行一資料切換操作，以控制該資料暫存器來選擇並傳送該第一資料單元與該第二資料單元至該輸入/輸出控制電路，令該輸入/輸出控制電路將該第一資料單元和該第二資料單元通過該特定通訊介面依序地傳輸到該快閃記憶體控制器；該第一資料單元的傳輸之後緊接著的是該第二資料單元的傳輸。
  2. 如申請專利範圍第1項所述的快閃記憶體裝置，另包含有： 一邏輯控制電路，通過該特定通訊介面耦接於該快閃記憶體控制器，以及耦接於該控制電路；以及 一計數器電路，耦接於該邏輯控制電路及該控制電路； 其中，每當該快閃記憶體控制器改變該特定通訊介面的一讀取致能接腳的一訊號準位時，該邏輯控制電路會向該計數器電路發送一觸發訊號，而該計數器電路是用於在每次接收到該觸發訊號時對一計數值進行計數；以及，當該計數值變得等於一遮罩值時，該計數器電路會向該控制電路發送一中斷訊號，令該控制電路選擇該第二資料單元作為一下一個資料單元，以及將該第二資料單元從該資料暫存器傳送到該輸入/輸出控制電路，以在該第一資料單元的傳輸完成之後，通過該特定通訊介面將該第二資料單元從該輸入/輸出控制電路傳輸至該快閃記憶體控制器。
  3. 如申請專利範圍第2項所述的快閃記憶體裝置，其中，該控制電路是用以儲存該快閃記憶體控制器所預設的一位元映射資訊及該遮罩值，而該位元映射資訊包括有多個位元，每一位元是用於指示出在執行該資料切換操作時是否要傳輸一特定平面的一資料單元。
  4. 如申請專利範圍第3項所述的快閃記憶體裝置，其中，在接收到該特定讀取命令或該資料切換命令之前，當該快閃記憶體裝置被供電時，該位元映射資訊及該遮罩值是由該快閃記憶體控制器所決定。
  5. 如申請專利範圍第4項所述的快閃記憶體裝置，其中，該位元映射資訊與該遮罩值是由從該快閃記憶體控制器所發送的一資料切換設定特徵訊號所設置的。
  6. 如申請專利範圍第2項所述的快閃記憶體裝置，其中，該計數器電路包含有： 一計數器，用於因應於從該邏輯控制電路所發送來的該觸發訊號來對該計數值進行計數和遞增累加一，並將遞增後的該計數值輸出到一及閘邏輯電路；以及 該及閘邏輯電路，耦接到該計數器，具有耦接到該遮罩值的一第一輸入、耦接到該計數器的一輸出以接收遞增後的該計數值的一第二輸入以及一輸出；該及閘邏輯電路是用來對遞增後的該計數值和該遮罩值進行一且邏輯運算，以及僅當遞增後的該計數值等於該遮罩值時才向該控制電路產生該中斷訊號。
  7. 如申請專利範圍第2項所述的快閃記憶體裝置，其中，該計數器電路包含有： 一計數器，用於因應於從該邏輯控制電路所傳送來的該觸發訊號，來對該計數值進行計數從該遮罩值開始遞減計數一，並將遞減後的該計數值輸出到一及閘邏輯電路；以及 該及閘邏輯電路，耦接到該計數器，具有耦接到一零值的一第一輸入、耦接到該計數器的一輸出以接收遞減後的該計數值的一第二輸入以及一輸出；該及閘邏輯電路是用來對遞減後的該計數值和該零值進行一且邏輯運算，以及僅當遞減後的該計數值等於該零值時才向該控制電路產生該中斷訊號。
  8. 如申請專利範圍第2項所述的快閃記憶體裝置，其中，該遮罩值是由該快閃記憶體控制器分別對於該第一平面和該第二平面進行動態地調整。
  9. 如申請專利範圍第1項所述的快閃記憶體裝置，其中，該儲存單元陣列具有一另一平面，該另一平面的一序號介於該第一平面的一序號與該第二平面的一序號之間；因應於該快閃記憶體控制器所決定的一位元映射資訊，該另一平面的一資料單元不會從該資料暫存器被傳輸到該輸入/輸出控制電路。
  10. 如申請專利範圍第1項所述的快閃記憶體裝置，其中，由該控制電路所執行的該資料切換操作是因應於單一個特定讀取命令或因應於單一個資料切換命令來傳輸與該儲存單元陣列的多個不同平面有相關聯的一連串的資料單元序列。
  11. 一種將一快閃記憶體裝置用於一儲存裝置中並通過一特定通訊介面耦接到該儲存裝置的一快閃記憶體控制器的方法，該快閃記憶體裝置具有一輸入/輸出控制電路、一命令暫存器、一儲存單元陣列、一資料暫存器和一控制電路，該輸入/輸出控制電路通過該特定通訊介面耦接到該快閃記憶體控制器，該命令暫存器耦接到該輸入/輸出控制電路，該儲存單元陣列具有一第一平面和一第二平面，以及該方法包含有： 使用該儲存單元陣列至少儲存對應於一第一平面的一第一資料單元以及對應於不同於該第一平面的一第二平面的一第二資料單元； 當該命令暫存器接收並儲存從該快閃記憶體控制器所傳送並通過該輸入/輸出控制電路的一特定讀取命令或一資料切換命令時，使用該資料暫存器來緩存從該儲存單元陣列所傳送過來的該第一資料單元與該第二資料單元；以及 因應於從該快閃記憶體控制器通過該輸入/輸出控制電路所傳輸並儲存在該命令暫存器中的該特定讀取命令或該資料切換命令來執行一資料切換操作，以控制該資料暫存器來選擇並傳送該第一資料單元與該第二資料單元至該輸入/輸出控制電路，令該輸入/輸出控制電路將該第一資料單元和該第二資料單元通過該特定通訊介面依序地傳輸到該快閃記憶體控制器； 其中該第一資料單元的傳輸之後緊接著的是該第二資料單元的傳輸。
  12. 如申請專利範圍第11項所述的方法，另包含有： 提供一邏輯控制電路，通過該特定通訊介面耦接於該快閃記憶體控制器，並耦接於該控制電路； 提供一計數器電路，耦接於該邏輯控制電路及該控制電路； 每當該快閃記憶體控制器改變該特定通訊介面的一讀取致能接腳的一訊號準位時，使用該邏輯控制電路向該計數器電路發送一觸發訊號； 在每次接收到該觸發訊號時，使用該計數器電路對一計數值進行計數；以及 當該計數值變得等於一遮罩值時，使用該計數器電路向該控制電路發送一中斷訊號，令該控制電路選擇該第二資料單元作為一下一個資料單元，以及將該第二資料單元從該資料暫存器傳送到該輸入/輸出控制電路，以在該第一資料單元的傳輸完成之後，通過該特定通訊介面將該第二資料單元從該輸入/輸出控制電路傳輸至該快閃記憶體控制器。
  13. 如申請專利範圍第12項所述的方法，另包含有： 使用該控制電路來儲存該快閃記憶體控制器所預設的一位元映射資訊及該遮罩值，而該位元映射資訊包括有多個位元，每一位元是用於指示出在執行該資料切換操作時是否要傳輸一特定平面的一資料單元。
  14. 如申請專利範圍第13項所述的方法，其中，在接收到該特定讀取命令或該資料切換命令之前，當該快閃記憶體裝置被供電時，該位元映射資訊及該遮罩值是由該快閃記憶體控制器所決定。
  15. 如申請專利範圍第14項所述的方法，其中，該位元映射資訊與該遮罩值是由從該快閃記憶體控制器所發送的一資料切換設定特徵訊號所設置的。
  16. 如申請專利範圍第12項所述的方法，其中，該計數器電路包括一計數器和一及閘邏輯電路，並且該方法另包含有： 因應於從該邏輯控制電路所發送來的該觸發訊號，使用該計數器來對該計數值進行計數和遞增累加一； 將遞增後的該計數值輸出到該及閘邏輯電路； 使用該及閘邏輯電路對遞增後的該計數值和該遮罩值進行一且邏輯運算；以及 僅當遞增後的該計數值等於該遮罩值時才向該控制電路產生該中斷訊號。
  17. 如申請專利範圍第12項所述的方法，其中，該計數器電路包括一計數器和一及閘邏輯電路，並且該方法另包含有： 使用該計數器從該遮罩值開始遞減； 因應於從該邏輯控制電路所傳送來的該觸發訊號，將該計數值遞減計數一； 將遞減後的該計數值輸出到該及閘邏輯電路； 使用該及閘邏輯電路對遞減後的該計數值和一零值進行一且邏輯運算；以及 僅當遞減後的該計數值等於該零值時才向該控制電路產生該中斷訊號。
  18. 如申請專利範圍第12項所述的方法，其中，該遮罩值是由該快閃記憶體控制器分別對於該第一平面和該第二平面進行動態地調整。
  19. 如申請專利範圍第11項所述的方法，其中，該儲存單元陣列具有一另一平面，該另一平面的一序號介於該第一平面的一序號與該第二平面的一序號之間；因應於該快閃記憶體控制器所決定的一位元映射資訊，該另一平面的一資料單元不會從該資料暫存器被傳輸到該輸入/輸出控制電路。
  20. 如申請專利範圍第11項所述的方法，其中，由該控制電路所執行的該資料切換操作是因應於單一個特定讀取命令或因應於單一個資料切換命令來傳輸與該儲存單元陣列的多個不同平面有相關聯的一連串的資料單元序列。
TW111126882A 2022-02-24 2022-07-18 使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法 TWI807922B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/679,111 2022-02-24
US17/679,111 US11977776B2 (en) 2022-02-24 2022-02-24 Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes

Publications (2)

Publication Number Publication Date
TWI807922B true TWI807922B (zh) 2023-07-01
TW202334822A TW202334822A (zh) 2023-09-01

Family

ID=87574059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126882A TWI807922B (zh) 2022-02-24 2022-07-18 使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法

Country Status (3)

Country Link
US (1) US11977776B2 (zh)
CN (1) CN116705113A (zh)
TW (1) TWI807922B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11972146B2 (en) * 2022-02-24 2024-04-30 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11977752B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090052397A1 (en) * 2007-08-13 2009-02-26 Qualcomm Incorporated Optimizing in-order delivery of data packets during wireless communication handover
US9122611B2 (en) * 2009-08-26 2015-09-01 Phison Electronics Corp. Method for giving read commands and reading data, and controller and storage system using the same
TW201937381A (zh) * 2018-03-01 2019-09-16 南韓商三星電子股份有限公司 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置
TW202028985A (zh) * 2019-01-30 2020-08-01 日商東芝記憶體股份有限公司 半導體記憶裝置
TW202034173A (zh) * 2018-12-28 2020-09-16 美商美光科技公司 基於記憶體使用模式降低系統主動功率

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348788A (ja) 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置及び携帯電子機器
US7280398B1 (en) 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
US20090049232A1 (en) 2007-08-17 2009-02-19 Sandeep Brahmadathan Execute-in-place implementation for a nand device
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
US8762621B2 (en) 2008-10-28 2014-06-24 Micron Technology, Inc. Logical unit operation
US8359431B2 (en) * 2009-08-20 2013-01-22 Hitachi, Ltd. Storage subsystem and its data processing method for reducing the amount of data to be stored in a semiconductor nonvolatile memory
TWI399643B (zh) 2009-12-31 2013-06-21 Phison Electronics Corp 快閃記憶體儲存系統及其控制器與資料寫入方法
JP2011154556A (ja) 2010-01-27 2011-08-11 Toshiba Corp 半導体記憶装置
KR20120068192A (ko) 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 플래시 메모리 장치 및 그 동작 방법
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US9164837B2 (en) 2013-09-12 2015-10-20 Seagate Technology Llc Transfer unit management
JP2015176309A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
US9524799B2 (en) * 2014-12-30 2016-12-20 Sandisk Technologies Llc Method and apparatus to tune a toggle mode interface
JP6359491B2 (ja) 2015-06-12 2018-07-18 東芝メモリ株式会社 半導体記憶装置
KR102465321B1 (ko) 2016-03-02 2022-11-11 에스케이하이닉스 주식회사 데이터 저장 장치
JP6753746B2 (ja) 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
TW201814489A (zh) 2016-09-29 2018-04-16 宏碁股份有限公司 資料儲存方法與資料儲存系統
JP2019057147A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム
KR102411290B1 (ko) 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
TWI660269B (zh) 2018-01-26 2019-05-21 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
TWI679537B (zh) 2018-03-09 2019-12-11 深圳大心電子科技有限公司 資料移動方法及儲存控制器
US10635353B2 (en) 2018-05-30 2020-04-28 Circuit Blvd., Inc. Method of transceiving data using physical page address (PPA) command on open-channel solid state drive (SSD) and an apparatus performing the same
KR102675131B1 (ko) 2018-11-09 2024-06-13 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
JP7195913B2 (ja) 2018-12-19 2022-12-26 キオクシア株式会社 半導体記憶装置
US10877696B2 (en) 2019-03-28 2020-12-29 Intel Corporation Independent NAND memory operations by plane
US11216189B2 (en) 2019-04-01 2022-01-04 Silicon Motion, Inc. Method and computer program product for reading partial data of a page on multiple planes
US11651829B2 (en) 2019-06-17 2023-05-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US20210149594A1 (en) 2019-11-19 2021-05-20 Microsoft Technology Licensing, Llc Solid-state devices to reduce latency by employing instruction time slicing to non-volatile memory (nvm) sets mapped to independently programmable nvm planes
KR20210129928A (ko) 2020-04-21 2021-10-29 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
KR20210151374A (ko) 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
TWI782490B (zh) 2020-07-02 2022-11-01 日商鎧俠股份有限公司 接收終端、通訊系統及程式
US11848055B2 (en) 2020-08-21 2023-12-19 Seagate Technology Llc Asynchronous access multi-plane solid-state memory
CN115862712A (zh) 2021-03-30 2023-03-28 长江存储科技有限责任公司 三维存储器件和用于增强的页寄存器复位的方法
US11693774B2 (en) 2021-08-05 2023-07-04 Micron Technology, Inc. Selectively utilizing a read page cache mode in a memory subsystem
US11669451B2 (en) 2021-09-01 2023-06-06 Micron Technology, Inc. Multi-plane switching of non-volatile memory
US11977752B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090052397A1 (en) * 2007-08-13 2009-02-26 Qualcomm Incorporated Optimizing in-order delivery of data packets during wireless communication handover
US9122611B2 (en) * 2009-08-26 2015-09-01 Phison Electronics Corp. Method for giving read commands and reading data, and controller and storage system using the same
TW201937381A (zh) * 2018-03-01 2019-09-16 南韓商三星電子股份有限公司 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置
TW202034173A (zh) * 2018-12-28 2020-09-16 美商美光科技公司 基於記憶體使用模式降低系統主動功率
TW202028985A (zh) * 2019-01-30 2020-08-01 日商東芝記憶體股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US20230266921A1 (en) 2023-08-24
TW202334822A (zh) 2023-09-01
US11977776B2 (en) 2024-05-07
CN116705113A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
TWI807922B (zh) 使用於儲存裝置中並通過特定通訊介面耦接於儲存裝置之快閃記憶體控制器的快閃記憶體裝置及方法
TWI807929B (zh) 用於儲存裝置中並通過特定通訊介面耦接於儲存裝置的快閃記憶體裝置之快閃記憶體控制器及方法
TWI820895B (zh) 用於儲存裝置中並通過特定通訊介面耦接到儲存裝置的快閃記憶體裝置之快閃記憶體控制器與方法
US10509589B2 (en) Support for improved throughput in a memory device
US20080010420A1 (en) Method for Accessing Control Registers via a Memory Device
US20080010418A1 (en) Method for Accessing a Non-Volatile Memory via a Volatile Memory Interface
WO2003085677A1 (fr) Memoire non volatile
TWI691841B (zh) 記憶體裝置的邊讀邊寫存取方法
US9465728B2 (en) Memory controller adaptable to multiple memory devices
US20080010419A1 (en) System and Method for Issuing Commands
US20080007569A1 (en) Control protocol and signaling in a new memory architecture
JP2005182996A (ja) 同期式フラッシュメモリ装置及びその動作方法
TWI813385B (zh) 用於儲存裝置並通過特定通訊介面耦接到儲存裝置的快閃記憶體控制器之快閃記憶體裝置與方法
US11972146B2 (en) Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US20230266922A1 (en) FLASH MEMORY DEVICE, CONTROLLER, AND METHOD CAPABLE OF PERFORMING ACCESS OPERATION UPON DATA UNIT(s) OF MULTIPLE PLANES OF FLASH MEMORY DEVICE IN RESPONSE ONE SIMPLIFIED COMMAND SEQUENCE
TWI657450B (zh) 反及閘快閃記憶體的讀取方法
CN114253464B (zh) 控制读取请求的方法和具有主机装置的存储器控制器
US11704258B2 (en) Latency reduction in SPI flash memory devices
US20240248645A1 (en) Memory system and method
TWI701553B (zh) 反及閘快閃記憶體的讀取方法
CN117631961A (zh) 数据储存装置、以及非挥发式存储器控制方法