TW201814489A - 資料儲存方法與資料儲存系統 - Google Patents
資料儲存方法與資料儲存系統 Download PDFInfo
- Publication number
- TW201814489A TW201814489A TW105131193A TW105131193A TW201814489A TW 201814489 A TW201814489 A TW 201814489A TW 105131193 A TW105131193 A TW 105131193A TW 105131193 A TW105131193 A TW 105131193A TW 201814489 A TW201814489 A TW 201814489A
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- logical management
- management unit
- storage device
- data storage
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種資料儲存方法與資料儲存系統。所述方法包括:對應欲儲存之第一資料選擇N個邏輯管理單元,其中N為大於1的正整數;將所述N個邏輯管理單元中的第一邏輯管理單元配置為儲存所述第一資料,並且將所述N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取;以及發送第一寫入指令序列,其用以指示基於虛擬單階胞模式將所述第一資料程式化至一可複寫式非揮發性記憶體模組中的第一實體區塊。
Description
本發明是有關於一種可複寫式非揮發性記憶體模組的資料管理機制,且特別是有關於一種資料儲存方法與資料儲存系統。
一般來說,為了提高儲存容量,支援三階胞(triple level cell, TLC)模式之程式化的記憶體儲存裝置(例如,快閃記憶體)逐漸普及。相對於單階胞(single level cell, SLC)模式,在使用三階胞模式之程式化的記憶體儲存裝置中,資料的儲存量約可以增加三倍。但是,相對於單階胞模式之程式化,使用三階胞模式之程式化的記憶體儲存裝置的使用壽命較短,且資料儲存速度也會降低。
雖然某些記憶體儲存裝置會在其使用三階胞模式的記憶體模組中設置亦支援虛擬單階胞(pseudo SLC)模式之程式化的緩存區以提高資料在此緩存區中的存取速度,但是此緩存區的容量通常很小。在連續將資料以較快的速度程式化至緩存區後,若緩存區被寫滿,則記憶體儲存裝置會回到使用三階胞模式來執行程式化的資料儲存速度。此外,資料在緩存區中會以其實際資料量的三倍空間來儲存,因此若緩存區被寫滿,資料會被從緩存區中搬移出來並且恢復以三階胞模式來儲存在其他的實體區塊,以釋放出資料在緩存區中額外占用的記憶體空間。在這個釋放記憶體空間的過程中,記憶體儲存裝置的效能也會大幅下降。
有鑑於此,本發明提供一種資料儲存方法與資料儲存系統,可由主機系統指定將特定資料以虛擬單階胞模式程式化至記憶體儲存裝置中。
本發明的一實施例提供一種資料儲存方法,用於耦接至記憶體儲存裝置的主機系統,所述記憶體儲存裝置具有可複寫式非揮發性記憶體模組,所述可複寫式非揮發性記憶體模組具有多個實體區塊,所述資料儲存方法包括:對應欲儲存之第一資料選擇N個邏輯管理單元,其中N為大於1的正整數;將所述N個邏輯管理單元中的第一邏輯管理單元配置為儲存所述第一資料,並且將所述N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取;以及發送第一寫入指令序列,其用以指示基於虛擬單階胞模式將所述第一資料程式化至所述實體區塊中的第一實體區塊。
本發明的另一實施例提供一種資料儲存系統,其包括記憶體儲存裝置與主機系統。所述記憶體儲存裝置具有可複寫式非揮發性記憶體模組,其中所述可複寫式非揮發性記憶體模組具有多個實體區塊。所述主機系統耦接至所述記憶體儲存裝置並且用以對應欲儲存之第一資料選擇N個邏輯管理單元,其中N為大於1的正整數。所述主機系統更用以將所述N個邏輯管理單元中的第一邏輯管理單元配置為儲存所述第一資料,並且將所述N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取。所述主機系統更用以發送第一寫入指令序列至所述記憶體儲存裝置,使得所述記憶體儲存裝置基於虛擬單階胞模式將所述第一資料程式化至所述實體區塊中的第一實體區塊。
基於上述,對應於欲儲存之第一資料,主機系統會選擇N個邏輯管理單元,將其中的第一邏輯管理單元配置為儲存第一資料,並且將其中的至少一第二邏輯管理單元配置為無法存取,其中N為大於1的正整數。此外,主機系統會發送第一寫入指令序列至記憶體儲存裝置。根據第一寫入指令序列,記憶體儲存裝置會基於虛擬單階胞模式將第一資料程式化至記憶體儲存裝置之可複寫式非揮發性記憶體模組中的第一實體區塊。透過由主機系統指定將第一資料以虛擬單階胞模式程式化至記憶體儲存裝置中,並配置額外的邏輯管理單元給第一資料,可避免記憶體儲存裝置任意將基於虛擬單階胞模式儲存之資料切換為以三階胞模式來儲存。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。請參照圖1,資料儲存系統包括主機系統11與記憶體儲存裝置12。主機系統11可將資料儲存至記憶體儲存裝置12中,或從記憶體儲存裝置12中讀取資料。例如,主機系統11為可實質地與記憶體儲存裝置12配合以儲存資料的任意系統,例如,電腦系統、數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等,而記憶體儲存裝置12為隨身碟、記憶卡、固態硬碟(Solid State Drive, SSD)、安全數位(Secure Digital, SD)卡、小型快閃(Compact Flash, CF)卡或嵌入式儲存裝置等各式非揮發性記憶體儲存裝置。
在本實施例中,主機系統11包括中央處理器(CPU)111與記憶體112。中央處理器111用以控制主機系統11的整體運作並且可以替換為任意形式的處理電路,視實務上的需求而定。記憶體112耦接至中央處理器111並且可以包含揮發性記憶體與非揮發性記憶體,其中揮發性記憶體例如是隨機存取記憶體(random access memory, RAM),而非揮發性記憶體則例如是唯讀記憶體(read only memory, ROM)。此外,在另一實施例中,主機系統11還包含任意實務上所需的硬體裝置,例如網路介面卡、鍵盤(或觸控板)、螢幕及/或揚聲器等等。
記憶體儲存裝置12包括連接器121、記憶體控制器122及可複寫式非揮發性記憶體模組123。連接器121用以連接主機系統11並且例如是符合相容於序列先進附件(Serial Advanced Technology Attachment, SATA)、並列先進附件(Parallel Advanced Technology Attachment, PATA)、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)或通用序列匯流排(Universal Serial Bus, USB)等各式連接介面標準。
記憶體控制器122耦接至連接器121與可複寫式非揮發性記憶體模組123。記憶體控制器122用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組123中進行資料的寫入、讀取與抹除等運作。此外,記憶體控制器122也控制記憶體儲存裝置12的整體運作。
可複寫式非揮發性記憶體模組123用以儲存主機系統11所寫入之資料。在本實施例中,可複寫式非揮發性記憶體模組123為三階胞(triple level cell, TLC)NAND型快閃記憶體模組(即,一個記憶胞可儲存3個位元的快閃記憶體模組)。然而,在另一實施例中,可複寫式非揮發性記憶體模組123亦可以是多階胞(multi level cell, MLC)NAND型快閃記憶體模組(即,一個記憶胞可儲存2個位元的快閃記憶體模組)。此外,可複寫式非揮發性記憶體模組123中的記憶胞是以臨界電壓的改變來儲存資料。
圖2A是根據本發明的一實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖2A,可複寫式非揮發性記憶體模組123包含多個實體區塊(block)201(0)~201(B),其中每一個實體區塊包含一預設數目的記憶胞,並且每一個實體區塊為一個最小抹除單位。實體區塊201(0)~201(A)被邏輯地劃分至緩存區21,而實體區塊201(A+1)~201(B)被邏輯地劃分至儲存區22。緩存區21用以緩存來自主機系統11之資料以及來自可複寫式非揮發性記憶體模組123之資料。儲存區22用以儲存來自主機系統11之資料。例如,儲存至實體區塊201(A+1)~201(B)中的資料可能是從緩存區21搬移出來的資料或不經過緩存區21而直接從主機系統11接收之資料。
在本實施例中,實體區塊201(0)~201(B)中的每一者皆支援虛擬單階胞(pseudo single level cell, pseudo SLC)模式之程式化(programming)以及三階胞模式之程式化。須注意的是,屬於緩存區21的實體區塊201(0)~201(A)預設是基於虛擬單階胞模式來執行程式化,而屬於儲存區22的實體區塊201(A+1)~201(B)則預設是基於三階胞模式來執行程式化。在以下實施例中,對於某一或多個實體單元(例如,記憶胞、實體頁或實體區塊)之程式化是指將資料儲存(或寫入)至此一或多個實體單元。
圖2B是根據本發明的一實施例所繪示的記憶胞之臨界電壓分布的示意圖。請參照圖2B,假設基於虛擬單階胞模式來程式化某一個實體單元(例如,一個實體頁),則被程式化的記憶胞之臨界電壓分布可能包含狀態231與232。例如,若某一記憶胞之臨界電壓屬於狀態231,表示此記憶胞用以儲存位元“1”;而若某一記憶胞之臨界電壓屬於狀態232,則表示此記憶胞用以儲存位元“0”。另一方面,假設基於三階胞模式來程式化此實體單元(例如,一個實體頁),則被程式化的記憶胞之臨界電壓分布可能包含狀態241~248,並且狀態241~248分別對應於三個位元之組合。例如,若某一記憶胞之臨界電壓屬於狀態241,表示此記憶胞用以儲存位元“111”;而若某一記憶胞之臨界電壓屬於狀態242,則表示此記憶胞用以儲存位元“010”,以此類推。須注意的是,本發明不限制每一個狀態所對應的位元資料。
圖3是根據本發明的一實施例所繪示的管理實體區塊的示意圖。請參照圖3,實體區塊201(0)~201(B)中位於同一條字元線上的記憶胞可組成多個實體頁,包括下(lower)實體頁、中(middle)實體頁及上(upper)實體頁。例如,實體區塊201(0)包含上實體頁301(0)~301(n)、中實體頁302(0)~302(n)及下實體頁303(0)~303(n),其中上實體頁301(0)、中實體頁302(0)及下實體頁303(0)由同一條字元線上的記憶胞組成;上實體頁301(1)、中實體頁302(1)及下實體頁303(1)由同一條字元線上的記憶胞組成;並且上實體頁301(n)、中實體頁302(n)及下實體頁303(n)由同一條字元線上的記憶胞組成,以此類推。此外,實體區塊201(0)~201(B)中每一者的組成皆相同或相似,在此便不贅述。在本實施例中,一個實體頁的容量為16千位元組(16kB),且此數值可視實務上的需求調整。
須注意的是,若基於虛擬單階胞模式來程式化某一個實體區塊,則此實體區塊中的每一個記憶胞只會儲存一個位元(亦可視為資料只會被程式化至此實體區塊中的下實體頁),其記憶胞之臨界電壓分布如圖2B的狀態231與232。此外,若基於三階胞模式來程式化某一個實體區塊,則此實體區塊中的每一個記憶胞可同時儲存三個位元(亦可視為資料可被程式化至此實體區塊中的下實體頁、中實體頁及上實體頁),其記憶胞之臨界電壓分布如圖2B的狀態241~248。
在本實施例中,主機系統11是使用NTFS等檔案系統來管理儲存在記憶體儲存裝置12中的資料。在檔案系統中,是以一或多個邏輯管理單元來作為資料的一個基本管理單位。例如,在本實施例中,一個邏輯管理單元之容量為4千位元組(4kB)。當欲儲存資料時,主機系統11會發送相應的寫入指令序列至記憶體儲存裝置12以指示將符合一或多個邏輯管理單元之容量的資料儲存至記憶體儲存裝置12中。
一般來說,當記憶體儲存裝置12接收到來自主機系統11的寫入指令序列時,若緩存區21尚未被寫滿,記憶體儲存裝置12會先基於虛擬單階胞模式把相應的資料緩存到緩存區21中。稍後,緩存在緩存區21中的資料會以三個實體單元(例如,三個實體頁)為單位搬移到儲存區22中以三階胞模式進行儲存。例如,圖3中儲存在實體區塊201(0)之下實體頁301(0)~301(n)的資料會被搬移到實體區塊201(B)之下實體頁、中實體頁及上實體頁進行儲存。此外,當接收到來自主機系統11的寫入指令序列時,若緩存區21已被寫滿,記憶體儲存裝置12則會直接基於三階胞模式把相應的資料緩存到儲存區22中(即,略過緩存區21)。
須注意的是,在本實施例中,主機系統11還會發送帶有特定標記(flag)的寫入指令序列給記憶體儲存裝置12,其中帶有此特定標記的寫入指令序列用以指示記憶體儲存裝置12基於虛擬單階胞模式來將資料程式化到屬於儲存區22的某一個實體區塊中。此外,根據帶有此特定標記的寫入指令序列,在基於虛擬單階胞模式寫滿此實體區塊後,記憶體儲存裝置12還會持續基於此虛擬單階胞模式將資料維持在此實體區塊中。
圖4A與圖4B是根據本發明的一實施例所繪示的基於虛擬單階胞模式程式化屬於儲存區之實體區塊的示意圖。請參照圖4A,假設欲儲存之第一資料的資料大小等於一個邏輯管理單元之容量。對應於第一資料,主機系統11會選擇N個邏輯管理單元411~413(N=3),其中邏輯管理單元411被配置為儲存第一資料,邏輯管理單元412與413被配置為無法存取,並且邏輯管理單元411之容量佔邏輯管理單元411~413之總容量的1/3。主機系統11會發送帶有特定標記的寫入指令序列(亦稱為第一寫入指令序列)至記憶體儲存裝置12。根據此第一寫入指令序列,記憶體控制器122會基於虛擬單階胞模式將第一資料程式化至屬於儲存區22之實體區塊201(A+1)。例如,記憶體控制器122會將第一資料程式化至實體區塊201(A+1)的下實體頁401(0)中。
在本實施例中,將邏輯管理單元412與413配置為無法存取之方式可包括將邏輯管理單元412與413設定為無效(invalid)或者將邏輯管理單元412與413分別配置為儲存一無效檔案。在邏輯管理單元411處於儲存上述第一資料之狀態(即,邏輯管理單元412與413處於無法存取之狀態)下,若主機系統11接收到來自某一應用程式之指示存取邏輯管理單元412或413之指令,主機系統11會產生一存取錯誤訊息。
請接續參照圖4B,在儲存第一資料之後,對應於欲儲存之第二資料(其資料大小也符合一個邏輯管理單元之容量),主機系統11會配置N個邏輯管理單元421~423(N=3),其中邏輯管理單元421被配置為儲存第二資料,而邏輯管理單元421與423被配置為無法存取。主機系統11會發送帶有上述特定標記的另一寫入指令序列(亦稱為第二寫入指令序列)至記憶體儲存裝置12,以指示基於虛擬單階胞模式來儲存第二資料。如圖4B所示,假設實體區塊201(A+1)的實體頁401(0)已被寫滿,根據第二寫入指令序列,記憶體控制器122會將第二資料程式化至實體區塊201(A+1)的下實體頁401(1)中。換言之,實體區塊201(A+1)是基於虛擬單階胞模式而程式化,因此在實體區塊201(A+1)中,只有下實體頁(例如,下實體頁401(0)與401(1))會被用來儲存資料,而實體區塊201(A+1)中的中實體頁(例如,中實體頁402(0)與402(1))以及上實體頁(例如,上實體頁403(0)與403(1))皆不會被使用。
須注意的是,在圖4A與圖4B的實施例中,對應於可複寫式非揮發性記憶體模組123為TLC NAND型快閃記憶體模組,N被設定為3。然而,實務上,N只要為大於1的正整數即可。例如,在另一範例實施例中,對應於可複寫式非揮發性記憶體模組123為MLC NAND型快閃記憶體模組,N亦可被設定為2。
在一實施例中,(僅)針對特定類型的資料,主機系統11會發送帶有上述特定標記的寫入指令序列來將其儲存。例如,此特定類型的資料是指與主機系統11之作業系統運行及/或管理有關的資料。例如,在主機系統11的運行過程中,主機系統11可持續偵測儲存在記憶體儲存裝置12中的哪些資料被至少一次地以一小資料單位被讀取,其中此小資料單位例如包括一或兩個邏輯管理單元。若偵測到某一資料被至少一次地以此小資料單位被讀取,主機系統11會將此資料從記憶體儲存裝置12中讀取出來,並且重新發送帶有上述特定標記的寫入指令序列來將其儲存。藉此,可使重新儲存後的資料具有較佳的可靠度。
圖5是根據本發明的一範例實施例所繪示的資料儲存方法的示意圖。請參照圖5,在步驟S501中,對應欲儲存之第一資料選擇N個邏輯管理單元,其中N為大於1的正整數。在步驟S502終,將所述N個邏輯管理單元中的第一邏輯管理單元配置為儲存所述第一資料,並且將所述N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取。在步驟S503中,發送第一寫入指令序列,其用以指示基於虛擬單階胞模式將所述第一資料程式化至可複寫式非揮發性記憶體模組的第一實體區塊。
綜上所述,透過由主機系統下達帶有特定標記的寫入指令序列來指定將特定資料以虛擬單階胞模式程式化至記憶體儲存裝置中非屬於緩存區的實體區塊中,並為第一資料配置額外的邏輯管理單元,可避免記憶體儲存裝置任意將希望基於虛擬單階胞模式儲存之資料切換為以三階胞模式來儲存,從而提高特定資料儲存在記憶體儲存裝置中的可靠度。此外,透過由主機系統下達帶有特定標記的寫入指令序列,即便可複寫式非揮發性記憶體模組中預設使用虛擬單階胞模式的緩存區已被寫滿,其他非屬於緩存區的實體區塊亦可以持續使用虛擬單階胞模式來儲存資料,避免資料儲存速度下降。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
11‧‧‧主機系統
111‧‧‧中央處理器
112‧‧‧記憶體
12‧‧‧記憶體儲存裝置
121‧‧‧連接器
122‧‧‧記憶體控制器
123‧‧‧可複寫式非揮發性記憶體模組
201(0)~201(B)‧‧‧實體區塊
21‧‧‧緩存區
22‧‧‧儲存區
231、232、241~248‧‧‧狀態
301(0)~301(n)、401(0)、401(1)‧‧‧下實體頁
302(0)~302(n)、402(0)、402(1)‧‧‧中實體頁
303(0)~303(n)、403(0)、403(1)‧‧‧上實體頁
411~413、421~423‧‧‧邏輯管理單元
S501~S503‧‧‧步驟
圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。 圖2A是根據本發明的一實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖2B是根據本發明的一實施例所繪示的記憶胞之臨界電壓分布的示意圖。 圖3是根據本發明的一實施例所繪示的管理實體區塊的示意圖。 圖4A與圖4B是根據本發明的一實施例所繪示的基於虛擬單階胞模式程式化屬於儲存區之實體區塊的示意圖。 圖5是根據本發明的一範例實施例所繪示的資料儲存方法的示意圖。
Claims (10)
- 一種資料儲存方法,用於耦接至一記憶體儲存裝置的一主機系統,該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組,該可複寫式非揮發性記憶體模組具有多個實體區塊,該資料儲存方法包括: 對應欲儲存之一第一資料選擇N個邏輯管理單元,其中N為大於1的正整數; 將該N個邏輯管理單元中的一第一邏輯管理單元配置為儲存該第一資料,並且將該N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取;以及 發送一第一寫入指令序列,其用以指示基於一虛擬單階胞模式將該第一資料程式化至該些實體區塊中的一第一實體區塊。
- 如申請專利範圍第1項所述的資料儲存方法,其中該第一資料之資料大小等於該第一邏輯管理單元之容量,且該第一邏輯管理單元之容量佔該N個邏輯管理單元之總容量的1/N。
- 如申請專利範圍第2項所述的資料儲存方法,其中該第一實體區塊支援該虛擬單階胞模式之程式化與一三階胞模式之程式化,且N為3。
- 如申請專利範圍第1項所述的資料儲存方法,其中該第一寫入指令序列更用以指示持續基於該虛擬單階胞模式將該第一資料維持在該第一實體區塊中。
- 如申請專利範圍第1項所述的資料儲存方法,更包括: 在該第一邏輯管理單元儲存該第一資料之狀態下,若接收到指示存取該至少一第二邏輯管理單元之指令,產生一存取錯誤訊息。
- 一種資料儲存系統,包括: 一記憶體儲存裝置,其具有一可複寫式非揮發性記憶體模組,其中該可複寫式非揮發性記憶體模組具有多個實體區塊;以及 一主機系統,耦接至該記憶體儲存裝置, 其中該主機系統用以對應欲儲存之一第一資料選擇N個邏輯管理單元,其中N為大於1的正整數, 其中該主機系統更用以將該N個邏輯管理單元中的一第一邏輯管理單元配置為儲存該第一資料,並且將該N個邏輯管理單元中的至少一第二邏輯管理單元配置為無法存取, 其中該主機系統更用以發送一第一寫入指令序列至該記憶體儲存裝置,使得該記憶體儲存裝置基於一虛擬單階胞模式將該第一資料程式化至該些實體區塊中的一第一實體區塊。
- 如申請專利範圍第6項所述的資料儲存系統,其中該第一資料之資料大小等於該第一邏輯管理單元之容量,且該第一邏輯管理單元之容量佔該N個邏輯管理單元之總容量的1/N。
- 如申請專利範圍第7項所述的資料儲存系統,其中該第一實體區塊支援該虛擬單階胞模式之程式化與一三階胞模式之程式化,且N為3。
- 如申請專利範圍第6項所述的資料儲存系統,其中該記憶體儲存裝置更用以根據該第一寫入指令序列持續基於該虛擬單階胞模式將該第一資料維持在該第一實體區塊中。
- 如申請專利範圍第6項所述的資料儲存系統,其中在該第一邏輯管理單元儲存該第一資料之狀態下,若該主機系統接收到指示存取該至少一第二邏輯管理單元之指令,該主機系統產生一存取錯誤訊息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105131193A TW201814489A (zh) | 2016-09-29 | 2016-09-29 | 資料儲存方法與資料儲存系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105131193A TW201814489A (zh) | 2016-09-29 | 2016-09-29 | 資料儲存方法與資料儲存系統 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201814489A true TW201814489A (zh) | 2018-04-16 |
Family
ID=62639125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105131193A TW201814489A (zh) | 2016-09-29 | 2016-09-29 | 資料儲存方法與資料儲存系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201814489A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113515230A (zh) * | 2020-04-10 | 2021-10-19 | 宏碁股份有限公司 | 数据写入方法及存储控制器 |
TWI751482B (zh) * | 2020-01-22 | 2022-01-01 | 宏碁股份有限公司 | 資料寫入方法及儲存控制器 |
US11861212B2 (en) | 2022-02-24 | 2024-01-02 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US11935595B2 (en) | 2022-02-24 | 2024-03-19 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
TWI838793B (zh) * | 2022-02-24 | 2024-04-11 | 慧榮科技股份有限公司 | 用於儲存裝置中並通過特定通訊介面耦接到儲存裝置的快閃記憶體裝置之快閃記憶體控制器及方法 |
US11977752B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device |
US11977776B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes |
-
2016
- 2016-09-29 TW TW105131193A patent/TW201814489A/zh unknown
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI751482B (zh) * | 2020-01-22 | 2022-01-01 | 宏碁股份有限公司 | 資料寫入方法及儲存控制器 |
US11221801B2 (en) | 2020-01-22 | 2022-01-11 | Acer Incorporated | Data writing method and storage controller |
CN113515230A (zh) * | 2020-04-10 | 2021-10-19 | 宏碁股份有限公司 | 数据写入方法及存储控制器 |
CN113515230B (zh) * | 2020-04-10 | 2023-11-14 | 宏碁股份有限公司 | 数据写入方法及存储控制器 |
US11861212B2 (en) | 2022-02-24 | 2024-01-02 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US11935595B2 (en) | 2022-02-24 | 2024-03-19 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
TWI838793B (zh) * | 2022-02-24 | 2024-04-11 | 慧榮科技股份有限公司 | 用於儲存裝置中並通過特定通訊介面耦接到儲存裝置的快閃記憶體裝置之快閃記憶體控制器及方法 |
US11972146B2 (en) | 2022-02-24 | 2024-04-30 | Silicon Motion, Inc. | Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes |
US11977752B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device |
US11977776B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11768610B2 (en) | Storage system having a host that manages physical data locations of a storage device | |
TW201814489A (zh) | 資料儲存方法與資料儲存系統 | |
US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US9891838B2 (en) | Method of operating a memory system having a meta data manager | |
US11372753B2 (en) | Memory system and method | |
CN113168875A (zh) | 读取干扰扫描合并 | |
US12013762B2 (en) | Meta data protection against unexpected power loss in a memory system | |
TWI495998B (zh) | 資料管理方法、記憶體控制器與記憶體儲存裝置 | |
CN113031856A (zh) | 存储器子系统中的断电数据保护 | |
US11775389B2 (en) | Deferred error-correction parity calculations | |
TWI656531B (zh) | 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置 | |
US11934268B2 (en) | Memory sub-system using partial superblocks | |
TWI611410B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
US20140013030A1 (en) | Memory storage device, memory controller thereof, and method for writing data thereof | |
TWI540428B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
US20130332653A1 (en) | Memory management method, and memory controller and memory storage device using the same | |
US20150293814A1 (en) | Method for programming data, memory storage device and memory control circuit unit | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
TWI651650B (zh) | 記憶體管理方法及使用所述方法的儲存控制器 | |
TWI797464B (zh) | 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元 | |
KR20220114078A (ko) | 캐시의 데이터 블록의 기록 모드 변경을 기반으로 한 미디어 관리 동작 수행 | |
US9760456B2 (en) | Memory management method, memory storage device and memory control circuit unit | |
TWI711048B (zh) | 快閃記憶體之資料整理方法、控制電路單元與儲存裝置 | |
TW202125206A (zh) | 記憶體管理方法與記憶體裝置 |